DE4204436A1

DE4204436A1 - Semiconductor device mfr. from thin foil - using semiconductor supports during foil growth and structuring operations

Info

Publication number: DE4204436A1
Application number: DE19924204436
Authority: DE
Inventors: Max Dr Kuisl
Original assignee: Daimler Benz AG
Current assignee: Mercedes Benz Group AG
Priority date: 1992-02-14
Filing date: 1992-02-14
Publication date: 1993-08-19

Abstract

Device mfr. from large thin foils consisting of the device layer sequence, involves: (a) growing the device layer sequence on a semiconductor substrate; (b) applying a release layer and a protective layer on the layer sequence; (c) bonding the layer sequence to a semiconductor support at the side opposite to the semiconductor substrate; (d) removing the substrate and structuring the layer sequence of the foil so that one or more semiconductor devices are produced; and (e) after finishing the device(s), removing the release layer and detaching the device(s) from the support. (Typist note: no more of patent was included)

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a method according to the preamble of claim 1.

Das angegebene Verfahren findet Verwendung bei der indu striellen Fertigung von Halbleiterbauelementen und inte grierten Schaltungen aus großflächigen, dünnen Folien.The specified method is used for the indu strategic manufacturing of semiconductor devices and inte circuits from large-area, thin foils.

Bekannte Verfahren zur Herstellung von Halbleiterbauele menten aus dünnen Folien sind bisher auf Proben von 18 × 18 mm² beschränkt, da nur bei diesen Abmessungen die dün nen Folien noch handhabbar sind. Weiterhin ist bekannt, die Folien auf Saphirplättchen aufzukleben. Known methods for the production of semiconductor components from thin foils have so far been limited to samples of 18 × 18 mm ² , since the thin foils can only be handled with these dimensions. It is also known to glue the foils onto sapphire plates.

Klebemittel ist z. B. Fotolack. Das Aufkleben gelingt je doch nicht immer plan; mitunter entstehen Lack- oder Luft blasen unter der Folie. Dadurch ergibt sich eine wellige Oberfläche. Bei mehreren Strukturierungsprozessen können beträchtliche Dejustierungen auftreten, da je nach Struk turierungsprozeß der als Kleber benutzte Fotolack den Ätz prozessen nicht standhält und die Folie neu auf den Saphir geklebt werden muß.Adhesive is e.g. B. Photoresist. The sticking succeeds not always plan; sometimes there is paint or air blow under the film. This results in a wavy Surface. With several structuring processes considerable misalignments occur because, depending on the structure tururing process of the photoresist used as adhesive the etch processes does not withstand and the film on the sapphire must be glued.

Der Erfindung liegt die Aufgabe zugrunde ein Verfahren zur Herstellung von Halbleiterbauelementen aus großflächigen, dünnen Folien anzugeben, mit dem die Halbleiterbauelemente technisch einfach und zuverlässig herstellbar sind und so mit für eine industrielle Fertigung geeignet sind.The invention has for its object a method for Manufacture of semiconductor components from large, specify thin films with which the semiconductor devices are technically easy and reliable to produce and so are also suitable for industrial production.

Die Aufgabe wird gelöst, durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteilhafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.The task is solved by the in the characterizing part of claim 1 specified features. Beneficial Refinements can be found in the subclaims.

Bei dem erfindungsgemäßen Verfahren wird die Oberfläche einer auf einem Halbleitersubstrat aufgebrachten Bauele mentschichtenfolge vor dem Dünnen bzw. Entfernen des Halb leitersubstrates mit einem waferartigen Träger verbunden. Der Träger besitzt beispielsweise Abmessungen von 10 × 10 cm² oder einem Durchmesser von 10 cm.In the method according to the invention, the surface of a component layer sequence applied to a semiconductor substrate is connected to a wafer-like carrier before thinning or removing the semiconductor substrate. The carrier has dimensions of 10 × 10 cm ² or a diameter of 10 cm, for example.

Die Verwendung eines derartigen Trägers hat dann den Vor teil, daß zu keinem Zeitpunkt des Prozeßdurchlaufes mit gedünnten Folien, sondern immer mit vollständigen Wafern gearbeitet wird, die wie üblich prozessiert werden können. Dieses Vorgehen wird notwendig, wenn im weiteren Prozeß verlauf eine Plasmaätzung oder eine Oxidpassivierung er folgt. Denn bei diesen Prozessen werden die Folien in Re aktoren mit strömenden Gasen gebracht, in denen die dünnen Folien mitgerissen werden. Da sich die Folien bei Tempera turänderungen aufwölben oder zusammenrollen, ist eine ge naue Prozeßführung mit dünnen Folien nicht möglich. Das erfindungsgemäße Verfahren unterscheidet sich von üblichen Waferprozessen zur Herstellung von Bauelementen und inte grierten Schaltungen grundsätzlich dadurch, daß ein großer Teil der Prozeßschritte mit einer wenige Mikrometer dünnen Folie durchgeführt wird.The use of such a carrier then has the fore part that at no point in the process run with thinned foils, but always with full wafers is worked, which can be processed as usual. This procedure becomes necessary if in the further process run a plasma etch or an oxide passivation follows. Because with these processes, the foils in Re Actuators brought with flowing gases in which the thin Films are carried away. Because the films at Tempera bulging or curling up is a ge exact process control with thin foils not possible. The The inventive method differs from conventional Wafer processes for the production of components and inte fundamentally circuits in that a large Part of the process steps with a few micrometers thin Foil is carried out.

Die Verbindung der Bauelementschichtenfolge mit dem Trä ger, der vorzugsweise aus Silizium besteht, erfolgt durch Löten oder Kleben. Da das Verbindungsmaterial dem nachfol genden KOH-Ätzschritt für das Dünnen des Substrates stand halten muß, sind die meisten organischen Kleber nicht ge eignet. Verwendbar sind z. B. niedrigschmelzende Lote. Be ste Ergebnisse werden mit einer Gold-Zinn-Legierung (80/20) bei 280°C erzielt.The connection of the component layer sequence with the Trä ger, which is preferably made of silicon, is carried out by Soldering or gluing. Since the connecting material follows KOH etching step for thinning the substrate most organic adhesives are not ge is suitable. Are z. B. low melting solders. Be The best results are obtained with a gold-tin alloy (80/20) achieved at 280 ° C.

Da Lote, die alkalischen Lösungen standhalten, nicht gleichzeitig gegenüber aggressiven Beizen resistent sind, ist eine Trockenätzung des Substrats vorteilhaft.Since solders that withstand alkaline solutions do not are resistant to aggressive stains at the same time, dry etching of the substrate is advantageous.

In einem Ausführungsbeispiel wird das erfindungsgemäße Verfahren für die Herstellung von IMPATT-Dioden beschrie ben. Das Verfahren ist jedoch nicht auf derartige Dioden beschränkt, sondern generell für die Herstellung von Halb leiterbauelementen geeignet.In one embodiment, the invention Described procedures for the manufacture of IMPATT diodes ben. However, the method is not based on such diodes limited, but generally for the production of half ladder components suitable.

Ausgangsmaterial für die Diodenherstellung ist z. B. ein hochohmiges Siliziumsubstrat. Auf das Substrat wird eine beispielhafte Halbleiterschichtenfolge aus p⁺pnn⁺ dotier tem Silizium epitaktisch aufgewachsen. Auf die Oberfläche der Schichtenfolge wird zunächst eine Kontaktschicht z. B. aus Ti/Au aufgebracht. Anschließend wird eine 500nm dicke Trennschicht aus Silber und eine Schutzschicht aus Gold, mit einer Schichtdicke von etwa 200nm aufgebracht. Die Vorderseite der Goldschicht wird nun auf einen Silizium träger gelötet mit einer Gold-Zinn-Legierung (80/20) bei 280°C. Anschließend wird das Siliziumsubstrat auf dem die p⁺pnn⁺-Siliziumschichten aufgebracht sind, mit einer KOH- Ätzlösung entfernt. Die Ätze stoppt an der als Ätzstopp schicht ausgebildeten p⁺-dotierten Siliziumschicht. Auf dem Siliziumträger befindet sich nun eine wenige Mikrome ter dünne Folien, die nun für die Herstellung von IMPATT- Dioden weiterverarbeitet wird.The starting material for diode production is e.g. B. a high-resistance silicon substrate. One is placed on the substrate exemplary semiconductor layer sequence from p⁺pnn⁺ dotier Silicon grew epitaxially. On the surface the layer sequence is first a contact layer z. B. made of Ti / Au. Then a 500nm thick Separating layer made of silver and a protective layer made of gold, applied with a layer thickness of about 200nm. The Front of the gold layer is now on a silicon Carrier soldered with a gold-tin alloy (80/20) 280 ° C. Then the silicon substrate on which the p⁺pnn⁺ silicon layers are applied with a KOH Etching solution removed. The etching stops at the as an etching stop layer formed p⁺-doped silicon layer. On the silicon carrier is now a few microns thin foils, which are now used to manufacture IMPATT Diodes is processed.

Auf der dem Siliziumträger entgegengesetzten Seite werden Kontakte für die Dioden strukturiert. Anschließend werden z. B. durch Mesa-Ätzung ringförmige Dioden hergestellt. Die auf der Trennschicht 1 befindliche Gold-Kontaktschicht 2 der Diode wird als "Füßchen" ausgebildet, so daß die Trennschicht 1 teilweise freiliegt (Fig. 1). Wenn die für die IMPATT-Dioden notwendigen Strukturierungsmaßnahmen ab geschlossen sind, wird die Trennschicht 1 aus Silber weg geätzt (z. B. mit Salpetersäure), so daß sich die Dioden einzeln von dem Siliziumträger 4 ablösen lassen (Fig. 2). Dabei treten Adhasionskräfte zwischen der auf dem Silizi umträger 4 verbleibenden Schutzschicht 3 aus Gold und der Gold-Kontaktschicht 2 der Diode auf, die nach dem Entfer nen der Trennschicht auf dem Träger aufliegt. Durch Ver wendung von sehr reinen Goldschichten oder einer Schutz schicht aus Platin, wird die Haftung der Dioden auf dem Träger derart verringert, daß sie sich leicht lösen las sen.Contacts for the diodes are structured on the side opposite the silicon carrier. Then z. B. produced by mesa etching annular diodes. The gold contact layer 2 of the diode located on the separating layer 1 is formed as a "foot", so that the separating layer 1 is partially exposed ( FIG. 1). When the structuring measures necessary for the IMPATT diodes have been completed, the separating layer 1 is etched away from silver (for example with nitric acid), so that the diodes can be detached individually from the silicon carrier 4 ( FIG. 2). Adhesive forces occur between the protective layer 3 of gold remaining on the silicon carrier 4 and the gold contact layer 2 of the diode, which lies on the carrier after removal of the separating layer. By using very pure gold layers or a protective layer made of platinum, the adhesion of the diodes to the carrier is reduced in such a way that they can be easily removed.

Claims

1. A process for the production of semiconductor components which are produced from large-area, thin foils which have the sequence essential for the semiconductor component, characterized in that

that the layers are grown on a semiconductor substrate for the component,
- That a separation and a protective layer is brought up on the surface of the component layers,
- That the side of the layer sequence opposite the semiconductor substrate is connected to a semiconductor carrier,
- That then the semiconductor substrate is removed and the component layer sequence of the film is structured such that at least one semiconductor component is produced, and
- That after the completion of the semiconductor device, the separation layer is removed and the semiconductor device is detached from the semiconductor carrier.

2. The method according to claim 1, characterized in that the protective layer is soldered flat onto the semiconductor carrier or is glued.

3. The method according to claims 1 and 2, characterized records that the materials for the soldering process and Protective layer should be chosen so that the separation layer is not damaged.

4. The method according to claim 1, characterized in that the semiconductor carrier is made of silicon.

5. The method according to claim 3, characterized in that the separating layer is made of silver.

6. The method according to claim 3, characterized in that the protective layer is made of gold or platinum.

7. The method according to claim 3, characterized in that the soldering process is carried out with a gold-tin alloy becomes.