DE4039858C2 - Verfahren und Schaltung zum Eliminieren des Haupt-Bit-Umsetzungsfehlers im bipolaren Nullpunkt eines Digital-/Analogwandlers - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine Schaltung zum Beseitigen von Rauschen, das in der Nähe des bipolaren Nullpunktes eines Digital-/Analogwandlers auftritt, und insbesondere Techniken zum Beseitigen des Haupt-Bit-Umset­ zungsfehlers im bipolaren Nullpunkt.

Achtzehn-Bit-Digital-/Analogwandler werden bei der Ferti­ gung von digitalen Audiogeräten verwendet. In digitalen Au­ diogeräten ist die Audioinformation nicht in der Form von analogen Signalen, sondern in der Form von binären Wörtern gespeichert, die die Polarität und Amplitude von ausgewähl­ ten Punkten von Sinusschwingungen verkörpern, die in digi­ taler Form dargestellt werden. Bit 1 (das höchstsignifi­ kante Bit) verkörpert üblicherweise die Polarität der Si­ nusschwingungsdaten und die Bits 2-18 verkörpern die Ampli­ tude der Sinusschwingung. Ein Digital-/Analogwandler zum Umwandeln eines Wortes von M+N Bits in ein analoges Signal mit zwei Gruppen von Eingangsleitern ist beispielsweise aus der DE 33 06 310 A1 bekannt.

Das höchstsignifikante Bit (MSB) schaltet in den Punkten, die in Fig. 2 durch "A" gekennzeichnet sind. Der Fehler, der durch Schalten der MSB (z. B., Bit 1) ist der größte Schaltfehler eines Digital-/Analogwandlers. Es ist eine große Schwierigkeit, wenn dieser Fehler in den mit "A" ge­ kennzeichneten Punkten auftritt, der der bipolare Nullpunkt (BPZ) von Digital-/Analogkonvertern ist, weil der Fehler einen großen prozentualen Anteil des kleinsten Audiosignals ausmacht, das um den bipolaren Nullpunkt auftritt. Dies be­ wirkt wahrnehmbares Zischen und Verzerrungen in dem Audio­ ausgangssignal, das von dem Digital-/Analogwandler erzeugt wird.

Beim nächstkommenden Stand der Technik, wie er aus folgenden Druckschriften bekannt ist, nämlich der US-A-4 490 714, der US-A-4 412 208, der US-A-4 567 463 und der DE-A 32 15 519, werden die digitalen Sinusschwingungsdaten durch Hinzufügen einer "1" zu einem bestimmten Bit, bei­ spielsweise Bit 9, von jedem Eingangsaudiowort "verscho­ ben", so daß die Punkte "A" in Fig. 2 im bipolaren Null­ punktpegel nicht vorkommen, der in Fig. 2 durch die hori­ zontale gestrichelte Linie 5 dargestellt ist. Dies redu­ ziert das Zischen und die Verzerrung, die als das Ergebnis der MSB-Umschaltung auftreten. Jedoch stellt das digitale Verschieben der Sinusschwingungsdaten keine vollständig be­ friedigende Lösung des Problems dar, weil eine derartige Verschiebung eine digitale "Überlastung" hervorruft, wenn das Eingangssignal einen "Endausschlag"-Wert aufweist, bei­ spielsweise wenn das Eingangssignal vollständig aus "1" be­ steht. Es ist notwendig, das Auftreten der derartigen digi­ talen Überlastung zu vermeiden, weil sie schwere Verzerrun­ gen in dem analogen Ausgangssignal hervorruft. Dieses Er­ fordernis vermeidet die Zufuhr eines "Endausschlag"-Ein­ gangssignals vollständig aus "1" zu dem DAC. Ein Teil des dynamischen Bereiches des Digital-/Analogwandlers geht da­ mit verloren.

Daher ist es Aufgabe der Erfindung, ein Verfahren und eine Schaltung anzugeben, die die Nachteile der Haupt-Bit-Ver­ schiebungstechniken zum Reduzieren der Nullpunktstörungen in einem Digital-/Analogwandler vermeidet.

Die Aufgabe der Erfindung wird durch die Merkmale der Ansprüche 1 und 8 gelöst.

Gemäß der Erfindung wird die Nullpunktstörung in einem Di­ gital-/Analogwandler ohne Reduzierung dessen dynamischen Bereichs verringert.

Ferner werden gemäß der Erfindung Niedrigpegel-Linearitäts­ fehler reduziert oder vermieden, die aus den Haupt-Bit-Um­ setzungen resultieren.

Gemäß einem kurz beschriebenen Ausführungsbeispiel stellt die Erfindung einen Digital-/Analogwandler bereit, der ein digitales Eingangswort von M+N Bits in ein analoges Signal mit einem reduzierten Haupt-Bit-Umschaltfehler umsetzt. Der Digital-/Analogkonverter weist eine erste Gruppe von M-Ein­ gangsleitern, die die M-höchstsignifikanten Bits des digi­ talen Eingangswortes führen, eine zweite Gruppe von N-Ein­ gangsleitern, die die N-kleinsten signifikanten Bits des digitalen Eingangswortes führen, einen M-Bit-+1-Addierer, der M-Eingänge aufweist, von denen jeder jeweils an einen Leiter der ersten Gruppe angeschlossen ist, und einen Schaltkreis auf, der ein Signal, das für das höchstsignifi­ kante Bit des digitalen Eingangswortes repräsentativ ist, zu einem bestimmten Eingang des Addierers führt. Der Addie­ rer weist M-Ausgangsanschlüsse auf. Die Signale an den N- Eingangsleitern der zweiten Gruppe zusammen mit den Signa­ len an den M-Ausgangsleitern von einem Zwischendigitalwort von M-+N-Bits unterscheiden sich im Wert von dem ersten Di­ gitalwort. Ein M+N-Bit-DAC empfängt das Zwischendigitalwort und erzeugt einen ersten Analogstrom entsprechend dem Wert des Zwischendigitalwortes. Eine geschaltete Stromquelle, die auf das höchstsignifikante Bit des ersten Digitalwortes anspricht, erzeugt einen Offsetstrom, der algebraisch mit dem ersten Analogstrom aufsummiert wird, um einen analogen Ausgangsstrom zu erzeugen. Der Offsetstrom weist einen der­ artigen Wert auf, daß der analoge Ausgangsstrom präzise dem Wert des ersten Digitalwortes entspricht.

Nachfolgend wird die Erfindung anhand der Zeichnung näher beschrieben. Es zeigen:

Fig. 1 ein Blockdiagramm des Digital-/Analogwandlers nach der Erfindung;

Fig. 2 ein Zeitdiagramm, das nützlich zur Beschreibung der Erfindung und der Probleme beim Stand der Technik ist, und

Fig. 3 ein Teilblockdiagramm einer alternativen Ausfüh­ rungsform der Erfindung nach Fig. 1.

In Fig. 1 ist eine 18-Bit-Digital-/Analogwandlerschaltung 1 gezeigt. Sie enthält einen 9 Bit+1 Bit-Addierer 11, einen 19 Bit-Speicher 12, der durch einen Abtastfrequenztakt ge­ taktet wird, einen 18 Bit-DAC (Digital-/Analogwandler), einen Strom-/Spannungswandler, der einen Operationsverstär­ ker 20 und einen Rückführungswiderstand 18 enthält, und eine geschaltete Stromquelle, die eine Konstantstromquelle 16 und einen Schalter 15 aufweist.

Der Addierer 11 addiert den invertierten Wert des herein­ kommenden MSB an einem Stellenwert, der äquivalent zu dem kleinsten Signifikanten von den neun Bits ist, zu dem Ein­ gangsneunbitwert. Zum Beispiel, wenn das hereinkommende MSB "0" ist, wird eine Zahl gleich dem kleinsten signifikanten Bit hinzuaddiert.

Ein 18-Bit-Wort, das Audiosinusschwingungsdaten repräsen­ tiert weist eine Gruppe von 9 höchstsignifikanten Bits auf, die durch neun Leitungen 2 zu den entsprechenden Ein­ gängen der 9 Bit-Abschnitte des Addierers 11 zugeführt wer­ den. Die 9 kleinsten signifikanten Bits der Sinusschwin­ gungsdaten werden durch neun Leitungen 3 zu den entspre­ chenden Eingängen der 19 Bit-Speicherschaltung 12 geführt. Das höchstsignifikante Bit, nämlich Bit 1 ist an den Eingang eines Inverters 10 angeschlossen, dessen Ausgang mittels der Leitung 7 an den 1 Bit-Abschnitt des Addierers 11 und gleichfalls an einen Eingang des 19 Bit Speichers 12 ange­ schlossen. Die 9 Ausgänge 2A des 9 Bit+1 Bit-Addierers 11 sind an 9 entsprechende Eingänge des 19 Bit-Speichers ange­ schlossen. Der Ausgang des der Leitung 7 zugeordneten Spei­ chers 12 ist durch die Leitung 8 an eine Steuerelektrode eines Schalters 15 angeschlossen. Die anderen 18 Bit-Aus­ gänge der 19 Bit-Speicherschaltung 12 sind an die entspre­ chenden Eingänge des 18-Bit-DAC 13 mittels einer Gruppe 2B von 9 Leitungen entsprechend zu 9 Leitungen 2A und einer Gruppe 3A von 9 Leitungen entsprechend den Eingangsleitungen 3 an­ geschlossen.

Der Ausgang des DAC 13 ist durch eine Leitung 17 an einem Anschluß des Schalters 15 angeschlossen, dessen anderer An­ schluß angeschlossen ist, um den Konstantstrom I_BIT9 zu empfangen, der von der Konstantstromquelle 16 zugeführt wird. Der Leiter 17 ist gleichfalls an den invertierenden Eingang eines Operationsverstärkers 20 angeschlossen, des­ sen nichtinvertierender Eingang mit Masse verbunden ist. Ein Rückführungswiderstand ist zwischen dem Ausgangsan­ schluß V₀ und der Leitung 17 so angeschlossen, daß der Nutzanalogstrom, der in der Leitung 17 erzeugt wird, in die Ausgangsspannung V₀ (korrigiert) umgesetzt wird. Somit wer­ den die höchstsignifikanten 9 Bits der Audiosinusschwin­ gungsdaten zu dem 9 Eingangs-Bit-Addierer 11 geführt, und das MSB wird invertiert und dazu verwendet, den MSB-Anteil der Sinusschwingungseingangsdaten "digital zu verschieben". Das Ausgangssignal des Inverters 10 wird dazu verwendet, die geschalteten analogen Stromquellen 15, 16 zu steuern und wird gleichfalls zu dem LSB-Eingang des 9 Bit+1 Bit-Ad­ dierer 11 geführt. Es ist zu beachten, daß der 9 Bit+1 Bit- Addierers niemals überläuft, weil Bit 1, das MSB, immer Null ist, wenn diese Addition vorkommt.

Der Ausgang des obersten Bits des 19 Bit-Speichers 12 wird durch die Leitung 18 zu dem Steueranschluß des Schalters 15 geführt, der den Konstantstrom I_BIT9 in der DAC-Ausgangs­ leitung 17 schaltet. Der Schalter 15 verbindet die Strom­ quelle 16 mit der Leitung 17, wenn Bit 1 in einem Zustand "0" ist.

Die Größe des Konstantstroms I_BIT9 wird so gewählt, um einen Offsetstrom I_OFFSET mit demselben Wert zu erzeugen, der durch DAC 13 an seinem Ausgang erzeugt werden würde, wenn Bit 9 sich in einem "1"-Zustand und alle anderen Bits in einem "0"-Zustand befinden. Die oben erwähnte digitale Bit-Verschiebung kommt somit gemäß der Erfindung unter der Wirkung des MSB-Bit, nämlich Bit 1 vor, das zu dem 9 Bit+1 Bit-Addierer 11 zugeführt wird. Somit resultiert das selektive Schalten von I_BIT9, um I_OFFSET in Korrektur mit einer Verschiebung in dem analogen Ausgangsstrom zu erzeugen, der durch das digitale Bit-Verschieben erzeugt wird, so daß das Ausgangssignal V₀ unverändert bleibt.

Der Strom I_OFFSET in Fig. 1 weist die Kurvenform auf, die in Fig. 2 dargestellt ist und sich auf einem hohen Pegel befindet, wenn Bit 1 "1" ist. Der Strom I_OFFSET weist die­ selbe Größe jedoch mit entgegengesetzter Polarität zu der Ausgangsstromverschiebung auf, die durch das Bit 9 Digi­ taloffset, das durch den 9 Bit+1 Bit-Addierer 11 eingeführt wird in dem Ausgangsstrom bewirkt wird, der durch den 18-Bit-DAC 13 erzeugt wird.

In dem I_Analog-Kurvenzug nach Fig. 2 zeigt das gestrichelte Liniensegment 31 die halbe Periodenverschiebung in dem Aus­ gangsstrom, der durch DAC 13 erzeugt wird, als ein Ergebnis der obigen Digitalverschiebung der 18 Bit-Audiosinusschwin­ gungsdaten, die durch den 9 Bit+1 Bit-Addierer 11 erzeugt werden. Das durchgezogene Liniensegment 30 in Fig. 2 kenn­ zeichnet die ausgleichende "Analog"-Verschiebung in dem Analogstrom resultierend aus dem Summieren des Ausgangs­ stroms, der durch DAC 13 mit dem geschalteten Strom I_BIT erzeugt wird. Offensichtlich ist die "Analog"-Verschiebung 30 gleich und entgegengerichtet und kompensiert deshalb die "digitale"-Verschiebung 31, weshalb der Nutzeffekt eine normal erscheinende Sinusschwingung ist.

Alternativ dazu kann der Analogstrom addiert und die digi­ tale Verschiebung subtrahiert werden. Fig. 3 zeigt eine derartige Anordnung, in der die Stromquelle 16A I_OFFSET veranlaßt, eher am Ausgang von DAC 13 auszufließen als hin­ einzufließen.

Im Ergebnis kommen die MSB-Umsetzungen tatsächlich an Punk­ ten vor, die in Fig. 2 mit dem Bezugszeichen "B" gekenn­ zeichnet sind, wo sie weniger erkennbare Verzerrungen des Sinusschwingungssignals V₀ bewirken als in dem Fall, wenn die Umsetzung, die durch MSB-Umschaltung bewirkt wird, in den bipolaren Nullpunkten A, wie in Fig. 2 dargestellt, auftreten. Die Vorteile der vorliegenden Erfindung zeigen sich bei Messungen des "Gesamtklirrfaktors plus Rauschen" mit Werten von ungefähr 0,6% bei keinem digitalen "Über­ lauf", und damit in keinen Beschränkungen im dynamischen Bereich des Digitaleingangs. Die ausgezogene Linie des V₀ (korrigierten)- Signals, das an dem Ausgang der in Fig. 1 gezeigten Schaltung erzeugt wird, vermeidet deshalb den Überlastungszustand.

Claims (9)

1. Digital-/Analogwandler zum Umsetzen eines ersten digi­ talen Wortes von M+N-Bits in ein analoges Signal mit redu­ ziertem Hauptbitschaltfehler, wobei der Digital-/Analog­ wandler in Kombination aufweist:

• a) eine erste Gruppe von M Eingangsleitern, die die M-höchstsignifikanten Bits des ersten digitalen Wortes führen;
• b) eine zweite Gruppe von N Eingangsleitern, die die N-kleinsten signifikanten Bits des ersten digitalen Wor­ tes führen;
• c) einen M-Bit plus 1 Bit-Addierer der M-Eingänge auf­ weist, von denen jeder jeweils an einen Leiter der er­ sten Gruppe angeschlossen ist;
• d) Einrichtungen zum Koppeln eines Signals, das das höchstsignifikante Bit des ersten digitalen Wortes re­ präsentiert, zu einem bestimmten Eingang des Addie­ rers, wobei der Addierer M Ausgangsleiter aufweist und die Signale auf den N Eingangsleitern der zweiten Gruppe zusammen mit den Signalen auf den M Ausgangs­ leitern des Addierers, die ein zweites digitales Wort von M+N Bits aufweisen, in dem Wert von dem ersten di­ gitalen Wort abweichen;
• e) ein M+N-Bit-DAC, der das zweite digitale Wort empfängt und einen ersten analogen Strom erzeugt, der dem Wert des zweiten digitalen Wortes entspricht;
• f) eine geschaltete Stromquelle, die auf das höchste si­ gnifikante Bit des ersten digitalen Wortes anspricht, einen Offsetstrom erzeugt und den Offsetstrom mit dem ersten analogen Strom algebraisch aufsummiert, um einen zweiten analogen Strom zu erzeugen, wobei der Offsetstrom einen Wert mit gleicher Größe und mit ent­ gegengesetzter Polarität zu einer Verschiebung in dem ersten analogen Strom infolge des bestimmten Eingangs des Addierers aufweist, so daß der zweite analoge Strom dem Wert des ersten digitalen Wortes entspricht.

2. Digital-/Analogwandler nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Kopplungseinrichtung einen Inverter mit einem Eingang, der angeschlossen ist, um das höchste signifikante Bit des ersten digitalen Wortes zu empfangen, und einen Ausgang aufweist, der an den bestimmten Eingang des Addierers angeschlossen ist.

3. Digital-/Analogwandler nach Anspruch 1, dadurch ge­ kennzeichnet, daß eine Speicherschaltung enthalten ist, die mehrere Eingänge, die an die M Ausgangsleiter ange­ schlossen sind, mehrere Eingänge, die an die N Eingangslei­ ter der zweiten Gruppe angeschlossen sind und mehrere Aus­ gänge aufweist, die jeweils an die M+N Eingänge des DAC an­ geschlossen sind.

4. Digital-/Analogwandler nach Anspruch 3, dadurch ge­ kennzeichnet, daß der Speicher ein M+N+1 Bit-Speicher ist, wobei ein Bit des Speichers so gekoppelt ist, um ein Signal zu empfangen, das das höchste signifikante Bit des ersten digitalen Wortes repräsentiert.

5. Digital-/Analogwandler nach Anspruch 2, dadurch ge­ kennzeichnet, daß die geschaltete Stromquelle eine Kon­ stantstromquelle und einen Schalter enthält, der mit der Konstantstromquelle in Reihe geschaltet ist, wobei der Se­ rienschalter in Abhängigkeit von einem Ausgangssignal des Inverters angesteuert wird.

6. Digital-/Analogwandler nach Anspruch 1, dadurch ge­ kennzeichnet, daß der Strom der geschalteten Stromquelle nur in einen Ausgangsleiter des DAC während der Verschie­ bung in dem ersten analogen Ausgangsstrom hineinfließt.

7. Digital-/Analogwandler nach Anspruch 1, dadurch ge­ kennzeichnet, daß der Strom der geschalteten Stromquelle nur aus einem Ausgangsleiter des DAC während der Verschie­ bung in dem ersten analogen Ausgangsstrom herausfließt.

8. Verfahren zum Umsetzen eines ersten digitalen Wortes von M höchstsignifikanten Bits und N kleinsten signifikan­ ten Bits in ein analoges Signal mit reduziertem Hauptbit­ schaltfehler, wobei das Verfahren die Verfahrensschritte aufweist:

• a) Zufuhr der M höchstsignifikanten Bits zu den M Bits eines M Bit + 1 Bit-Addierers;
• b) Zufuhr eines Signals, das das höchste signifikante Bit repräsentiert, zu einem bestimmten Eingang des Addie­ rers;
• c) Zufuhr von M Ausgangssignalen des Addierers zu M höchstsignifikanten Bits eines M+N Bit-DAC und Zufuhr der N kleinsten Bits zu N kleinsten signifikanten Bits des DAC;
• d) Betätigen des DAC, um einen ersten analogen Strom ent­ sprechend den Zuständen der M Ausgangssignale des Ad­ dierers und der N kleinsten signifikanten Bits zu er­ zeugen, und Betätigen einer geschalteten Stromquelle gemäß dem höchsten signifikanten Bit, um einen Offset­ strom zu erzeugen; und
• e) algebraisches Aufsummieren des Offsetstroms mit dem ersten analogen Strom, um einen zweiten analogen Strom zu erzeugen, wobei der Offsetstrom einen Wert gleich in der Größe und entgegengesetzt in der Polarität zu einer Verschiebung aufweist, die in dem ersten analo­ gen Strom erzeugt wird, der aus der Anwendung des meist signifikanten Bits an einem bestimmten Eingang des Addierers resultiert, so daß der zweite analoge Strom dem Wert des ersten digitalen Wortes entspricht.

9. Digital-/Analogwandler nach Anspruch 1, dadurch gekennzeichnet, daß N gleich 0 ist.