Nothing Special   »   [go: up one dir, main page]

DE4041224A1 - Chip-modul aus wenigstens zwei halbleiterchips - Google Patents

Chip-modul aus wenigstens zwei halbleiterchips

Info

Publication number
DE4041224A1
DE4041224A1 DE4041224A DE4041224A DE4041224A1 DE 4041224 A1 DE4041224 A1 DE 4041224A1 DE 4041224 A DE4041224 A DE 4041224A DE 4041224 A DE4041224 A DE 4041224A DE 4041224 A1 DE4041224 A1 DE 4041224A1
Authority
DE
Germany
Prior art keywords
chips
chip
chip module
module according
conductor tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4041224A
Other languages
English (en)
Inventor
Heinz Dipl Phys Pape
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE4041224A priority Critical patent/DE4041224A1/de
Publication of DE4041224A1 publication Critical patent/DE4041224A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung bezieht sich auf einen Chip-Modul aus wenigstens zwei Halbleiterchips, deren aktive Flächen integrierte Schalt­ kreise oder dergleichen aufweisen.
Halbleiterbauelemente stehen heutzutage in komplett abgeschlos­ senen Gehäusen zur Verfügung, aus denen im wesentlichen nur die Anschlußfüße herausragen. Die Gehäuse sind als Kunst­ stoffteile entsprechend international akzeptiertem Standard ausgebildet, z. B. als DIP (Dual Inline Package) mit SO-(Small Outline)- oder PQFP-(Plastic Quad Flat Pack)-Gehäuse.
IC-Gehäuse haben bei der bestimmungsgemäßen Verwendung der Bauelemente im wesentlichen zwei Aufgaben: Sie sollen einer­ seits dem Schutz der feinen Strukturen an der aktiven Ober­ fläche des Chips vor Umwelteinflüssen wie Korrosion durch Feuchte bzw. Ionen dienen und andererseits eine mechanische Beschädigung bei der Handhabung verhindern. Daneben dient das Gehäuse als Schnittstelle bei der elektrischen Verbindung der empfindlichen Mikrostrukturen mit der gröberen Außenwelt. Gelegentlich kommt als weitere Anforderung eine hinreichend gute Wärmeleitfähigkeit zur Abfuhr der Verlustleistung des Bauelementes hinzu.
Für die Massenproduktion von Bauelementen hat sich seit langem eine bestimmte Gehäusetechnik herausgebildet, bei der insbe­ sondere mit folgenden Schritten gearbeitet werden kann:
  • - Zunächst werden die Chips mit einem leitfähigen Kleber auf eine metallische Unterlage, die als Leadframe-Insel oder kurz auch als Insel bezeichnet wird, aufgeklebt.
  • - Anschließend werden die Chips mit feinen Gold- oder Alumini­ umdrähten, beispielsweise mit einem Durchmesser von 25 µm, von den Alu-Pads auf dem Chip zu Anschlußfingern eines die Insel umgebenden Anschlußrahmens des sogenannten Leadframes gebondet.
  • - Darauf erfolgt ein Umpressen der Chips mit einer Preßmasse, beispielsweise einem hochgefüllten Duroplast bei etwa 175°C.
  • - Danach werden die umpreßten Chips getempert, wobei einer­ seits eine Nachhärtung der Preßmasse und andererseits eine Relaxation eingefrorener Spannungszustände stattfindet.
  • - Schließlich werden die einzelnen ICs vereinzelt, wobei Fixierverbindungen zwischen den Leadframe-Anschlüssen abge­ trennt und die Anschlußfüße um 90° nach unten gebogen werden.
Die sogenannten Leadframes werden aus einem gewalzten Metall­ band als Stanzteil von 200 bis 250 µm Dicke ausgestanzt. Die aktive Struktur des Chips ist üblicherweise nicht direkt an der Chipoberfläche, sondern nach oben durch eine Passivierungs­ schicht aus beispielsweise Glas oder Siliziumnitrid oder häufig auch durch eine Polyimid-(PI)-Schicht geschützt. Wird die PI-Schicht weggelassen, besteht die Gefahr, daß große Füll­ stoffbrocken der Preßmasse die Passivierung durchstoßen und die IC-Struktur beschädigen. Außerdem kann auch α-Strahlung aus dem Füllstoff einzelne Speicherzellen eines Speicher-IC umschalten.
Sofern derartige Schutzschichten bereits verwendet werden, müssen beide Schutzschichten im Bereich der Anschlüsse (Bond- Pads) mit Löchern versehen werden, die deutlich größer sind als die Anschlüsse der Verbindungen (sogenannte Bond-Nailheads). Diese Löcher sind Eintrittsluken für Korrosion. Außerdem sind zur Erzeugung der Löcher zusätzliche Maskenprozesse erforderlich.
Es hat sich gezeigt, daß beim Abkühlen der umpreßten Bauele­ mente erhebliche Spannungen im IC entstehen, da die thermi­ schen Ausdehungskoeffizienten der einzelnen Materialien sehr unterschiedlich sind. Dabei wird der Silizium-Chip komprimiert, während die übrigen Materialien gedehnt werden. Dadurch können Scherspannungen an der Chipoberfläche entstehen, die besonders kritisch sind. Sie nehmen insbesondere zu den Chipkanten und den Chipecken hin stark zu. An den Chip- und Leadframekanten entstehen dadurch Spannungsspitzen, die zur Rißbildung in der Preßmasse führen können.
Obige Spannungen nehmen mit der Chipgröße zu. Die Empfindlich­ keit der integrierten Schaltkreise wird um so größer, je kleiner die Strukturen werden. Gerade aber Chip-Vergrößerung und Strukturverkleinerung auf dem Chip sind die Voraussetzungen für eine Leistungssteigerung.
Vom Stand der Technik ist es bereits bekannt, bei der Verkapselung von Chips darauf hinzuwirken, die mechanischen Spannungen auf die IC-Struktur zu mindern. Beispielsweise ist bereits eine Gelabdeckung vorgeschlagen und es sind bestimmte Designregeln für besonders gefährdete Chipzonen wie Chipränder und -ecken vorgeschlagen worden. Schließlich sind auch bereits völlig neue Gehäusekonstruktionen vorgeschlagen worden, bei denen beispielsweise die starre Leadframe-Insel entfällt oder Bondpads in die Chipmitte gelegt werden (siehe Proc. of the El. Comp. Conf. 1988, Seiten 552 bis 557).
Die vorbekannten Vorschläge zur Verminderung des Einflusses der Spannungen lassen das grundsätzliche Konzept des Aufbaus des Bauelementes an sich unberührt. Aufgabe der Erfindung ist es demgegenüber, ein neues Konzept zum Aufbau von Bauelementen anzugeben, das obige Probleme umgeht.
Die Aufgabe ist erfindungsgemäß dadurch gelöst, daß jeweils zwei Chips mit ihren aktiven Flächen gegeneinander in sand­ wichartiger Bauform zusammengefügt sind, wobei die aktiven Flächen durch Zwischenelemente voneinander getrennt sind.
Die Erfindung geht von der Analyse des Standes der Technik aus, bei dem jeweils Maßnahmen zur Minimierung der durch die unter­ schiedlichen thermischen und mechanischen Eigenschaften be­ wirkten Spannungen angegeben sind. Der Erfindung liegt nun die einfache Erkenntnis zugrunde, daß an das Silizium des Halblei­ terchips thermisch und mechanisch am besten angepaßt Silizium wäre. Eine Verpackung der aktiven, empfindlichen Strukturen in Silizium ist daher der beste Weg zur Beseitigung der thermo­ mechanischen Spannungen. Eine solche Verpackung ist durch die erfindungsgemäße Lehre realisiert.
Im Rahmen der Erfindung ergeben sich je nach gewählter Ver­ bindungstechnik eine Vielzahl von konkreten Ausbildungen für ein Chip-Standwich mit den innenliegenden aktiven Strukturen, wobei in jedem Fall die Chip-Rückseiten nach außen zeigen. Den Verbindungstechniken für die Chips untereinander und nach außen kommt deshalb eine große Bedeutung zu.
Die Verbindungstechnik läßt sich prinzipiell in zwei unter­ schiedliche Technologien aufteilen:
Einerseits ist die sogenannte Wire-Bondtechnik (WB) bekannt und sehr verbreitet. Dabei wird die elektrisch leitende Verbindung über dünne Gold- bzw. Aluminiumdrähte, die durch Ultraschall­ schweißung und/oder Thermokompression kontaktiert werden, hergestellt.
Andererseits ist das sogenannte Tape-Automated Bonding (TAB) bekannt, das in der Praxis als sogenannte Höckertechnik be­ zeichnet wird. Hierbei werden auf dem Chip galvanisch Höcker aus Kupfer oder dergleichen aufgebracht, wobei die Höcker­ spitze lötbar sein kann und auch mit Lot beschichtet wird oder die Höckerspitze beispielsweise vergoldet ist, so daß wiederum durch Ultraschall und Thermokompression eine Schweißverbindung mit externen Anschlüssen erzeugt wird. Im Rahmen der Höcker­ technik ergeben sich eine Reihe von spezifischen Ausführungen, die jeweils an die Einzelproblematik angepaßt sind. Alle diese Technologien können im Rahmen der Erfindung angewandt werden. Ebenso alle Techniken zur direkten "face down"-Verbindung von Chip und Leiterplatte, z. B. durch Lötbrücken ("Solder Joint"- oder "C4"-Technik) oder durch aushärtende, leitfähige Pasten ("Polymer Thick Film"-Technik).
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Figurenbeschreibung von Ausführungs­ beispielen anhand der Zeichnung in Verbindung mit den Patent­ ansprüchen. Es zeigen jeweils in schematischer Darstellung:
Die Fig. 1 bis 3 verschiedene Chip-Module aus jeweils zwei Halbleiterchips, bei denen jeweils unterschied­ liche Verbindungs- und Kontaktierungsmöglich­ keiten verwendet sind,
die Fig. 4 und 5 den konkreten Aufbau eines Chip-Moduls in Seiten­ ansicht und Draufsicht,
die Fig. 6 bis 8 konkrete Weiterbildungen derartiger Chip-Module,
die Fig. 9 ein unter Verwendung von Leiterbahnfolien als SMD ausgebildeter Chip-Modul,
die Fig. 10 einen Ausschnitt aus einem Chip-Sandwich mit strukturierten Folien,
die Fig. 11 einen Chip-Modul mit mehreren, jeweils paarweise sandwichartig aufgebauten Halbleiterchips und
Fig. 12 einen Chip-Modul mit zwei Einzelchips, die jeweils beidseitig aktive Oberflächen aufweisen.
Identische Teile werden in den Figuren mit den gleichen Bezugs­ zeichen versehen. Die Figuren werden teilweise zusammen beschrieben.
In den Figuren werden mit 1 und 2 jeweils Halbleiterchips bezeichnet, die auf ihren aktiven Oberflächen integrierte Schaltkreise aufweisen. Dabei ist durchweg ein bestimmtes Zwischenstadium bei der Herstellung solcher IC-Bauelemente dargestellt. Üblicherweise ist ein erster Chip 1 von einem sogenannten Leadframe 3 als Anschlußrahmen umgeben, wobei die elektrischen Verbindungen in Fig. 1 durch Bonddrähte 4 realisiert sind.
In den Figuren ist nun jeweils der zweite Chip 2 mit seiner aktiven Oberfläche spiegelbildlich der aktiven Oberfläche des ersten Chips zugewandt. Dabei sind beide Chips durch Höcker 5, die als Abstandshalter dienen, mechanisch und elektrisch verbunden.
Die beiden Halbleiterchips 1 und 2 können gleiche Größe oder aber auch unterschiedliche Größe haben. Im letzteren Fall ist es zweckmäßig, daß der größere Chip 1 im Gesamtaufbau unten­ liegend angeordnet ist. Insbesondere wenn wie in Fig. 3 gezeigt beide Chips 1 und 2 gleich groß und die Chipfläche etwa gleich der Gehäusefläche des Standard-Kunststoffgehäuses für die Halbleiterchips ist, kann ein Umpressen der Anordnung mit Preßmasse entfallen.
Fig. 1 zeigt die wesentlichen Teile eines erfindungsgemäßen Chip-Moduls, das weitgehend in gebräuchlicher Standardtechnik hergestellt wird: Der untere größere Chip wird in herkömmlicher Weise auf eine Leadframe-Insel geklebt und später gebondet. Chip 2 wird auf Chip 1 zunächst mit einem flexiblen Kleber (Tropfen oder Schicht) vorfixiert und so justiert, daß Löthöcker auf Löt­ höcker steht. Sind die Bondpads eines Chips lötbar beschichtet, z. B. mit Zinn oder Gold, müssen nur auf dem anderen Chip Löt­ höcker sein. Anschließend wird das so vorfixierte Chip-Sand­ wich unter leichtem Andruck erhitzt. Das Chip-Sandwich kann entweder auf der Leadframe-Insel aufgebaut werden oder aber auch auf dem Wafer mit den unteren, großen Chips vor dem Sägen des Wafers. Das auf die Leadframe-Insel geklebte und gebondete Chip-Sandwich wird in herkömmlicher Weise mit Preßmasse umspritzt.
Fig. 2 zeigt ein Ausführungsbeispiel in üblicher Höckertechnik, bei dem die Anschlußleitungen (sog. Leads) 3 eines Anschluß­ rahmens (sog. Leadframe) mit einem Heizbügel auf die äußeren Höcker 5′ des Chip 1 angedrückt und aufgelötet oder durch Thermokompression und Ultraschall aufgeschweißt werden. Bei dieser Technik entfällt die Leadframe-Insel. Der Aufbau von Chip 2 auf Chip 1 und das Umpressen mit Kunststoff aus dem im allgemeinen nur die Anschlüsse des Leadframes herausragen erfolgt analog gemäß dem Ausführungsbeispiel in Fig. 1.
Aus Fig. 3 ist die Möglichkeit eines besonders kompakten Aufbaus des Chip-Moduls erkennbar. Hier liegen die Leadframe- Anschlüsse 3 zwischen den beiden Chips 1 und 2, wobei die Verbindung in Höckertechnik direkt auf die Leadframe-Anschlüsse 3 erfolgt. Ersichtlich ist weiterhin, daß die abgewinkelten Anschlußfüße 6 sich unmittelbar an den kompakten Aufbau an­ schließen. Da die Anschlüsse 6 tief zwischen den beiden Chips 1 und 2 verankert sind, ist der Chip-Modul mechanisch bereits sehr stabil. Es genügt deshalb, den seitlichen Schlitz zwischen den Chips 1 und 2 mittels einer Umhüllung gegen eindringende Feuchte und Ionen abzudichten, beispielsweise durch Eintauchen des Moduls in einen flüssigen Kunststoff oder ein Silikongel und Erzeugen einer Hüllschicht 10. Als flüssiger Kunststoff sind beispielsweise Lacke oder nicht bzw. unvollständig vernetzte Vorstadien von Polyimid geeignet. Der flüssige Kunststoff oder das Gel werden anschließend ausgehärtet.
Bei obiger Vorgehensweise kann das Umpressen des Chip-Moduls mit Preßmasse entfallen und die Anschlüsse 6 bereits vor dem Zusammenbau mit Chip 1 und 2 abgewinkelt sein. Vor allem bei der SMD-Montage auf Leiterplatten treten dann nur noch geringe mechanische Belastungen auf.
Sind zusätzliche Maßnahmen zur Verbesserung der Stabilität und Dichtheit des Chip-Moduls erwünscht, so kann er in eine vorge­ fertigte Kappe eingeklebt oder eingegossen werden, worauf bei weiteren Ausführungsformen noch eingegangen wird. Darauf hin­ zuweisen ist, daß neben den nach außen führenden Anschlüssen 6 auch interne elektrische Verbindungen 8 auf einem Chip oder zwischen Chip 1 und Chip 2 mit in das Chip-Modul eingebaut werden können, wie in Fig. 3 angedeutet ist. Breite Leitungen können so vom IC auf den Leadframe verlagert werden, wodurch IC-Fläche gewonnen wird.
Die Chips können gleichzeitig mit dem Leadframe verbunden werden oder nacheinander.
Ein Ausführungsbeispiel, das ganz ohne Höckertechnik auskommt und bei dem die beiden Chips 1 und 2 mit den Anschlüssen 3 und internen Leitungen 8, einfach nur zusammengeklebt werden, zeigen die Fig. 4 und 5. Alle Verbindungen sind in Drahtbondtechnik ausgeführt. Die in diesem Fall gleich großen Chips 1 und 2 sind gegeneinander versetzt angeordnet. Die Bondpads eines Chips befinden sich auf einer Längsseite des Chips in dem Bereich der frei über den anderen Chip hinausragt. Alle internen und externen elektrischen Verbindungen laufen über diese Bondpads.
Beide Chips 1 und 2 sind an ihrer Oberfläche mit einer Polyimidschicht versehen, die am Chiprand im Bereich der Bond­ pads die üblichen Öffnungen zum Drahtbonden hat. Die Chips 1 und 2 werden von beiden Seiten so auf einen gemeinsamen An­ schlußrahmen geklebt, wobei die Außenanschlüsse zur guten mechanischen Verankerung tief zwischen beide Chips 1 und 2 hineinragen und daß sie seitlich an Bondpads vorbeiführen und gegen den Chip durch die Polyimidschicht isoliert sind. Auch interne Verbindungen, die zunächst Teil des Anschlußrahmens sind, von dem sie später nach Aufbau des Chipmoduls oder auch erst nach dem Umpressen abgetrennt werden, werden in gleicher Weise neben Bondpads im freiliegenden Randbereich jedes Chips geführt. Gebondet wird seitwärts. Vor dem Umpressen können die Bonddrähte mit einem Gel- oder Lackwulst abgedeckt werden.
Bei den Beispielen gemäß den Fig. 6 bis 8 sind beide Chips 1 und 2 wiederum gleich groß. Hier wird anstelle eines Leadframes eine flexible Leiterplatte 13 verwendet, die zunächst auf jeden Chip einzeln aufgebracht wird. Es ergibt sich damit eine Schichtenfolge mit Kleber, PI-Folie und Kupferfolie, die ähnlich einem Leadframe strukturiert ist. An den Stellen, an denen auf einem der Chips 1 oder 2 Löthöcker sind, ist der Kleber und die PI-Folie unter dem Kupfer entfernt. Wenn die flexible Leiterplatte 13 auf den Chip aufgeklebt wird, können die Kupferbahnen freitragend über den Löthöckern 5 liegen, mit denen sie anschließend verlötet oder verschweißt werden.
Die flexible Leiterplatte 13 kann etwa um eine Chipdicke über den Chiprand hinaus stehen. In diesem Bereich enden die Leiter­ bahnen in Kupferflecken. Der überstehende Bereich ist dabei nach unten umgeknickt und an die Chipschmalseite angeklebt. Bei einem der Chips wird eine Isolierschicht 14 aufgebracht, z. B. eine beidseitig kleberkaschierte PI-Folie, beide Chips werden mit ihren strukturierten Seiten nach innen zusammen­ geklebt. An die Kupferflecken an den Chipschmalseiten werden Anschlüsse 16 angelötet oder angeschweißt. Genauso erfolgt die Verbindung zwischen oberem und unterem Chip über die Schmal­ seiten bzw. Stirnseiten durch aufgelötete oder aufgeschweißte Metallflecken.
Fig. 8 zeigt eine Ausführungsform, bei der der Chip-Modul mit den Anschlußfüßen 16 von einer Kappe 18 zur Erhöhung der Stabili­ tät und Dichtheit bzw. auch zum Eingießen des gesamten Verbun­ des umgeben ist.
Bei den Ausführungsformen eines Chip-Moduls gemäß den Fig. 6 bis 8 ist es möglich, die flexible Leiterplatte 13 seitlich zwischen den einzelnen Chips 1 und 2 herausstehen zu lassen und bis zur Chiprückseite herumzuziehen. In diesem Fall kann auf die Anschlußfüße 16 verzichtet werden und ein so gebildetes Sandwich als SMD-Bauteil unmittelbar auf eine Leiterplatte 20 gebracht werden, was in Fig. 9 angedeutet ist. Vorteilhaft ist dabei, daß bei einer solchen Ausführungsform die unterschied­ liche Ausdehnung von Chip und Substrat, d. h. der Leiterplatte 20, durch die Kontaktierfolie 13 gut gepuffert ist.
Bei den Ausführungsbeispielen gemäß den Fig. 6 bis 9 können statt mit Kleber und Kupfer kaschierter Polyimidfolien auch reine Kleberfolien ohne Polyimidträger, z. B. Schmelzkleber, verwendet werden in Kombination mit einem Anschlußrahmen aus dünnem Kupferblech mit strukturierten Anschlüssen. Damit ist ein einfacherer und mechanisch festerer Schichtaufbau 23 zwischen Chip 1 und 2 möglich, beispielsweise eine Schichtfolge von unten nach oben: Chip 1, Kleber, Kupfer, Kleber, Kupfer, Kleber, Chip 2.
Bei dem Chip-Modul gemäß Fig. 10 wird eine beidseitig kupfer­ kaschierte, mit Leiterbahnen strukturierte und mit Durchkontak­ tierungen zwischen den beiden Verdrahtungsebenen versehene PI-Folie 23 zwischen die beiden Chips 1 und 2 gebracht. Die Lötflecken für Außenanschlüsse liegen nur auf einer Leiter­ bahnseite.
Bei Verwendung einer solchen zweilagigen, flexiblen Leiterplatte 23 werden die Verschaltungsmöglichkeiten zwischen den beiden Chips wesentlich verbessert. Interne Verbindungen müssen nicht über die Chipseiten geführt werden und können sehr kurz sein.
Zwar erlauben auch die vorher beschriebenen Ausführungsformen die Kombination deutlich unterschiedlicher Chips, etwa in direkte Kopplung von Logik- und Speicherbausteinen. Die Chips 1 und 2 müssen aber teilweise von vornherein im Design aufeinander abgestimmt werden. Eine Zweilagenverdrahtung mit Durchkontaktierungen eröffnet nahezu alle Freiheiten, ohne spezielle, angepaßte Leiterbahnführung auf den beiden Chips. Die richtige Zusammenschaltung der Chips 1 und 2 erfolgt mit Hilfe der zweilagigen, flexiblen Leiterplatte zwischen den Chips, so daß beliebige Chips ohne Designänderung zu einem erfindungsgemäßen Chip-Modul zusammengesetzt werden können.
Bei allen vorstehend beschriebenen Ausführungsbeispielen wurden jeweils immer zwei einzelne Halbleiterchips 1 bzw. 2 verwendet. In entsprechender Technologie und Variation wie die Beispiele gemäß den Fig. 3 bis 10 können jeweils eine Vielzahl von einzelnen gleichgroßen Chips 1 und 2, 1′ und 2′ etc. so zusam­ mengefügt werden, daß sich ein größerer Stapel 30 entsprechen Fig. 11 ergibt. Am Stapel 30 sind seitlich die Anschlüsse 36 geführt.
Bei den Ausführungsbeispielen gemäß den Fig. 1 bis 11 wurden jeweils herkömmliche Halbleiterchips verwendet, die jeweils eine aktive Oberfläche mit integrierten Schaltkreisen auf­ weisen. Es wäre auch möglich bei dem beschriebenen Chip-Modul solche Einzelchips 1 und 2 zu verwenden, die jeweils zwei aktive Oberflächen aufweisen. Demzufolge ist in Fig. 12 eine Anordnung gezeigt, bei der die beiden Chips 1 und 2 mit einem zwischenliegenden Leadframe und internen Verbindungen spiegel­ bildlich zusammengefügt sind und trotzdem die verbleibenden Oberflächen in herkömmlicher Weise ebenfalls integrierte Schaltkreise aufweisen, die in entsprechender Weise verdrahtet sind. In diesem Fall ist allerdings ein Einpressen in Preß­ masse erforderlich.
Bei allen beschriebenen Ausführungsbeispielen ergibt sich, daß die aktiven Strukturen spannungsarm gekapselt sind, daß die Anschlüsse zwischen den Chips fest verankert werden können und in vielen Fällen ein Umpressen der Chips nicht mehr notwendig ist. Besonders vorteilhaft ist, daß die Chipfläche so groß wie die gesamte Gehäusefläche gewählt werden kann und Leitungen vom Chip auf das eigentliche Leadframe verlagert werden, wodurch Chipfläche gewonnen werden kann. Die Verbindungen zwischen den beiden Chips können extrem kurz und dadurch sehr schnell sein.
Chips mit verschiedener Prozeßtechnologie bei der Herstellung, z. B. ECL und CMOS können sehr eng miteinander gekoppelt werden. Selbst die Kombination von Chips aus unterschiedlichem Halbleitermaterial, etwa von GaAs- und Silizium ist bei den Beispielen gemäß Fig. 5 bis 9 möglich. Geringe Unterschiede im thermischen Ausdehnungskoeffizienten werden von Kleber- und Folienschichten ausgeglichen.
Vorliegende Erfindung ist nicht auf Kupfer als Material für den Anschlußrahmen beschränkt. Andere Materialien, insbesondere NiFe-Legierungen sind ebenso möglich. Wegen ihrer geringeren thermischen Dehnung sind sie besser an die Halbleitermateralien angepaßt als Kupfer und deshalb vorteilhaft.
Die beim Betrieb von Bauelementen zwangsläufig entstehende Verlustwärme kann im vorliegenden Fall leicht abgeführt werden. Insgesamt ergibt sich in vorteilhafter Weise, daß die erziel­ bare Packungsdichte gegenüber den bisher üblichen Montagetech­ niken drastisch erhöht werden kann. Beispielsweise kann mit einem Chip-Sandwich mit der vorhandenen Chiptechnologie ein 16Mega-Speicher mit dem Flächenbedarf eines Gehäuses für einen bisherigen 1Mega-Speicher hergestellt werden. Entsprechend kann bei einem Vierfach-Sandwich auch ein 64Mega-Speicher konzipiert werden.

Claims (23)

1. Chip-Modul mit wenigstens zwei Halbleiterchips, deren aktive Flächen integrierte Schaltkreise oder dergleichen aufweisen, dadurch gekennzeichnet, daß jeweils zwei Chips (1, 2) mit ihren aktiven Flächen gegen­ einander in sandwichartiger Bauform zusammengefügt sind, wobei die aktiven Flächen durch Zwischenelemente (5, 15) voneinander getrennt sind.
2. Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenelemente durch Löthöcker (5) an den Kontaktierungen der Chips (1, 2) gebildet sind.
3. Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß von den zwei Chips (1, 2) der erste Chip (1) und der zweite Chip (2) unter­ schiedliche Größe aufweisen.
4. Chip-Modul nach Anspruch 3, dadurch gekennzeichnet, daß der größere Chip (1) im Gesamtaufbau untenliegend angeordnet ist.
5. Chip-Modul nach Anspruch 3, wobei der gesamte Aufbau von einem Rahmen (3) mit elektrischen Anschlüssen umgeben ist, dadurch gekennzeichnet, daß der Rahmen (3) mit dem untenliegenden Chip (1) kontaktiert ist und der obenliegende Chip (2) über die Löthöcker (5) kontaktiert ist.
6. Chip-Modul nach Anspruch 5, dadurch gekennzeichnet, daß die Verbindung des Rahmens (3) zum untenliegenden Chip (1) über Bonddrähte (4) erfolgt.
7. Chip-Modul nach Anspruch 3, dadurch gekennzeichnet, daß der Rahmen (3) mit seinen Innenrändern (3a) zwischen die beiden Chips (1, 2) hineinragt und beidseitig über Löthöcker (5) mit den beiden Chips (1, 2) kontaktiert wird.
8. Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß beide Chips (1, 2) gleich groß sind und zwischen beiden Chips (1, 2) ein solcher Anschlußrahmen (3) angeordnet ist, der mit beiden Chips (1, 2) vollständig über Löthöcker (5) an allen Kontaktierungen verbunden ist.
9. Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß auf jeden Chip (1, 2) eine flexible Leiterplatte (7, 8, 13, 23) iso­ lierend aufgebracht ist.
10. Chip-Modul nach Anspruch 9, dadurch gekennzeichnet, daß die Leiterplatte (7, 8, 13, 23) eine kleber- und kupferkaschierte Polyimid-Folie ist.
11. Chip-Modul nach Anspruch 10, dadurch gekennzeichnet, daß die Folie (13, 23) an der Unterseite die Klebstoffschicht (7) und an der Oberseite die Kupferschicht (8) trägt.
12. Chip-Modul nach Anspruch 10, dadurch gekennzeichnet, daß die Folie (13, 23) an der Unterseite die Klebstoffschicht (7) und wenigs­ tens eine Kupferschicht (8) trägt.
13. Chip-Modul nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß auf der Folie (13, 23) Kupferleiterbahnen als interne Verbindungen (8) strukturiert sind.
14. Chip-Modul nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß die Folie (13, 23) an den Kontakten der aktiven Fläche der Chips (1, 2) über Löthöcker (5) kontaktiert ist, wobei Ausnehmungen in der Klebstoff- und PI-Schicht vorhanden sind.
15. Chip-Modul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Chips (1, 2) einschließlich von Teilen des Anschlußrahmens (3) und/oder Leiterplatte (13, 23) gemeinsam mit Kunststoff umhüllt sind.
16. Chip-Modul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er als SMD- Bauteil ausgebildet ist und unter dem untenliegenden Chip (1) Montageanschlüsse (6, 16) trägt.
17. Chip-Modul nach einem oder mehreren der Ansprüche 9 bis 16, dadurch gekennzeichnet, daß die die flexiblen Leiterplatten (13, 23) seitlich als Leiterbahnen an den Schmalseiten der Chips (1, 2) geführt sind.
18. Chip-Modul nach Anspruch 17, dadurch gekennzeichnet, daß die Leiter­ bahnen (26) in Anschlußfüße (26′) übergehen, die in SMD-Technik ausgebildet sind.
19. Chip-Modul nach Anspruch 17, dadurch gekennzeichnet, daß die seitlichen Leiterbahnen (26) mit metallischen Anschlußbeinchen (26′) verbunden sind.
20. Chip-Modul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mehrere der sandwichartigen Anordnungen aus jeweils zwei Chips (1, 2) zu Stapeln (30) zusammengefügt werden, die an jeweils gegenüberliegenden Seiten, geführte Anschlußleitungen auf­ weisen.
21. Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß beide Seiten der einzelnen Chips (1, 2) als aktive Flächen strukturiert sind und integrierte Schaltkreise aufweisen und somit ein sandwichartiger Aufbau zweier Chips (1, 2) mit vier aktiven Flächen gebildet wird.
22. Chip-Modul nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die einzelnen Chips (1, 2) mit Zwischenschichten (13, 23) und seitlichen Leiterbahnen (16) von einer Lackschicht (10) überzogen sind, aus der nur die Anschlußleitungen herausragen.
23. Chip-Modul nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die einzelnen Chips (1, 2) mit Zwischenschichten (13, 23) und seitlichen Leiterbahnen (16) von einer vorgefertigten Kunststoffkappe (18) umgeben sind.
DE4041224A 1990-12-21 1990-12-21 Chip-modul aus wenigstens zwei halbleiterchips Withdrawn DE4041224A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4041224A DE4041224A1 (de) 1990-12-21 1990-12-21 Chip-modul aus wenigstens zwei halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4041224A DE4041224A1 (de) 1990-12-21 1990-12-21 Chip-modul aus wenigstens zwei halbleiterchips

Publications (1)

Publication Number Publication Date
DE4041224A1 true DE4041224A1 (de) 1992-07-02

Family

ID=6421064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4041224A Withdrawn DE4041224A1 (de) 1990-12-21 1990-12-21 Chip-modul aus wenigstens zwei halbleiterchips

Country Status (1)

Country Link
DE (1) DE4041224A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4232267A1 (de) * 1992-09-25 1994-03-31 Siemens Ag Leiterplatte mit optimierter Bausteinanordnung insbesondere für Koppelfelder mit hoher Datenrate
DE4232266A1 (de) * 1992-09-25 1994-03-31 Siemens Ag Leiterplattenanordnung mit eingangsseitig parallel geschalteten SMD-Bausteinen
DE10142337A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag IC-Chip als USB-Schnittstelle
DE102004041888A1 (de) * 2004-08-30 2006-03-02 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
WO2008012678A2 (en) * 2006-07-24 2008-01-31 Stats Chippac, Ltd. Leaded stacked packages having elevated die paddle

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0340527A2 (de) * 1988-05-02 1989-11-08 International Business Machines Corporation Packungsstrukturen für Halbleiteranordnungen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0340527A2 (de) * 1988-05-02 1989-11-08 International Business Machines Corporation Packungsstrukturen für Halbleiteranordnungen

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Vol. 31, Nr. 8, Jan. 1989, S. 135-138 *
JP 58-154254 A. In: Patents Abstr. of Japan, Sect. E, Vol. 7, 1983, Nr. 272, E-214 *
JP 63-186457 A. In: Patents Abstr. of Japan, Sect. E, Vol. 12, 1988, Nr. 465, E-690 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4232267A1 (de) * 1992-09-25 1994-03-31 Siemens Ag Leiterplatte mit optimierter Bausteinanordnung insbesondere für Koppelfelder mit hoher Datenrate
DE4232266A1 (de) * 1992-09-25 1994-03-31 Siemens Ag Leiterplattenanordnung mit eingangsseitig parallel geschalteten SMD-Bausteinen
DE4232267C2 (de) * 1992-09-25 2001-08-16 Siemens Ag Leiterplatte mit optimierter Bausteinanordnung insbesondere für Koppelfelder mit hoher Datenrate
DE10142337A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag IC-Chip als USB-Schnittstelle
DE102004041888A1 (de) * 2004-08-30 2006-03-02 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
DE102004041888B4 (de) * 2004-08-30 2007-03-08 Infineon Technologies Ag Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
WO2008012678A2 (en) * 2006-07-24 2008-01-31 Stats Chippac, Ltd. Leaded stacked packages having elevated die paddle
WO2008012678A3 (en) * 2006-07-24 2008-03-27 Stats Chippac Ltd Leaded stacked packages having elevated die paddle
US7495321B2 (en) 2006-07-24 2009-02-24 Stats Chippac, Ltd. Leaded stacked packages having elevated die paddle
US7858442B2 (en) 2006-07-24 2010-12-28 Stats Chippac, Ltd. Leaded stacked packages having elevated die paddle

Similar Documents

Publication Publication Date Title
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE69527330T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE19708617C2 (de) Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE10009733A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE69923374T2 (de) Halbleitervorrichtung
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung
DE10161936A1 (de) Elektroniksteuereinheit
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE10200268A1 (de) Halbleitervorrichtung
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE10301510A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE4041224A1 (de) Chip-modul aus wenigstens zwei halbleiterchips
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal