DE3821515A1

DE3821515A1 - Programmable gate arrangement

Info

Publication number: DE3821515A1
Application number: DE19883821515
Authority: DE
Inventors: Werner Dr Scheck
Original assignee: RICO MIKROELEKTRONIK GmbH
Current assignee: RICO MIKROELEKTRONIK GmbH
Priority date: 1988-06-25
Filing date: 1988-06-25
Publication date: 1989-12-28

Abstract

A memory matrix of a logical gate arrangement contains a number of independent data sets, each of which defines a logical function of the gate arrangement. Each data set can be activated for dynamic configuration of the gate arrangement by selecting its address. To change the function, the transfer of the memory contents to the traditional two-dimensional matrix is omitted, since only the address of the corresponding memory plane must be passed over. The gate arrangement can be used instead of microprocessors, to achieve much faster program running.

Description

Die Erfindung betrifft eine programmierbare elektro nische Gatteranordnung.The invention relates to a programmable electro African gate arrangement.

Logische Verknüpfungen von Bauelementen einer elektro nischen Schaltung oder auch von binären elektronischen Schaltzuständen zum Zweck der Informationsverarbeitung werden durch elektronische Gatteranordnungen realisiert. Das Ausgangssignal eines derartigen Gatters kann hierbei eine logische Verknüpfung beliebig vieler Eingangssignale sein. Trotz hoher Ausführungsgeschwindigkeit werden je doch derartige Gatteranordnungen zur Verarbeitung von Informationen nur selten benutzt, da sie durch ihre fest liegenden Verknüpfungen normalerweise nur eine Funktion aus führen können.Logical links of components of an electro African circuit or binary electronic Switching states for the purpose of information processing are realized by electronic gate arrangements. The output signal of such a gate can a logical combination of any number of input signals be. Despite the high execution speed but such gate arrangements for processing Information rarely used because of its fixed links are usually only one function being able to lead.

Die elektronische Realisierung von Gatteranordnungen kann heute in verschiedenartigen Technologien erfolgen:The electronic realization of gate arrangements can today in different technologies:

a) by linking discrete components such as transistors, Tubes and resistors,
b) by using integrated circuits e.g. in TTL or CMOS technology,
c) by using PAL's (Programmable Array Logic)
d) by using AGAs (changeable gate arrangement) or variants thereof, which as LCA (Logic Cell Array) be are known.

Für komplizierte logische Verknüpfungen bieten die Möglich keiten c) und d) gegenüber b) beträchtliche Vorteile:We offer the possibility for complicated logical connections c) and d) over b) considerable advantages:

- Lower number of components due to higher degree of integration
- fewer connections between components, since these through programmable line paths within the Component are manufactured.

Die in d) angegebene Realisierung unterscheidet sich von c) hauptsächlich durch die Speicherung der Daten für die logische Organisation des Bauelementes. Während in c) diese Daten fest einprogrammiert werden, können in d) diese Programmierdaten durch Verwendung von RAM-Speicherzellen auch jederzeit wäh rend des Betriebes des Bauelementes umprogrammiert werden.The realization specified in d) differs from c) mainly by storing the data for the logical Organization of the component. While in c) this data is fixed this programming data can be programmed in d) by using RAM memory cells at any time be reprogrammed during the operation of the component.

Dies eröffnet völlig neue Einsatzmöglichkeiten für ein derarti ges Bauelement z.B. in Rechenanlagen, in denen eine programmge steuerte Umprogrammierung des AGA′s möglich ist.This opens up completely new applications for such a entire component e.g. in computer systems in which a program controlled reprogramming of the AGA's is possible.

Während die logische Verknüpfung von Daten in einem Mikro-Pro zessor ein sequentieller Prozeß ist, der je nach Komplexität etwa zwischen vier und vierzig Taktzyklen erfordert, wird die Verknüpfung in einem AGA rein kombinatorisch dargestellt, wobei das Ergebnis nach der Signallaufzeit durch das Bauelement zur Verfügung steht. Signallaufzeiten heute verfügbarer AGA′s liegen im Bereich von 20 bis 50 ns, was bedeutet, daß bei Taktfrequenzen zwischen 20 und 50 MHz das Ergebnis innerhalb eines Taktes zur Verfügung steht. Dieser beträchtliche Zeit vorteil macht die Verwendung von AGA′s als Co-Prozessor oder sogar als Hauptprozessor in Rechenanlagen weit überlegen.During the logical linking of data in a micro-pro processor is a sequential process, depending on the complexity requires between about four and forty clock cycles, the Linking in an AGA is shown purely combinatorially, whereby the result after the signal propagation time through the component Available. Signal propagation times of AGAs available today are in the range of 20 to 50 ns, which means that at Clock frequencies between 20 and 50 MHz the result within one measure is available. This considerable time advantage of using AGAs as co-processor or even far superior as a main processor in computing systems.

Heute verfügbare AGA′s enthalten zur Speicherung der Pro grammierdaten RAM-Speicher in der Größe von 1 bis 64 Kbit, die eine zweidimensionale Speichermatrix darstellen. Wird zur Programmierung eines solchen Speichers eine Datenübertragung von einem Byte in zwei Taktzyklen angenommen, so werden für eine vollständige Programmierung zwischen 264 und 16 384 Taktzyklen benötigt.AGA's available today contain for storing the Pro RAM RAM size from 1 to 64 Kbit, which represent a two-dimensional memory matrix. Is becoming Programming such a memory a data transfer of one byte in two clock cycles, so for one complete programming between 264 and 16 384 clock cycles needed.

Diese Abschätzung zeigt, daß ein nennenswerter Zeitgewinn bei der Realisierung logischer Funktionen durch AGA′s also nur zu erwarten ist, wenn nach der zeitintensiven Programmierphase eine Funktion sehr häufig benötigt wird.This estimate shows that a significant amount of time is saved the implementation of logical functions by AGA’s only too is expected if after the time-consuming programming phase a function is needed very often.

Dies bedeutet jedoch eine wesentliche Einschränkung in der Verwendbarkeit derartiger Bauelemente, da ein schneller Wech sel der Funktion zu großen Zeitverlusten durch die Umprogrammie rung führt und der Vorteil der schnelleren Ausführungszeit da mit verloren geht.However, this means a significant limitation in the Usability of such components because a quick change sel of the function to large losses of time through the reprogramming leads and the advantage of faster execution time with is lost.

Dieser Nachteil wird erfindungsgemäß dadurch vermieden, daß von der bisherigen zweidimensionalen Organisation des Program mierspeichers auf eine dreidimensionale Organisation überge gangen wird. Das bedeutet notwendigerweise eine wesentliche Vergrößerung der Speichermatrix von bisher N×N auf N×N×M Speicherelemente mit M < 1, in der M verschiedenartige Konfi gurationen des AGA′s gleichzeitig im Speicher gehalten wer den. Soll eine dieser Konfigurationen aktiviert werden, so müssen nicht mehr zuerst N×N Bit übertragen werden, sondern es wird nur noch die Adresse M der entsprechenden Speicherebene übergeben.This disadvantage is avoided according to the invention in that from the previous two-dimensional organization of the programming memory to a three-dimensional organization. This necessarily means a substantial increase in the memory matrix from previously N × N to N × N × M memory elements with M <1, in which M different configurations of the AGA's are simultaneously held in the memory. If one of these configurations is to be activated, N × N bits no longer have to be transmitted first, but only the address M of the corresponding memory level is transferred.

Wird von heute verfügbaren Speichern mit 1 Mbit ausgegangen, so bewegt sich M im obigen Beispiel zwischen 16 und 1024, was bedeutet, daß zwischen 16 und 1024 unterschiedliche Funktionen des AGA′s ohne Ladezeitverluste ausgeführt werden können.If today's available memories with 1 Mbit are assumed, M moves between 16 and 1024 in the above example, which means that between 16 and 1024 different functions of the AGA can be carried out without loss of loading time.

Hierbei können verschiedenartige Varianten der Realisierung vorteilhaft für Problemlösungen eingesetzt werden:Various types of implementation can be used here can be used advantageously for problem solving:

1. Permanently programmed data. The AGA behaves much like a microprocessor that has a fixed standing command set,
2. Dynamically programmable data. All programming data must be performed before performing any functions be loaded first. The AGA behaves like a Microprocessor, whose microcode is not fixed, but software before running a Pro grammes is defined. So there is a possibility here the instruction set used itself in software to define and for the current requirements to optimize. This can e.g. as part of the compilation program. Before executing the This program then becomes the one of the compiler determined optimal instruction set loaded.
3. Simultaneously programmable data. As under (2) data into the memory area before execution Loading. In contrast to (2), however Storage levels that are not currently needed by reprogramming while the program is running be prepared for new tasks.

Claims

1. Programmable gate arrangement, characterized in that in a memory matrix M independent data sets are stored, each of which individually defines a previously defined logic function of the gate arrangement and which itself by specifying its address or a size related to it dynamically Configuration of the gate arrangement activated who.

2. Programmable gate arrangement according to claim 1, characterized characterized that the memory matrix used a Read-only memory is.

3. Programmable gate arrangement according to claim 1, characterized characterized that the memory matrix used a RAM memory is.

4. Programmable gate arrangement according to claim 3, characterized characterized in that the embodiment of the RAM memory the reprogramming of inactive memory levels during the activity of other levels.