Nothing Special   »   [go: up one dir, main page]

DE3810899C2 - - Google Patents

Info

Publication number
DE3810899C2
DE3810899C2 DE3810899A DE3810899A DE3810899C2 DE 3810899 C2 DE3810899 C2 DE 3810899C2 DE 3810899 A DE3810899 A DE 3810899A DE 3810899 A DE3810899 A DE 3810899A DE 3810899 C2 DE3810899 C2 DE 3810899C2
Authority
DE
Germany
Prior art keywords
semiconductor laser
line
light
receiving chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3810899A
Other languages
English (en)
Other versions
DE3810899A1 (de
Inventor
Isamu Yamamoto
Jiro Itami Hyogo Jp Fukushima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3810899A1 publication Critical patent/DE3810899A1/de
Application granted granted Critical
Publication of DE3810899C2 publication Critical patent/DE3810899C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/22—Apparatus or processes for the manufacture of optical heads, e.g. assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0231—Stems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0232—Lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren der im Patentanspruch 1 angegebenen Art zur Herstellung eines einen Halbleiterlaser und einen lichtempfangenden Chip enthaltenden optoelektronischen Bauteils.
Aus der DE 34 29 255 A1 ist bereits ein Verfahren zur Herstellung eines einen Halbleiterlaser und einen lichtempfangenden Chip enthaltenden optoelektronischen Bauteils bekannt. Bei diesem bekannten Verfahren wird ein Blockständer an einer bestimmten Position auf einer Montageplatte befestigt. Dieser Blockständer weist zwei zueinander geneigte, ebene Oberflächen auf, wobei auf einer dieser Oberflächen ein Halbleiterlaser und auf der anderen der genannten Oberflächen ein lichtempfangender Chip montiert werden. Im Anschluß daran werden der Halbleiterlaser mit einem Kathodenanschluß einerseits sowie der lichtempfangende Chip mit einem Anodenanschluß andererseits über Leitungen verbondet. Zuletzt wird eine Kappe auf der Montageplatte befestigt, um den Raum, in dem sich der Halbleiterlaser und der lichtempfangende Chip befinden, abzudichten. Die Stirnseite der Kappe ist transparent ausgebildet.
Die Herstellung dieses optoelektronischen Bauteils ist relativ teuer, da der Blockständer, der genannte Kathodenanschluß und der genannte Anodenanschluß separate Teile bilden. Ferner befinden sich die jeweiligen Verbindungs- bzw. Bondflächen in verschiedenen Ebenen, was den Leitungsverbindungsprozeß erheblich erschwert. Von großem Nachteil ist auch, daß der Winkel zwischen den zueinander geneigten Flächen, auf denen der Halbleiterlaser und der lichtempfangende Chip montiert sind, nach Herstellung des Blockständers festliegt. Wird ein anderer Winkel zwischen diesen Flächen gewünscht, so muß ein anderer Blockständer verwendet werden. Für unterschiedliche Winkel sind also verschiedene Blockständer erforderlich, was ausgesprochen materialaufwendig und damit teuer ist.
Aus der US-PS 37 27 064 ist ein weiteres Verfahren zur Herstellung eines einen Halbleiterlaser und einen lichtempfangenden Chip enthaltenden optoelektronischen Bauteils bekannt. Hier kommen Rahmenelemente zum Einsatz, die aus leitendem Material hergestellt sind.
In einem ersten Schritt werden zwei dieser Rahmenelemente hergestellt, die einen identischen Aufbau aufweisen. In einem anschließenden zweiten Schritt werden dann Teile der jeweiligen Rahmenelemente verbogen, um Bondflächen für elektrooptische Bauelemente zu erhalten. In einem dritten Schritt werden sodann die optoelektronischen Bauelemente auf den Bondflächen befestigt. Schließlich werden in einem vierten Schritt die optoelektronischen Bauelemente über Golddrähte mit Leitungen des jeweiligen Rahmenelementes verbondet. Danach werden in einem fünften Schritt die beiden Rahmenelemente so zueinander positioniert, daß sich die optoelektronischen Bauelemente schließlich gegenüberliegen. Dabei zeigen die Anschlußleitungen der Rahmenelemente in entgegengesetzte Richtungen. Es erfolgen dann noch ein Heizschritt, um ein transparentes Material zwischen den optoelektronischen Bauelementen zu härten, ein nochmaliger Einkapselungsschritt und ein weiterer Aushärtschritt. Zuletzt wird in einem neunten Schritt das Rahmenelement zerschnitten.
Aus der US-PS 36 60 669 ist ein weiteres Verfahren dieser Art bekannt.
Auch hier werden in einem ersten Schritt zwei Rahmenelemente hergestellt, die aus leitendem Material bestehen. In einem zweiten Schritt wird auf jedes Rahmenelement ein optoelektronisches Bauelement aufgesetzt, wozu eine vorbestimmte Fläche auf dem Rahmenelement zur Verfügung steht. Sodann wird in einem dritten Schritt das jeweilige optoelektronische Bauelement mit einer Leitung des Rahmenelements verbondet. In einem vierten Schritt werden die beiden Rahmenelemente so zueinander positioniert, daß sich die optoelektronischen Bauelemente gegenüberliegen. Sodann wird transparentes Material zwischen den optoelektronischen Bauelementen zur Fixierung der Rahmenelemente gehärtet. In einem sechsten Schritt werden die Rahmenelemente zerschnitten. Schließlich wird in einem siebten Schritt das optoelektronische Bauteil eingegossen. Sollen die Anschlußleitungen des optoelektronischen Bauteils in einer Ebene liegen, so werden diese Anschlußleitungen noch entsprechend abgebogen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zur Herstellung eines einen Halbleiterlaser und einen lichtempfangenden Chip enthaltenden optoelektronischen Bauteils zu schaffen, bei dem eine Verbondung von Halbleiterlaser und lichtempfangendem Chip einfacher durchgeführt und eine Relativstellung zwischen Halbleiterlaser und lichtempfangendem Chip leicht eingestellt werden kann.
Ein Verfahren nach der Erfindung zur Herstellung eines einen Halbleiterlaser und einen lichtempfangenden Chip enthaltenden optoelektronischen Bauteils umfaßt daher folgende Schritte:
  • a) Herstellen eines Leitungsrahmens, der nur aus einer ersten Leitung und zwei weiteren Leitungen besteht, von denen jeweils eine an jeder Seite der ersten Leitung liegt und mit dieser über einen Steg verbunden ist,
  • b) Montieren des Halbleiterlasers und des lichtempfangenden Chips auf jeweils verschiedene plättchenförmige Anschlußflächen der ersten Leitung am selben Leitungsende,
  • c) Verbinden des Halbleiterlasers mit der einen weiteren Leitung und des lichtempfangenden Chips mit der anderen weiteren Leitung über Drähte,
  • d) Abbiegen wenigstens einer der Anschlußflächen, so daß die Anschlußflächen in einem Winkel zueinander liegen,
  • e) dichtes Umhüllen von Halbleiterlaser, lichtempfangendem Chip, der Drähte und von Teilen der Leitungen mit transparentem Material und
  • f) Zerschneiden der Stege, um die Leitungen elektrisch voneinander zu trennen.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend unter Bezugnahme auf die Fig. 1 näher beschrieben.
Entsprechend der Fig. 1 ist ein Leitungsrahmen 21 vorhanden, der ein Metall enthält, z. B. Covar (Co- VaRh-Legierung). Dieser Leitungsrahmen 21 weist eine Leitung 24 mit zwei plättchenförmigen Anschlußflächen 24a, 24b auf, von denen eine zur Befestigung des Halbleiterlaserchips 22 und eine andere zur Befestigung des SPD-Chips 23 (sensitive Photodiode) dient. Ferner gehören zum Leitungsrahmen 21 zwei Leitungen 26 und 27, von denen eine als Kathodenan­ schluß für den Halbleiterlaserchip 22 und eine andere als Anodenanschluß für den SPD-Chip 23 verwendet wird. Der Lei­ tungsrahmen 21 läßt sich z. B. mit vorbestimmter Form durch einen Stanzvorgang erzeugen. Drähte aus z. B. Gold sind mit dem Bezugszeichen 28 versehen. Durch diese Drähte 28 werden der Halbleiterlaserchip 22 und die Leitung 26 einerseits sowie der SPD-Chip 23 und die Leitung 27 andererseits mit­ einander verbunden. Eine transparente Verpackung bzw. Um­ hüllung 29 enthält ein Harz. Durch diese Kunststoff­ umhüllung 29 werden der Leitungsrahmen 21, der Halbleiter­ laserchip 22, der SPD-Chip 23 und die Leitungen 26 und 27 dicht umschlossen.
Nachfolgend wird das Verfahren zur Herstellung dieses Halb­ leiterlasers im einzelnen beschrieben.
Zuerst wird der Leitungsrahmen 21 hergestellt, der in sei­ nem Zentralbereich die Leitung 24 mit den beiden plättchen­ förmigen Anschlußflächen 24a, 24b und in seinen Seitenbe­ reichen die beiden Leitungen 26 und 27 aufweist, wobei in Fig. 1(a) die Leitung 26 links von der Leitung 24 liegt, während die Leitung 27 rechts von der Leitung 24 angeordnet ist. Beide Leitungen 26 und 27 sind mit der Leitung 24 über Verbindungsstege 25 verbunden. Anschließend wird der Halb­ leiterlaserchip 22 auf der plättchenförmigen Anschlußfläche 24b angeordnet, während der SPD-Chip 23 auf der plättchen­ förmigen Anschlußfläche 24a befestigt wird. Danach wird die Leitung 24 des Leitungsrahmens 21 verbogen bzw. abgeknickt, so daß die Montagefläche 24a für den SPD-Chip 23 unter ei­ nem vorbestimmten Winkel relativ zur Montagefläche 24b für den Halbleiterlaserchip 22 zu liegen kommt, wie in Fig. 1(c) gezeigt ist. Gemäß Fig. 1(c) wurde die plättchenförmi­ ge Anschlußfläche 24a abgewinkelt. Bei dem in Fig. 1(b) oder 1(c) gezeigten Zustand ist der SPD-Chip 23 mit der Leitung 27 verbunden, während der Halbleiterlaserchip 22 mit der Leitung 26 verbunden ist. Die jeweiligen Bereiche der Leitungen 26 und 27, die Leitungen 28, der Halbleiter­ laserchip 22 und der SPD-Chip 23 werden zuletzt von einem transparenten Material 29 dicht umschlossen, beispielsweise unter Anwendung eines Spritzpreßverfahrens. Die Verbin­ dungsstege 25 des Leitungsrahmens 21 werden zerschnitten bzw. herausgeschnitten.
Beim Ausführungsbeispiel nach der Erfindung sind der Halb­ leiterlaserchip 22 und der SPD-Chip 23 mit demselben Lei­ tungsrahmen 21 verbunden. Die jeweiligen Drahtbondoberflä­ chen liegen in derselben Ebene. Hierdurch wird beim Draht­ bonden eine größere Zuverlässigkeit erzielt, was zu einem effizienteren Herstellungsverfahren führt.
Entsprechend dem zuvor beschriebenen Ausführungsbeispiel sind der Halbleiterlaserchip 22, der SPD-Chip 23 und die Leitungen 26 und 27 vom transparenten Kunststoffmaterial 29 dicht eingeschlossen. Ferner kann die Oberfläche der transparen­ ten Umhüllung 29 eine konkave Form aufweisen, so daß der Laser auch mit einer Linsenfunktion ausgestattet ist. Die Anzahl der Bauteile läßt sich auf diese Weise weiter ver­ ringern.
Die SPD-Chip-Montagefläche 24a der Leitung 24 wird beim obigen Ausführungsbeispiel abgewinkelt, nachdem der Halb­ leiterlaserchip 22 und der SPD-Chip 23 mit dem Leitungsrah­ men 21 verbunden worden sind. Die Montagefläche 24a kann jedoch auch abgewinkelt werden, bevor die Chips 22 und 23 montiert werden.
Es wurde erwähnt, daß die transparente Umhüllung 29 mittels eines Spritzpreßverfahrens herge­ stellt werden kann. Es ist aber auch möglich, die transpa­ rente Umhüllung 29 durch ein Gießverfahren herzustellen.
Entsprechend der Erfindung ist es somit nicht mehr erforderlich, separat einen Block­ ständer, einen Kathodenanschluß und einen Anodenanschluß vorzusehen, wie dies beim Stand der Technik der Fall ist. Ferner ist es nach der Erfindung möglich, die jeweiligen Drahtbondoberflächen in derselben Ebene anzuordnen, was zu einer Vereinfachung des Herstellungsverfahren und zu einer Kostenreduzierung führt. Darüber hinaus können bei Verwendung des Leitungsrahmens gleichzeitig mehrere transparente Umhüllun­ gen erzeugt werden. Es ist möglich, den Leitungsrahmen in einer Ebene vielfach vorzusehen, so daß eine Vielzahl von zusammenhängenden Halbleiterlasern gleichzeitig hergestellt werden kann. Nach Fertigstellung der Halbleiterlaser und Umhüllung der jeweiligen Bereiche mit dem transparenten Ma­ terial kann dann der Leitungsrahmen in entsprechender Weise zerschnitten werden, um einzelne Halbleiterlaser zu erhal­ ten.

Claims (6)

1. Verfahren zur Herstellung eines einen Halbleiterlaser (22) und einen lichtempfangenden Chip (23) enthaltenden optoelektronischen Bauteils durch folgende Schritte:
  • a) Herstellen eines Leitungsrahmens (21), der nur aus einer ersten Leitung (24) und zwei weiteren Leitungen (26, 27) besteht, von denen jeweils eine an jeder Seite der ersten Leitung (24) liegt und mit dieser über einen Steg (25) verbunden ist,
  • b) Montieren des Halbleiterlasers (22) und des lichtempfangenden Chips (23) auf jeweils verschiedene plättchenförmige Anschlußflächen (24b, 24a) der ersten Leitung (24) am selben Leitungsende,
  • c) Verbinden des Halbleiterlasers (22) mit der einen weiteren Leitung (26) und des lichtempfangenden Chips (23) mit der anderen weiteren Leitung (27) über Drähte (28),
  • d) Abbiegen wenigstens einer der Anschlußflächen (24b, 24a), so daß die Anschlußflächen in einem Winkel zueinander liegen,
  • e) dichtes Umhüllen von Halbleiterlaser (22), lichtempfangendem Chip (23), der Drähte (28) und von Teilen der Leitungen (24, 26, 27) mit transparentem Material (29) und
  • f) Zerschneiden der Stege (25), um die Leitungen (24, 26, 27) elektrisch voneinander zu trennen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oberfläche der transparenten Umhüllung (29) eine konkave Form aufweist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die transparente Umhüllung (29) durch ein Spritzpreßverfahren hergestellt wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die transparente Umhüllung (29) durch ein Gießverfahren hergestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß diejenige Anschlußfläche (24a), die den lichtempfangenden Chip (23) trägt, aus der Ebene des Leitungsrahmens (21) herausgekippt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß mehrere Leitungsrahmen (21) zusammenhängend in einer Ebene nebeneinanderliegend erzeugt und nach Bildung der transparenten Umhüllungen (29) zur Erzeugung einzelner Laser entsprechend zertrennt werden.
DE3810899A 1987-03-31 1988-03-30 Verfahren zur herstellung eines halbleiterlasers Granted DE3810899A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62079935A JPH0691296B2 (ja) 1987-03-31 1987-03-31 半導体レ−ザの組立方法

Publications (2)

Publication Number Publication Date
DE3810899A1 DE3810899A1 (de) 1988-10-27
DE3810899C2 true DE3810899C2 (de) 1993-06-24

Family

ID=13704174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3810899A Granted DE3810899A1 (de) 1987-03-31 1988-03-30 Verfahren zur herstellung eines halbleiterlasers

Country Status (4)

Country Link
US (1) US4877756A (de)
JP (1) JPH0691296B2 (de)
KR (1) KR910007042B1 (de)
DE (1) DE3810899A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0366472B1 (de) * 1988-10-28 1994-01-19 Matsushita Electric Industrial Co., Ltd. Halbleiterlaser-Vorrichtung
JPH03109362U (de) * 1990-02-26 1991-11-11
JPH03274781A (ja) * 1990-03-23 1991-12-05 Rohm Co Ltd レーザダイオード
US5966230A (en) * 1990-05-29 1999-10-12 Symbol Technologies, Inc. Integrated scanner on a common substrate
US5156999A (en) * 1990-06-08 1992-10-20 Wai-Hon Lee Packaging method for semiconductor laser/detector devices
US5485479A (en) * 1990-11-07 1996-01-16 Fuji Electric Co., Ltd. Semiconductor laser device encapsulated in a transparent resin layer
US5319182A (en) * 1992-03-04 1994-06-07 Welch Allyn, Inc. Integrated solid state light emitting and detecting array and apparatus employing said array
US5557116A (en) * 1992-12-24 1996-09-17 Sharp Kabushiki Kaisha Semiconductor laser device and resin layer
US5389578A (en) * 1994-01-04 1995-02-14 Texas Instruments Incorporated Optical coupler
US5808325A (en) * 1996-06-28 1998-09-15 Motorola, Inc. Optical transmitter package assembly including lead frame having exposed flange with key
EP0851414A3 (de) * 1996-12-26 2000-09-27 Sanyo Electric Co. Ltd Optische Abtastvorrichtung und Abspielgerät
JP2001034983A (ja) * 1999-07-14 2001-02-09 Sankyo Seiki Mfg Co Ltd 光ピックアップ装置用受発光素子
US6577656B2 (en) 2001-03-13 2003-06-10 Finisar Corporation System and method of packaging a laser/detector
JP2003031885A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 半導体レーザ装置
JP3987716B2 (ja) * 2001-12-10 2007-10-10 シャープ株式会社 半導体レーザ装置およびその製造方法
WO2007118364A1 (en) * 2006-04-19 2007-10-25 Topson Optoelectronics Semi Co Led decorative lighting structure
FR2910286B1 (fr) 2006-12-20 2009-04-17 Oreal Composition comprenant des composes silicones encapsules
US9166131B2 (en) * 2013-07-17 2015-10-20 Tai-Yin Huang Composite LED package and its application to light tubes
JP7507682B2 (ja) * 2020-12-28 2024-06-28 新光電気工業株式会社 半導体パッケージ用ステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3264712A (en) * 1962-06-04 1966-08-09 Nippon Electric Co Semiconductor devices
DE1299087B (de) * 1966-05-10 1969-07-10 Siemens Ag Feldeffekt-Fototransistor
US3660669A (en) * 1970-04-15 1972-05-02 Motorola Inc Optical coupler made by juxtaposition of lead frame mounted sensor and light emitter
US3727064A (en) * 1971-03-17 1973-04-10 Monsanto Co Opto-isolator devices and method for the fabrication thereof
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
DE2554626C3 (de) * 1975-12-04 1981-05-07 Siemens AG, 1000 Berlin und 8000 München Abschirmeinrichtung und Verfahren zu deren Aufbringung
GB1557685A (en) * 1976-02-02 1979-12-12 Fairchild Camera Instr Co Optically coupled isolator device
JPS588968U (ja) * 1981-07-13 1983-01-20 日本インタ−ナシヨナル整流器株式会社 半導体素子用リ−ドフレ−ム
US4641418A (en) * 1982-08-30 1987-02-10 International Rectifier Corporation Molding process for semiconductor devices and lead frame structure therefor
JPS6035344A (ja) * 1983-08-08 1985-02-23 Hitachi Tobu Semiconductor Ltd 発光装置およびこれを用いた光学的信号処理装置
JPS6063977A (ja) * 1983-09-17 1985-04-12 Mitsubishi Electric Corp 半導体レ−ザ装置
JPS63136684A (ja) * 1986-11-28 1988-06-08 Hitachi Ltd 光電子装置およびその製造方法ならびにその方法に用いるリ−ドフレ−ム

Also Published As

Publication number Publication date
DE3810899A1 (de) 1988-10-27
US4877756A (en) 1989-10-31
KR910007042B1 (ko) 1991-09-16
JPS63244895A (ja) 1988-10-12
KR880011939A (ko) 1988-10-31
JPH0691296B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
DE3810899C2 (de)
DE69129547T2 (de) Packung für eine optoelektronische vorrichtung und verfahren zu ihrer herstellung
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE68928095T2 (de) Verfahren zur Herstellung eines elektronischen Moduls und elektronisches Modul, hergestellt nach diesem Verfahren
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE3937996A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE69321416T2 (de) Optischer Wellenleiter mit Kontakten unter der Verwendung von Leiterrahmen
DE2815776A1 (de) Halbleiterbauelement mit einer elektrisch und thermisch leitenden tragplatte
DE3236567A1 (de) Optischer koppler mit einem leiterrahmen sowie leiterrahmen dafuer
DE60008093T2 (de) Verfahren zur herstellung von eingebetteten elektronischen bauteilen
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE69112693T2 (de) Verfahren zur Einkapselung einer Halbleitervorrichtung.
DE2619833A1 (de) Verfahren zum anordnen einer schaltung fuer eine elektronische uhr
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE4133773C2 (de) Optoelektronische Einrichtung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE69419881T2 (de) Verpackte Halbeiteranordnung und deren Herstellungsverfahren
DE3735489A1 (de) Verfahren fuer die fertigung von optokopplern
DE19539181C2 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE69210423T2 (de) Halbleiteranordnung mit Plastikpackung
DE19745243B4 (de) Verfahren zum Herstellen eines mit Harz verschlossenen Halbleiterbauelements und Prägevorrichtung dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee