Nothing Special   »   [go: up one dir, main page]

DE3886751T2 - Methode zum Ätzen von Spiegelfacetten an III-V-Halbleiterstrukturen. - Google Patents

Methode zum Ätzen von Spiegelfacetten an III-V-Halbleiterstrukturen.

Info

Publication number
DE3886751T2
DE3886751T2 DE19883886751 DE3886751T DE3886751T2 DE 3886751 T2 DE3886751 T2 DE 3886751T2 DE 19883886751 DE19883886751 DE 19883886751 DE 3886751 T DE3886751 T DE 3886751T DE 3886751 T2 DE3886751 T2 DE 3886751T2
Authority
DE
Germany
Prior art keywords
etching
layer
photoresist layer
intermediate layer
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19883886751
Other languages
English (en)
Other versions
DE3886751D1 (de
Inventor
Peter Dr Buchmann
Hans-Peter Dietrich
Peter Vettiger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3886751D1 publication Critical patent/DE3886751D1/de
Publication of DE3886751T2 publication Critical patent/DE3886751T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

    Technischer Anwendungsbereich
  • Die Erfindung bezieht sich auf ein Verfahren zum Ätzen von Spiegelfacetten an III-V-Halbleiterstrukturen wie beispielsweise Laserdioden oder Wellenleitern, wobei ein Ionenstrahlätzverfahren angewendet wird, bei dem eine Mehrschichtmaske zur Bestimmung der Spiegelfacetten verwendet wird. Darüber hinaus bezieht sich die Erfindung auf eine Mehrschichtmaskenstruktur, die bei Ionenstrahlätzsystemen benutzt wird. Die Verfahren eignen sich insbesondere für Vollwafer-Verarbeitungstechniken, die die Herstellung der Laserstrukturen und der entsprechenden elektronischen und elektro-optischen Einrichtungen auf dem gleichen Chip ermöglichen.
    • Hintergrund der Erfindung
  • Halbleiterdiodenlaser finden in zahlreichen Datenverarbeitungssystemen Anwendung, da sie eine kompakte Größe haben, und die zusammenhängende Technologie kompatibel mit der Technologie der entsprechenden elektronischen Schaltungen ist.
  • Seit kurzem wird versucht, die Integrierung opto-elektronischer integrierter Schaltkreise (OEIC) verstärkt zu verwenden. Dabei muß mindestens eine gespaltene Spiegelfacette des Diodenlasers durch einen geätzten Spiegel ersetzt werden. III- V-Zusammensetzungen sind in diesem Fall von besonderer Bedeutung. Wenn qualitativ hochwertige geätzte Spiegel erzeugt werden können, ist sowohl die Integration von Monitorphotodioden und elektronischen Schaltungen als auch die Durchführung von Verfahren wie Spiegelbeschichtung und Testen auf Wafer- Ebene möglich. Hinzu kommen reduzierte Verarbeitung, verbesserte Leistungsfähigkeit, weniger Herstellungsschritte und geringere Kosten für die Tests.
  • Zusätzlich zu der Verbesserung von Integration und Herstellung können mit geätzten Spiegeln sehr kurze Hohlraumlaser, gruppengekoppelte Hohlraumlaser, Strahlenablenker und Oberflächensender eingesetzt werden. Darüber hinaus können neue Arten von Laser- und Wellenleiterstrukturen mit gekrümmten und gewinkelten Spiegelfacetten mit dem Ätzverfahren hergestellt werden, die vor allem bei integrierten optischen Schaltungen von Interesse sind.
  • Ein bedeutendes technisches Problem bei der Herstellung integrierter Laser besteht darin, qualitativ hochwertige Spiegel mit vertikalen glatten Facetten und niedriger Rauhtiefe (in der Größenordnung von zehn nm) zu erhalten, die nicht durch Partikelablagerung oder Oberflächenschäden beeinträchtigt sind. Gute Spiegel sind eine Grundvoraussetzung für hochwertige Strahlqualität und Laser mit niedriger Einsatzstromdichte. Ein einfaches und reproduzierbares Ätzverfahren für die Herstellung dieser Spiegel ist daher erforderlich.
  • Ziel ist es nun, Verfahren zur Herstellung von Laserspiegeln zu entwickeln, deren Qualität mindestens vergleichbar mit einem Spaltlaser ist, so daß die Laserleistung nicht wesentlich heruntergesetzt wird. Um glatte Spiegelfacetten in einem Ätzverfahren zu erhalten, das zu einer Gruppe mit vertikalen Wänden führt, die wiederum die Spiegelfacetten bilden, müssen Ätzmasken mit niedriger Kantenrauhtiefe verwendet werden. Diese Masken müssen dem Ätzmittel gegenüber in hohem Maße resistent sein, um nicht während des Ätzprozesses beschädigt zu werden. Darüber hinaus darf es nicht zur Bildung von Partikeln kommen, die sich auf den geätzten Spiegelfacetten absetzen. Hierzu wurden Ein- und Mehrschichtmasken entwickelt, um diesen Anforderungen soweit möglich gerecht zu werden.
  • Für das Spiegelätzen wurden zahlreiche Verfahren wie beispielsweise chemisches Ätzen, Plasmaätzen und Ionenätzen vorgeschlagen. Ein weiteres hochentwickeltes Verfahren ist das sogenannte reaktive Ionenstrahlätzen (RIBE), bei dem ein reaktiver Ionenstrahl verwendet wird, um die Grube anisotropisch in die Laserdiodenstruktur zu ätzen, die in einem Stapel von AlGaAs-Schichten mit unterschiedlichem Al-Gehalt gebildet wird, wobei sich diese Schichten auf einem Halbleitersubstrat befinden.
  • Die RIBE-Verfahren und die erhaltenen Laserdiodenstrukturen wurden in zahlreichen Veröffentlichungen beschrieben, von denen nachfolgend einige repräsentativ genannt werden:
  • - Artikel von K. Asakawa und anderen: "GaAs and AlGaAs Anisotropic Fine Pattern Etching using a new Reactive Ion Beam Etching System" (J.Vac.Sci.Technol. B 3, Jan/Feb 1985, SS. 402-405).
  • Die Autoren haben mit Hilfe eines Cl&sub2;-RIBE-Systems tiefes anisotropisches Feinstrukturätzen mit hohem GaAs-Verhältnis erzielt. In einer Kammer mit sehr hohem Vakuumanteil wurde tiefes anisotropisches Ätzen und gleichratiges Ätzen von GaAs und AlGaAs durchgeführt, indem eine auf hohen Temperaturen (250º C) gebrannte Photolackmaske mit einem scharf geschnitten Profil anstatt einer herkömmlichen auf niedrigen Temperaturen weichgebrannten Maske verwendet wurde. Die beschriebene Maske ist eine Mehrschichtstruktur mit Photolackschichten (PR) oben und unten, die bei 90º bzw. 250º gebrannt wurden und über eine Zwischenschicht mit Titan (Ti) verfügen.
  • - Artikel von M. Mannok und anderen: "Low-Threshold MBE GaAs/AlGaAs Quantum Well Lasers with dry-etched Mirrors" (Electronic Letters, August 1985, Vol. 21, Nr. 17, SS. 769- 770).
  • In diesem Artikel wird die Herstellung von GaAs/AlGaAs-Potentialkastenlasern (QW-Laser) mit geätzten Spiegeln beschrieben.
  • Ein RIBE-Verfahren, das die oben bei Asaka beschriebene PR - Titan - PR-Mehrschichtmaske benutzt, wird zur Herstellung der GaAs/AlGaAs-Laser verwendet. Dabei wurden Einsatzströme von 30 mA und eine externe Potentialkastenleistung von 41% erreicht.
  • - Artikel von T. Yuasa und anderen: "Short Cavity GaAs/AlGaAs Multiquantum Well (MQW) Lasers by dry-etching" (Appl. Phys. Lett. 49 (16), Okt. 1986, SS. 1007-1009).
  • Die Autoren beschreiben ein RIBE-Verfahren, bei dem unter Verwendung von Cl&sub2; geätzte Spiegelfacetten von GaAs/AlGaAs- Lasern hergestellt werden. Die verwendete Mehrschichtmaske besteht aus einem oberen Photolack, das bei 80º C gebrannt wurde, einer Ti-Zwischenschicht und einer unteren Photolackschicht, die bei hohen Temperaturen gebrannt wurde. Der Beschreibung zufolge werden bei der hergestellten Laserstruktur Einsatzströme von nur 38 mA für 20 um lange Hohlraumstrukturen erzielt.
  • In jüngster Vergangenheit wurde ein anderes Verfahren zur Herstellung von Laserstrukturen mit geätzten Spiegelfacetten angewendet: das chemisch unterstützte Ionenstrahlätzen (CAIBE). Bei diesem Verfahren wird ein Ionenstrahl, z.B. mit Ar+-Ionen, auf die Oberfläche der zu ätzenden Struktur gerichtet. Die Ätzrate wird nachdrücklich um einer Faktor von 100 bis 200 erhöht, indem der Oberfläche ein reaktiver Gasstrom, z.B. Cl&sub2;, zugeführt wird. Im Vergleich mit dem RIBE-Verfahren werden die gleichen Ätzraten erzielt, wobei die Ionenstromdichte erheblich reduziert wird. Das hat weniger Beschädigungen zur Folge und damit auch glattere Facettenoberflächen. Heute wird die CAIBE-Technik als bestes Verfahren für die Herstellung von vertikalen geätzten Spiegelfacetten in GaAs/AlGaAs-Laserstrukturen mit beliebigen Al-Konzentrationen angesehen. Bei sehr geringem Wasserdruck in der Verarbeitungskammer ist ein nicht-selektives Ätzen von AlGaAs mit einer Al- Konzentration von bis zu 65% möglich.
  • Eine allgemeine und genauere Beschreibung des CAIBE-Verfahrens erfolgt in dem Artikel "Ion Beam Etching with Reactive Gases" von L.D. Bollinger (Solid State Technology Jan. 1983).
  • Ein solches Verfahren und seine Anwendung bei der Herstellung von geätzten Laserstrukturen wurde in einem Artikel von P. Tihanyi und anderen beschrieben: "High-Power AlGaAs/GaAs Single Quantum Well Lasers with Chemically Assisted Ion Beam Etched Mirrors" (Appl. Phys. Lett 50 (23), Juni 1987, SS. 1640-1641).
  • In diesem Artikel wird über die Verwendung eines CAIBE-Verfahrens zur Herstellung von Laserspiegeln in GRINSCH-Lasern (graded-index separated confinement heterostructure laser) berichtet. Bei diesem Verfahren dient eine strukturierte Chromschicht (Cr-Schicht) als Maske für das Ätzen der Spiegelgrube. Laut Artikel haben die erhaltenen Laser mit einem geätzten Spiegel und einem gespalten Spiegel Einsatzströme, die bis zu 30% höher als bei entsprechenden Lasern mit zwei gespaltenen Spiegeln sind. Die externe Potentialkastenleistung erreicht nicht ganz die Leistung einer gespaltenen Einrichtung, da 27% im Gegensatz zu 40% erzielt wurden.
  • Obgleich wesentliche Vorschritte bei der Erreichung der gleichen Spiegelqualität und Lasereinrichtungsleistung wie bei den bekannten Spalttechniken gemacht wurden, haben die bisher in den oben genannten Artikeln vorgeschlagenen Spiegelätzverfahren dieses Ziel noch nicht erreicht. Je nach verwendetem Verfahren wurden für einen oder mehrere der wichtigen Laserparameter gute Werte erzielt, beispielsweise für die Einsatzstromdichte, die externe Potentialkastenleistung, die Weitbereichsstrahlqualität und das Spiegelreflexionsvermögen. Es ist jedoch noch kein Spiegelätzverfahren bekannt, das alle Anforderungen auf zufriedenstellende Art und Weise erfüllt hat.
  • Einige Probleme und Nachteile bei den bekannten Verfahren lassen sich folgendermaßen zusammenfassen:
  • - Die Verwendung einer Mehrschichtmaskenstruktur mit einer Metallzwischenschicht (Ti) führt aufgrund der Mikrokristallinität des Metalls zu einer gewissen Rauheit der Maskenkantenstruktur. Die dadurch entstandenen Spiegelfacetten sind daher nicht so glatt wie gewünscht.
  • - In der Praxis ist die vollständige Entfernung der Metallzwischenschicht vor dem Spiegelätzen ohne Beschädigung der benachbarten Maske und der Laserschichten nur sehr schwer durchzuführen. Wenn die Metallschicht oder Teile davon jedoch nicht entfernt werden, wird das Metall während des Ätzverfahrens zerfressen. Dadurch setzen sich Metallpartikel auf der Facettenoberfläche ab und verstärken die Oberflächenrauheit. Dies ist besonders kritisch, da die Zwischenschicht leicht überhängt (sie ist beispielsweise einige nm breiter als die Lackschablone) und so während des Facettenätzverfahrens der Erosion stark ausgesetzt ist. Mit anderen Worten bedeutet dies, daß die eigentliche Maskenkante während des Verfahrens zurücktritt, so daß die Facette rauher ist.
  • Die Verwendung eines strukturierten Metallfilms (Cr, Ni) als Einschichtmaske führt aufgrund der Mikrokristallinität des Maskenmetalls und der Ablagerung von Partikeln auf den Facetten ebenfalls zu einer rauhen Oberfläche. Darüber hinaus ist die Herstellung einer Cr- oder Ni-Maskenstruktur unter den gegebenen Verfahrensbedingungen an sich schon schwer und erhöht die Rauheit der Facette noch mehr.
  • Hauptgegenstand der vorliegenden Erfindung ist es daher, ein Verfahren zum Ätzen von Halbleiterdiodenlaserspiegeln gleicher oder zumindest vergleichbarer Qualität wie bei Spiegeln vorzustellen, die durch Anwendung herkömmlicher hochwertiger Spalttechniken hergestellt wurden.
  • Ein weiterer Gegenstand der Erfindung bezieht sich auf eine Mehrschichtätzmaske, die bei Ionenstrahlverfahren verwendet wird und die so präzise und qualitativ hochwertig ist, daß sie zu Facetten mit extrem geringer Rauheit führt.
  • Ein letzter Gegenstand der Erfindung ist es, eine Mehrschichtätzmaske mit sehr glatten Strukturkanten vorzustellen, die gegenüber dem beim Ätzverfahren verwendeten reaktiven Gas oder Plasma sehr resistent ist und unter den Herstellungsbedingungen leicht zu entfernen ist.
    • Zusammenfassung der Erfindung
  • Die in den Ansprüchen definierte Erfindung will diese Ziele erfüllen und die Nachteile und Unzulänglichkeiten bekannter Laserspiegelätztechniken beseitigen. Die erfundene Methode löst die oben genannten Probleme, indem bei einem Ionenstrahlätzverfahren eine Mehrschichtätzmaskenstruktur mit einer Zwischenschicht aus amorphem Dielektrikum zwischen zwei PR- Schichten verwendet wird, und indem die Zwischenschicht vor dem Ätzverfahren entfernt wird, wobei die präzise, hoch ätzresistente und hartgebrannte untere PR-Schicht zur einzigen Maskenschicht für das Ätzverfahren wird.
  • Die Vorteile der Erfindung bestehen im wesentlichen darin, daß die verwendete Maske ein fast vertikales und sehr glattes Kantenprofil hat, daß die Maske resistent gegenüber dem beim Ätzverfahren verwendeten reaktiven Gas ist, so daß eine Maskenerosion vermieden wird, das glatte Profil während des gesamten Ätzverfahrens bestehen bleibt, und die Maskenbildung kompatibel mit dem Laserherstellungsverfahren ist. Die erfundene Spiegelätzmethode bietet unter Verwendung einer Mehrschichtmaske einen einfachen und reproduzierbaren Herstellungsprozeß für Spiegelfacetten mit geringer Rauheit in Einrichtungen mit III-IV-Zusammensetzungen, insbesondere bei AlGaAs-Strukturen mit beliebiger Al-Konzentration.
    • Beschreibung der Zeichnungen
  • Die Erfindung wird nachfolgend genau anhand von Zeichnungen beschrieben, die ein bestimmtes Ausführungsbeispiel der Erfindung darstellen.
  • Fig. 1A - 1C sind schematische Darstellungen einer Kanten-SQW-
  • Laserdiode mit
  • (A) der fertigen Kantenstruktur vor dem Spiegelgrubenätzen;
  • (B) der Kantenstruktur nach dem Entfernen eines Teils der Isolierschicht; und
  • (C) der Kantenstruktur mit der geätzten Spiegelgrube.
  • Fig. 2A - 2G stellen die Schritte der erfunden Spiegelätzmethode dar.
  • Fig. 3A - 3B sind Diagramme, die Einrichtungsparameter von Lasern mit geätzten bzw. gespalteten Spiegeln vergleichen.
    • Genaue Beschreibung
  • Bevor die Erfindung im folgenden genau beschrieben wird, soll anhand der Figuren 1A bis 1C eine mögliche Anwendung der erfunden Methode vorgestellt werden. In dem gewählten Beispiel handelt es sich bei der Lasereinrichtung um eine Einzelpotentialkastenstruktur (SQW-Struktur) auf einem Halbleitersubstrat.
  • Fig. 1A zeigt schematisch die wichtigsten Elemente der Laserstruktur 10. In der Zeichnung ist die Laserstruktur fast fertig, befindet sich jedoch im Zustand vor dem Spiegelfacettenätzen. Auf dem GaAs-Substrat 11 wird nacheinander abgelegt: die untere AlGaAs-Plattierungsschicht 12, die aktive GaAs- Schicht 13, die den Potentialkasten bildet, und die obere AlGaAs-Plattierungsschicht 14. Die letztgenannte Schicht wurde geätzt, um eine Kante 15 zu bilden. Die geätzten Bereiche neben der aktiven Kantenstruktur sind mit einer Isolierschicht 16 bedeckt, die aus Siliziumnitrid (Si&sub3;N&sub4;) bestehen kann. Diese Schicht ist gegenüber dem im Spiegelfacettenätzverfahren verwendeten Ätzmittel resistent. Eine Metallisierungsschicht 17 auf der beschichteten Laserstruktur wird schematisch angedeutet.
  • Fig. 1B zeigt, wie ein Fenster, das in die Isolierschicht 16 geätzt wurde, den Bereich 18 frei legt, wo die Grube für die Spiegelfacetten quer über den Kantenbereich hinausgeht (der Kantenbereich ist dabei nicht von der Isolierschicht 16 bedeckt).
  • Fig. 1C schließlich zeigt die Laserstruktur nach Beendigung des Grubenätzverfahrens. Die vertikale Wand der geätzten Grube 19 stellt die Spiegelfacette 20 bereit. Die Breite der Grube kann je nach Anforderung variiert werden, normalerweise beträgt diese zwischen 6 und 8 um. Die Tiefe beträgt für den gezeigten Lasertyp zwischen 3 und 4 um.
  • Die Vorbedingungen für ein Ätzverfahren, das zur Bildung von Gruben in einer Halbleiterstruktur angewendet wird, wobei die Wände der Gruben nacheinander für die hochwertigen Spiegelfacetten verwendet werden, sind folgende:
  • - eine präzise Maske, die ihre Struktur während des Grubenätzverfahrens beibehält, und - ein Ätzverfahren, das zu vertikalen, Grubenkanten mit geringer Rauheit führt.
  • Im erfunden Verfahren wird eine Dreischichtmaskenstruktur mit einer unteren Schicht aus hartgebranntem Photolack verwendet, einer amorphen dielektrischen Zwischenschicht (z.B. SiO) und einer oberen weichgebrannten Photolackschicht.
  • Die zwei oberen Schichten dienen zum genauen Strukturieren der unteren Schicht: die lithographisch erhaltene Struktur der oberen PR-Schicht wird zuerst auf die Zwischenschicht übertragen (beispielsweise unter Durchführung eines reaktiven Ionenätzschritts (RIE-Schritt) mit CF&sub4;) und danach auf die untere PR-Schicht (beispielsweise unter Durchführung einer O&sub2;-RIE). Bei diesem letzten Schritt wird die strukturierte obere Schicht gleichzeitig entfernt.
  • Da die Genauigkeit der Struktur in der hartgebrannten PR- Schicht von der Genauigkeit und Glattheit der Zwischenschichtstruktur bestimmt wird, wird anstelle eines mikrokristallinen Metalls (z.B. Ti), das zu Kantenrauheit führt, ein amorphes Dielektrikum wie beispielsweise SiO verwendet.
  • Vor dem Grubenätzen wird die strukturierte Zwischenschicht entfernt. Danach kann erneut ein CF&sub4;-RIE-Verfahren angewendet werden. Dadurch wird eine Erosion während des nachfolgenden Grubenätzverfahrens vermieden, das normalerweise zur Bildung von Partikeln und deren Ablagerung an den Wänden der Grube führen würde. Durch diese Entfernung wird auch das Problem einer zurückgehenden Maskenkante während des Ätzverfahrens gelöst. Da die Zwischenschicht aus einem Dielektrikum wie SiO besteht, kann die vollständige Entfernung im Gegensatz zu einer Metallzwischenschicht in nur einem Verfahrensschritt durchgeführt werden.
  • In diesem Stadium dient nur die strukturierte obere PR-Schicht als Maske für das Grubenätzen. Das hartgebrannte PR ist hochgradig ätzresistent gegenüber dem verwendeten Ätzmittel (Cl&sub2;), z.B. dem Ätzratenverhältnis AlGaAs: Masken-PR ist hoch. Daraus ergibt sich, daß die Maskendegradation während des Tiefätzverfahrens nicht von Bedeutung ist.
  • Beim nachfolgenden Grubenätzen wird unter Verwendung von Cl&sub2; ein CAIBE-Verfahren angewendet. Dieses direktionale Ätzverfahren sorgt für vertikale Grubenwände. Da die Ätzrate für AlGaAs in diesem Verfahren praktisch unabhängig vom Al-Gehalt (bis zu 65%) ist, weisen die geätzten Wände eine nur geringe Rauheit auf.
  • In den Figuren 2A bis 2G werden die verschiedenen Schritte des erfundenen Verfahrens zur Erzeugung von geätzten Spiegelfacetten genau dargestellt. Die einzelnen Schritte sind dabei in Tabelle 1 aufgeführt, wobei jeweils die Verbindung zwischen den Schritten und den Zeichnungen aufgezeigt wird. TABELLE 1 Schrittnr. Beschreibung des Verfahrensschritts Figur Anfangspunkt Eine beschichtete GaAs/AlGaAs-Laserstruktur (Spiegelfacetten noch nicht geätzt) mit einer Dreischichtmaske bestehend aus (1) einer hartgebrannten unteren Photolackschicht 21 (2) einer dielektrischen Zischenschicht 22 (SiO), und (3) einer oberen Abbildungsschicht aus weichgebranntem Photolack 23 Strukturieren der Abbildungslackschicht 23 Strukturübertragung des Abbildungslacks auf Zwischenschicht durch CF&sub4;-RIE Strukturübertragung von der Zwischenschicht auf den unteren hartgebrannten Lack durch O&sub2;-RIE, wobei gleichzeitig die obere Lackschicht 23 entfernt wird. Entfernen der Zwischenschicht SiO durch CF&sub4;-RIE, wobei gleichzeitig die Isolierschicht strukturiert wird, die die Laserstruktur neben den Kanten bedeckt (Fig. 1b). Spiegelfacettenätzen durch CAIBE Entfernen der Maske (untere Lackschicht 21) durch Veraschen in Sauerstoffplasma.
  • Aus Fig. 2A geht hervor, daß das Verfahren bei einer beschichteten GaAs/AlGaAS-Laserstruktur (10 in Fig. 1A) beginnt, die für das Spiegelfacettenätzen bereitsteht. Die Struktur ist mit einer Dreischichtmaske überzogen, die folgendes umfaßt:
  • (1) eine untere Schicht 21 eines auf AZ-basierenden Photolacks (AZ 4110 in diesem Beispiel) mit einer Dicke von 1,2 um, die durch eine Umdrehung bei 3000 U/min während 30 s und nachfolgendem Hartbrennen bei 200ºC während 30 Minuten in Luft hergestellt wird;
  • (2) eine amorphe dielektrische Schicht 22 aus SiO mit einer Dicke von 100 nm, die bei einer Geschwindigkeit von 1 nm/s mit indirekter Strahlerhitzung aufgedampft wird;
  • (3) eine obere auf AZ-basierende Abbildungsphotolackschicht 23 (AZ 4110) mit einer Dicke von 0,9 um, die durch eine Umdrehung bei 6000 U/min während 30 s und nachfolgendem Vorbrennen bei 90ºC während 20 Minuten in Luft hergestellt wird.
  • Im ersten Verfahrensschritt wird die obere Abbildungslackschicht 23 strukturiert, um die zu ätzende Spiegelgrube zu bestimmen. Die benötigte präzise Struktur wird mit Hilfe eines herkömmlichen Lithographieprozesses mit Belichten, Entwicklen, Spülen, Trocknen und Nachbrennen hergestellt. Diese Verfahrensschritte führen zu der in Fig. 2B gezeigten Struktur.
  • Danach wird die Struktur in ein RIE-System gebracht, wo die nächsten drei Schritte ausgeführt werden:
  • Bei dem in Fig. 2C gezeigten Schritt 3 wird der belichtete Teil der Zwischenschicht aus SiO 22 reaktiv ionengeätzt (RIE) und zwar in einem CF&sub4;-Plasma bei 10 ubar (= 1 Pa), 0,15 W/cm² für EPD + 2 min und einer Ätzrate von ca. 20 nm/min.
  • Nachdem das Plasma im RIE-System von CF&sub4; zu O&sub2; geändert wurde, wird der belichtete Teil des hartgebrannten unteren Lacks 21 in Schritt 3 geätzt (Fig. 2D). Die Schicht wird bei 1 Pa (= 10 ubar), 0,15 W/cm², für EPD + 10 min und einer Rate von ca. 70 nm/min geätzt. Die strukturierte obere Lackschicht 23 wird gleichzeitig entfernt.
  • Danach wird das RIE-System erneut auf CF&sub4; umgestellt. Im nächsten Verfahrensschritt 4 wird der Rest der strukturierten Zwischenschicht aus SiO bei einer Ätzrate von ca. 25 nm/min (bei 1 Pa (= 10 ubar), 0,15 W/cm², EPD + 5 min) entfernt. Die daraus sich ergebende Maskenstruktur wird in Fig. 2E gezeigt. Mit dem Verfahren wird die freie darunter liegende Isolierschicht entfernt, die die Laserstruktur neben der Kante bedeckt, indem ein Fenster geöffnet wird, das den Umfang der Spiegelgrube nach der Laserkante festlegt. Dieser Schritt ist auch in Fig. 1B dargestellt, wo die Isolierschicht die Nummer 16 trägt.
  • Danach wird die Laserstruktur in ein Hochvakuum-CAIBE-System gebracht, wo das eigentliche Ätzen der Spiegelgrube stattfindet (Schritt 5). Nachdem das Vakuum hergestellt wurde (Gesamtdruck: unter 1,3 x 10&supmin;&sup5; Pa (= 10&supmin;&sup7; Torr); H&sub2;O: unter 1,3 x 10&supmin;&sup6; Pa (= 10&supmin;&sup8; Torr) wird der Argonfluß (Ar+, 2 sccm), die Ionenquelle (Erhöhung von 100 eV, 25 uA/cm² auf 500 eV, 150 uA/cm²) und der Cl&sub2;-Fluß (10 sccm) eingestellt. Bei einer Ätzrate von 0,3 um/min und einer Ätzzeit von ca. 15 min erreicht die Ätzgrube die gewünschte Tiefe von ca. 4 bis 5 um. Sie geht durch die obere Plattierungsschicht, die aktive Schicht und tief in die untere Plattierungsschicht der Laserstruktur hinein oder durch diese hindurch (Fig. 2F).
  • In Schritt 6 schließlich wird das Substrat in einen Verascher gebracht, wo der Rest der hartgebrannten Maske in einem Sauerstoffplasma (bei 65 Pa (= 0,5 Torr), 550 W) entfernt wird. Danach wird ein Spüldurchgang in Aceton und Isopropanol durchgeführt. Die fertige Spiegelgrube wird in Fig. 2G gezeigt. Die Spiegelgrube ist darüber hinaus in Fig. 1C dargestellt.
  • Die Erfindung wurde nun genau beschrieben und zwar in Bezug auf die Herstellung eines spezifisches Diodenlasers, z.B. einer AlGaAs/GaAs-Kantenstruktur. Die Erfindung kann jedoch auch bei anderen opto-elektronischen Strukturen und Techniken angewendet werden. Ein weiteres Anwendungsbeispiel ist eine GRINSCH-Struktur. Es können andere Halbleitermaterialien als AlGaAs verwendet werden sowie zahlreiche Änderungen vorgenommen werden. Es kann z.B. ein optisches Reduzierverfahren oder direktes Elektronenstrahlschreiben anstatt eines Kontaktverfahrens verwendet werden, um die Maske zu verbessern und damit die Spiegelfacettenqualität. Darüber hinaus kann das Material für die Zwischenschicht, im Beispiel SiO, durch ein anderes amorphes Dielektrikum ersetzt werden. Ebenso können die Verfahrensparameter im allgemeinen geändert werden, d.h. die verwendeten Ätzmittel oder Plasmen, die angegebene Dicke und andere Einrichtungseigenschaften, die für die Beschreibung des Ausführungsbeispiel angegeben wurden.
  • GaAs/AlGaAs-SQW-GRINSCH-Laser mit geätzten Spiegeln, die mit der hier beschriebenen Maske und den aufgezeigten Verfahrensschritten hergestellt werden, haben annähernd die gleichen Eigenschaften und Leistungswerte wie entsprechende Laser mit gespaltenen Spiegeln, die auf dem gleichen Wafer hergestellt wurden.
  • Die beiden wichtigsten Lasereigenschaften sind in Fig. 3A und 3B dargestellt. Die Figuren zeigen Diagramme, bei denen die Kurven mit durchgezogener Linie die gespaltenen Laser darstellen, während die Kurven mit gestrichelter Linie das Verhalten von Lasern mit geätzten Spiegeln an beiden Enden des Hohlraumresonators darstellen.
  • In Diagramm von Fig. 3A wird die Ausgangsleistung (P) in Abhängigkeit vom Treiberstrom (Idr) aufgezeichnet. Die gestrichelte Kurve, die den geätzten Spiegellaser darstellt, ist fast identisch mit der Kurve der gespaltenen Spiegeleinrichtung auf dem gleichen Chip bis zu relativ hohen Ausgangsleistungswerten. Der niedrige Einsatzstrom von ca. 8 mA ist ebenfalls bemerkenswert.
  • Das Diagramm von Fig. 3B, das die Weitbereichsstrahlenstruktur darstellt, zeigt, daß die Qualität der geätzten Spiegel fast der Qualität der gespaltenen Spiegeleinrichtungen gleichkommt. Bei den meisten Anwendungen spielen die geringen seitlichen Schleifen, d.h. die einzigen sichtbaren Abweichungen, in praktischer Hinsicht keine Rolle.
  • Weitere Messungen von anderen Einrichtungen und Verfahrenseigenschaften haben bestätigt, daß die erfundene Methode zu Spiegeln führt, deren Eigenschaften "als Ganzes" sehr ähnlich mit den Eigenschaften der gespaltenen Spiegel sind, und daß das Verfahren zu reproduzierbaren Ergebnissen führt: die gemessenen Reflexionsvermögenswerte von Re = 0,25 bis 0,28% sind nahe bei den Werten von Rc = 0,32% für einen gespaltenen Spiegel; differentiale Potentialkastenleistungen von mehr als 80% wurden erreicht; eine Oberflächenrauheit von einem so geringen Wert wie 10 nm wurde erzielt, und die Einsatzstromwerte einer großen Anzahl von Lasereinrichtungen, die auf dem gleichen Wafer gebildet wurden, zeigen nur geringe Abweichungen.

Claims (11)

1. Ein Verfahren zum Ätzen von Spiegelfacetten an III-V-Halbleiterstrukturen wie beispielsweise Laserdioden und Wellenleitern, wobei ein Ionenstrahlätzverfahren angewendet wird, bei dem eine Mehrfachmaske zur Spiegelbestimmung verwendet wird,
das Verfahren beinhaltet dabei folgende Schritte
- Bereitstellen eines Substrats (11), auf der die Halbleiterstruktur (10) abgelegt wird,
- Ablegen und Hartbrennen bei einer Temperatur von über 200ºC einer unteren Photolackschicht (21) auf der oberen Fläche einer Halbleiterstruktur,
- Aufdampfen einer Zwischenschicht (22) eines amorphen Dielektrikums auf der unteren Photolackschicht,
- Ablegen und Weichbrennen bei einer Temperatur unter 120ºC einer Abbildungsphotolackschicht (23) auf der Zwischenschicht,
- lithographisches Strukturieren der Abbildungsphotolackschicht (23), um die Spiegelätzposition festzulegen,
- direktionales Trockenätzen der freien Bereiche der Zwischenschicht (22), wobei die Struktur von der Abbildungsphotolackschicht (23) auf die Zwischenschicht übertragen wird,
- direktionales Ätzen der freien Bereiche der unteren Photolackschicht (21), wobei die Struktur von der Zwischenschicht (22) auf die untere Photolackschicht übertragen wird, - Entfernen der Zwischenschicht durch Trockenätzen,
- Anwenden eines Ionenstrahlätzverfahrens, um eine Grube zur Bildung der Spiegelfacetten in die Halbleiterstruktur zu ätzen, wobei die strukturierte, hartgebrannte Photolackschicht (21) als Maske dient, und
- Entfernen der unteren Photolackschicht (21).
2. Das Verfahren nach Anspruch 1, bei dem die Halbleiterstruktur eine GaAs/AlGaAs-Laserdiode ist.
3. Das Verfahren nach Anspruch 2, bei dem die Laserdiode aus einer "graded-index separated confinement"-Heterostruktur besteht.
4. Das Verfahren nach Anspruch 2, bei dem ein chemisch unterstützter Ionenstrahlätzprozeß zum Ätzen der Grube in die Laserdiodenstruktur verwendet wird.
5. Das Verfahren nach Anspruch 2, bei dem Chlor als reaktives Gas beim Ionenstrahlätzprozeß verwendet wird.
6. Das Verfahren nach Anspruch 4, bei dem der Wasserdampfdruck in dem chemisch unterstützten Ionenstrahlätzsystem unter 1,3 x 10&supmin;&sup6;(= 10&supmin;&sup8; Torr) beträgt, um ein nicht selektives Ätzen von GaAs und AlGaAs zu erzielen.
7. Das Verfahren nach Anspruch 2, bei dem die untere Photolackschicht (21) hochgradig resistent gegenüber dem Ätzen mit dem im Ionenstrahlätzprozeß verwendeten reaktiven Gas ist.
8. Das Verfahren nach Anspruch 2, bei dem die untere Photolackschicht (21) hochgradig resistent gegenüber dem Ätzen mit Chlor ist, wobei das Verhältnis der Ätzrate von GaAs im Vergleich zur Ätzrate des Photolacks höher als 30 ist.
9. Das Verfahren nach Anspruch 1, bei dem die Zwischenschicht (22) aus Siliziummonoxid besteht.
10. Das Verfahren nach Anspruch 1, bei dem die Dicke der Zwischenschicht (22) weniger als 200 nm beträgt, vorzugsweise weniger als 100 nm.
11. Das Verfahren nach Anspruch 1, bei dem die Halbleiterstruktur mindestens teilweise mit einer Isolierschicht (16) bedeckt ist, in die ein Fenster während und bei dem Trockenätzverfahren geätzt wird, wobei das Trockenätzverfahren auch zur Entfernung der Zwischenschicht (22) verwendet wird.
DE19883886751 1988-09-12 1988-09-12 Methode zum Ätzen von Spiegelfacetten an III-V-Halbleiterstrukturen. Expired - Fee Related DE3886751T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP88810613A EP0363547B1 (de) 1988-09-12 1988-09-12 Methode zum Ätzen von Spiegelfacetten an III-V-Halbleiterstrukturen

Publications (2)

Publication Number Publication Date
DE3886751D1 DE3886751D1 (de) 1994-02-10
DE3886751T2 true DE3886751T2 (de) 1994-06-23

Family

ID=8200602

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883886751 Expired - Fee Related DE3886751T2 (de) 1988-09-12 1988-09-12 Methode zum Ätzen von Spiegelfacetten an III-V-Halbleiterstrukturen.

Country Status (3)

Country Link
EP (1) EP0363547B1 (de)
JP (1) JP2711336B2 (de)
DE (1) DE3886751T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544968B1 (de) * 1991-12-05 1995-09-27 International Business Machines Corporation Auf einer strukturierten Substratoberfläche aufgewachsene Halbleiter-Laserdiode
JPH05259584A (ja) * 1992-01-14 1993-10-08 Internatl Business Mach Corp <Ibm> 集積光デフレクタおよびその製造方法
EP0598966B1 (de) * 1992-11-24 1999-02-10 International Business Machines Corporation Optischer Isolator für Wellenleiter
EP0783727A4 (de) * 1994-09-09 1998-01-14 Univ Louisiana State Mikrostrukturen und verfahren zur herstellung von mikrostrukturen
JPH09205254A (ja) * 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法
US5940424A (en) * 1996-06-24 1999-08-17 International Business Machines Corporation Semiconductor lasers and method for making the same
CN103738914B (zh) * 2014-01-09 2016-01-20 上海华虹宏力半导体制造有限公司 Mems器件的制造方法
CN105226502B (zh) * 2014-06-30 2018-06-22 山东华光光电子股份有限公司 一种窄脊条型GaAs基GaInP量子阱结构半导体激光器的制备方法
WO2019099688A1 (en) * 2017-11-15 2019-05-23 Macom Technology Solutions Holdings, Inc. Techniques for providing curved facet semiconductor lasers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510371A (en) * 1967-01-25 1970-05-05 Itt Method of making an ultraviolet sensitive template
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
JPS5967677A (ja) * 1982-07-01 1984-04-17 Semiconductor Res Found 光集積回路
EP0098318B1 (de) * 1982-07-03 1987-02-11 Ibm Deutschland Gmbh Verfahren zum Herstellen von Gräben mit im wesentlichen vertikalen Seitenwänden in Silicium durch reaktives Ionenätzen

Also Published As

Publication number Publication date
EP0363547B1 (de) 1993-12-29
EP0363547A1 (de) 1990-04-18
JP2711336B2 (ja) 1998-02-10
JPH03104181A (ja) 1991-05-01
DE3886751D1 (de) 1994-02-10

Similar Documents

Publication Publication Date Title
DE69010485T2 (de) Verfahren zur Erzeugung der Stegstruktur eines selbstausrichtenden Halbleiterlasers.
DE3300131C2 (de) Integriertes optisches Bauelement und Verfahren zu seiner Herstellung
DE68909779T2 (de) Methode zur Verbesserung der Ebenheit geätzter Spiegelfacetten.
DE2347802C2 (de) Verfahren zur Herstellung eines dielektrischen optischen Wellenleiters, sowie die hiernach hergestellten optischen Wellenleiter
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
EP0399998B1 (de) Verfahren zur Herstellung von hochauflösenden Silizium-Schattenmasken
DE69717356T2 (de) Verfahren zur Herstellung von Heteroübergang-Bipolartransistoren mit hoher Verstärkung
DE3587238T2 (de) Planarisierungsverfahren fuer halbleiter und nach diesem verfahren hergestellte strukturen.
DE3689067T2 (de) Verfahren zur herstellung von optischen halbleiterstrukturen.
DE4138842A1 (de) Gateelektrode einer halbleitervorrichtung und verfahren zu deren herstellung
DE69411493T2 (de) Herstellungsverfahren eines planaren einmodigen Quantum-well-halbleiterlaser mit Austrittsfenster und Strombegrenzung
DE3706127A1 (de) Diskontinuierliches aetzverfahren
DE69017332T2 (de) Verfahren zum Herstellen einer eine Mesa enthaltenden Halbleiteranordnung.
DE3886751T2 (de) Methode zum Ätzen von Spiegelfacetten an III-V-Halbleiterstrukturen.
DE3103615A1 (de) Verfahren zur erzeugung von extremen feinstrukturen
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE69401243T2 (de) Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung
DE68915619T2 (de) Herstellungsverfahren von Halbleiteranordnungen, die mindestens eine reaktive ionische Ätzstufe enthalten.
DE2540352A1 (de) Verfahren zur selektiven oxydation
DE69422234T2 (de) Verfahren zur Herstellung einer Feldemissionsanordnung
DE69628372T2 (de) Verfahren zur Erzeugung einer feinen Struktur und Gerät mit feiner Struktur
DE69220830T2 (de) Verfahren zur Herstellung von Halbleietervorrichtungen
DE69500375T2 (de) Quantenfadenvorrichtung und Herstellungsverfahren
DE60206025T2 (de) Herstellungsverfahren für optische vorrichtungen und verbesserungen
DE69009844T2 (de) Erzeugung von Laser-Spiegelflächen und Integration von optoelektronischen Bauelementen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee