Nothing Special   »   [go: up one dir, main page]

DE3635259A1 - REDUNDANT WIRING IN A SEMICONDUCTOR DEVICE - Google Patents

REDUNDANT WIRING IN A SEMICONDUCTOR DEVICE

Info

Publication number
DE3635259A1
DE3635259A1 DE19863635259 DE3635259A DE3635259A1 DE 3635259 A1 DE3635259 A1 DE 3635259A1 DE 19863635259 DE19863635259 DE 19863635259 DE 3635259 A DE3635259 A DE 3635259A DE 3635259 A1 DE3635259 A1 DE 3635259A1
Authority
DE
Germany
Prior art keywords
semiconductor device
layer
insulation layer
conductive region
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19863635259
Other languages
German (de)
Inventor
Toyoharu Ohashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3635259A1 publication Critical patent/DE3635259A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine auf ihr befindliche Aluminiumverdrahtung.The invention relates to a semiconductor device and especially one located on it Aluminum wiring.

Der Stand der Technik, auf dem die vorliegende Erfindung aufbaut, umfaßt eine Anordnung einer Phosphorsilikatglas (PSG)-Schicht auf einem Halbleitersubstrat. Aluminiumverdrahtung wird über der PSG-Schicht ausgebildet.The state of the art on which the present invention builds, includes an arrangement of a phosphorus silicate glass (PSG) layer on a semiconductor substrate. Aluminum wiring is over the PSG layer educated.

Eine konventionelle Aluminiumverdrahtung beinhaltet das Problem, daß sich Sprünge oder Risse in der letzten Passivierungsschicht bilden, welches ihre Deformierung verursacht und zum Bruch der Aluminiumdrahtung führen kann, wodurch der Leitungspfad für den Strom abgetrennt und unterbrochen wird.Conventional aluminum wiring includes that Problem that there are cracks or cracks in the last Form passivation layer, which is their deformation caused and lead to the breakage of the aluminum wire can, separating the conduction path for the current and is interrupted.

Die Erfindung bezweckt die Lösung dieses Problems und soll daher eine zuverlässige Aluminiumverdrahtung schaffen.The invention aims to solve this problem and reliable aluminum wiring create.

Gemäß der Erfindung gibt es zwei Schichten einer Aluminiumverdrahtung bzw. Leitungsnetztes. Mindestens eine der Schichten der Aluminiumverdrahtung ist in einer PSG-Schicht eingegraben. Wenn ein Riß oder Sprung bewirkt, daß die Oberschicht der Aluminiumverdrahtung bricht, sorgt die eingegrabene Schicht für einen redundanten Leitungsweg für den Strom.According to the invention there are two layers one Aluminum wiring or line network. At least one of the layers of aluminum wiring is in one PSG layer buried. If a crack or crack causes that the top layer of the aluminum wiring breaks, the buried layer ensures a redundant Line route for the electricity.

Die Erfindung ist durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 gekennzeichnet. Weitere Ausgestaltungen finden sich in den Unteransprüchen.The invention is characterized by the features of Part of claim 1 characterized. Further  Refinements can be found in the subclaims.

Im folgenden wird die Erfindung anhand eines in den Fig. 1 und 2 dargestellten Ausführungsbeispiels beschrieben. Es zeigen:The invention is described below with reference to an embodiment shown in FIGS. 1 and 2. Show it:

Fig. 1 eine Schnittansicht eines erfindungsgemäßen Ausführungsbeispieles und Fig. 1 is a sectional view of an embodiment of the invention and

Fig. 2 einen Querschnitt durch Fig. 1. Fig. 2 is a cross-sectional view of FIG. 1,.

Aluminiumverdrahtung wird in eine Phosphorsilikatglas(PSG)- Schicht eingebettet, wenn die PSG-Schicht auf einem Substrat gebildet wird. Vor der Schaffung der Aluminiumverdrahtung auf der Oberfläche der PSG-Schicht, und zwar in konventioneller Weise, wird eine Öffnung in die PSG-Schicht gemacht, die die eingebettete Verdrahtung überdeckt, welche dazu benützt wird, den zuvor eingebetteten Aluminiumdraht mit der Oberflächenverdrahtung zu koppeln, welche in konventioneller Weise ausgebildet wird. Die Aluminiumverdrahtung ist in konventioneller Weise auf der Oberfläche geschaffen.Aluminum wiring is in a phosphorus silicate glass (PSG) - Layer embedded when the PSG layer is on a Substrate is formed. Before creating the Aluminum wiring on the surface of the PSG layer, in a conventional manner, an opening in made the PSG layer that the embedded wiring which is used to cover the previously embedded aluminum wire with the To couple surface wiring, which in is formed in a conventional manner. The Aluminum wiring is on the conventional way Surface created.

Da die Aluminiumverdrahtung in zwei Schichten ausgebildet wird, verbleibt der Aluminiumdraht in der eingebetteten Schicht unbeschädigt bzw. als Ganzes bestehen, sogar dann, wenn der Aluminiumdraht in der Oberschicht aufgrund eines Passivierungsbruchs oder -risses getrennt wird. Der heile gebliebene Aluminiumdraht ist noch in der Lage, einen Stromleitungspfad zu bilden.Because the aluminum wiring is formed in two layers the aluminum wire remains embedded in the Layer undamaged or exist as a whole, even then when the aluminum wire in the top layer separated due to a passivation break or crack becomes. The broken aluminum wire is still in able to form a power line path.

Das Ausführungsbeispiel nach der Erfindung wird nun mit Bezug auf die Fig. 1 und 2 beschrieben. Die Fig. 1 und 2 zeigen senkrechte Schnittansichten einer verdrahteten Halbleitervorrichtung. In einem Halbleitersubstrat 10 aus Silizium werden eine Quellenregion 12 und eine Senkenregion 14 einer Transistorkomponente in konventioneller Weise gebildet. Sodann wird eine Gateoxidschicht 16 über dem Substrat 10 aufgebracht. Eine Gateelektrode 18 aus Polysilizium wird über der Breite des Gatekanals abgelagert und erstreckt sich etwas weiter als die Gatelänge zwischen der Quelle 12 und der Senke 14. Sodann wird eine erste interlaminare Schicht 19 aus PSG auf der Oberseite der Gateelektrode 18 aufgebracht sowie auf der Oberseite der freigelegten Oberfläche des Substrates 10. Diese erste interlaminare Schicht 18 ist eine isolierende Schicht, da sie aus PSG besteht.The embodiment of the invention will now be described with reference to FIGS. 1 and 2. Figs. 1 and 2 show vertical sectional views of a wired semiconductor device. A source region 12 and a sink region 14 of a transistor component are formed in a conventional manner in a silicon semiconductor substrate 10 . A gate oxide layer 16 is then applied over the substrate 10 . A gate electrode 18 made of polysilicon is deposited over the width of the gate channel and extends somewhat further than the gate length between the source 12 and the sink 14 . A first interlaminar layer 19 made of PSG is then applied to the top of the gate electrode 18 and to the top of the exposed surface of the substrate 10 . This first interlaminar layer 18 is an insulating layer since it consists of PSG.

Eine eingebettete Verdrahtungsregion 20 ist auf der Oberseite der ersten interlaminaren Schicht 19 der PSG aufgebracht, und zwar im allgemeinen längs des Pfades der Gateelektrode 18 sowie andere Regionen, die als Zwischenverbindungen zwischen Transistoren und ähnlichem verwendet werden. Dann wird eine zweite interlaminare Schicht 22 aus PSG auf der Oberseite der eingebetteten Verdrahtungsregion 20 aufgebracht ebenso wie auf die freigelegte Oberfläche der ersten Interlaminarschicht 18.An embedded wiring region 20 is deposited on top of the first interlaminar layer 19 of the PSG, generally along the path of the gate electrode 18, and other regions used as interconnections between transistors and the like. Then, a second interlaminar layer 22 made of PSG is applied on top of the embedded wiring region 20 as well as on the exposed surface of the first interlaminar layer 18 .

Sodann werden einige Öffnungen 24 im Wegen der standardphotolithographischen Techniken durch die zweite interlaminare Schicht 22 in regelmäßigen Intervallen längs des Pfades der eingebetteten Verdrahtungsregion 20 gebohrt bzw. durchgeführt. Eine Oberflächenverdrahtungsregion 26 wird dann im nahezu gleichen Muster wie bei der eingebetteten Verdrahtungsregion 20 aufgebracht. Die Oberflächenverdrahtungsregion 26 bedeckt einen Teil der Oberfläche der zweiten interlaminaren Schicht 22 und füllt darüber hinaus die Öffnungen 24. Beide Verdrahtungsregionen 20 und 26 sind aus Aluminium. Schließlich wird eine Passivierungsschicht 28 aus Siliziumdioxid aufgebracht, um die gesamte Oberfläche des Halbleiterchips zu bedecken, das bedeutet, über die Oberflächenverdrahtungsregion 26 und die zweite interlaminare Schicht 22. Natürlich werden hierdurch Öffnungen an ausgewählten Stellen der Passivierungsschicht 28 gebildet, um das Kontaktieren der Oberflächenverdrahtungsregion 26 zu gestatten. Sogar wenn die Oberflächenmetallverdrahtungsregion 26 unterbrochen wird, und zwar aufgrund eines Passivierungsbruches oder -risses in der Passivierungsschicht 28, ist die eingebettete Metallverdrahtung 20, die mit dieser gekoppelt ist, noch in der Lage, einen Stromleitungspfad zu bilden.Then, a few openings 24 are drilled through the second interlaminar layer 22 at regular intervals along the path of the embedded wiring region 20 due to standard photolithographic techniques. A surface wiring region 26 is then applied in almost the same pattern as the embedded wiring region 20 . The surface wiring region 26 covers part of the surface of the second interlaminar layer 22 and also fills the openings 24 . Both wiring regions 20 and 26 are made of aluminum. Finally, a passivation layer 28 made of silicon dioxide is applied to cover the entire surface of the semiconductor chip, that is to say over the surface wiring region 26 and the second interlaminar layer 22 . Of course, this will form openings at selected locations on the passivation layer 28 to allow contacting of the surface wiring region 26 . Even if the surface metal wiring region 26 is broken due to a passivation break or crack in the passivation layer 28 , the embedded metal wiring 20 coupled thereto is still able to form a power line path.

Da die eingebettete Metallverdrahtungsregion 20 in der zweiten interlaminaren Schicht 22 eingebettet ist, ist sie unbeeinflußt durch jegliche Art von inneren Span­ nungen.Because embedded metal wiring region 20 is embedded in second interlaminar layer 22 , it is unaffected by any type of internal stress.

Wie oben erwähnt, ist die Metallverdrahtung in zwei Schichten gemäß der Erfindung vorgesehen, wodurch der Leitungspfad für den Strom in wirksamer Weise davor bewahrt wird, durch einen Passivierungsbruch oder -riß abgetrennt zu werden.As mentioned above, the metal wiring is in two Layers provided according to the invention, whereby the Line path for the electricity in front of it effectively is preserved by a passivation break or crack to be severed.

Claims (8)

1. Halbleitervorrichtung, gekennzeichnet durch ein Halbleitersubstrat mit einer oder mehreren Halbleiterkomponenten,
eine erste Isolierungsschicht, die sich über dem Substrat befindet,
eine erste leitfähige Region, die als Verdrahtungsmuster ausgebildet ist und über der isolierenden Schicht liegt,
eine zweite Isolierungsschicht, die die erste Isolierungsschicht überzieht sowie einen Hauptbereich der ersten leitfähigen Region,
eine zweite leitfähige Region, die in einem Verdrahtungsmuster ausgebildet ist und über der zweiten Isolierungsschicht angeordnet ist und eine Passivierungsschicht, die die zweite leitfähige Region und die zweite Isolierungsschicht überzieht.1. semiconductor device, characterized by a semiconductor substrate with one or more semiconductor components,
a first insulation layer located over the substrate,
a first conductive region which is designed as a wiring pattern and lies over the insulating layer,
a second insulation layer covering the first insulation layer and a main area of the first conductive region,
a second conductive region formed in a wiring pattern and disposed over the second insulation layer; and a passivation layer that covers the second conductive region and the second insulation layer. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Isolierungsschicht durchgehende Öffnungen oder Bohrungen in regelmäßigen Intervallen längs des Verdrahtungsmusters aufweist und daß die zweite leitfähige Region diese Öffnungen oder Löcher füllt und mit der ersten leitfähigen Schicht in Berührung steht.2. The semiconductor device according to claim 1, characterized in that the second Insulation layer through openings or Drilling at regular intervals along the Wiring pattern and that the second  conductive region fills these openings or holes and in contact with the first conductive layer stands. 3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste und zweite leitfähige Region Aluminium aufweisen.3. The semiconductor device according to claim 1, characterized in that the first and second conductive region have aluminum. 4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Gateoxidschicht vorgesehen ist, die sich über dem Halbleitersubstrat befindet, daß eine Gateelektrode auf der Gateoxidschicht vorgesehen ist, daß die halbleitenden Komponenten aus dem Halbleitersubstrat, der Gateoxidschicht und dem Gateelektroden zusammengesetzt sind.4. The semiconductor device according to claim 1, characterized in that a Gate oxide layer is provided, which is above the Semiconductor substrate is that a gate electrode it is provided on the gate oxide layer that the semiconducting components from the semiconductor substrate, the gate oxide layer and the gate electrodes are composed. 5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Isolierungsschicht zwischen der Gateleketrode und der ersten leitfähigen Region angeordnet ist.5. The semiconductor device according to claim 4, characterized in that the first Insulation layer between the gate electrode and the first conductive region. 6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die erste Isolierungsschicht ein Phosphorsilikatglas aufweist.6. The semiconductor device according to claim 5, characterized in that the first Insulation layer has a phosphorus silicate glass. 7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Isolierungschicht ein Phosphorsilikatglas enthält.7. The semiconductor device according to claim 1, characterized in that the second Insulation layer contains a phosphorus silicate glass. 8. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Isolierungsschicht ein Phosphorsilikatglas aufweist.8. The semiconductor device according to claim 6, characterized in that the second Insulation layer has a phosphorus silicate glass.
DE19863635259 1985-10-16 1986-10-16 REDUNDANT WIRING IN A SEMICONDUCTOR DEVICE Ceased DE3635259A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60231715A JPS6290950A (en) 1985-10-16 1985-10-16 Semiconductor device

Publications (1)

Publication Number Publication Date
DE3635259A1 true DE3635259A1 (en) 1987-04-16

Family

ID=16927878

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863635259 Ceased DE3635259A1 (en) 1985-10-16 1986-10-16 REDUNDANT WIRING IN A SEMICONDUCTOR DEVICE

Country Status (4)

Country Link
JP (1) JPS6290950A (en)
KR (1) KR900001659B1 (en)
DE (1) DE3635259A1 (en)
GB (1) GB2181894B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3802066A1 (en) * 1987-03-10 1988-09-22 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE WITH MUTUAL CONNECTING LAYERS OF T-SHAPED CROSS-SECTION

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283040A (en) * 1987-05-15 1988-11-18 Toshiba Corp Semiconductor device
EP0394520A1 (en) * 1989-04-26 1990-10-31 Richard Nicolaus Apparatus and method for cutting material wound on reels
JPH05283467A (en) 1992-03-30 1993-10-29 Nec Corp Semiconductor integrated circuit device
DE69700241T2 (en) * 1996-03-01 1999-11-04 Mitsubishi Denki K.K., Tokio/Tokyo Semiconductor memory device to prevent malfunction due to line selection line interruption
EP0953983A3 (en) * 1996-03-01 2005-10-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with clamping circuit for preventing malfunction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0016577B1 (en) * 1979-03-09 1983-04-13 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with a double interconnection layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518506A (en) * 1967-12-06 1970-06-30 Ibm Semiconductor device with contact metallurgy thereon,and method for making same
GB1596907A (en) * 1978-05-25 1981-09-03 Fujitsu Ltd Manufacture of semiconductor devices
DE3173506D1 (en) * 1980-09-22 1986-02-27 Toshiba Kk Semiconductor device and its manufacture
JPS594050A (en) * 1982-06-30 1984-01-10 Fujitsu Ltd semiconductor equipment
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0016577B1 (en) * 1979-03-09 1983-04-13 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with a double interconnection layer

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Bohle, G. und Hofmeister, E: Halbleiterbauelemente für die Elektronik, Siemens,Stand Januar 1976, S. 57 *
Faul R. u. Bartosz, R.: Ausfallmechnismen bei integrierten Halbleiterbauelementen. In: Elektronik 10/18.5.1984, S. 73-79 *
Shimbo, M u. Matsuo, T.: Thermal Stress in CVD PSG and SiO¶2¶ Films on Silicon Substrates. In: J. Eelctrochem. Soc. Solid-State Science and Technology, Jan. 1983, S. 135-138 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3802066A1 (en) * 1987-03-10 1988-09-22 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE WITH MUTUAL CONNECTING LAYERS OF T-SHAPED CROSS-SECTION
US4905068A (en) * 1987-03-10 1990-02-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having interconnection layers of T-shape cross section

Also Published As

Publication number Publication date
GB8624497D0 (en) 1986-11-19
KR900001659B1 (en) 1990-03-17
JPS6290950A (en) 1987-04-25
GB2181894A (en) 1987-04-29
KR870004502A (en) 1987-05-09
GB2181894B (en) 1989-09-13

Similar Documents

Publication Publication Date Title
DE3134343C2 (en) Semiconductor device
DE4037876C2 (en) Lateral DMOS FET device with reduced operating resistance
DE2933694C2 (en) Integrated circuit
DE2637667A1 (en) SEMI-CONDUCTOR ARRANGEMENT
DE69029907T2 (en) POWER MOSFET TRANSISTOR CIRCUIT
DE3601326A1 (en) SEMICONDUCTORS, PARTICULARLY HIGH VOLTAGE MOS FIELD EFFECT SEMICONDUCTORS
DE102017200415B4 (en) semiconductor device
DE19541497B4 (en) Lateral field effect transistor
DE2916364A1 (en) Semiconductor device and process for its production
DE7016755U (en) SEMICONDUCTOR COMPONENT.
DE2707843B2 (en) Protection circuit arrangement for a field effect transistor
DE112016005768B4 (en) semiconductor device
DE3635259A1 (en) REDUNDANT WIRING IN A SEMICONDUCTOR DEVICE
EP0152557B1 (en) Semiconductor component having metallic bump contacts and multi-layer wiring
DE69233604T2 (en) STRUCTURE FOR THE SUPPRESSION OF A RETURN OF BOXES CAUSED BY A DIELECTRIC CHARGE
DE3210785A1 (en) SEMICONDUCTOR COMPONENT
DE19723431A1 (en) Semiconductor component provided with an ESD protection circuit
DE60131957T2 (en) RESIN CAPTURED ELECTRONIC DEVICE WITH VOLTAGE-REDUCING LAYER
DE112018007169T5 (en) Semiconductor device
DE3132955C2 (en)
DE2725154C3 (en) Method of manufacturing a two-phase charge coupled semiconductor device
EP0093818A1 (en) Integrated monolithic circuit with integrated capacitors
DE3889107T2 (en) Semiconductor device with high breakdown voltage characteristics.
DE3239204A1 (en) FIELD EFFECT TRANSISTOR STRUCTURE
DE10045045C2 (en) Manufacturing process of field effect transistors in semiconductor integrated circuits

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection