DE3137813A1 - Verfahren zum herstellen einer halbleiteranordnung - Google Patents
Verfahren zum herstellen einer halbleiteranordnungInfo
- Publication number
- DE3137813A1 DE3137813A1 DE19813137813 DE3137813A DE3137813A1 DE 3137813 A1 DE3137813 A1 DE 3137813A1 DE 19813137813 DE19813137813 DE 19813137813 DE 3137813 A DE3137813 A DE 3137813A DE 3137813 A1 DE3137813 A1 DE 3137813A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- opening
- insulating layer
- depth
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Description
-
- Verfahren zum Herstellen einer Halbleiteranordnung
- Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit zwei nebeneinander liegenden Halbleiterzonen vom gleichen Leitungstyp, jedoch unterschiedlicher Tiefe, die von einer Halbleiteroberfläche aus in einem Halbleiterkörper hergestellt werden.
- Bei Halbleiteranordnungen mit zwei nebeneinander liegenden Halbleiterzonen vom gleichen Leitungstyp, jedoch unterschiedlicher.Eindringtiefe kommt es in manchen Fällen darauf an, daß beide Zonen möglichst nahe beieinander liegen, ohne sich jedoch zu berühren. Dies gilt beispielsweise für die Kollektorzonen und die Emitter-Anschlußzonen bei inversen Transistoren oder für Separationszonen und Basiszonen von Transistoren in einer integrierten Schaltungsanordnung.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches in einfacher Weise die Herstellung von ,relativ eng benachbarten Halbleiterzonen vom gleichen Leistungstyp mit unterschiedlicher Eindringtiefe ermöglicht.
- Diese Aufgabe wird bei einem Verfahren der eingangs erw'tä)hnten Art nach der Erfindung dadurch gelöst, daß diese Halbleiteroberfläche mit einer Isolierschicht bedeckt wird, dag in dieser Isolierschicht eine erste Offnung zum Herstellen der ersten Halbleiterzone mit der geringeren Tiefe eine zweite Öffnung zum Herstellen der zweiten Halbleiterzone mit der größeren Tiefe hergestellt werden, daß die erste Öffnung wieder geschlossen wird, daß zur Erzeugung der zweiten Halbleiterzone in einem Vorprozeß Störstellen durch die zweite Öffnung in den Halbleiterkörper bis zu einer Tiefe eingebracht werden, die noch nicht der endgültigen Tiefe entspricht, daß danach die erste Öffnung wieder geöffnet wird und daß dann durch beide Öffnungen Störstellen in den Halbleiterkörper derart eindiffundiert werden, daß im Halbleiterkörper die erste Halbleiterzone mit der geringeren Tiefe entsteht und die zweite Halbleiterzone mit der größeren Tiefe ihre endgültige Tiefe erreicht.
- Die Erfindung hat den Vorteil, daß beide Öffnungen trotz unterschiedlicher Eindringtiefe der Halbleiterzonen in einer Maske gleichzeitig hergestellt werden, so daß diese Öffnungen optimal aufeinnder einjustiert werden können.
- Dadurch ist ein kleiner Abstand zwischen den beiden Halbleiterzonen unter Einhaltung des erforderlichen Sicherheitsabstandes gewährleistet. Kleine Abstände zwischen Halbleiterzonen in einem Halbleiterkörper sind vor allem bei integrierten Schaltungsanordnungen von Vorteil, da kleine Abstände zwischen Halbleiterzonen eine hohe Packungsdichte ermöglichen.
- Die Erfindung wird im folgenden an Ausführungsbeispielen näher erläutert.
- Das erste Ausführungsbeispiel befaßt sich mit der Herstellung von inversen Transistoren einer IL-Schaltung. In den Figuren kann jedoch nur ein kleiner Ausschnit der 1 L-Schaltung dargestellt werden, und zwar zeigt dieser Ausschnitt die Herstellung eines inversen Transistors der IL-Schaltung.
- Bei der Herstellung der inversen Transistoren für eine IL-Schaltung geht man gemäß der Figur 1 von einem scheibenförmigen Halbleiterkörper 1 aus, der beispielsweise aus Silicium besteht und den n-Leitungstyp aufweist. Die eine Hauptfläche des Halbleiterkörpers 1 wird mit einer Isolierschicht 2 bedeckt; die die Funktion einer Maske hat und beispielsweise aus Siliciumdioxid besteht. In der Isolierschicht 2 werden mittels der Fotolacktechnik Öffnungen hergestellt und durch diese Öffnungen die beiden Basis-Injektorzonen 3 und 4 in den Halbleiterkörper 1 eindiffundiese. Erfolgt die Diffusion der Basis-Injektorzonen 3 und 4, die im Ausführungsbeispiel den p-Leitungstyp aufweisen, in einer oxydierenden Atmosphäre, so werden, wie die Figur 1 zeigt, die Öffnungen während der Diffusion wieder teilweise geschlossen.
- Die Isolierschicht 2 dient nicht nur als Maske bei der Herstellung ddr Basis-Injektorzonen 3 und 4, sondern auch als Maske bei der Herstellung der Kollektorzone und der Emitter-Anschlußzone. Die Kollektorzone und die Emitter-Anschlußzone haben zwar den gleichen Leitungstyp, jedoch verschiedene Eindringtiefen. Bei der Herstellung von Zonen gleichen Leitungstpys mit unterschiedlicher Eindringtiefe ist es bei bekannten Verfahren üblich, daß in der Isolierschicht zunächt nur eine Öffnung hergestellt wird, daß durch diese Öffnung Störstellen in den Halbleiterkörper eingebracht werden, daß erst danach die zweite Öffnung hergestellt wird und daß anschließend durch beide Öffnungen Störstellen in den Halbleiterkörper eingebracht werden. Eine nichtgleichzeitige Herstellung von zwei Öffnungen in einer Isolierschicht hat jedoch den Nachteil, daß zwei kritische Justiervorgänge erforderlich sind, die die Herstellung eines möglichst geringen Abstandes zwischen zwei Zonen unter Einhaltung des erforderlichen Sicherheitsabstandes erschweren.
- Um diesen Nachteil zu vermeiden, werden gemäß der Erfindung nach der Figur 2 beide Öffnungen 5 und 6 gleichzeitig hergestellt. Gemäß der Figur 3 wird jedoch die eine Öffnung (5) nachträglich wieder geschlossen, indem beispielsweise eine Fotolackschicht 7 auf die Oberfläche aufgebracht wird. Da die Öffnung 6 in der Isolierschicht 2 für das weitere Verfahren geöffnet sein muß, muß für den Fall, daß die Fotolackschicht 7, wie im allgemeinen üblich, zunächst ganzflächig aufgebracht worden ist, der Fotolack über der Öffnung 6 wieder entfernt werden. Dieser Prozeß ist jedoch relativ unkritisch.
- Nach dem Freilcyen der Öffnung 6 werden durch die Öffnung 6 in den Halbleiterkörper 1 Störstellen, beispielsweise durch Ionenimplantation, eingebracht. Dabei entsteht gemäß der Figur 4 die Emitter-Anschlußzone 8, allerdings noch nicht mit der endgültigen Konfiguration bzw. Eindringtiefe. Nach der Herstellung der Zone 8 wird die Fotolackschicht 7 gemäß der Figur 4 von der gesamten Oberfläche entfernt, so daß nunmehr auch die Öffnung 5 freiliegt. Nach Freilegen der Öffnung 5 werden Störstellen durch beide Öffnungen (5, 6) in den Halbleiterkörper eindiffundiert. Bei dieser Diffusion entsteht gemäß der Figur 5 die Kollektorzone 9, während bei dieser Diffusion die bereits vorhandene Emitter-Anschlußzone 8 ihre endgültige Eindringtiefe und damit ihre endgültige Gestalt erhält.
- Die Figuren 6 bis lo zeigen als zweites Ausführungsbeispiel die Herstellung eines Transistors als Bestandteil einer integrierten Schaltungsanordnung sowie die Herstellung einer Separationszone zur Separation des Transistors von den übrigen Bauelementen der integrierten Schaltungsanordnung. Zur Herstellung des Transistors und der Separationszone geht man gemäß der Figur 6 von einem epitaktischen Halbleiter- körper aus, dessen Substrat 10 den ersten Leitungstyp und dessen epitaktische Schicht 11 den zweiten Leitungstyp aufweist. Gemäß der Figur 6 wird die Oberfläche der epitaktischen Schicht 11 mit einer Isolierschicht 12 bedeckt, in die eine Öffnung 13 zur Herstellung einer ringförmigen Separationszone sowie eine Öffnung 14 zur Herstellung der Basiszone des Transistors eingebracht wird. Anschließend wird gemäß der Figur 7 auf die Oberfläche eine Fotolackschicht 15 aufgebracht, die so strukturiert belichtet und dann geätzt wird, daß der Fotolack von der Separationszonenöffnung 13 entfernt wird Dieser Maskierungsprozeß ist, ebenso wie im ersten Ausführungsbeispiel, relativ unkritisch, da die Öffnung in der Fotolackschicht größer sein kann als die freizulegende Öffnung i3 in der Isolierschicht Anschließend wild im Halbleiterkörper gemäß der Figur 8 die Separationszone 16 hergestellt, jedoch noch nicht mit der endgültigen Konfiguration bzw. Eindringtiefe.
- Die Zone 16 in der Figur 8, die beispielsweise durch Implantation hergestellt wird, hat den Leitungstyp des Substrats und damit den ersten Leitungstyp.
- Nach dem Herstellen der Zone 16 mit der vorläufigen Tiefe wird gemäß der Figur 9 der Fotolack gänzlich entfernt, so daß nunmehr beide Öffnungen 13 und 14 unbedeckt sind. Anschließend werden durch beide Öffnungen Störstellen in die epitaktische Schicht 11 eindiffundiert. Dabei entsteht gemäß der Figur 9 die Basiszone 17, während die Separationszone 16 bei diesem Verfahrensschritt ihre endgültige Tiefe erreicht.
- Nach der Basisdiffusion wird in die Basiszone 17 gemäß der Figur 10 noch die Emitterzone eindiffundiert. Dies geschieht dadurch, daß in die Isolierschicht 12 mittels der Fotolacktechnik ein Emitterfenster eingebracht wird und durch diese Fenster die Emitterzone 18 in die Basiszone 17 eindiffundiert oder implantiert wird.
- L e e r s e i t e
Claims (6)
- Patentansprüche 9 Verfahren zum Herstellen einer Halbleiteranordnung mit zwei nebeneinander liegenden Halbleiterzonen vom gleichen Leitungstyp, jedoch unterschiedlicher Tiefe, die von einer Halbleiteroberfläche aus in einem Halbleiterkörper hergestellt werden, dadurch gekennzeichnet, daß diese Halbleiteroberfläche mit einer Isolierschicht bedeckt wird, daß in dieser Isolierschicht eine erste Öffnung zum Herstellen der ersten Halbleiterzone mit der geringeren Tiefe und eine zweite Öffnung zum Herstellen der zweiten Halbleiterzone mit der größeren Tiefe hergestellt werden, daß die erste Öffnung wieder geschlossen wird, daß zur Erzeugung der zweiten Halbleiterzone in einem Vorprozeß Störstellen durch die zweite Öffnung in den Halbleiterkörper bis zu einer Tiefe eingebracht werden, die noch nicht der endgültigen Tiefe entspricht, daß danach die erste Öffnung wieder geöffnet wird und daß dann durch beide Öffnungen Störstellen in den Halbleiterkörper derart eindiffundiert werden, daß im Halbleiterkörper die erste Halbleiterzone mit der geringeren Tiefe entsteht und die zweite Halbleiterzone mit der größeren Tiefe ihre endgültige Tiefe erreicht.
- 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zu verschließende erste Öffnung in der Isolierschicht mit einem Lack, vorzugsweise Fotolack, verschlossen wird.
- 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Vorprozeß zur Erzeugung der zweiten Halbleiterzone ein Diffusions- oder Ionenimplantationsprozeß ist.
- 4) Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Isolierschicht mit Fotolack beschichtet wird, daß in der Fotolackschicht Öffnungen und mittels dieser Öffnungen die beiden Öffnungen in der Isolierschicht hergestellt werden, daß dann der Fotolack entfernt und die Isolierschicht erneut mit Fotolack beschichtet wird und daß dann in der zweiten Fotolackschicht eine Öffnung hergestellt wird, die diejenige Öffnung in der Isolierschicht freilegt, durch die die Halbleiterzone mit der größeren Eindringtiefe im Halbleiterkörper hergestellt wird.
- 5) Anwendung des Verfahrens nach einem der Ansprüche 1 bis 4 bei der Herstellung der Kollektorzonen und der Emitter-Anschlußzonen von inversen Transistoren.
- 6) Anwendung des Verfahrens nach einem der Ansprüche 1 bis 4 bei der Herstellung von Separationszonen und der Basiszonen von Transistoren in einer integrierten Schaltungsanordnung.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813137813 DE3137813A1 (de) | 1981-09-23 | 1981-09-23 | Verfahren zum herstellen einer halbleiteranordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813137813 DE3137813A1 (de) | 1981-09-23 | 1981-09-23 | Verfahren zum herstellen einer halbleiteranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3137813A1 true DE3137813A1 (de) | 1983-03-31 |
Family
ID=6142393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813137813 Withdrawn DE3137813A1 (de) | 1981-09-23 | 1981-09-23 | Verfahren zum herstellen einer halbleiteranordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3137813A1 (de) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3900352A (en) * | 1973-11-01 | 1975-08-19 | Ibm | Isolated fixed and variable threshold field effect transistor fabrication technique |
US3928081A (en) * | 1973-10-26 | 1975-12-23 | Signetics Corp | Method for fabricating semiconductor devices using composite mask and ion implantation |
DE2532608A1 (de) * | 1975-07-22 | 1977-01-27 | Itt Ind Gmbh Deutsche | Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung |
DE2535127A1 (de) * | 1975-08-06 | 1977-02-10 | Siemens Ag | Verfahren zur dotierung eines halbleiterkoerpers |
US4018627A (en) * | 1975-09-22 | 1977-04-19 | Signetics Corporation | Method for fabricating semiconductor devices utilizing oxide protective layer |
DE2245852B2 (de) * | 1972-09-19 | 1978-07-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung mehrerer dotierter Halbleiterbereiche |
DE2506436B2 (de) * | 1975-02-15 | 1979-08-30 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Isolationsdiffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente |
-
1981
- 1981-09-23 DE DE19813137813 patent/DE3137813A1/de not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2245852B2 (de) * | 1972-09-19 | 1978-07-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung mehrerer dotierter Halbleiterbereiche |
US3928081A (en) * | 1973-10-26 | 1975-12-23 | Signetics Corp | Method for fabricating semiconductor devices using composite mask and ion implantation |
US3900352A (en) * | 1973-11-01 | 1975-08-19 | Ibm | Isolated fixed and variable threshold field effect transistor fabrication technique |
DE2506436B2 (de) * | 1975-02-15 | 1979-08-30 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Isolationsdiffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente |
DE2532608A1 (de) * | 1975-07-22 | 1977-01-27 | Itt Ind Gmbh Deutsche | Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung |
DE2535127A1 (de) * | 1975-08-06 | 1977-02-10 | Siemens Ag | Verfahren zur dotierung eines halbleiterkoerpers |
US4018627A (en) * | 1975-09-22 | 1977-04-19 | Signetics Corporation | Method for fabricating semiconductor devices utilizing oxide protective layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2812740A1 (de) | Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung | |
EP0029548A1 (de) | Verfahren zum Herstellen eines Bipolartransistors | |
DE2517690B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren | |
DE1614827C2 (de) | Verfahren zum Herstellen eines Transistors | |
EP0028786A1 (de) | Ionenimplantationsverfahren | |
DE3137813A1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE2453528C2 (de) | Maskierungsverfahren | |
DE1952632A1 (de) | Verfahren zum Herstellen einer Diffusionszone | |
DE2107671A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2532608C2 (de) | Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung | |
DE3303131C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE69014018T2 (de) | Halbleiteranordnung-Wannenoberfläche mit einer gleichmässigen Dotierung und Verfahren zur Herstellung. | |
DE1218618B (de) | Diffusionsverfahren zum Herstellen eines Transistors | |
DE3136731A1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE2640465A1 (de) | Verfahren zur herstellung dotierter zonen in einem halbleitersubstrat | |
EP0766305B1 (de) | Verfahren zur Herstellung von BiCMOS-Schaltungen auf SOI | |
DE4214302C2 (de) | Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen | |
DE19536262A1 (de) | Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen auf SOI | |
DE1544327C3 (de) | ||
DE3129755C2 (de) | Verfahren zur Herstellung einer I↑2↑L-Halbleiterschaltungsanordnung | |
DE2711657C2 (de) | Planardiffusionsverfahren mit mindestens zwei aufeinanderfolgenden Diffusionsprozessen | |
DE1948923C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2100223A1 (de) | Verfahren zur Herstellung von integrier ten Halbleiteranordnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE |
|
8139 | Disposal/non-payment of the annual fee |