DE3031748A1 - Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern - Google Patents

Description

Uwe M. Haft Patentanwalt

Maximilianstrasse D-8000 München

Tel.: [089)294818 _ 4 _ Telex: 523514

Teiegr.: NOVAPAT

H 558

Centre Electronique Horloger S.A.
2, rue A.-L. Breguet
2000 Neuchätel, Schweiz

Elektrisch löschbares und wiederholt programmierbares Speicherelement zum dauerhaften Speichern

Die vorliegende Erfindung betrifft ein elektrisch löschbares und wiederholt programmierbares Speicherelement zum dauerhaften Speichern, das in CMOS-Technologie mit polykristallinen! Silizium-Gate hergestellt ist und das nur einen einzigen p-Kanal-MOS-Transistor mit schwebendem Gate aufweist, das kapazitiv mit einer Steuerelektrode gekoppelt ist.

Speicherelemente mit sehr langen Speicherzeiten für die Informationen, welche ein schwebendes (floatendes) Gate aufweisen, das kapazitiv mit einer Steuerelektrode verbunden ist, sind bereits bekannt. Hierzu lassen sich die folgenden Literaturstellen nennen:

(1) Y. Tarui, Y. Hayashi and K. Nagai "Electrically reprogrammable non volatile semiconductor memory", IEEE

J. Solid-state Ciruits, Vol. SC-7, S. 369-375, 1972.

(2) H. Iizika, F. Masuoka, T. Sato and M. Ishikawa, "Electrically Alterable Avalanche-Injection-Type MOS READ-ONLY Memory with Stacked-Gate Structure", IEEE Trans, on Electron Devices, Vol.ED-23, S.379-387, 1976.

(3)· B. Agusta and J.J. Chang, "Non volatile semiconductor

storage device utilizing avalanche-injection and extraction of stored information", US-Patent Nr. 3 797 000.

(4) J.F. Verwey an R.P. Kramer, "ATMOS-An Electrically Reprogrammable Read-Only Memory Device", IEEE Trans, on Electron Devices, Vol. ED-21, No. 10,

S. 631-636, 1974.

(5) J.W. Kelley and D.F. Millet, "An Electrically alterable ROM and it doesn't use nitride", Electronics, Dec. 9, S. 101-104, 1976.

(6) B. Rössler, "Electrically Erasable and Reprogrammable Read-Only Memory using the η-Channel SIMOS One-Transistor Cell", IEEE Trans, on Electron Devices, Vol. ED-24, No. 5, S. 606-610, 1977.

(7) R.G. Müller, H. Nietsch, B. Rössler and E. Walter, "An 819 2- Bit Electrically Alterable ROM Employing a One-Transistor Cell with Floating Gate", IEEE J. of Solid-State Circuits, Vol. SC-12, No. 5, 1977.

(8) W.M. Gosney, "DIFMOS-A floating gate electrically erasable non volatile semiconductor memory technology", IEEE Trans, on Electron Devices, Vol. ED-24, S. 594-599, 1977.

Die wichtigsten Arten des Einschreibens und des Löschens sind die folgenden:

- Injizieren von Elektronen mittels Avalanche-Effekt und einem ρ -η-Übergang (Literaturstellen 1, 2, 3, 5, 8);

- injizieren von Löchern mittels Avalanche-Effekt und einem η -p-übergang (Literaturstellen 1, 4, 5, 8);

- injizieren von Löchern aus dem Kanal eines n-Kanal-Transistors (Literaturstellen 1, 6, 7);

- injizieren von Elektronen mittels Feldemission aus dem schwebenden Gate zur Steuerelektrode hin (Literaturstelle 2) oder zum Source-Bereich oder zum Kanal des Transistors

(Literaturstellen 6, 7);

- injizieren von Elektronen mittels Avalanche-Effekt aus dem polykristallinen Silizium heraus (Literaturstelle 3).

Eine ausführliche Beschreibung der Feldemission ist in der folgenden Literatursteile zu finden:

(9) M. Lenzlinger and E.H. Snow, "Fowler-Nordheim tunneling into thermally grown SiO", J. Appl, Phys., Vol. 40,

S. 278-283, 1969.

Andererseits wurde bereits eine Erhöhung der kapazitiven Kopplung zwischen dem schwebenden Gate und der Steuerelektrode in der folgenden Literatursteile vorgeschlagen:

(10) B. Rössler, "Feldeffekttransistor mit isoliertem, schwebenden Speichergate", CH-PS 601.895.

Bei den bekannten Speicherelementen benötigen die Einschreibund Löschanordnungen im allgemeinen viel Energie oder hohe Steuerspannungen, weshalb äußere Steuersignalquellen erforderlich sind, d.h. daß diese nicht im gleichen integrierten Schaltkreis wie das Speicherelement vorhanden sein können. Die in den Literaturstellen 2 und 3 beschriebenen Anordnungen weisen außerdem den Nachteil auf, daß sie Einschreib- und Löschspannungen entgegengesetzten Vorzeichens benötigen, die daher schwierig zu verteilen sind. Das selektive Einschreiben erfolgt oftmals durch überlagerung zweier Steuerspannungen entgegengesetzten Vorzeichens. Das Löschen ist im allgemeinen nicht selektiv. Obendrein sind die oben genannten Speicherelemente im allgemeinen inkompatibel mit der bekannten CMOS-Technologie mit Gates aus polykristallinem Silizium.

Der in der Literaturstelle 2 beschriebene SAMOS-Aufbau verwendet einen zusätzlichen Wahltransistor um den Speicher selektiv auszulesen und erfordert positive und negative

Spannungen zum Programmieren.

In der Literaturstelle 7 ist ein Speicherelement mit einem Transistor beschrieben, welches in einem matrixförmigen Speicher eingesetzt werden kann. Dabei handelt es sich um ein n-Kanal-Speicherelement mit doppeltem Gate aus polykristallinem Silizium, wobei eines als schwebendes Gate dient und das andere als Steuerelektrode. Das Einschreiben erfolgt durch injizieren von Elektronen aus dem Kanalbereich zum schwebenden Gate, wobei sich der Transistor durch das Anlegen zweier positiver Spannungen an den Drain und an die Steuerelektrode im stark leitenden Zustand befindet. Die Begrenzung der zum Programmieren einer derartigen Zelle erforderlichen Spannungen wird durch die Verwendung eines sehr kurzen trichterförmigen Kanals (3,5 jam) erzielt. Der zum Einschreiben in die Zelle erforderliche Strom beträgt demzufolge einige Milliampere und die Schwellwertspannung des Transistors erhöht sich durch die im Gate vorhandene negative Ladung. Das Löschen erfolgt mittels Feldemission von Elektronen aus dem schwebenden Gate zur Source des Elementes, welche positiv über eine Oxydschicht geringer Dicke polarisiert ist, so daß ein Durchschlag am Übergang Source-Substrat verhindert wird. Da diese Feldemission nicht selbst-begrenzend ist und nur schlecht beherrschbar ist, ist es möglich, dass sich eine positive Ladung auf dem schwebenden Gate ansammelt, wodurch das Speicherelement bei einer Steuerspannung null leitend wird. Diese Schwierigkeit kann durch eine tetrodenförmige Ausgestaltung vermieden werden. Das Auslesen erfolgt dann, indem der Leitungszustand der Zelle mittels der Steuerelektrode festgestellt wird.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Nachteile der bekannten Speicheranordnungen zu vermeiden und ein Speicherelement mit nur einem Transistor zu schaffen, das in CMOS-Technologie mit polykristallinem Silizium-Gate herstellbar Lst und das mit Spannungen löschbar und

wiederholt programmierbar ist, die im Rahmen des gleichen integrierten Schaltkreises, auf dem auch das Speicherelement hergestellt ist/erzeugt werden können, ausgehend von der Versorgungsspannung einer Batterie,und welches sich besonders einfach in einem matrixförmigen Aufbau verwenden lässt.

Ausgehend von einem Speicherelement der eingangs näher genannten Art erfolgt die Lösung dieser Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen beschrieben.

Ein derartiges Speicherelement weist gegenüber dem bekannten Stand der Technik insbesondere folgende Vorteile auf :

- die Verwirklichung eines matrixförmigen Speichers mittels Zellen, die nur einen einzigen Transistor aufweisen, erfordert nur wenige Anschlüsse pro Element;

- das Substrat ist immer mit der Masse verbunden;

- die Herstellung des Speichers erfordert nur eine zusätzliche Maske bezüglich der herkömmlichen CMOS-Technologie mit polykristallinem Silizium-Gate;

- das Einschreiben und das Löschen erfordern nur geringe Leistungen, so daß die erforderlichen Spannungen im Speicherkreis selbst mittels vollständig integrierter Spannungsvervielfacher erzeugt werden können;

- die Schreib- und Lesespannungen weisen sämtlich das gleiche Vorzeichen auf und sind daher ohne weiteres durch logische Schaltkreise verteilbar;

- die erfindungsgemäße Zelle erfordert nicht einen schwierig zu beherrschenden Kanal geringer Länge.

Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert, in der vorteilhafte Ausführungsformen dargestellt sind. Es zeigen:

303 Ί 748

Fig. 1 einen Schnitt durch ein Speicherelement bekannten Aufbaus zur Darstellung der Art der Programmierung,, wie sie in der vorliegenden Erfindung Verwendung findet,

Fig. 2 eine graphische Darstellung, die die Zusammenhänge zwischen dem Drainstrom und der Steuerspannung für verschiedene Zustände einer Variante des erfindungsgemäßen Speicherelementes zeigt,

Fig. 3 eine graphische Darstellung ähnlich derjenigen von Fig. 2, die die entsprechenden Zusammenhänge für eine andere Ansteuerung als die erfindungsgemäße Steuerung zeigt,

Fig. 4 ein elektrisches Ersatzschaltbild eines ersten

und eines zweiten Ausführungsbeispiels erfindungsgemässen eines Speicherelementes,

Fig. 5 einen Schnitt durch ein erstes Ausführungsbeispiel· eines Speicherelementes, das dem Schaltbild von Fig. 4 entspricht,

Fig. 6 eine Draufsicht auf ein zweites Ausführungsbeispiel eines Speicherelementes das dem Schaltbild von Fig. 4 entspricht in Form der Maskenanordnung des entsprechenden integrierten Schaltkreises,

Fig. 7 einen Schnitt entlang der Linie VII-VII von Fig.

Fig. 8 einen Schnitt entlang der Achse A-A¹ des in Fig. 9 dargestellten Speicherelementes,

^Fi9· ⁹ eine Draufsicht eines dritten Ausführungsbeispiels des erfindungsgemässen Speicherelements ,

Fig. 10 das entsprechende Schaltbild für die in den Fig. 8 und 9 gezeigten Speicherelemente,

Fig. 11 eine matrixförmige Anordnung von vier Speicherelementen, wie sie in den Fig. 5 bis 7 dargestellt sind,

Fig. 12 ein Ausführungsbeispiel eines Spannungsvervielfachers und eines Verteilerkreises_/ wie er für die in Fig. 11 dargestellte Anordnung geeignet ist, und

Fig. 13 eine matrixförmige Anordnung von vier Speicherelementen, wie sie in Fig. 8 dargestellt sind.

Der in Fig. 1 gezeigte Schnitt durch ein Speicherelement zeigt einen Aufbau der ähnlich demjenigen ist, wie er aus der Literaturstelle 2 bekannt ist und an dem das für das erfindungsgemäße Speicherelement verwendete Prinzip erläutert wird. Mit T ist ein in CMOS-Technologie hergestellter Transistor bezeichnet, mit einem schwebenden p'olykristallinen Siliziumgate G.. Die CMOS-Technologie mit Siliziumgate ist z.B. in der folgenden Literaturstelle beschrieben: (11) B. Gerber et F. Leuenberger, "Circuit ä transistors MOS complementaires et son procede de fabrication", CH-PS 542.518.

Die ρ -dotierten Drainbereiche und Sourcebereiche in einem η-dotierten Substrat 1 sind mit 2 bzw. 2¹ bezeichnet. Die entsprechenden Anschlußteile D und S sind gestrichelt ange-

deutet. Eine Oxydschicht 3 bedeckt insbesondere das schwebende Gate und die Bereiche 2 und 2¹. Sie wird von gestrichelt dargestellten Penstern durchsetzt, um den Kontakt zwischen den Bereichen 2 und 2¹ und den Teilen D und S zu ermöglichen.

Auf der Oxydschicht 3 ist eine Steuerelektrode G„ gegenüber dem schwebenden Gate G. angeordnet. Sie ist mit einem äußeren, nicht/dargestellten Anschlußteil verbunden und kann z.B. aus Aluminium oder polykristallinem Silizium,ebenso wie die Anschlußteile D und S, bestehen.

Gemäß Fig. 1 trennt eine Gateoxydschicht 4 das schwebende Gate G₁ vom Substrat und den Bereichen 2, 2¹ während mit 5 die Feldoxydschicht bezeichnet ist. Die Dicke der Gateoxydschicht ist geringer als diejenige der Oxydschicht 3 und erheblich geringer als diejenige der Feldoxydschicht 5.

Die Kapazitätskopplung zwischen dem schwebenden Gate und der Steuerelektrode wird vorteilhafterweise in bekannter Art dadurch erhöht, daß die Gesamtheit dieser durch die Oxydschicht 3 voneinander getrennten Elektroden senkrecht zur Zeichenebene über die Feldoxydschicht hin ausgedehnt wird.

Das Programmieren und die Funktionsweise eines erfindungsgemäßen Speicherelementes werden im folgenden beschrieben.

Zu Beginn trägt das schwebende Gate des Speicherelementes keine Ladung, so dass kein Strom zum Sourcebereich fließt, wenn eine übliche Versorgungsspannung von z.B. -1,5 V an den Drainbereich gelegt wird, wobei die Steuerelektrode und der Sourcebereich an Masse liegen. Die Schwellspannung des Speicherelementes kann dadurch erhalten werden, daß für einen gegebenen Zustand des Speicherelementes die Kurve I_ = f(V„~) als Funktion der Steuer-

L) \3 ί

spannung V _ bis zum Wert I=O extra_poliert wird, wie

es in Fig. 2 dargestellt ist. In Niederspannungs-CMOS-Technologie beträgt die entsprechende Anfangsschwellspannung V . ungefähr -0,5 V. Der Anfangszustand ist dabei durch die gestrichelte Kurve i in Fig. Z dargestellt.

Durch Anlegen einer genügend großen negativen Spannung -V~ an die Steuerelektrode G~ treten Elektronen aus dem schwebenden Gate in Richtung des Substrates und durch die Gateoxydschicht 4 durch Feldemission aus. Das schwebende Gate G., wird demzufolge positiv aufgeladen wodurch die Schwellspannung noch negativer wird. Dadurch wird das Speicherelement gelöscht, wie es durch die Kurve "eff"in Fig. 2 angedeutet ist.

Wird die Elektrode G₂ auf Massenpotential gehalten und wird eine geeignete negative Spannung -V₁ an den Drainbereich gelegt, so erzeugt man am ρ n-übergang des Drainbereiches des Transistors einen Avalanche-Effekt. Damit werden energiereiche Elektronen durch die Gateoxydschicht hindurch in das schwebende Gate injiziert, so dass sich G negativ auflädt. Dadurch erfolgt das Einschreib η in das Speicherelement. Für ausreichend lange Impulsdauern stellt man fest, daß die Schwellspannung des Speicherelementes im Schreibzustand linear von der Einschreibspannung -V abhängt. Das Einschreiben erfolgt erfindungsgemäß derart, daß die Schwellspannung des Speicherelementes im Schreibzustand und insbesondsrs im Schreibzustand "1" negativ bleibt, so daß kein Störstrom zwischen dem Drainbereich und den Sourcebereich während des Einschreibens fließt. In Fig. 2 ist der Schreibzustand " 1^!! durch die Kurve "1" bezeichnet, wobei die zugehörige Schwel !spannung z.B. -5 V beträgt.

BAD ORIGINAL

Ausgehend vom gelöschten Zustand erfolgt das Einschreiben des anderen Zustandes des Speicherelementes "O" durch gleichzeitiges Anlegen einer Spannung -V₁ an den Drainbereich und einer Spannung -V-, von beispielsweise -10 V an die Steuerelektrode. Die Durchbruchspannung des ρ n-Übergangs unterhalb des schwebenden Gate wird dadurch erhöht. Ist die Schwellspannung des Speicherelementes in gelöschtem Zustand genügend negativ, so wird in das Element der Zustand "0" bei einer Schwellspannung eingeschrieben, die um ungefähr 10 V niedriger ist, als diejenige, die mit V_„ = 0 erhalten wird, beispielsweise bei V^_7n = -15 V. Dadurch besteht ein Fenster von 10 V zwischen dem Zustand "0" und dem Zustand "1". Zum Auslesen genügt es demzufolge an die Steuerelektrode eine Lesespannung anzulegen, die zwischen den beiden Schwellspannungen V „ und V „.. liegt, z.B. -V-. = -10 V, und indem an den Drainbereich des Transistors die Versorungsspannung gelegt wird, die, wie erwähnt,-1 , 5 V beträgt. Befindet sich das Speicherelement im Zustand "1" so fließt ein entsprechender Strom I zwischen dem Drainbereich und dem Sourcebereich des Transistors T ; befindet sich der Speicher hingegen im Zustand "0",SO fließt kein Strom während des Auslesens.

Es sei betont, daß sich beim vorliegenden Speicherelement das Substrat immer auf Massenpotential befindet und daß der Source-Bereich des Transistors während aller Programmierschritte am Substrat verankert bleiben kann. Es sei weiterhin betont, daß bei der erfindungsgemäßen Programmierung die Schwellspannung des Speicherelementes im eingeschriebenen Zustand und insbesondere V_₂₁ (>^v _T2(0 ^-^m~ mer negativ ist, wie es Fig. 2 zeigt, so daß T bei einer Steuerspannung null niemals leitend wird.

Im Vergleich zur Programmierung eines Speicherelementes, bei dem die Schwellspannung nach dem Löschen ebenfalls negativ ist, jedoch die Schwellspannung nach dem Einschreiben des Zustandes "1" positiv ist, wie es in Fig. 3 dargestellt ist, wo V-^₁ > O ist, muß die an die Steuerelektrode zum Löschen angelegte Spannung beim erfindungsgemäßen Speicherelement in ihrem Absolutwert erhöht werden, beispielsweise um 10 bis 15 V, während die das Einschreiben bewirkende Spannung um den gleichen Betrag verringert werden muß, wodurch die Asymmetrie zwischen· den beiden negativen Spannungen vergrößert wird, wobei die zum Löschen mittels Feldemission erforderliche Spannung ständig größer im Absolutwert ist, als diejenige, welche das Einschreiben mittels Avalanche-Effekt bewirkt.

Gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung ist das Speicherelement derart ausgestaltet, daß es eine ursprüngliche Schwellspannung aufweist, die stark negativ ist, z.B. V^₁ = -10 V. Die an die Steuerelektrode anzulegende Löschspannung zum Erhalten der gleichen Schwellspannung im gelöschten Zustand wie bei dem in Fig. 1 dargestellten Element, ist entsprechend verringert, ζ.B. um ungefähr 10 V.

Dies wird dadurch erreicht, daß ein Teil des Gates des Transistor T,, zwischen seinem Drainbereich und seinem Sourcebereich auf einer Feldoxydschicht angeordnet wird. Ein derartiges Speicherelement ist im Schnitt in Fig. 5 dargestellt und entspricht dem elektrischen Schaltbild von Fig. 4.

In den Figuren und in der weiteren Beschreibung sind Teile, die denjenigen von Fig. 1 entsprechen, mit den gleichen Bezugszeichen versehen.

Beim Speicherelement gemäß Fig. 5 weist das schwebende Gate G₁ ein mittleres Teil auf, das auf einer Feldoxydschicht 5 mit einer Dicke von ungefähr 10 000 A angeordnet ist, sowie zwei Seitenbereiche, die auf den mit 4 und 4^r bezeichneten Gateoxydschichten angeordnet sind, wobei die Dicke der letzteren ungefähr 750 A beträgt. Diese Oxydschichten 4 und 4'geringer Dicke, die unterhalb des schwebenden Gates G₁ angeordnet sind, werden auch Injektionsoxydschichten genannt, da die Elektroneninjektion vom Substrat in das schwebende Gate durch sie hindurch erfolgt. In der Nähe dieser Injektionsoxydschichten sind ρ dotierte, mit 2 bzw. 2¹ bezeichnete Bereiche in einem η-Substrat I vorhanden. Diese Bereiche 2 und 2' bilden die Drain- und Sourcebereiche des Transistors T und sind bezüglich des Gates G ausgerichtet.

Die Steuerelektrode G„ ist vom mittleren Teil des Gates G₁ durch eine Oxydschicht 3 getrennt, die sich über den Rest der Oberfläche des Elementes erstreckt, ähnlich wie es in Fig. 1 dargestellt ist. Diese Schicht 3 kann aus zwei überlagerten Teilen bestehen, wie es die gestrichelte Trennlinie in Fig. 5 andeutet, wobei ein Teil z.B. mit Bor dotiert ist und das andere mit Phosphor dotiert ist, wie es weiter unten im Zusammenhang mit einem anderen Ausführungsbeispiel näher erläutert wird.

Fig. 5 zeigt weiterhin schernatisch die Anschlüsse des Drainbereiches ,D, des Sourcebereiches fS.'und der Steuerelektrode, Ξ? die ebenfalls im Schaltbild von Fig. 4 dargestellt sind»

Zwischen dem schwebenden Gate G.. und der Steuerelektrode G., besteht eine rt:.t C„ bezeichnete Kaoasität.

Die zwischen dem schiebenden Gate G₁ und dem Substrat auftretenden Kapazitäten sind mit C. , C, und Cl. bezeichnet, uncl entsprechen den Seitenteilen des Drainbereiches, den

BAD ORIGINAL

Mittenteil und den Seitenteilen des Sourcebereiches.

Die Kopplung zwischen dem schwebenden Gate und der Steuerelektrode kann durch die Beziehung oC = C₉/(C^+C.+C'+C-) ausgedrückt werden. Die beste Kopplung erhält man demziufolge, indem C₁ und CJ so klein wie möglich gemacht werden und C„ so groß wie möglich.

Die an den Drainbereich anzulegende Schreibspannung und die an die Steuerelektrode anzulegende Löschspannung können durch eine Verringerung der Dicke der Injektionsoxydschicht erheblich verringert werden. Es wurde experimentell festgestellt, daß die erforderliche Löschspannung direkt proportional zu dieser Dicke ist. Es wurde ebenfalls festgestellt, daß eine η -Dotierung des schwebenden Gates den Potentialberg am Übergang polykristallines Silizium-Injektionsoxydschicht verringert und damit das Löschen des Elements erleichert.

Die Eigenschaften des in Fig. 5 dargestellten Speicherelementes können durch Anwendung dieser Maßnahmen also verbessert werden.

Ein anderes besonders vorteilhaftes Ausführungsbeispiel· eines derartigen Elementes ist in den Fig. 6 und 7 dargestellt.

Dieses Speicherelement entspricht ebenfalls dem in Fig. 4 gezeigten äquivalenten Schaltbild und weist gleiche Teile auf, wie bei den vorhergehenden Beispielen. Die Steuerelektrode G„ weist einen Anschluß E auf, wobei die Teile G₂ und E beispielsweise aus Aluminium bestehen können. Die Drainanschlüsse D und die Sourceanschlüsse S für T..

sind schematisch in Fig. 7 dargestellt und können durch

einen Diffusionsvorgang gebildet werden.

Das schwebende Gate G₁ weist einen Teil auf, der auf einer Feldoxyschicht 5 mit einer Dicke von ungefähr 10 000 A angeordnet ist, wobei letztere das Substrat 1 bedeckt und eine ρ dotierte, mit 2" bezeichnete Wanne aufweist. Diese Wanne bildet den Sourcebereich des Transistors Τ_ΛΛ. Anderer-

seits weist G₁ zwei auf den entsprechenden Injektionsoxydschichten 4 und 4',deren Dicke beispielsweise 200 A beträgt, angeordnete Teile auf. In der Nähe der Injektionsoxydschicht 4 ist ein mit 2 bezeichneter ρ -Bereich im n-Substrat 1 vorhanden. Der Bereich 2 bildet dabei den Orainbereich des Transistors T und ist gerade bezüglich des Gates G₁ ausgerichtet. Fig. 7 zeigt weiterhin die Oxydschichten 3¹ und 3" wobei die Oxydschicht 3' mit Phophor dotiert ist und die Oxydschicht 3" mit Bor dotiert ist. Bei diesem Ausführungsbeispiel dienen sie als Diffusionsquelle und ermöglichen ein gleichzeitiges ρ - und η -Dotieren der zu diffundierenden Bereiche und des polykristallinen Siliziumgates.

Fig. 6 zeigt die Anordnung der Einzelteile des Speicherelementes in Draufsicht und bildet den Maskenplan der zur Herstellung des Schaltkreises verwendet werden kann.

Das für dieses Ausführungsbeispiel geeignete Herstellungsverfahren benutzt die bekannte CMOS-Technik, wie sie insbesondere in der Literaturstelle 11 beschrieben ist. Bezüglich dieser Technologie, welche mit M₁ bis M, bezeichnete Masken verwendet, ist eine zusätzliche Maske M' zur Herstellung des erfindungsgemäßen Kreises erforderlich.

Die erste Maske M₁ dient zur Begrenzung der Wannen evtl. vorhandener n-Kanal-Transistoren, die zur Gesamtanordnung eines Speichers gehören können (Decodierkreise). Sie dient

BAD ORIGINAL

— Io —

hier zur Begrenzung des Sourcebereiches des Transistors T des Speicherelementes.

Die mit M„ bezeichnete Maske begrenzt die Fenster der Sourcebereiche, der Drainbereiche und der Gatebereiche des Transistors. Sie begrenzt sowohl den Drainbereich des Transistors T wie die Bereiche des schwebenden Gates auf den Injektionsoxyds cn ich ten 4 und 4'.

Die Maske M' dient zum Ätzen 4er Gateoxydschichten nach teilweisem Aufwachsen. Das Aufwachsen des Gateoxyds wird anschließend bis zum Erhalten der üblichen Dicke von ungefähr 7 50 A in den Gatebereichen und den möglicherweise vorhandenen anderen Transistoren der Speicheranordnung,die nicht zum Speicherelement gehören, fortgesetzt. Aufgrund der zusätzlichen Maske M' weisen die Injektionsoxydschichten 4 und 4¹ nur eine verringerte Dicke auf, wie sie für das vorliegende Speicherelement erforderlich ist, wenn man die Spannungen mit Hilfe anderer integrierter Kreise auf demselben Siliziumplättchen erzeugen und verteilen will.

Die Maske M^ dient zur Begrenzung des schwebenden Gate G₁ aus polykristallinen! Silizium, sowie der Gates eventuell vorhandener anderer n- und p-Kanal-Transistoren auf dem gleichen Substrat. Es sei festgestellt, daß sich das schwebende Gate auf einer Feldoxydschicht befindet und in den durch M_ und M' begrenzten Bereichen auf Injektionsoxydschichten verringerter Dicke.

Die Maske M. dient zur Begrenzung der mit Bor dotierten Oxydschicht 3" und demzufolge der Bereiche, die ausgehend von 3" ρ -dotiert sind und ausgehend von 3¹ η -dotiert sind.

BAD ORIGINAL

Die nächste mit M^ bezeichnete Maske dient zum Öffnen der Fenster durch die Schichten 3' und 3" hindurch, zur Herstellung der Kontakte zwischen den ρ - und η -dotierten Bereichen(monokristallines und polykristallines Silizium) und den metallischen Anschlüssen. Diese Fenster sind in Fig. 6 nicht sichtbar, da dort von der Voraussetzung ausgegangen wird, daß sie sich an einem anderen Teil des Schaltkreises befinden. Es sei betont, daß das Gate G₁ aus polykristallinem Silizium vollständig von Oxyd umgeben ist, und nicht durch ein Kontaktfenster zugänglich ist.

Die letzte Maske M,. begrenzt die metallischen Bereiche, ins-

besondere die Steuerelektrode G und ihren Anschluß E zum

2
Atzen in eine vorher aufgebrachte Aluminiumschicht.

Der Sourcebereich des Transistors T des Speicherelements wird mittels einer ρ -Wanne erzeugt anstelle eines ρ diffun dierten Bereiches, wie bei dem in Fig. 5 dargestellten Ausführungsbeispiel,um so die Kapazitätskopplung zwischen den Elektroden G₁ und G„ zu erhöhen und eine Verbindung der Sourcebereiche unterhalb des schwebenden Gates zu ermöglichen. Dies erhöht die Packungsdichte des Schaltkreises.

Die Kopplung zwischen den Elektroden G₁ und G erfolgt über eine einzige dotierte Oxydschicht 3¹, wodurch einerseits die Kopplung erhöht wird und andererseits eine η -Dotierung des Gates G ermöglicht wird, wodurch die Feldemission der Elektronen zum Substrat hin durch die Injektionsoxydschicht 4¹ erleichtert wird. Dasjenige Fenster, in dem die Oxydschicht 4' gewachsen ist, grenzt nicht an dasjenige für die Schicht 4₇zur Ermöglichung der η -Dotierung des gesamten schwebenden Gates außerhalb des Drainbereiches ohne Ausrichtungsspielraum. Dies wäre nicht der Fall bei einer teilweisen Dotierung z.B. des polykristallinen Siliziums oberhalb der Schicht 4, da eine η -Dotierung im diffundierten Bereich 2 vermieden

BAD ORIGINAL

werden muß.

Die Wirkungsweise dieses Speicherelementes ist ähnlich derjenigen, wie sie im Zusammenhang mit dem in Fig. 5 dargestellten Element beschrieben wurde. Als Beispiel seien im folgenden für ein gemäß den Fig. 6 und 7 hergestelltes Speicherelement die folgenden Abmessungen angegeben: Dicke der Injektionsoxydschichten. 4 und 4'

Dicke der Feldoxydschicht 5

Dicke der mit Phosphor dotierten Oxydschicht 3'

Fläche, die C, bestimmt Fläche, die C' bestimmt Fläche, die C bestimmt Fläche, die C₃ bestimmt

10 00fr
2 750
25 um 25 um 2460 um 2845 um

Die Kapazitätskopplung zwischen G₁ und G beträgt demzufolge C^ = 0,63.

Die erforderliche Löschspannung für den Speicher zur Erzielung einer Schwellspannung in gelöschtem Zustand von V „ _f^ = -20 V beträgt ungefähr -30 V mit einer Anlegezeit von 250 ms. Das Einschreiben zur Erzielung einer Schwellspannung von V__?1 = -5 V erfordert eine Spannung von ungefähr - 18 V mit einer Impulsdauer von ebenfalls 250 ms.

Es sei betont, daß beim vorliegenden Speicherelement das η -Substrat immer auf Massenpotential bleibt und daß der Sourcebereich des Transistors während sämtlicher Programmierschritte auf dem Substratpotential liegt.

In den Fig. 8, 9 und 10 ist ein anderes erfindungsgemäßes Ausführungsbeispiel eines Speicherelementes dargestellt. Die Programmierschritte sind identisch mit denjenigen, die vorher beschrieben wurden, v/erden jedoch hier

angewandt bei einer tetrodenförmigen Anordnung mit p-Kanai. Das schwebende Gate bedeckt hierbei nur teilweise den Kanalbereich.

Das in Fig. 8 dargestellte Speicherelement weist einen tetrodenförmigen Aufbau mit p-Kanal und zwei Gates aus polykristallinem Silizium auf. Mit 1 ist das n-Substrat bezeichnet, mit 2 der ρ -dotierte Drainbereich und mit 2' der ρ -dotierte Sourcebereich, sowie mit 5 das Feldoxyd, welches die einzelnen Teile voneinander trennt. Das schwebende Gate G' aus polykristallinem Silizium befindet sich auf einer Injektionsoxydschicht 4 einer Dicke von 200 A, welche thermisch aufgewachsen ist und zur Erhöhung der Kopplung sich auf der Feldoxydschicht 5 bis außerhalb des aktiven Bereiches erstreckt. Das schwebende Gate G' ist η -dotiert, während oder nach seines Aufbringens, um so die Elektroneninjektion zum Substrat hin zu erleichtern, während des Löschens durch Feldemission. Es ist kapazitiv mit einer Steuerelektrode G~ aus ρ -dotiertem polykristallinem Silizium gekoppelt über ein Oxyd 3¹ von 1000 Ä, welches thermisch aufgewachsen ist, wobei die Kopplung teilweise auf dem Feldoxyd 5 ausgebildet ist. Das Oxyd 3' bildet gleichzeitig auf der Seite des Sourcebereiches 2' das Gateoxyd der Steuerelektrode Gi. Der Sourcebereich 2' und der Drainbereich 2 sowie die Steuerelektrode G' werden gleichzeitig dotiert, z.B. von einem dotierten Oxyd 9,welches den Aufbau bedeckt und die Steuerelektrode G' isoliert.

Die Steuerelektrode G' sowie der Drainbereich 2 und der Sourcebereich 2¹ sind außerhalb der Schnittebene kontaktiert durch eine die isolierende Schicht 9 durchsetzende Metallisierung.

3031743

Fig. 9 zeigt eine Draufsicht des in Fig. 8 dargestellten Elementes. Sie bildet den Maskenplan, welcher zur Herstellung des Schaltkreises geeignet ist. Dieses Speicherelement benötigt, wie die vorhergehenden Ausführungsbeispiele, nur eine zusätzliche Maske bezüglich der bekannten CMOS-Technologie. Diese zusätzliche Maske ist mit M_Q bezeichnet

und dient zum Ätzen des schwebenden Gates G' und der Injektionsoxydschicht 4.

Fig. 10 zeigt das Ersatzschaltbild des in den Fig. 8 und 9 dargestellten Speicherelementes. Die Schwellspannung unterhalb des schwebenden Gates GJ ist proportional zum Potential V„, dieses schwebenden Gates. Dieses Potential hängt

1
mit den einzelnen Parametern der Zelle wie folgt zusammen:

C C ^G'

G₁ C_T G₂ C_T D C_T

wobei QJ₁, die Ladung auf dem schwebenden Gate G'

GX -L

und C_T = C₂ + C₃ + C. + C_D ist und femer r die Kapazität zwischen dem schwebenden Gate G' und der Steuerelektrode G' ist und C₃, C. und C die entsprechenden Kapazitäten zwischen dem schwebenden Gate GJ und dem Substrat 1 durch die Feldoxydschicht hindurch, zwischen dem schwebenden Gate GJ und dem Substrat 1 über die Injektionsoxydschicht 4 hindurch, und zwischen dem schwebenden Gate GJ und dem Drainbereich 2 sind.

Wählt man nun die folgenden Dicken d und die entsprechenden Oberflächen S für die Oxydschichten: Injektionsoxyd d = 200 Ά und S= 30 μπι

ρ ' 2

Gateoxyd d = 750 A und S = 654 um

ο 2

Feldoxyd d =1000 A und S = 666 μνα.

so erhält man eine Kapazitätskopplung zwischen dem schweben-

2 den Gate GJ und der Steuerelektrode G' von ⁰^ = —— , d.h.

gleich 0,75. Dies bedeutet, daß die Spannung am schwebenden Gate V~, gleich 0,75 mal der Spanr ehe an der steuerelektrode Gi anliegt.

den Gate V~, gleich 0,75 mal der Spannung V_, beträgt, wel-1 2

Die Programmierung des in den Fig. 8 und 9 dargestellten Speicherelementes ist ähnlich derjenigen,wie sie weiter oben beschrieben wurde. Der Speicher wird gelöscht durch Erzielung von Elektronen-Feldemission vom η -dotierten schwebenden Gate GJ durch diLe Injektionsoxydschicht 4 zum Substrat 1 hin. Dabei wird eine Spannung von -30 V an die Steuerelektrode Gl angelegt. Aufgrund der guten Kapazitätskopplung zwischen dem schwebenden Gate und der Steuerelektrode herrscht ein ausreichend starkes elektrisches Feld durch die Injektionsoxydschicht hindurch, so daß-eine Injektion von Elektronen durch Feldemission vom schwebenden Gate GJ zum Substrat 1 erfolgt.

Die η -Dotierung des schwebenden Gates ermöglicht einen reproduzierbaren Potentialberg zwischen dem schwebenden Gate und dem Injektionsoxyd. Nach dem Löschen weist das schwebende Gate G' eine positive Ladung auf, wodurch die Ausbildung eines p-Kanals unter ihm verhindert wird. Wird eine Spannung von -1,5 V an die·Steuerelektrode G' gelegt, so wird nur der unter ihr liegende Bereich invertiert, so daß sich das Speicherelement im Zustand 0 befindet.

Die Programmierung des Speicherelementes erfolgt mittels des Avalanche-Effektes des ρ -η-Übergangs zwischen dem Drainbereich 2 und dem Substrat 1, wobei der Drainbereich 2 auf einem Potential von -25 V gehalten wird. Liegt an der Steuerelektrode GI eine Spannung von 0 Volt an, so werden ausreichend "heiße" energiereiche Elektronen durch das Injektionsoxyd 4 hindurch in das schwebende Gate G' injiziert, welches sich daraufhin negativ auflädt. Die

negative Ladung des schwebenden Gates G' bewirkt eine Inversionszone unter dem Injektionsoxyd 4. Dadurch befindet sich das Speicherelement im Zustand 1. Nach diesem Einschreibvorgangbewirkt das Anlegen einer Spannung von -1,5 V an den Drainbereich 2 und an die Steuerelektrode G' eine Verlängerung der Inversionszone bis zum Sourcebereich 2' und damit das Fließen eines Stroms zwischen Drainbereich und Sourcebereich. Liegt hingegen an der Steuerelektrode G' eine Spannung von -10 V, so tritt der Avalanche-Effekt nicht auf und damit auch keine Injektion von negativen Ladungen in das schwebende Gate G'. Damit verbleibt das Speicherelement im Zustand 0. Während des Einschreibvorgangs bleibt der Sourcebereich 2' schwebend,um das Auftreten eines Störstromes zwischen dem Drainbereich und dem Sourcebereich zu verhindern.

Die Fig. 11 und 13 zeigen eine mögliche matrixförmige Anordnung von erfindungsgemäßen Speicherelementen. Fig. 11 zeigt die Anordnung von vier Speicherelementen gemäß dem ersten oder zweiten erfindungsgemäßen Ausführungsbeispiel (Fig. und 7)· Die matrixförmige Anordnung enthält vier Elemente

T.... bis T,,,,. Die Steuerelektroden der Transistoren einer M1 M4

gleichen Linie sind an einen gemeinsamen Anschluß X. (X₁, X„, ...) geführt und die Drainbereiche der Transistoren einer selben Reihe sind durch einen gemeinsamen Anschluß Y. (Y-, Y„,...) miteinander verbunden. Die Sourcebereiche sind miteinander verbunden und im Substrat verankert. Eine andere Möglichkeit bestünde darin, die Sourcebereiche einzeln im Substrat zu verankern.

Die einzelnen Spannungen die an die in Fig. 11 gezeigten Anschlüsse zu legen sind um z.B. das Speicherelement T * zu programmieren und auszulesen,sind in der folgenden Ta-

belle 1 angegeben.

Tabelle 1

m Ml	X1	V	X2	V	Y	1	Y2
Lesen	- 10	V	0	ν	- 1	,5 V	0 oder schwe bend
Löschen	- 30		0	0	-1,5V	oder	-1,5V oder 0
				0 oder	schwe-	oder schwe
				bend		bend
Einschreiben	0		O oder	- 20	V	-1,5V oder 0
ti -I Il		V	- 10			oder schwebend
Einschreiben	- 10		- 10	- 20	V	-1,5V oder 0
"O"			oder			oder schwebend

An die Form der anzulegenden Signale werden keinerlei besondere Anforderungen gestellt. Werden Impulse mit einer Dauer von 250 ms gewählt, mit einer Anstiegszeit von 50 ms, so sind die Avalanche-Einschreibströme kleiner als 30 nA und die Löschströme mittels Feldemission kleiner als 10 nA. Dies bedeutet, daß eine große Anzahl von Elementen gleichzeitig programmiert werden kann.

Es sei betont, daß das Einschreiben selektiv Element für Element ist und das Löschen selektiv pro Linie ist.

Die geringen erforderlichen Ströme und Spannungen für die Wirkungsweise eines Speichers, der aus erfindungsgemäßen Elementen aufgebaut ist, ermöglicht, die Steuerspannungen mittels Spannungsvervielfachern zu erzeugen, die auf demselben Schaltkreis integriert sind, ausgehend von einer Versorgungsspannung einer Batterie von z.B. 1,5 V.

In Fig. 12 ist beispielsweise ein Spannungsvervielfacher dargestellt, sowie die Verteiler kreise, . die bei einer matrixförmigen Anordnung gemäß Fig. 11 verwendet werden können. Das Schaltbild von Fig. 12 ist bereits in der deutschen Patentanmeldung P 28 28 017 der Anmelderin beschrieben. Im folgenden wird nur die allgemeine Wirkungsweise beschrieben.

Der Spannungsvervielfacher 90 in Fig. 12 wird bei H durch Impulse hoher Frequenz versorgt, die mit entgegengesetzter Polarität am Ausgang H¹ eines Inverters 91 erscheinen.

Die negative Spannung am Ausgang des Spannungsvervielfachers 90 wird an zwei Verteilerkreise angelegt, deren jeder zwei Transistorenpaare, z.B. T₉₃, T₉₃ und T₉₄, T₉₅ aufweist, sowie einen Inverter 96. Die Steuersignale niedriger Spannung werden bei I₁ oder I~ an die Verteilerkreise angelegt, deren Ausgänge O₁ und 0 mit den entsprechenden Anschlüssen z.B. X₁ und X_? von Fig. 8 verbunden sind.

Ist z.B. I₁ auf negativem Potential, so sind die Transistoren Τ«, und Tg-. leitend, während die Transistoren T_q„ und T_qt. gesperrt sind. Ist I„ auf einem positiven Potential oder Null-Potential, so sind die Transistoren T . und T_q^ gesperrt, während die Transistoren T_q~ und T_qE. leitend sind und die erhöhte Spannung des Spannungsvervielfachers liegt am Ausgang O₁ an. Im Augenblick des Übergangs des Zustandes am Eingang I₁ fällt die Ausgangsspannung des Vervielfachers bis zu dem Wert, an dem das Umschwingen in den anderen stabilen Zustand des Verteilerkreises auftritt und steigt anschließend mit einer Zeitkonstante, die durch die Bauteile der Schaltung und die Frequenz der an H angelegten Impulse bestimmt ist. Da der Spannungsvervielfacher einen erhöhten inneren Widerstand aufweist, ist das Funktionieren der Verteiler-

kreise mit Transistoren sehr geringer Abmessungen gewährleistet.

Das Auslesen, das Steuern des Einschreibens und das Löschen der vorliegenden Speicherelemente können mit dem gleichen Spannungsvervielfacher durchgeführt werden, und zwar mit einer Anordnung wie sie in Fig. 12 gestrichelt dargestellt ist.

Die Zuleitung für einen Transistor T_q7 ist zwischen einem Punkt k der Diodenkette D¹ und der Masse angeschlossen. Der Transistor T„_ wird durch Signale G gesteuert, die bei G an sein Gate derart gelegt werden, daß der Punkt k auf Masse liegt und daß die vom Spannungsvervielfacher gelieferte Spannung gemäß der Anordnung dieses Punktes auf der Diodenkette verringert wird. Damit lassen sich mit einem einzigen Spannungsvervielfacher zwei oder mehr erhöhte unterschiedliche Spannungen erzeugen.

Fig. 13 zeigt vier Speicherelemente A, B, C und D, wie sie im Zusammenhang mit den Fig. 8 und 10 beschrieben sind, in matrixförmiger Anordnung mit zwei Linien A-B und C-D und zwei Reihen /v-C und E-D. Die Steuerelektroden der Elemente einer Linie sind mit demselben Anschluß X oder X verbunden und die Drainbereiche der Elemente einer selben Reihe sind mit dem gleichen Anschluß Y oder Y verbunden. Die Sourcebereiche der Elemente einer selben Reihe sind mit einer Spannun<?squelle von -1,5V über einen MOS-Transistor T oder T verbunden. Jeder Transistor T1 oder T2 kann durch Anlegen einer Spannung von -1,5 V an sein mit einem Anschluß Z bzw. Z verbundenes Gate in den leiten-

1 2
den Zustand versetzt werden.

Die folgende Tabelle 2 zählt die einzelnen an jeden Anschluß zum Lesen oder Programmieren des Speicherelementes A erforderlichen Spannungen auf:

Tabelle 2

Element A

xl

V

X2

-10

Yl

V

Y

2

V

zl

5 V

Z2

V

Lesen

-1/5

V

0 V

-10

0

V

0

V

-1,

V

0

V

Löschen

-30

V

0 V

0

V

0

V

0

V

0

V

Einschreiben Zustand (1)

0

V

0 V oder

-25 V

V

0

V

0

V

0

V

Einschreiben Zustand (O) '

-10

0 V oder

-25 V

0

0

0

Es sei betont, daß es möglich ist, auf einmal in eine Reihe einzuschreiben und auf einmal eine Linie zu löschen, unter Verwendung gleicher Spannungsimpulse, wie oben beschrieben, d.h.: Dauer 250 ms und Anstiegszeit 50 ms, sind die Avalanche-Schreibströme kleiner als 100 nA und die Löschströme durch Feldemission kleiner als 10 nA. Aufgrund dieser Ströme und Spannungen sind die Speicher kompatibel mit einem Spannungsvervielfacher der oben beschriebenen Art, der auf dem gleichen Schaltkreis integriert ist und mit einer einzigen Spannung von 1,5 V versorgt wird.

Leerseite

Claims (12)

1. Maximilianstrasse D-8000 München 22

   Tel.: (089)294818 Telex: 523514 Telegr.: NOVAPAT

   H 558

   Patentansprüche :

   M·/ Elektrisch löschbares und wiederholt programmierbares Speicherelement zum dauerhaften Speichern,, das in CMOS-Technologie mit polykristallinem Silizium-Gate hergestellt ist und das nur einen einzigen p-Kanal-MOS-Transistor mit schwebendem Gate aufweist, das kapazitiv mit einer Steuerelektrode gekoppelt ist, dadurch gekennzeichnet, daß:

   - das schwebende Gate aus polykristallinen! Silizium wenigstens teilweise über dem Kanalbereich auf einem Injektionsoxyd geringer Dicke angeordnet ist und außerhalb des Kanalbereichs auf einer Feldoxydschicht mit einer wesentlich größeren Dicke angeordnet ist;

   - die Steuerelektrode das schwebende Gate bedeckt und, gegebenenfalls, den nicht durch das schwebende Gate bedeckten Kanalbereich, wobei die Steuerelektrode vom schwebenden Gate getrennt ist und, gegebenenfalls, von dem durch letzteres nicht bedeckten Kanalbereich durch wenigstens eine Gateoxydschicht; deren Dicke wesentlich größer als diejenige des Injektionsoxyds ist;

   - und daß die Dicken des Injektionsoxyds und des Gateoxyds

   so gewählt sind, daß das schwebende Gate negativ aufgeladen werden kann durch Avalanche-Effekt am Drain-Substrat-Übergang und daß es entladen werden kann durch Feldemission von Elektronen aus dem schwebenden Gate zum Substrat hin

   ORIGINAL INSPECTED

   mittels Anlegen einer negativen Spannung an die Steuerelektrode.
2. 2. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß das schwebende Gate auf dem Injektionsoxyd in einer ersten Zone des Kanalbereichs auf der Seite des Drainbereiches angeordnet ist und in wenigstens einer zweiten Zone des Kanalbereiches und daß es in den anderen Zonen auf dem Feldoxyd angeordnet ist.
3. 3. Speicherelement nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Kanalbereich auf der Seite des Sourcebereiches liegt.
4. 4. Speicherelement nach einem der vorhergehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Sourcebereich aus einer im Substrat gebildeten ρ -dotierten Wanne besteht.
5. 5. Speicherelement nach einem der vorhergehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das schwebende Gate wenigstens teilweise η-dotiert ist.
6. 6. Speicherelement nach einem der vorhergehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Steuerelektrode aus Aluminium gebildet ist.
7. 7. Speicherelement nach einem der vorhergehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Steuerelektrode aus polykristallinen! Silizium gebildet ist.
8. 8. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß das schwebende Gate nur teilweise auf der Seite des Drainbereiches den Kanalbereich bedeckt und daß es von ihm durch eine Injektionsoxydschicht getrennt ist.

   3031743
9. 9. Speicherelement nach Anspruch 8, dadurch gekennzeichnet, daß die Steuerelektrode ebenfalls aus polykristallinem Silizium gebildet ist.
10. 10. Speicherelement nach Anspruch 9, dadurch gekennzeichnet, daß das schwebende Gate η-dotiert ist und daß die Steuerelektrode p-dotiert ist.
11. 11. Speicherelement nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß das Injektionsoxyd eine Dicke von ungefähr 200 Ä aufweist und das Gateoxyd eine Dicke von ungefähr 1000 A aufweist.
12. 12. Integrierter Schaltkreis, der mehrere Speicherelemente gemäß einem der Ansprüche 1 bis 11 aufweist, wobei diese matrixförmig angeordnet sind, sowie Anordnungen zur Versorgung und Steuerung der Speicherelemente, dadurch gekennzeichnet, daß der Schaltkreis von einer einzigen äußeren Spannungsquelle versorgt wird und daß die Anordnungen einen Oszillator aufweisen, der Impulse hoher Frequenz liefert,einen Spannungsvervielfacher, der ausgehend von den Oszillatorimpulsen Spannungen höherer Werte als derjenige der äußeren Spannungsquelle liefert, sowie Verteilerkreise zum Anlegen in Abhängigkeit von äußeren Steuersignalen der vom Vervielfacher gelieferten Spannungen an die Elektroden der Speicherelemente zum Einschreiben, Löschen oder Lesen.

    BAD ORIGINAL