DE3050182A1

DE3050182A1 - OVER / UNDER DUAL IN-LINE CHIP PACKAGE

Info

Publication number: DE3050182A1
Application number: DE803050182T
Authority: DE
Inventors: A Antes
Original assignee: Mostek Corp
Current assignee: CTU of Delaware Inc
Priority date: 1980-02-12
Filing date: 1980-05-22
Publication date: 1982-04-22

Description

description

Die Erfindung betrifft allgemein elektronische Baugruppen, und insbesondere eine Einrichtung, mit der bei Moduln mit mehreren Chips eine Verbindung innerhalb einer Schicht sowie zwischen verschiedenen Schichten hergestellt werden kann.The invention relates generally to electronic assemblies, and more particularly to a device with which modules are included multiple chips, a connection can be established within a layer as well as between different layers can.

Der räumliche Aufbau von elektronischen Geräten hat sich zu einem wesentlichen Faktor bei der Auslegung und Herstellung von modernen elektronischen Systenen entwickelt. Dabei sind neue "Packungstechniken" erforderlich, um den steigenden Bedarf nach verringerter physikalischer Größe und verbesserter Zuverlässigkeit bei geringeren Kosten zu " befriedigen. Das Problem der effizienten Packung ist besonders wesentlich bei elektronischen Schaltungen, die Mikroschaltungsstruktuen, beispielsweise in LSI-Technik, auf einem Halbleitersubstratchip benutzen.The spatial structure of electronic devices has increased too an essential factor in the design and manufacture of modern electronic systems. Are there new "packaging techniques" are needed to meet the increasing demand for reduced physical size and improved To satisfy reliability at a lower cost. The problem of efficient packaging is particularly significant in electronic circuits, the microcircuit structures, for example in LSI technology, on one Use semiconductor substrate chip.

Herkömmliche elektronische Schaltungsbaugruppen für Halblei-", terchips können die Chips einschließen und hermetisch abdichten, wobei sie gleichzeitig auch die Wärmeableitung bewirken, als Halterung dienen, die elektrische Verbindung der Leitungen der Chips mit äußeren Anschlußstiften sowie die elektrische Zwischenverbindung mit anderen Schaltungen in der Baugruppe herstellen. Solche Baugruppen werden üblicherweise auf mindestens einer Schicht eines nicht-leitenden Substratplättchens mit einem zentralen Hohlraum ausgebildet, in dem der Halbleiterchip aufgenommen wird . Flexible Metallleitungen erstrecken sich zwischen den Schichten zu dem zentralen Hohlraum für den Anschluß an die Eingangs/Ausgangs-Leitungen der Chips. Für die Herstellung solcher Baugruppen gibt es Industrienormen, die sich auf die äußeren Abmessungen für elektronische Schaltungsbaugruppen beziehen, einschließlich des Abstandes zwischen den Leitungen und zwischen den Leitungsreihen bei einer üblichen, normierten Doppelreihen-Baugruppe; aus diesem Grunde hat die Verwendung von mehrfa-Conventional electronic circuit assemblies for semiconductor ", terchips can enclose the chips and hermetically seal them, at the same time also causing heat dissipation, serve as a holder, the electrical connection of the lines of the chips with external pins as well establish electrical interconnection with other circuits in the assembly. Such assemblies are usually formed on at least one layer of a non-conductive substrate plate with a central cavity, in which the semiconductor chip is received. Flexible metal lines extend between the layers to the central one Cavity for connection to the input / output lines of the chips. For the production of such assemblies there are industry standards relating to the external dimensions for electronic circuit assemblies, including the distance between the lines and between the Rows of lines in a common, standardized double-row assembly; for this reason, the use of multiple

chen, flexiblen Metalleitungen die Zahl der Schaltungsanordnungen begrenzt, die in einer Standard-Baugruppe eingekapselt werden können·Chen, flexible metal lines limit the number of circuit arrangements that can be encapsulated in a standard assembly can be

Es gibt ein ständig steigendes Interesse an der Erhöhung der Packungsdichte solcher Baugruppen, insbesondere für Halbleiterspeicher, wie sie in Datenverarbeitungsschaltungen, die mit hoher Geschwindigkeit arbeiten, eingesetzt werden, beispielsweise für Speicher mit wahlfreiem Zugriff (RAM-Speicher), die durch MOS/LSI Techniken auf Halbleiter-Substrat-Chips realisiert werden. Eine bestimmte Industrienorm für die Packungsdichte solcher Speicher legt einen P.eihenabstand von 300 mil fest, wobei äußere Stifte an 100 mil Zentren in jeder Reihe angebracht sind. Die Speicherkapazität für diese Standardpackung kann von zwei 8 K Bit RAM Speichern zu zwei 16 K Bit RAM Speichern oder zu zwei 64 K Bit RAM Speichern erhöht werden.There is an ever increasing interest in increasing the packing density of such assemblies, especially for Semiconductor memories, as used in data processing circuits, operating at high speed, for example, for random access memory (RAM memory) created by MOS / LSI techniques on semiconductor substrate chips will be realized. A certain industry standard for the packing density of such storage units specifies a row spacing of 300 mils with outer pins attached to 100 mil centers in each row. The storage capacity For this standard package, you can choose from two 8 K bit RAM memories to two 16 K bit RAM memories or to two 64 K Bit RAM memory can be increased.

Wenn jedoch die Speicherkapazität der Chips größer wird, nimmt auch die Chipsubstratfläche zu, die für die Realisierung der erhöhten Speicherkapazität benötigt wird; dadurch verringert sich jedoch wiederum die Fläche auf ein Minimum, die für die Leitungsverbindung innerhalb einer Packung mit normierten Abmessungen zur Verfügung steht. Dementsprechend sind verschiedene Versuche gemacht worden, eine solche Packung bzw. Baugruppe neu auszulegen, um einen größeren Chiphohlraum vorzusehen. Es läßt sich jedoch erkennen, daß die Befestigungsfläche, die bei einer bestimmten normierten Packung für das Chipsubstrat zur Verfügung steht, zwangsläufig durch den Raum, der für das Leitungsbonden der Schaltungen benötigt wird, und durch die minimalen Abmessungen begrenzt wird, die für eine hermetische Abdichtung erforderlich sind. Die herkömmliche Doppelreihenbaugruppe (dual chip in-line Baugruppe) wurde aufgrund dieser Beschränkung der Fläche des Speichersubstrats entwickelt und hat die Speicherkapazität verdoppelt, ohne daß die Norm für die Abmessungen der Leitungsreihen geändert werden mußte. Obwohl die Speicherkapazität erhöht werden kann, indem zusätzliche Speicherchips "im Tandem" und inHowever, as the storage capacity of the chips increases, the chip substrate area required for implementation also increases the increased storage capacity is required; however, this in turn reduces the area to one Minimum that is available for the line connection within a package with standardized dimensions. Accordingly, various attempts have been made to redesign such a package or assembly to include a to provide larger chip cavity. It can be seen, however, that the mounting surface, which at a certain standardized packaging for the chip substrate is available, inevitably due to the space required for the line bonding of the circuits and due to the minimum Dimensions that are required for a hermetic seal is limited. The conventional double in-line assembly (dual chip in-line assembly) was developed due to this limitation of the area of the memory substrate and has doubled its storage capacity without changing the standard for the dimensions of the line rows had to become. Although the storage capacity can be increased by adding additional memory chips "in tandem" and in

einer Linie mit: dom herkömmlichen, normierten Doppelreihenaufbau hinzugeführt werden, sind solche Anordnungen nur selten akzeptiert worden, und zwar wegen der festgelegten Normen für den Abstand der Leitungsmittelpunkte und der maximalen Zahl der äußeren Stifte und der Packungslänge. Es besteht deshalb ein sehr ernster und bisher nicht befriedigter Bedarf für eine verbesserte elektronische Schaltungsbaugruppe, bei der die Schaltungsdichte wesentlich erhöht werden kann, ohne daß die festgelegten Industrienormen für den Aufbau solcher Baugruppen verlassen werden müssen.a line with: dom conventional, standardized double-row structure are added, such arrangements have rarely been accepted because of the established standards for the distance between the line centers and the maximum number of outer pins and the package length. It exists hence a very serious and so far unsatisfied need for an improved electronic circuit assembly, in which the circuit density can be increased significantly without the established industry standards for the construction such assemblies must be left.

Es ist deshalb der wesentliche Ziel der vorliegenden Erfindung, eine elektronische Schaltungsbaugruppe mit wesentlich erhöhter Packungsdichte zu schaffen, die die festgelegten ^: Normen erfüllt.It is therefore to create the essential aim of the present invention, an electronic circuit board with significantly increased packing density, the conditions laid ^down: meets standards.

Außerdem soll eine elektronische Schaltungsbaugruppe für die Einkapselung und Verbindung von mehreren Halbleiterchips vorgeschlagen werden.In addition, an electronic circuit assembly is intended for the encapsulation and connection of several semiconductor chips be proposed.

Es ist ein weiteres Ziel der vorliegenden Erfindung,eine elektronische Schaltungsbaugruppe für die Einkpaselung und Verbindung von vier identischen Halbleiterchips für Multiplexbetrieb zu schaffen.It is another object of the present invention to provide a Electronic circuit assembly for the encapsulation and connection of four identical semiconductor chips for multiplex operation to accomplish.

Und schließlich soll eine elektronische Schaltungsbaugruppe für die Einkapselung und Verbindung mehrerer Paare von Halbleiterschaltungen mit Uber/Unter-Doppelreihen-Chip-Struktur vorgeschlagen werden, bei der jeder Chip unabhängig von den anderen Chips auf einer Multiplexbasis mit einer minimalen Zahl von äußeren Anschlußstiften betrieben werden kann.Finally, an electronic circuit assembly is intended for the encapsulation and interconnection of multiple pairs of semiconductor circuits with over / under double row chip structure are proposed in which each chip is independent of the other chips can be operated on a multiplex basis with a minimal number of external pins.

Die oben angegebenen Ziele werden durch eine vertikal übereinander angeordnete Gruppe von Substrat-Plättchen realisiert, die einen Tragkern bilden, in den Fenster für die getrennte Aufnahme und Anbringung von Halbleiterchips ausgebildet sind.The above goals are stacked vertically by one arranged group of substrate platelets realized, which form a support core, in the window for the separate Receiving and attaching semiconductor chips are formed.

Tragoberflächen und Leitungsverbindungsoberflachen liegen durch jedes Fenster an mindestens einem Substratplättchen frei. Auf einer bestimmten Höhe angeordnete leitende Streifen sind auf jeder Leitungsverbindungsoberflache für die Anbringung an den Eingangs/Ausgangs-Leitungen jedes Halbleiterchips angeordnet und erstrecken sich längs der Grenzfläche mindestens eines, übereinander angeordneten Paars von Substratplättchen für die Verbindung mit äußeren Anschlußstiften. In mindestens einem Substrat ist eine leitende Anordnung für die Herstellung der elektrischen Verbindung zwischen den auf unterschiedlichen Höhen befindlichen Elemente eingebettet, um die leitenden, auf einer bestimmten Höhe des Substrates angeordneten Streifen mit den leitenden, auf einer anderen Höhe angeordneten Streifen zu verbinden.Wing surfaces and conduit connection surfaces lie free through each window on at least one substrate plate. Conductive strips arranged at a certain height are on each line connection surface for attachment to the input / output lines of each semiconductor chip arranged and extend along the interface of at least one superposed pair of substrate platelets for connection to external connection pins. A conductive arrangement for establishing the electrical connection is located in at least one substrate embedded between the elements located at different heights, around the conductive, on a certain Height of the substrate arranged strips with the conductive strips arranged at a different height connect to.

Nach einer bevorzugten Ausführungsform werden vier identische RAM-Chips eingekapselt und für den Multiplexbetrieb in einem über/Unter-Doppelreihen-Aufbau (over/under dual in-line arrangement) verbunden. Bei diesem Aufbau werden zwei RAM Chips auf einem gemeinsamen Substratplättchen auf einer oberen Höhe auf einer Linie, also zueinander ausgerichtet ("in-line") angebracht, während auf einer unteren, niedrigeren Höhe zwei RAM Chips auf einem gemeinsamen Substratplättchen angebracht werden. Entsprechende Daten- und Energieanschlüsse der Chips auf der oberen Höhe werden gemeinsam miteinander und mit einem gemeinsamen äußeren Stift durch die Kombination der auf einer bestimmten Höhe angeordneten, leitenden Streifen, die sich durch die Grenzfläche der benachbarten Plättchensubstrate in einer ersten und einer zweiten Höhe erstrecken, und durch leitende Anordnungen zur Herstellung von elektrischen Verbindungen zwischen Teilen auf unterschiedlicher Höhe verbunden; diese Anordnungen schneiden das Substratplättchen und sind in das Substratplättchen eingebettet, auf dem die Schaltungsleitungen durch Bonden befestigt sind. Identische Energie- und Datenanschlüsse der unteren RAM Chips werden in ähnlicher Weise miteinander und mit den entsprechenden Daten- und Energieanschlüssen derAccording to a preferred embodiment, four identical RAM chips are encapsulated and for multiplex operation connected in an over / under dual in-line arrangement. In this setup will be two RAM chips on a common substrate plate at an upper level on a line, i.e. aligned with one another ("in-line") attached, while at a lower, lower level two RAM chips on a common substrate plate be attached. Corresponding data and power connections of the chips on the upper level are common with each other and with a common outer pin through the combination of the arranged at a certain height, conductive strips that extend through the interface of the adjacent die substrates in a first and a second height, and through conductive assemblies for making electrical connections between parts different height connected; these arrangements cut the substrate wafer and are in the substrate wafer embedded on which the circuit lines are attached by bonding. Identical power and data connections of the Lower RAM chips are similarly connected to each other and to the corresponding data and power connections of the

oberen RAM Chips durch eine Zwischengruppe von leitendenupper RAM chips through an intermediate group of conductive ones

Streifen, die sich auf einer bestimmten Höhe befinden, und durch eine leitende Anordnung für die Herstellung von Verbindungen zwischen Elementen auf unterschiedlichen Höhen verbunden; diese leitende Anordnung schneidet die Substratplättchen, die die Grenzfläche bilden, längs der die Zwischengruppe der auf einer bestimmten Höhe angeordneten, leitenden Streifen vorgesehen sind.Strips that are at a certain height and through a conductive arrangement for making connections connected between elements at different heights; this conductive arrangement cuts the substrate platelets, which form the interface along which the intermediate group of arranged at a certain height, conductive strips are provided.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden, schematisehen Zeichnungen näher erläutert. Es zeigenThe invention is illustrated below with the aid of exemplary embodiments with reference to the enclosed, schematics Drawings explained in more detail. Show it

Fig. 1 eine perspektivische Ansicht einer Über/Unter-Doppel-Chip-Reihenbaugruppe von elektronischen : Schaltungen nach der vorliegenden Erfindung im zusammengebauten Zustand,Figure 1 is a perspective view of an over / under dual chip array of electronic: circuits according to the present invention in the assembled state,

Fig. 2 eine perspektivische Ansicht der Baugruppe nach Fig. 1, wobei jedoch der als hermetische Abdichtung dienende Deckel entfernt ist, ^: FIG. 2 shows a perspective view of the assembly according to FIG. 1, but with the cover serving as a hermetic seal removed ^:

Fig. 3 eine explodierte perspektivische Ansicht der Baugruppe mit mehreren Chips nach Fig. 1,FIG. 3 is an exploded perspective view of the multi-chip assembly of FIG. 1;

Fig. 4 eine Draufsicht von unten auf eine vertikal übereinander angeordnete Gruppe von Substratplättchen, die einen Tragkern bilden,4 shows a plan view from below of a group of substrate platelets arranged vertically one above the other; which form a supporting core,

Fig. 5 einen Schnitt durch den Tragkern längs der Linie V-V von Fig. 4,Fig. 5 shows a section through the support core along the line V-V of Fig. 4,

Fig. 6 einen Teilschnitt zur Erläuterung eines Beispiels der räumlichen Anordnung der Leitungsverbindung und der leitenden Verbindungen innerhalb einer bestimmten Höhe und zwischen verschiedenen Höhen,6 shows a partial section to explain an example of the spatial arrangement of the line connection and the conductive connections within a certain height and between different heights,

Fig. 7 eine explodierte Ansicht des Plättchentragkerns7 is an exploded view of the wafer support core

- yl -- yl -

zur Erläuterung der verschiedenen Höhen der leitenden Verbindungsstreifen,to explain the different heights of the conductive connecting strips,

Fig. 8 bis 12 Draufsichten auf Ketallablagerungen, die die leitenden, auf einer bestimmten Höhe angeordneten Streifen und die leitenden Verbindungen zwischen den Elementen auf unterschiedlichen Höhen bilden, und8 to 12 plan views of ketal deposits, the conductive strips arranged at a certain height and the conductive connections between the elements at different heights, and

Fig. 13 ein Blockdiagramm für die Identifizierung der Funktion jedes äußeren Stiftes der Baugruppe nach Fig. 1.Figure 13 is a block diagram for identification the function of each outer pin of the assembly of FIG. 1.

In der folgenden Beschreibung wird die Erfindung in Kombination mit Speichern mit wahlfreiem Zugriff (Random Access Memory= RAM - Speichern) beschrieben, die durch MOS/LSI Techniken auf Halbleitersubstraten realisiert werden. Es wird jedoch darauf hingewiesen, daß die Baugruppe der vorliegenden Erfindung auch dazu verwendet werden kann, sowohl diskrete als auch integrierte Schaltungen einzukapseln und miteinander zu verbinden« Besonders zweckmäßig · ist die vorliegende Erfindung jedoch für integrierte Schaltungen mit mehreren Eingangs/Ausgangs-Leitungen. Deshalb kann die vorliegende Erfindung bei jeder modularen Struktur eingesetzt werden, die zwei oder mehr Schaltungen aufnimmt. Weiterhin kann die Erfindung dazu verwendet werden, aktive oder passive Substratanordnungen mit einer Vielzahl von Schaltungselementen zu verbinden, und zwar einschließlich diskreten, mikrodiskreten und integrierten Schaltungselementen sowie hybriden Kombinationen von diskreten und integrierten Schaltungen; die Erfindung ist jedoch nicht auf die hier aufgezählte Auswahl beschränkt.In the following description, the invention is described in combination described with memories with random access (Random Access Memory = RAM - memories), based on MOS / LSI techniques Semiconductor substrates are realized. It should be noted, however, that the assembly of the present invention also can be used to encapsulate and interconnect both discrete and integrated circuits « However, the present invention is particularly useful for integrated circuits with multiple input / output lines. Therefore, the present invention can be applied to any modular structure that has two or more Records circuits. Furthermore, the invention can be used to have active or passive substrate arrangements connect a variety of circuit elements including discrete, micro-discrete, and integrated Circuit elements and hybrid combinations of discrete and integrated circuits; however, the invention is not limited to the selection listed here.

In der Beschreibung und in den Figuren sind gleiche Teile jeweils mit gleichen Bezugszeichen gekennzeichnet. Die Figuren der Zeichnungen zeigen die verschiedenen Teile nicht maßstabsgerecht;,in einigen Fällen sind bestimmte Teile vergrößert dargestellt, um wesentliche Merkmale dor Erfindung deutlich zu machen.In the description and in the figures, the same parts are identified by the same reference numerals. The figures In the drawings, the various parts are not to scale; in some cases certain parts are enlarged illustrated to essential features of the invention make clear.

-Vein den Figuren und insbesondere in den Figuren 1 bis 3 ist eine aus mehreren Schichten bestehende, keramische mehrere Chips enthaltende Uber/Unter-Doppelreihen-Baugruppe 10 gemäß dem Grundprinzip der vorliegenden Erfindung dargestellt. Die Baugruppe 10 enthält einen zusammengesetzten Kern 12, der durch vier Höhräume 14, 16, 18 und 20 für die Aufnahme der jeweiligen Schaltungen geschnitten wird. Die Hohlräume werden durch metallische Deckel 22, 24 dicht verschlossen, die mit der Oberseite und der Unterseite des Kerns ausgerichtet und sowohl an der Oberseite als auch an der Unterseite abgedichtet werden, indem die Baugruppe durch eine herkömmliche Abdichtungsform geführt wird. Die Abdichtung erfolgt in einer Stickstoffatmosphäre. Die Deckel werden mit der Oberseite und der Unterseite des Kerns an der Grenzfläche einer Löt-Vorform 25 an der Innenseite jedes Deckels und leitende metallische Ablagerungen 26, 28 längs- In the figures and in particular in Figures 1 to 3 is a multi-layer, dual-tier, over / under, multi-chip ceramic assembly 10 according to the basic principle of the present invention. The assembly 10 includes a composite Core 12, which is divided by four cavity spaces 14, 16, 18 and 20 for the recording of the respective circuits is cut. The cavities are sealed by metallic covers 22, 24 sealed that aligned with the top and bottom of the core and attached to both the top and the bottom The underside can be sealed by passing the assembly through a conventional seal mold. The waterproofing takes place in a nitrogen atmosphere. The lids are with the top and bottom of the core at the interface of a solder preform 25 on the inside of each Lids and conductive metallic deposits 26, 28 lengthways

der oberen und unteren Dichtungsoberflächen des Kerns gebon- -the upper and lower sealing surfaces of the core -

det. :det. :

Der Kern wird gestanzt, metallisiert und gesintert, wodurch ein dichter keramischer Kern mit mehreren Schichten entsteht. Eine große Vielzahl von keramischen Rohmaterialien kann eingesetzt werden, beispielsweise Aluminiumoxid, Zirkon, Aluminiumsilikate, Titandioxid oder Beryllerde-Keramik. Mit Ausnahme der Deckel 22, 24 wird der Kern 12 durch eine vertikal übereinander angeordnete Gruppe von sechs keramischen Substratplättchen gebildet, und zwar beginnend mit einem obersten Plättchen 30, Zwischenplättchen 22, 34, 36, 38 und einem untersten Plättchen 40. Diese keramischen Schichten werden gesintert, wodurch eine monolithische Kernstruktur entsteht. Die Schichten sind langgestreckte, keramische Plättchen mit einer Länge von näherungsweise 27,94 mm (1,1 Zoll), mit einer Breite von 7,366 mm (0,2 Zoll) und mit einer Dicke von 0,381 mm (0,015 Zoll). Die metallischen Ablagerungen 26, 28 bestehen nach einer bevorzugten Ausführungsform aus einer Legierung aus Wolfram, Nickel und Gold.The core is punched, metallized and sintered, creating a dense ceramic core with several layers. A wide variety of ceramic raw materials can be used, such as aluminum oxide, zirconium, aluminum silicates, Titanium dioxide or beryl alumina ceramic. With the exception of the cover 22, 24, the core 12 is vertical by a stacked group of six ceramic substrate plates formed, starting with one uppermost plate 30, intermediate plate 22, 34, 36, 38 and a lowermost plate 40. These ceramic layers are sintered, creating a monolithic core structure. The layers are elongated, ceramic Platelets approximately 27.94 mm (1.1 inches) long, 7.366 mm (0.2 inches) wide, and thick 0.381 mm (0.015 inches). The metallic deposits 26, 28 consist of a preferred embodiment Alloy of tungsten, nickel and gold.

- yk -- yk -

Bei der Baugruppe 10 handelt es sich um eine Uber/Unter-Doppelchip-Reihenstruktur mit zweiundzwanzig äußeren Anschlußstiften 42, die längs der Längskanten der Baugruppe in zwei parallelen Reihen angeordnet sind. Die Reihen von Verbindungsstiften haben gemäß der Industrienorm einen seitlichen Abstand längs einer 300 mil Reihenmitte, Zusätzlich haben benachbarte Stifte 4 2 in jeder Reihe einen Mittenabstand von 100 mil voneinander. Die Anschlußstifte 42 weisen nach einer bevorzugten Ausführungsform eine 42 $- Nickel-Eisen-Legierung auf. Während der Montage werden die Anschlußstifte 4 2 durch ein Verbindungsband (nicht dargestellt) , das einstückig mit den Stiften ausgebildet ist, strukturell miteinander verbunden, nach einer bevorzugten Ausführungsform aus dem gleichen Metallblech gestanzt. In einigen Fällen bleiben die Verbindungsbänder an den Anschluß stiften befestigt, um die Handhabung zu erleichtern? sie werden dann erst vor der eigentlichen Benutzung abgetrennt.The assembly 10 is an over / under double chip series structure with twenty-two outer connector pins 42 running along the longitudinal edges of the assembly are arranged in two parallel rows. The rows of connecting pins have one according to the industry standard lateral spacing along a 300 mil row center, in addition, adjacent pins 4 have 2 in each row Center-to-center spacing of 100 mils from each other. The connector pins 42, according to a preferred embodiment, have a $ 42 Nickel-iron alloy. During assembly, the connecting pins 4 2 are connected by a connecting band (not shown) , which is formed in one piece with the pins, structurally connected to one another, according to a preferred one Embodiment stamped from the same sheet metal. In some cases the tie straps remain on the connector pins attached to make handling easier? they are then only separated before they are actually used.

Vor der Montage wird jedes Keramikplättchen gestanzt, um Hohlräume und vertikale Verbindungsöffnungen auszubilden; anschließend werden die keramischen Plättchen metallisiert, wodurch hermetische Abdichtungsablagerungen 26, 28 und die leitenden, auf einer bestimmten Höhe angeordneten Streifen und die leitenden Anordnungen für die Herstellung von Verbindungen zwischen den unterschiedlichen Höhen ausgebildet werden; dadurch lassen sich die Schaltungsanordnungen miteinander verbinden, die in den Hohlräumen aufgenommen werden. Before assembly, each ceramic plate is punched to To form cavities and vertical communication openings; then the ceramic platelets are metallized, creating hermetic sealing deposits 26, 28 and the conductive strips arranged at a certain height and the conductive arrangements for making connections be formed between the different heights; this allows the circuit arrangements to be connected to one another connect, which are received in the cavities.

Wie man insbesondere in den Figuren 2 und 3 erkennen kann, werden identische RAM Halbleiterchips 44A, 44B, 44C und 44D in den Hohlräumen aufgenommen. Jeder Chip enthält identische Eingangs/Ausgangs-Leitungen 46, die'miteinander und mit den äußeren Anschlußstiften 4 2 verbunden werden, so daß die RAM Speicherchips auf einer Multiplexbasis betrieben worden können. Obwohl jeder Chip 16 Eingangs/Ausgangs-Leitungen enthält, können alle vier RAM-Speicher auf der Basis des timesharing und des Multiplexbetriebes durch nur zweiund-As can be seen in particular in Figures 2 and 3, identical RAM semiconductor chips 44A, 44B, 44C and 44D are received in the cavities. Each chip contains identical ones Input / output lines 46, which are connected to one another and to the external connection pins 4 2, so that the RAM memory chips can be operated on a multiplex basis. Although each chip has 16 input / output lines contains, all four RAM memories can be used on the basis of time sharing and multiplexing by just two and

zwanzig äußere AnschlußstiCte 42 betrieben werden. Gemäß dieser Struktur wird ein 256 K RAM mit der gleichen Baugruppe realisiert , wie sie vorher für 16 K und 64 K RAM Speicher-Baugruppen verwendet wurde, ohne daß die Packungsbreite geändert werden muß. Dies wird durch die Kombination von vier 64 K RAM Chips, 44A, 44B, 44C und 44D in der einzigen Baugruppe 10 erreicht- Um innerhalb der Längenbegrenzungen zu bleiben/ die durch die Industrienorm vorgegeben werden, werden zwei RAM Chips 44A und 44B in den oberen Hohlräumen und die beiden RAM Chips 44C und 44D in den unteren Hohlräumen in einem Ober/Unter-Doppelchip-Reihenaufbau angebracht. Dieser neue Aufbau der Baugruppen ermöglicht es, daß vier getrennte Speicher in einer einzigen Standardbaugruppe untergebracht werden können.twenty outer connection pins 42 are operated. According to this structure, a 256 K RAM is implemented with the same module as was previously used for 16 K and 64 K RAM memory modules, without the need to change the package width. This is achieved by the combination of four 64K RAM chips, 44A, 44B, 44C and 44D in the single assembly 10 erreicht- To remain within the length limitations / are dictated by the industry standard, two RAM chips 44A and 44B to the top Cavities and the two RAM chips 44C and 44D mounted in the lower cavities in an upper / lower dual chip array. This new structure of the modules makes it possible that four separate memories can be accommodated in a single standard module.

Um Ausfälle aufgrund von schadhaften RAM Chips so gering wie möglich halten, werden die RAM Chips vollständig "eingebrannt" , getestet und in der Geschwindigkeit angepaßt, bevor sie in die Baugruppe eingebaut werden. Die RAM Chips werden nach einer bevorzugten Ausführungsförm auf einem dielektrischen/Leiter-Musterband angebracht; nach dem Testen werden sie von dem Band getrennt, um Eingangs/Ausgangs-Leitungen 46 mit vorgegebener Länge und mit einem Gruppenmuster herzustellen, die mit dem automatischen Bonden kompatibel sind. Die Leitungen 46 werden mit leitenden Kontaktflecken 4 8 (bonding pads) gebondet. Jeder leitende Kontaktflecken 4 8 weist nach einer bevorzugten Ausführungsform einen zusammengesetzten, leitenden Streifen aus Wolfram auf, der durch Film- bzw. Schablonendruck aufgebracht wird; anschließend wird durch Plattieren Nickel abgelagert, bevor schließlich ebenfalls durch Plattieren eine Goldauflage aufgebracht wird.In order to keep failures due to defective RAM chips as low as possible, the RAM chips are completely "burned in" , tested and adjusted in speed before they are installed in the assembly. The RAM chips are according to a preferred embodiment on a dielectric / conductor pattern tape attached; after testing they are separated from the tape to create input / output lines 46 with a predetermined length and with a group pattern compatible with automatic bonding are. The lines 46 are bonded to conductive contact pads 4 8 (bonding pads). Any conductive contact pad 4 8 has, according to a preferred embodiment, a composite, conductive strips of tungsten applied by film or stencil printing; afterward nickel is deposited by plating, before finally a plating of gold is also applied by plating will.

Bei der mehrere Chips enthaltenden Baugruppe 10 handelt es sich um eine Baugruppe mit mehreren Hohlräumen, wobeiThe multi-chip assembly 10 is a multi-cavity assembly, wherein

die oberen und nächsten benachbarten Substratschichten 30, 32 einander entsprechende, d.h., zusammenfallende Fensteröffnungen 50 bzw. 52 enthalten, die jeweils in Kombination den Hohlraum 14 bilden. Die zusamnenfallenden Fensteröffnungen 54, 56 sind in ähnlicherweise in den oberen Substratplättchen 30, 32 ausgebildet und definieren in Kombination den Hohlraum 16. Zusammenfallende Fensteröffnungen 58, 60 und 62, 64, die in den unteren Substratplättchen 38, 40 ausgebildet sind, definieren jeweils die unteren Hohlräume 18, 20.the top and next adjacent substrate layers 30,32 correspond to one another, i.e., coincident window openings 50 and 52, respectively, each of which in combination form the cavity 14. The collapsing window openings 54, 56 are similarly formed in the upper substrate platelets 30, 32 and define in FIG Combination the cavity 16. Coincident window openings 58, 60 and 62, 64 formed in the lower substrate platelets 38, 40 define the lower cavities 18, 20, respectively.

Wie man in Fig. 4 erkennen kann, sind die Fensteröffnungen 58, 60 und 62, 64, die die Hohlräume 18, 20 bilden, rechteckige, konzentrische öffnungen, wobei die am weitesten außen liegenden Öffnungen 60, 64 relativ größer als die einander entsprechenden, inneren Fensteröffnungen 58, 62 sind. Durch diese Anordnung liegen jeweils ringförmige Leitungsverbindungsoberflachen 66, 68 rund um die Grenze der relativ kleineren Öffnungen 58, 64 frei. Bei diesem Beispiel bilden die Leitungsverbindungsoberf3ächen 66, 68 jeweils einen Teil der Unterseite des Substratplättchens 38, das über dem untersten "Boden"-Substratplättchen 4 0 liegt. Ähnliche ringförmige Leitungsverbindungsoberflachen 70, 72 liegen auf der oberen Seite des obersten Zwischensubstratplättchens 32 frei.As can be seen in Fig. 4, the window openings are 58, 60 and 62, 64, which form the cavities 18, 20, rectangular, concentric openings, the widest outer openings 60, 64 are relatively larger than the corresponding inner window openings 58, 62 are. As a result of this arrangement, each ring-shaped line connection surfaces 66, 68 lie around the boundary the relatively smaller openings 58, 64 free. In this example, the conduit connection surfaces 66, 68 form in each case a part of the underside of the substrate plate 38, which is above the lowermost "bottom" substrate plate 40 lies. Similar annular conduit connection surfaces 70, 72 lie on the upper side of the uppermost intermediate substrate plate 32 free.

Wie man in den Figuren 7 und 8 bis 12 erkennen kann, erstrekken sich leitende Streifen 74 auf einer bestimmten Höhe über die Oberflächen der Zwischenplättchensubstrate 32, 34, 36 und 38. Die auf einer bestimmten Höhe vorgesehenen leitendenden Streifen 74 werden in einem bestimmten komplizierten Muster abgelagert, wie man am besten in den Figuren 8 bis 12 erkennen kann. Gemäß einem vorgegebenen Verbindungsplan erstrecken sich ausgewählte der auf einer bestimmten Höhe angeordneten leitenden Streifen 74 von den Kontaktflekken bzw. Verbindungspolstern 48 längs der Grenzfläche derAs can be seen in FIGS. 7 and 8 to 12, extend conductive strips 74 at a certain level above the surfaces of the interlayer substrates 32, 34, 36 and 38. The conductive strips 74 provided at a certain height become complicated in a certain amount Pattern deposited, as best seen in Figures 8-12. According to a given connection plan Selected ones of the conductive strips 74 disposed at a certain height extend from the contact pads or connecting pads 48 along the interface of the

benachbarten Substratplättchen zu der Kante des Plättchens, auf dem sie zur Herstellung einer Verbindung mit einem äußeren Anschlußstift 42 abgelagert werden. Bestimmte der auf einer bestimmten Höhe vorgesehenen leitenden Streifen, die als die Streifen 76 gekennzeichnet sind, erstrecken sich von den Kontaktflecken über die Oberfläche des Substratplättchens und enden an einer leitenden Anordnung 78, die sie mit dem auf einer bestimmten Höhe angeordneten, leitenden Streifen 74 auf der Oberfläche des darunterliegenden Substratplättchens verbindet. .adjacent substrate platelets to the edge of the platelets, on which they are deposited for connection to an external pin 42. Certain of the on Conductive strips provided at a certain height, identified as strips 76, extend from the contact pads over the surface of the substrate wafer and terminate at a conductive arrangement 78, which they connect to the conductive one arranged at a certain height Strips 74 on the surface of the underlying substrate wafer connects. .

Die auf einer bestimmten Höhe vorgesehenen leitenden Streifen 74 weisen nach einer bevorzugten Ausführungsform Wolfram auf und werden durch ein Film- bzw. Schablonendruckverfahren gemäß herkömmlicher Drucktechniken auf die Plättchenoberfläche gedruckt. Gemäß dieser Verbindungsanordnung werden die entsprechenden Stifte jedes RAM Chips 44A, 44B, 4 4C und 44D, die funktionell äquivalent sind, miteinander sowie mit einem gemeinsamen äußeren Anschlußstift 42 verbunden. Beispielsweise wird die Leitung Nr. 2 jedes RAM Chips, bei dem es sich um den Anschluß "DATA INPUT" handelt, mit allen anderen Anschlüssen Nr. 2 "DATA INPUT" durch die leitenden, auf einer bestimmten Höhe angeordneten Streifen 74, 76 und durch die leitenden Anordnung 78 für die Herstellung von Verbindungen zwischen unterschiedlichen Höhen verbunden, die auf den Zwischensubstratplättchen 32, 34, 36 und 38 abgelagert oder in sie eingebettet werden.According to a preferred embodiment, the conductive strips 74 provided at a certain height comprise tungsten and are stenciled onto the wafer surface in accordance with conventional printing techniques printed. According to this connection arrangement, the corresponding pins of each RAM chip 44A, 44B, 4, 4C and 44D, which are functionally equivalent, are connected to each other and to a common external pin 42. For example, line no. 2 of each RAM chip that is the "DATA INPUT" connection is with all other connections No. 2 "DATA INPUT" through the conductive strips arranged at a certain height 74, 76 and connected by the conductive structure 78 for making connections between different heights, deposited on or embedded in intermediate substrate dies 32, 34, 36 and 38.

Die Verbindung der verschiedenen Schaltungsanordnungen wird durch die Verwendung des Zwischensubstratplättchens 34 möglich, das auf seinen beiden Seiten leitende, auf einer bestimmten Höhe vorgesehene Streifen 74, 76 aufweist. Das Plättchen 74 wird durch leitende Verbindungen 78 geschnitten, die leitende Streifen auf zwei verschiedenen Höhen miteinander verbinden. Das Zwischensubstratplättchen 34 dient also nicht nur dazu, die beiden RAM Chips in den oberen ausgerich-The connection of the various circuit arrangements is achieved through the use of the intermediate substrate plate 34 possible, which has conductive strips 74, 76 provided at a certain height on both sides. That Chip 74 is cut by conductive links 78 that have conductive strips at two different heights with one another associate. The intermediate substrate plate 34 is therefore not only used to align the two RAM chips in the upper

teten Hohlräumen 14, 16 miteinander zu verbinden, sondern verbindet gleichzeitig auch die RAM Chips 44C, 44D in den unteren, ausgerichteten Hohlräumen 18 und 20 und verbindet gleichzeitig vorgegebene Schaltungsanschlüsse mit gemeinsamer Funktion mit einem gemeinsamen äußeren Anschlußstift 42. Durch die Verwendung des Zwischensubstratplättchens mit leitenden, auf einer bestimmten Höhe vorgesehenen Streifen auf beiden Seiten sowie einer leitenden Anordnung zur Herstellung einer Verbindung zwischen unterschiedlichen Hohen wird die horizontale und vertikale Verbindung aller Schaltungen und der äußeren 2-nschlußstif te möglich.ended cavities 14, 16 to connect with each other, but rather simultaneously also connects and connects the RAM chips 44C, 44D in the lower, aligned cavities 18 and 20 simultaneously predetermined circuit connections with a common function with a common external connection pin 42. By using the intermediate substrate plate with conductive strips provided at a certain height on both sides as well as a conductive arrangement to establish a connection between different heights the horizontal and vertical connection of all circuits and the outer 2-connector pins is possible.

Zusätzlich können interne Sc)laltungsverbindungen zwischen den Schaltungsanordnungen, wie beispielsweise gemeinsame Masseanschlüsse, durch leitende Massestreifen 80, 82 undIn addition, internal circuit connections between the circuit arrangements, such as common ground connections, by conductive ground strips 80, 82 and

in/
84, 86 vorgesehen werden. Wi3 man den Figuren 6, 8 und 12 erkennen kann, enthält jeder RAM Chip einen inneren Masseanschluß, der mit "G" gekennzeichnet ist, sowie einen Baugruppen-Massenfleck 88, der direkt durch Bonden mit dem darunterliegenden Massestreifen verbunden ist. Die Massenstreifen werden alle durch vertikal ausgerichtete Anordnungen 90 zur Herstellung von Verbindungen zwischen unterschiedlichen Höhen verbunden, die an einer zentralen Stelle in jedes Substratplättchen eingebettet sind.in/
84, 86 can be provided. As can be seen in FIGS. 6, 8 and 12, each RAM chip contains an internal ground connection labeled "G" and an assembly ground pad 88 which is bonded directly to the ground strip underneath. The ground strips are all connected by vertically aligned interconnection assemblies 90 between different heights which are embedded in a central location in each substrate wafer.

Die Zwischensubstratplättchen 34, 36 dienen gleichzeitig als strukturelle Befestigungsbasis für jeden Chip, wobei die oberen und unteren Chips gegeneinander isoliert werden. Die Verwendung dieser zwei Zwischensubstratchips ermöglicht auch das Aufdrucken der leitenden, auf einer bestimmten Höhe vorgesehenen Streifen auf die Ober- und Unterseite des Plättchens 34; dies ist wesentlich für die horizontale und vertikale Verbindung, die den Anschluß an die gemeinsamen Eingangs/Ausgangs-An.schliir.so alle vier RAM Chips herstellt.The intermediate substrate plates 34, 36 also serve as a structural mounting base for each chip, wherein the top and bottom chips are isolated from each other. The use of these two intermediate substrate chips enables also the printing of the conductive strips provided at a certain height on the top and bottom of the Plate 34; this is essential for the horizontal and vertical connection that connects to the common Input / output connection so that all four RAM chips are made.

Es wird darauf hingewiesen, daß die Anschlüsse für den Rei-It should be noted that the connections for the

henadressentakt RAS und den Spaltenadressentakt CAS jeder Schaltungsanordnung getrennt voneinander gehalten werden, wobei jeder Takt mit einem getrennten äußeren Anschlußstift verbunden ist. Dadurch kann jeder RAM Chip auf time sharing und Multiplex-Basis ausgewählt und betrieben werden. Aus diesem Grunde werden nur zweiundzwanzig Stifte benötigt, um vier RAM Chips zu betreiben, wobei jeder sechszehn Eingangs/Ausgangs-Anschlüsse hat.henadressentakt RAS and the column address clock CAS of each circuit arrangement are kept separate from one another, each clock having a separate external pin connected is. This means that every RAM chip can be selected and operated on a time sharing and multiplex basis. the end therefore only twenty-two pins are required to power four RAM chips, sixteen each Has input / output connections.

Die Anordnung von mehreren, in bestimmten Höhen vorgesehenen leitenden Streifen ermöglicht in Kombination mit den leitenden Verbindungen zwischen den unterschiedlichen Höhen Musterflexibilität für die Anordnung der Kontaktflecken für die ; Anbringung an den Eingangs/Ausgangs-Leitungen der Schaltungsanordnungen. Darüberhinaus müssen keine Kompromisse in Bezug auf die Substratfläche der Schaltungsanordnungen eingegangen werden; außerdem wird die für die hermetische Abdichtung erforderliche Oberfläche durch diesen Aufbau nicht verringert. Als Ergebnis müssen die Kontaktflecken nicht in Bezug aufeinander versetzt oder im Zick-Zack angeordnet werden, wodurch das gleichzeitige, direkte Bonden der Eingangs/Ausgangsleitungen der Schaltungsanordnungen mit den Kontaktflecken möglich wird; dieses Bonden kann bei Bedarf automatisch erfolgen. Damit wird also die Packungsdichte dieser Baugruppe wesentlich von zwei Schaltungsanordnungen auf vier Schaltungsanordnungen erhöht, ohne daß Kompromisse in Bezug auf die Substratfläche oder die Anforderungen an die Abdichtungsoberfläche eingegangen werden müssen; außerdem können auch die Baugruppenabmessungen eingehalten werden, die durch die Industrienorm vorgegeben werden.The arrangement of a plurality of conductive strips provided at certain heights enables in combination with the conductive Connections between the different heights pattern flexibility for the arrangement of the contact pads for the; Attachment to the input / output lines of the circuit arrangements. In addition, no compromise in terms of anything the substrate surface of the circuit arrangements are discussed; it also becomes the one required for the hermetic seal This structure does not reduce the surface area. As a result, the pads do not have to be in relation to each other staggered or arranged in a zigzag, which enables the simultaneous, direct bonding of the input / output lines the circuit arrangements with the contact pads becomes possible; this bonding can be done automatically if necessary. Thus, the packing density of this assembly is significantly increased from two circuit arrangements to four circuit arrangements without compromising on the Substrate area or the requirements for the sealing surface must be received; In addition, the assembly dimensions specified by the industry standard can also be adhered to can be specified.

-5/-Leerseite -5 / - blank page

Claims

GRÜNECKER, KINKULL) EY, STOCKMAIR & PAFiTNbR PATENT AGENCIES

* 7 A GRUNECKER. w .λ

DR H KINKfüLOEY Γι ..- *. VG

DR W. STO -.-. Κί / ΙΛΙΠί. ! .- ι Λΐ - .. r.ri

DR K SCHlJMANN. η · ». «<» '■

P Il JAKOfci. Wi. _Γ .ο

DS G BEZOL-D. »Μ. . ·. * · «

W MASTER, ari. 'ng

H HILGERS, ο «-: · * 3

DR H. MEYER-PLATH. WL ing

MOSTEK CORPORATION ^{Ρ 16 401}

1215 Vest Crosby Road eooo Munich 22

. MAXIMILIANSTRASSE

Carrollton, Texas 75006
United States

Over / Under double row chip assembly

Claims

(λ J Electronic circuit assembly for the encapsulation of circuit arrangements, each containing input / output lines, characterized by a vertically stacked group of substrate plates, which define a support core with cavities, one or more substrate plates for the separate accommodation of the Cut circuit arrangements, further through support surfaces and line connection surfaces for the circuit arrangements, which are exposed on at least one substrate plate, by separately arranged on each line connection surface, conductive strips at a certain height for attachment to the input / output lines of a circuit arrangement, the in each group of conductive strips provided at a certain height extend along the interface of at least one stacked pair of substrate plates for connection to external connection pins, and

TClFf-V-.O-OiM JHOJ: _ω , θ ', "11" TLfWKiM- MONAPAT "If ₁ F .-; -

by a conductive arrangement embedded in at least one of the substrates between the various shells, the the conductive strips arranged at a certain height at the same level as those arranged at a certain height connecting conductive strips of a different height.

2. Electronic circuit assembly according to claim 1, characterized in that the support core has at least one intermediate plate with conductive strips deposited at a certain height above its two inner sides and has at least one conductive connection between two different heights, which in the intermediate plate is embedded and a strip provided at a certain height on one side with one at a certain level Height provided strip connects on the opposite side of the intermediate plate.

3. Electronic circuit assembly according to claim 1, characterized characterized in that the support core has at least two arrangement cavities which are vertically relative to one another in the arrangement are provided, and at least one intermediate footplate - Has platelet which is provided between the arrangement cavities.

4. Electronic circuit assembly according to claim 1, characterized characterized in that the support core has six rectangular plates with an uppermost pair of plates, a lowermost one Pair of platelets and with an intermediate pair of platelets between the upper and lower pair of platelets, the platelets of the top and bottom pair corresponding in each case Window openings which the arrangement cavities have.

5. Electronic Icircuit assembly for encapsulation of first and second circuit arrangements with input / output lines and one vertically one above the other Group of substrate plates, characterized by

an upper "PUiU chon mit oincr l'ctu;t."; rüf f nimg, through a lower plate with a window opening, through an intermediate plate arrangement which is provided between the upper and lower plate and has upper and lower side surfaces which coincide with the upper and lower window openings, respectively, the upper and lower side surfaces each containing support surfaces and conduit connection surfaces, which are respectively accessible through the window openings, further by the first and second group for conductive strips provided at a certain height, respectively on the upper and the lower Leitungsverbindungsoberf laugh for attachment to the input / output _LEI: obligations of the first and second circuit are arranged, the conductive strips of each group at least partly along on the upper and lower side surface of the intermediate strip assemblage of Boundary surface of one another he arranged platelets extend to a peripheral edge of the intermediate plate assembly for connection to external terminal pins.

6. Electronic circuit assembly according to claim 5, characterized by a line arrangement for the production the connection between the circuit arrangements which are located at different heights, the line arrangement is embedded in the intermediate plate arrangement, the one conductive, arranged at a certain height Strip of the upper group with a conductive strip of the lower group arranged at a certain height Group connects.

7. Electronic circuit assembly for encapsulating first and second circuit arrangements with input / output lines and with a group of substrate platelets arranged vertically one above the other, characterized by a upper plate with first and second window openings,

which are arranged on a line at a distance from each other, by a lower plate with an inner, lateral one Surface underlying the first and second window openings, the lateral surfaces of the lower plate, which coincide with the first and second window openings, each have wings and connecting wings, each accessible through the window openings and by first and second groups of conductive strips on the first and second conduction connection surfaces, respectively for attachment to the input / output lines of the first or second circuit arrangement are attached with the conductive strips of each group extending at least partially over the inner surface of the lower platelet along the boundary surface of the upper and lower platelet to a peripheral edge of the lower platelet extend for connection with external connector pins.

8. Electronic circuit assembly for the encapsulation of first and second circuit arrangements with input / Output lines and with a group of substrate platelets arranged vertically one above the other, characterized by a top pair of stacked platelets, each of which has overlapping surfaces and coincident Have window openings through a bottom pair of superimposed platelets, each of which has overlapping surfaces and coincident window openings have, the coincident window openings each Pairs of platelets each define upper and lower cavities for receiving the first and second circuit arrangement, respectively and at least partially in relation to the window opening of the outermost lamina of each pair is offset to the inner window opening of each wafer cavity, whereby at least a portion of the wafer surface, which surrounds the inner window opening and the upper resp. lower line connection surface defined, exposed, further by an intermediate plate arrangement, which between

the upper and lower pair of plates are enclosed and form a support base for the circuitry, and through a first and second group of conductive strips for attachment to the input / output lines the first and second circuit arrangement are arranged on the upper and lower line connection surface, respectively and at least partially over the platelet in which the inner window along the interface of the overlapping Plate surfaces is formed, each up to a peripheral edge of the inner plate of each plate pair for extend the connection with an external connector pin.

9. Electronic circuit assembly according to claim 8, characterized in that the intermediate plate arrangement has first and second, superimposed plates, one of the intermediate plates arranged at a certain height, conductive strips arranged on its two sides and the other intermediate plate arranged at a certain height, having conductive strips only on a single side facing one / _ of the cavities, and that at least-. a conductive arrangement is provided which is embedded in each intermediate plate and connects the strips of one height arranged at a certain height to the strips of another height arranged at a certain height.

10. Multi-chip Uber / Under dual in-line module, labeled by a vertically stacked group of substrate platelets, which have a support core with first and second intermediate laminae sandwiched between upper and lower laminae, defining the core first and second cavities intersecting at least one of the platelets along an upper level; and third and fourth Contains cavities that intersect at least one of the platelets along a lower level, wherein support and line connection surface laugh on the intermediate platelets are exposed, further through bonding pads, which are on the line connection surfaces in each cavity

are stored by a semiconductor chip with input / output leads, which is received in each cavity and attached to the support surfaces, with the input / output conduits of each chip to be connected to the connection pads in each cavity, continues through external connector pins mounted in first and second parallel rows along opposite sides of the group are, by separately on each line connection surface arranged, provided at a certain height, conductive strips, one end of which is electrically connected to one of the Connection pad and the opposite end electrical is coupled to one of the outer connector pins, wherein one of the intermediate plates has conductive strips arranged at a certain height, which on both of its inner surfaces are deposited, while the other intermediate plate conductive, arranged at a certain height Has strips that are located only on a single, one of the cavity pairs facing side, and at least a conductive connection arrangement between the different heights, which in each plate with conductive, on a certain Height arranged strip is embedded and the conductive strips level with the conductive strips electrically connects to a different height, creating functionally equivalent connections of all four chips together and connected to a common external pin, whereby the chips are time-shared can be operated in multiplex mode by means of a minimum number of external connection pins.