DE2615758A1 - Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen - Google Patents
Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungenInfo
- Publication number
- DE2615758A1 DE2615758A1 DE19762615758 DE2615758A DE2615758A1 DE 2615758 A1 DE2615758 A1 DE 2615758A1 DE 19762615758 DE19762615758 DE 19762615758 DE 2615758 A DE2615758 A DE 2615758A DE 2615758 A1 DE2615758 A1 DE 2615758A1
- Authority
- DE
- Germany
- Prior art keywords
- pins
- substrate
- holes
- semiconductor
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000012856 packing Methods 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005219 brazing Methods 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 238000004891 communication Methods 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 238000005272 metallurgy Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 19
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Multi-Conductor Connections (AREA)
Description
.Verfahren zur Herstellung einer Anordnung für das Packen
monolithisch integrierter Schaltungen
Die Erfindung bezieht sich auf das Packen von Halbleiterschaltungen
und insbesondere auf eine verbesserte Packungsanordnung
zur Montage großflächiger integrierter Halbleiterschaltungen auf einem Trägersubstrat in gestapelter Bauweise und auf ein
Verfahren zur Herstellung solcher Packungsanordnungen.
In der vergangenen Dekade sind Halbleiterschaltungselemente sehr istark mikrominiaturisiert worden. Dies hatte drastische Kosten-Verringerungen
f ein Anwachsen der Arbeitsgeschwindigkeit und eine beachtliche Zunahme der Zuverlässigkeit zur Folge, Mit der
!Abnahme der Größe der Halbleiterschaltungselemente wurden mehr !und mehr solcher Schaltungselemente jn einem Gerät vereinigt.
Dieser Faktor machte Änderungen in der Art der Anordnung und in ;der Art, elektrischen Kontakt mit der integrierten Schaltung herjzustellen,
notwendig. Mit dem Einbau von mehr aktiven und passiven ;Schaltungselementen in eine integrierte Schaltung wuchs die erforderliche
Anzahl von Eingangs- und Ausgangsklemmen, Diese Entwicklung stellte zusammen mit der verringerten Größe einen Zwang
für die Gesamtgröße der Schaltungen dar. Es wurde jedoch erkannt, daß wenn mehr Schaltungselemente zur Durchführung verschiedener
variierter Funktionen in der Schaltung vorgesehen wurden, die Anzahl der Ein- und Ausgänge der Schaltung tatsächlich verringert
werden konnten. Dieses Ergebnis ist möglich, weil die leitenden Verbindungen zwischen den verschiedenen, unterschiedliche Funktio-
609883/0744
nen ausführenden Schaltungen bei der Herstellung der integrierten Schaltung erfolgen konnte durch das metallurgische Verbindungssystem.
Diese Entwicklung ist offensichtlich, wenn man die Kombination der Schaltung und des Aufbaues zweier integrierter
Halbleiterschaltungen zu einer Halbleiterschaltung betrachtet, die zueinander in Wechselbeziehung stehende Funktionen besitzen.
Die notwendige elektrische Verbindung für die zueinander in Wechselbeziehung stehenden Funktionen der Schaltungen muß, wenn
die Schaltungen getrennt sind, von einem Kontaktflecken der einen
Schaltung zu einem Trägermodul, über den Modul zu der Stelle der zweiten Schaltung und dann über einen geeigneten Kontaktflecken
!zu der zweiten Schaltung erfolgen. Wenn die beiden Schaltungen kombiniert werden, kann jedoch die vorher erwähnte Verbindung
mit einer oder mehreren einzelnen metallurgischen Streifen erreicht werden. Ebenso ist es klar, daß ein einzelner Satz von
■ Kontaktflecken zur Zufuhr der Speisespannungen und -ströme für
I die integrierte Schaltung benutzt werden kann, weitgehend unabhängig
von der Größe der integrierten Schaltung,
Jedoch treten in der Verfolgung des Zieles, mehr Schaltungsstrukturen auf einem einzelnen Halbleiterplättchen unterzubringen,
Packungsprobleme auf. Ein sehr ernstes Problem ist das der Ausbeute. Wenn eine integrierte Schaltung und ihre Anordnung
komplexer wird, wächst die Wahrscheinlichkeit eines Defektes, Das Verwerfen der defekten Schaltung verbietet sich jedoch im
Hinblick auf die Kosten der Packungsanordnung.
Ein anderes Problem besteht darin, besonders wenn eine feste
j Verbindung der Anschlußpunkte der Schaltung mit dem Substrat
benutzt wird, die Einheit so anzupassen, daß sie Wärmezyklen standhält. Wenn die integrierte Schaltung und das Substrat aus
verschiedenen Materialien bestehen, ist gewöhnlich ein Unterschied in den Ausdehnungskoeffizienten der Materialien vorhanden.
Während der notwendigen Erwärmung und Abkühlung der Anordnung beimj
I Zusammenfügen und bei der Herstellung werden Spannungen eingeführt!,
die die Verbindungen unterbrechen oder die monolithisch integrier-j
Fi 974 087 60988 3/07 44
te Schaltung selbst zerbrechen. Je größer die monolithisch integrierte
Schaltung ist, umso größer ist dieses Problem. Eine mögliche Lösung des Problems besteht darin, das gleiche Material,
nämlich monokristallines Silizium sowohl für die monolithisch integrierte Schaltung als auch für deren Substrat zu verwenden.
Diese Lösung ist durch das US-Patent 3 517 278 bekannt geworden. Es ist auch schon die Verwendung eines Substrates aus Siliziumnitrid
vorgeschlagen worden, um eine großflächige monolithisch integrierte Schaltung darauf zu befestigen. Die Ausdehnungskoeffizienten
von Silizium und Siliziumnitrid (Si3N4) sind
isehr eng benachbart und die Spannungen, die während der Wärmezyklen
erzeugt werden, werden verringert. Im IBM Technical Disclosure Bulletin, VoI, 16, No, 3, August 1973 ist auf Seite
758 das rückseitige Verbinden einer integrierten Halbleiterschaltung mit einer Platte aus Invar oder Kovar mittels eines
niedrigschmelzenden Lotes und das Befestigen der Platte auf einem Substrat ebenfalls mittels eines niedrig schmelzenden
Lotes vorgeschlagen worden. Das Ziel ist dabei, die Platte als ein Pufferelement zwischen dem Siliziumplättchen und dem Substrat
zu benutzen.
Ein anderer Weg zur Verringerung der Spannungen beim festen Verbinden von Anschlußpunkten bei der Montage großflächiger
Halbleiterschaltungen auf einem Substrat besteht darin, die Verbindungen flexibler zu machen. Dieses Verfahren ist in den
US-Patenten 3 401 126 und 3 429 040 beschrieben. Ein verbessertes
Verfahren, nämlich eine Verlängerung der Lötverbindungen, wodurch die Fähigkeit der Verbindungspunkte verbessert wirdf Scherspannungen
zu widerstehen, ist in der US-Patentschrift 3 921 285 offenbart.
Ein anderer mehr allgemeiner Weg für das Verringern von Spannungen
besteht darin, die Halbleiterschaltung und/oder die Träger der Halbleiterplättchen entweder einzeln oder übereinander
angeordnet auf Stiften zu lagern, die als elektrische Leiter dienen. Dieses allgemeine Konzept ist im IBM Technical Disclosure
FI 974 °87 609883/0744
Bulletin, Vol. 17, No. 2, August 1974 auf den Seiten 645 und
offenbart.
Während das Grundkonzept der Verbindung von monolithisch integrierten
Halbleiterschaltungen mit Substraten über Stifte, die sich biegen können, um in den Halbleiterschaltungen und den
Substraten erzeugte Spannungen aufzunehmen, eine gesunde Idee ist,
werden jedoch verbesserte "/erfahren zur Befestigung und Verbindung
der Stifte mit verschiedenen Arten von Substraten benötigt. Im allgemeinen sind die z.St, bekannten Verbindungsverfahren
nicht anpaßbar an integrierte Schaltungen sehr kleiner Abmessungen oder sind nicht für eine Massenfertigung geeignet, wo
hohe Ausbeuten zwingend sind.
Der Erfindung liegt daher die Aufgabe zugrundef ein Verfahren
zur Herstellung einer verbesserten Anordnung für das Packen monolithisch integrierter Halbleiterschaltungen anzugeben,
welche Anordnung ein großes, monokristallines Substrat enthält, das in elektrischer Verbindung mit einem metallurgischen
Muster auf einem Trägersubstrat steht.
Die genannte Aufgabe wird durch ein Verfahren gelöst, das durch folgende Verfahrensschritte gekennzeichnet ist:
a) Bilden von Löchern in einem ersten ebenen monokristallinen
Substrat,
b) Aufbringen eines Metallisierungssystems auf dieses Substrat,
das Kontakte aufweist„ die an den Löchern enden,
c) Einfügen von Stiften als leitendem Metall in die Löcher des
Substrates,
d) Versehen der Stifte aalt ringförmigen vorgeformten Lötelementen,
■b) Erwärmen der erhaltener. Σ-^norannnq auf eine Temperatur, die
"Äsreiclrc;; uia die Lotslsraente zu schmelzen und in die Löcher,
awcct. die die Stifts gici er^ire-Äsn, fließen zv, lassen und
üsamrah einen elektriesl'sn KonfeE-ct zwischen äsn Stiften und
3 Trägersi:"ratratss4, aas ein metellv.'j-
■J ;J C' ." Q-i / Ü i -* k
angeordnet sind, das dem Lochmuster in dem Halbleitersubstrat entspricht und
g) Verbinden der Enden der Stifte mit den Kontaktflecken.
g) Verbinden der Enden der Stifte mit den Kontaktflecken.
Im folgenden wird die Erfindung in Verbindung mit den Zeichnungen näher erläutert, von denen zeigt:
Fig. 1 eine Schnittansicht des erfindungsgemäßen
P ackungs anordnung,
Fig. 2 eine Draufsicht,
Fig. 3 eine detaillierte Schnittansicht, die die bevorzugte Struktur für die Verbindung zwischen
einem Stift und einem Halbleitersubstrat zeigt,
Fig. 4 eine vergrößerte Schnittansicht, die die Art
der Herstellung der erfindungsgemäßen Struktur zeigt.
In den Fign, 1 und 2 ist ein bevorzugtes spezielles Ausführungsbeispiel der Packungsstruktur nach der Erfindung dargestellt. Die
Trägeranordnung 10 des Packungssystems hat ein Trägersubstrat 12, das mit einer geeigneten Verbindungsvorrichtung versehen ist, die
eine elektrische Verbindung zwisehen senkrechten Stiften 14 und
einer geeigneten externen elektrischen Verbindung, beispielsweise einer Klemme 16 herstellt. Das Trägersubstrat 12 ist üblicherweise
aus einem keramischen Material hergestellt. Die Verbindungsvorrichtung kann ein Muster von Leiterzügen sein, die auf der
Oberfläche in einer oder mehreren Lagen gebildet wurden oder kann ein eingebettetes Netzwerk von Leiterzügen sein, wie beispielsweise
ein mehrschichtiges keramisches Substrat, von der in der US-Patentschrift 3 852 877 beschriebenen Art, Die externe
Verbindung 16, die die elektrische Verbindung zwischen den Substratverbindungsleitungen
und einer externen Auflage, Karte oder einem anderen Gerät herstellt, kann aus Stiften und Drähten oder
FI 974 °87 60988 3/0744
261:: ■: :>8 _ f. _
dergleichen bestehen. Die Stifte 14 können mit dem Trägersubstrat
und seinen zugehörigen Verbindungsleitungen in irgend einer geeigneten
Weise verbunden sein, beispielsweise durch einen mit Lot gefüllten Hohlkörper 18, wie das in Fig. 1 dargestellt ist oder
durch Hartlöten, Weichlöten oder dergleichen. Von den Stiften 14
werden eine oder mehrere Halbleiterscheiben 20 aus monokristallineru
Silizium getragen. Die Halbleiterscheiben 20 können dazu benutzt werden, um die einzelnen monolithisch integrierten Schaltungen
22 zu tragen, wie das in den Fign. 1 und 2 dargestellt ist. Vorzugsweise sind in den Halbleiterscheiben 20 aktive und passive
Halbleiterelemente realisiert, die durch ein geeignetes metallurgisches
Verbindungssystem miteinander verbunden sind. Die Halbleiterscheibe
20 ist im wesentlichen eine große integrierte Schaltung, die vorzugsweise mit Kontaktflecken versehen ist, um die
Verbindung mit den monolithisch integrierten Schaltungen 22 herzustellen, wobei zur Herstellung der notwendigen Verbindung vorzugsweise
Lötverbindungen benutzt werden, wie sie in den US-Patenten 3 401 126 und 3 495 133 beschrieben sind. Das metallurgische
Verbindungssystem in den Halbleiterscheiben 20 schließt
Streifen ein, die in benachbarten Stiften 14 enden. Darüberhinaus können die Halbleiterscheiben 20 aktive und passive Bauelemente
und die zugehörige Metallurgie, wenn das erwünscht ist, sowohl auf der Ober- als auch auf der Unterseite tragen. Die Halbleiterscheiben
20 weisen eine Reihe von durch geeignete Verfahren in ihnen erzeugte Löcher auf, beispielsweise durch subtraktives Ätzen,
durch Bohren mittels Laserstrahlen oder durch selektive anodische Oxidation, auf die ein Ätzvorgang folgt. Der Stift 14 ist mittels
des Lotes 24 mit der Halbleiterscheibe 20 verbunden, wie das im einzelnen in Fig, 3 dargestellt ist. Die bevorzugte Struktur
besteht aus einer Siliziumoxidschicht 26 auf der Halbleiterscheibe 2O, über die ein metallurgischer Streifen 28 aufgebracht ist,
vorzugsweise innerhalb des Loches in der Halbleiterscheibe 20. Der leitende Streifen 28 ist aus lötbarem Material geformt, beispielsweise
aus einer zusammengesetzten Schicht von Chrom, Kupfer und Gold. Das Lötmaterial 24 macht elektrischen Kontakt zwischen
dem leitenden Streifen 28 und dent Stift 24. Zwischen die Halblei-
FI974087 609883/0744
ORIGINAL INSPECTED
terscheiben 20 ist eine Reihe von Äbstandselementen 30 angeordnet,
die auch dazu benutzt werden können, die Halbleiterscheibe 20 in vorgegebenem Abstand von dem Substrat 12 zu halten. Vorzugsweise
sind die Abstandshalter 30 ringförmige Elemente, die tun die Stifte 14 angeordnet werden können. Die Abstandselemente 30 können wahlweise
an verschiedenen Stellen der Packung vorgesehen werden und brauchen nicht um jeden Stift angeordnet zu werden.
Das Verfahren zur Bildung einer Packungsanordnung nach der Erfindung
ist noch deutlicher in der Fig. 4 dargestellt. In dem Verfahren zur Herstellung der Packungsanordnung 10 werden Löcher
in den Siliziumhalbleiterscheiben 20 gebildet, wie das vorher erläutert wurde. Der Durchmesser der Löcher 32 ist etwas größer
als der Durchmesser der Stifte 14. Vorzugsweise enthalten die Löcher 32 einen sich verengenden Teil, wie das in der Fig. 4 dargestellt
ist, der gebildet werden kann durch ein subtraktives Ätzverfahren unter Benutzung einer geeigneten Maske und einer entsprechenden
Ätzlösung. Beim Anordnen der Elemente der Packung können die Stifte 14 in einem Halter 34 mit öffnungen zur Aufnahme der Stifte
entsprechend einem Muster angeordnet sein, das dem Muster der Löcher in den Halbleiterscheiben 20 entspricht. Anschließend
werden ringartig geformte Elemente 36 über die Stifte gelegt und Abstandselemente 30 für ausgewählte Stifte vorgesehen. Die
Halbleiterscheibe 20 wird dann auf die Enden der Stifte 14 gelegt und ein zweiter Satz von vorgeformten Lötringen und Abstandshaltern
über die Stifte gelegt. Anschließend werden zusätzliche Halbleiterscheiben 20 ebenfalls über die Enden der
Stifte gelegt, bis die gewünschte Anzahl von übereinander angeordneten Halbleiterscheiben zusammengesetzt ist. Die erhaltene
Anordnung wird dann auf eine Temperatur erhitzt, die ausreicht, um die Lotelemente 36 zu schmelzen und in die Zwischenräume zwischen
den Stiften und dem Substrat 20 fließen zu lassen. Der Halter 34 für die Stifte kann dann entfernt und die aus übereinander
angeordneten Halbleiterscheiben 20 und Stiften bestehende Anordnung kann durch Hart™ oder Weichlöten mit einem
Substrat verbunden werden.
FI 974 O87 609883/0744
Claims (1)
- PATENTANSPRÜCHEVerfahren zur Herstellung einer Anordnung für das Packen monolithisch integrierter Halbleiterschaltungen, welche Anordnung ein großes monokristallines Substrat enthält, das in elektrischer Verbindung mit einem metallurtischen Muster auf einem Trägersubstrat steht, gekennzeichnet durch folgende Verfahrensschritte:a) Bilden von Löchern in einem ersten ebenen monokristallinen Substrat (20),b) Aufbringen eines Metallisierungssystems auf dieses Substrat, das Kontakte aufweist, die an den Löchern enden,c) Einfügen von Stiften (14) als leitendem Metall in die Löcher des Substratesfd) Versehen der Stifte mit ringförmigen vorgeformten Lötelementen (36 r Fig, 4),e) Erwärmen der erhaltenen Anordnung auf eine Temperatur, die ausreicht, um die Lötelemente zu schmelzen und in die Löcher, durch die die Stifte sich erstrecken, fließe^ zu lassen und dadurch einen elektrischen Kontakt zwischen den Stiften und dem Metallisierungssystem herzustellen, jf) Vorsehen eines Trägersubstrates (12) , das ein metallur- j gisches System aufweist, dessen Kontaktflecken in einem ί Muster angeordnet sind, das dem Lochmuster in dem Halbleitersubstrat entspricht und 'g) Verbinden der Enden der Stifte mit den Kontaktflecken. :2, Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ,aktive und passive Schaltelemente in dem Halbleitersubstrat; gebildet und durch das Metallisierungssystem zu Schaltungen! verbunden werden,3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß monolithisch integrierte Halbleiterschaltungen (22) mitFI 974 087609883/0744dem Metallisierungssystem des Halbleitersubstrates verbun-den sind. ι4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daßAbstandselernente (30) auf dem ersten Halbleitersubstrat ; angeordnet sind. j5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Enden der Stifte mit den Kontaktflecken durch Hartlötverfahren verbunden werden.6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktflecken des Trägersubstrates kleine, oben offene Hohlzylinder CI8) aufweisen, in die die Enden der Stifte eingesetzt und zur Bildung einer Lötverbindung erhitzt werden,7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Trägersubstrat durch Laminieren von Schichten aus keramischem Material gebildet wird, von denen jede ein Muster mit Leiterzügen und durch Verbindungslöchern aufweist, welche Schichten zur Bildung eines mehrlagigen keramischen Trägersubstrates gemindert werden und ein eingebettetes metallurgisches Muster aufweisen.8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Abstandselernente ringförmige Elemente (30) aus dielektrischem Material über die Stifte geschoben werden.FI974087 609883/0744
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US58012175A | 1975-05-22 | 1975-05-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2615758A1 true DE2615758A1 (de) | 1977-01-20 |
Family
ID=24319801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19762615758 Withdrawn DE2615758A1 (de) | 1975-05-22 | 1976-04-10 | Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE2615758A1 (de) |
| FR (1) | FR2312172A1 (de) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4257668A (en) * | 1979-01-02 | 1981-03-24 | Gte Automatic Electric Laboratories, Inc. | Edge clip terminal for mounting thick film hybrid circuits in printed circuit boards |
| GB2194388A (en) * | 1986-08-20 | 1988-03-02 | Plessey Co Plc | Integrated circuit devices |
| FR2666173A1 (fr) * | 1990-08-21 | 1992-02-28 | Thomson Csf | Structure hybride d'interconnexion de circuits integres et procede de fabrication. |
| US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
| WO1993013637A1 (en) * | 1991-12-31 | 1993-07-08 | Tessera, Inc. | Multi-layer circuit construction methods and structures with customization features and components for use therein |
| US5367764A (en) * | 1991-12-31 | 1994-11-29 | Tessera, Inc. | Method of making a multi-layer circuit assembly |
| US5861666A (en) * | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
| US7149095B2 (en) | 1996-12-13 | 2006-12-12 | Tessera, Inc. | Stacked microelectronic assemblies |
| US6225688B1 (en) | 1997-12-11 | 2001-05-01 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
| US6121676A (en) * | 1996-12-13 | 2000-09-19 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3262023A (en) * | 1964-03-19 | 1966-07-19 | Int Resistance Co | Electrical circuit assembly having wafers mounted in stacked relation |
| DE1591501A1 (de) * | 1967-06-06 | 1970-02-26 | Siemens Ag | Integrierter Halbleiterschaltkreis |
-
1976
- 1976-04-01 FR FR7610362A patent/FR2312172A1/fr active Granted
- 1976-04-10 DE DE19762615758 patent/DE2615758A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| FR2312172A1 (fr) | 1976-12-17 |
| FR2312172B1 (de) | 1979-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3888476T2 (de) | Elektrische Kontaktstellen und damit versehene Gehäuse. | |
| DE69413602T2 (de) | Halbleiteranordnung und Herstellungsverfahren | |
| DE69220653T2 (de) | Halbleiterleistungsmodul | |
| DE19648728C2 (de) | Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung | |
| DE3177304T2 (de) | Metallschichten zur Verwendung in einem Verbindungssystem für elektronische Schaltung. | |
| EP0035093B1 (de) | Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips | |
| DE69132685T2 (de) | Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren | |
| DE69309197T2 (de) | Methode und Apparat zur Montage von Multichip-Modulen | |
| DE3786861T2 (de) | Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln. | |
| DE3685647T2 (de) | Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben. | |
| DE69526971T2 (de) | Verbesserungen an keramischen chip-sicherungen | |
| DE69014871T2 (de) | Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips. | |
| DE69120198T2 (de) | Mehrschichtige, gedruckte Leiterplatte und Verfahren zu ihrer Herstellung | |
| DE10033977B4 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
| DE69508835T2 (de) | Dreidimensionale Verbindung von Gehäusen elektronischer Bausteine wobei gedruckte Schaltungen angewendet werden | |
| DE69113187T2 (de) | Verfahren zur Herstellung einer elektronische Dünnschichtanordnung. | |
| DE3042085A1 (de) | Halbleiterplaettchen-montageaufbau und verfahren zu seiner herstellung | |
| DE2355471A1 (de) | Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen | |
| DE1933547B2 (de) | Traeger fuer halbleiterbauelemente | |
| DE19644297A1 (de) | Halbleiterbauelement | |
| DE2536270A1 (de) | Mii oeffnungen versehene halbleiterscheibe | |
| DE19928788A1 (de) | Elektronische Keramikkomponente | |
| DE4140010A1 (de) | Leiterplatte und verfahren zu ihrer herstellung | |
| DE1640457B1 (de) | Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung | |
| DE69620273T2 (de) | Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |