Nothing Special   »   [go: up one dir, main page]

DE2646404A1 - Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit - Google Patents

Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit

Info

Publication number
DE2646404A1
DE2646404A1 DE19762646404 DE2646404A DE2646404A1 DE 2646404 A1 DE2646404 A1 DE 2646404A1 DE 19762646404 DE19762646404 DE 19762646404 DE 2646404 A DE2646404 A DE 2646404A DE 2646404 A1 DE2646404 A1 DE 2646404A1
Authority
DE
Germany
Prior art keywords
substrate
active part
layer
semiconductor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762646404
Other languages
English (en)
Inventor
Jean Victor Bouvet
Raymond Henry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2646404A1 publication Critical patent/DE2646404A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Patentanwälte Dipl.-lng.
Dipl.-lng. Oipl.-Chem. G. Leiser
E. Prinz Dr. G. Hauser
Ernsbergorstrasse 19
8 München 60
THOMSON - CSF 8. Oktober 1976
173, Bd. Haussmann
7500B Paris / Frankreich
Unser Zeichen; T 2089
Verfahren zur Herstellung von Halbleitervorrichtungen mit
hoher Wärmeleitfähigkeit
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen mit sehr hoher Wärmeleitfähigkeit. Sie bezweckt die deutliche Verbesserung der Bedingungen zur Abführung der während des Betriebs im Innern eines elektronischen Bauteils (Diode, Transistor, eventuell verwickeitere Halbleitervorrichtungen) erzeugten Wärme.
Zur Herstellung der Leistungsdioden, insbesondere der bei Hyperfrequenz betriebenen, ist das sogenannte "umgekehrte Schweißen" bekannt: Eine solche Diode besitzt einen auf einem Halbleitersockel, dem Substrat, montierten aktiven Teil. Das Verfahren besteht darin, die Diode so auf einen breiten, dicken und gut wärmeleitenden Metallträger (Kupfer, Silber) aufzuschweißen, daß das Abfließen
Dr.Ha/Ma
" 709817/095 6
(ρ
der Wärme zur Masse erleichtert wird, indem man an den Träger nicht das Substrat, sondern die ebene, den aktiven Teil begrenzende Fläche anlegt, so daß der Abflußweg und somit der Wärmewiderstand verringert v/erden.
Dieses Verfahren läßt sich nicht auf Transistoren anwenden, da der Metallträger die an der ebenen Fläche vorhandenen Elektroden kurzschließen würde.
Die Erfindung beseitigt diesen Nachteil und bietet unter anderem im Fall der Dioden Vorteile, die nachstehend geschildert werden.
Das erfindungsgemäße Verfahren geht von einer Vorrichtung mit einem Halbleitersubstrat und einem aktiven Teil mit Halbleiterschichten aus, wobei die Dicke des Substrats gegenüber derjenigen des aktiven Teils groß ist. Das Verfahren kennzeichnet sich durch mindestens die folgenden Verfahrensstufen:
a) Aufschweißen eines Blocks aus einem Halbleitermaterial auf dem aktiven Teil;
b) Läppen des Substrats zur Herabsetzung seiner Dicke, wobei die Vorrichtung infolge des in der vorhergehenden Stufe a) angeschweißten Blocks leicht handhabbar bleibt;
c) Fertigstellung der Vorrichtung.
Gemäß weiterer Merkmale der Erfindung läuft die Stufe c) wahlweise nach zwei möglichen Ausführungsformen ab:
709817/0958
Erste Ausführungsform:
Man behält den in Stufe a) angeschweißten Block nicht bei und der Wärmeabfluß erfolgt nach dem Anschweißen eines gut wärmeleitenden Sockels auf der Seite des Substrats quer durch das in der Stufe b) verdünnte Substrat von dem aktiven Teil zum Sockel hin, was zu einer Vorrichtung mit einseitiger V/armeabführung führt.
Zweite Ausführungsform;
Man behält den in Stufe a) angeschweißten Block bei, den man nach Anfügung auf der Substratseite eines gleichen Sockels wie bei der ersten Ausführungsform seinerseits läppt; jedoch metallisiert man hier den geläppten Teil des Blocks, was eine Möglichkeit zur zusätzlichen Wärmeabführung auf der Seite dieser Metallisierung ergibt (zweiseitige Wärmeabführung).
Die Erfindung wird anhand der folgenden Beschreibung in Verbindung mit der Zeichnung besser verständlich; in der Zeichnung zeigen:
Fig. 1 bis 7 schematische Schnittansichten von Vorrichtungen in verschiedenen Herstellungsstufen des erfindungsgemäßen Verfahrens im Fall von Dioden;
Fig. 9 und 10 die Anwendung des Verfahrens auf Transistoren in Draufsicht und im Schnitt;
Fig. 8 und 11 Schnittanßichten von Gehäusen für erfindungsgemäße Vorrichtungen.
70981 7/0958
Ganz allgemein ermöglichen die nachstehenden Beispiele die Anwendung des erfindungsgemäßen Verfahrens in Kollektivform, d.h. auf zahlreiche, auf ein und demselben Halbleiterplättchen hergestellte Bauteile.
Fig. 1 zeigt als Beispiel einen Teilschnitt durch ein Siliciumplättchen, an welchem die folgenden Vorbehandlungen vor der Stufe a) des erfindungsgemäßen Verfahrens durchgeführt wurden:
- epitaktische Abscheidung auf einem das Plättchen bildenden Siliciumsubstrat 1 einer N dotierten Siliciumschicht 2; das Substrat selbst ist N+ dotiert;
- Bildung oder Abscheidung nach einem bekannten Verfahren einer dünnen Schicht 3 aus Siliciumoxid, welche die gesamte Oberfläche der Schicht 2 bedeckt;
- Eindiffusion von Störstoffen P in kleine Bereiche 11 (P+) der Schicht 2 durch mittels Lichtätzung in der Schicht 3 gebildete Öffnungen;
- Metallisierung eines Bereichs 12, der leicht über die Zugangsöffnung zu dem kleinen Bereich 11 hinausgeht; es handelt sich um reines Gold in dem gewählten Beispiel, wobei sich zwischen diesem Gold und dem Silicium eine nicht dargestellte Sperrschicht befindet (Mo, Ta, W).
Die in Fig. 1 dargestellte Vorrichtung bildet das Ausgangsstadium für die Stufe a) des erfindungsgemäßen Verfahrens (im Fall einer Planardiode).
709817/0958
Die Behandlung, welcher die Vorrichtung in der Stufe a) unterworfen wird, hängt von der gewählten Ausführungsform ab; insbesondere wird im Fall der ersten Ausführungsform (die fertige Vorrichtung enthält den Block nicht mehr) der Siliciumblock nicht direkt an die Metallisierung 12 angeschweißt. Dieser Fall ist in Fig. 2 dargestellt: Drei aufeinanderfolgende Schichten wurden zwischen der Ausgangsvorrichtung und einem Siliciumblock 20 angeordnet:
- eine Glasschicht 4, wie sie zum Passivieren von Halbleitervorrichtungen üblich ist; diese Schicht bedeckt das ganze Plättchen;
- eine feine Chromschicht 5;
- eine die Schicht 5 bedeckende Goldschicht 6.
Während des Anschweißens des Blocks 20 an dem Plättchen bildet sich eine Zwischenzone 7 aus, die aus einer GoId-Siliciumlegierung besteht und zur festen Verbindung des Blocks mit dem Plättchen beiträgt.
Die Fertigstellung der Vorrichtung im Fall der ersten Ausführungsform wird durch die Figuren 3 und 4 erläutert:
- Fig. 3 zeigt einen Teilschnitt des in der vorhergehenden Stufe erhaltenen Plättchens nach dem Läppen des Substrats 1 (Stufe b), das nunmehr eine Schicht 10 mit einer Dicke in der Größenordnung von 10 bis 20 Mikron bildet; diese Schicht wurde mit einer Schicht 30 aus gut leitendem Metall bedeckt;
709817/0958
/ο
- Fig. 4 zeigt eine einheitliche Vorrichtung, die durch Zerschneiden des in der vorhergehenden Stufe erhaltenen Plättchens nach Durchführung der nachstehenden Behandlungen erhalten wurde:
- Aufbringung einer dicken Metallschicht 40 aus gut leitendem Metall, z.B. durch elektrolytische Abscheidung von Gold;
- Entfernung des Blocks 20, beispielsweise auf chemischem Wege, wobei das Plättchen durch die Schichten 5 und geschützt ist;
- öffnung von Fenstern 41, die Zugang zu den Metallisierungen 12 ergeben, mittels Fotoätzung.
Das erfindungsgemäße Verfahren ist auch auf Mesadioden anwendbar, und zwar unabhängig von der gewählten Ausführungsform. Im Fall der ersten Ausführungsform zeigt die Fig. 5, wie ein Siliciumblock 20 mit den Spitzen der Mesadioden ein und desgleichen Plättchens verschweißt ist, wobei jedoch nur zwei Dioden 51 und 52 dargestellt sind. Die Verschweißung erfolgt über Inseln aus GoId-Siliciumlegierung 7.
Im Fall der zweiten Ausführungsform (Block wird nicht entfernt) sind die Verfahrensstufen verschieden, je nachdem, ob es sich um planare oder um Mesadioden handelt:
1. Planare Dioden
Die Verfahrensstufen sind die folgenden:
709817/0958
a) Direktes Anschweißen des Blocks 20 auf das Gold der Metallisierungen 12, was die Bildung eines GoId-Siliciumeutektikums bewirkt;
b) Läppen des N leitenden Substrats wie bei der ersten Ausführungsform;
c) Fertigstellung der Vorrichtungen unter Anwendung der folgenden Unterstufen:
Cj) Abscheidung einer Schicht aus gut wärmeleitendem Metall auf dem geläppten Substrat;
C2) Bildung eines Wärmeabführungssockels wie bei der ersten Ausführungsform;
ο·*) Läppen des Blocks 20 (aus Silicium mit geringem spezifischem Widerstand) und Metallisierung der geläppten Oberfläche mit einem gut wärmeleitenden Metall, was einen zweiten Weg für die Wärmeabführung gewährleistet.
Fig. 6 zeigt die ganze Vorrichtung, wobei man die Metallisierung 12, das Gold-Siliciumeutektikum 13, den verbleibenden Teil des N+ leitenden Substrats, die in Stufe Cj) abgeschiedene Metallschicht 30, den Wärmeabführungssockel 40, den verbliebenen Teil 200 des Siliciumblocks und die in der Stufe c,) aufgebrachte Metallisierung 60 sieht.
2. Mesadioden
Man geht von Mesadioden aus, deren Seiten durch eine Passivierungsschicht 14 (Flg. 7) z.B. aus Glas, welche
709817/0958
man direkt auf das Silicium aufgegossen hat, geschützt sind; das Silicium war während der Herstellung der Methode durch "Mesaätzung" freigelegt worden.
Während einer Vorstufe stellt man eine Mesadiode vom Planartyp her, indem man eine die Zwischenräume zwischen den Spitzen der Dioden des Plättchens ausfüllende dicke Glasschicht 15 anbringt.
Die folgenden Stufen sind dann identisch mit denen der vorhergehenden Ausführung. In Fige 7 sind daher die
gleichen Elemente der Vorrichtung, insbesondere die
Metallisierungen 40 und 60, welche eine bilaterale
Wärmeabführung ermöglichen, mit gleichen Bezugszeichen versehen.
Fig. 8 zeigt als beispielsviei.se, nicht beschränkende Ausführungsform ein Diodengehäuse, welches die Verbindung und den Wärmefluß während des Betriebs zuläßt.
Es besteht aus:
- einem Buchsenteil mit einem Wärmeabführungskörper 81 mit einem Kragenteil 812, wobei das Ganze aus einem gut wärme- und elektrischleitenden Metall besteht, z.B. Kupfer oder Silber. Ein zylindrischer Teil 82 aus
elektrisch isolierendem Material, jedoch ausreichend wärmeleitend, z.B. Berylliumoxid, ist an den Kragenteil angeschweißt; an seinem Boden befindet sich das abgeflachte Ende 811 des Sockels 81;
- einem Steckerteil 83 mit einem nachgiebigen Flansch 84. Die Diode 16 ist mit ihrem Sockel 17 z.B. an dem abgeflachten Ende des Steckerteils befestigt, welcher
709817/0958
2646A04
In den zylindrischen Teil 82 eintreten soll. Die Befestigung des Steckerteils an dem Buchsenteil erfolgt an dem nachgiebigen Befestigungsflansch 84.
Das erfindungsgemäße Verfahren ist auch auf Transistoren anwendbar. Im Fall der ersteren Ausführungsform (Entfernung des Blocks) sind die Verfahrensstufen die gleichen wie für die Dioden: Die verschiedenen Elektroden (z.B. Basis und Emitter auf der aktiven Seite eines Planartransistors, während sich der Kollektor auf der Substratseite befindet) sind so durch die anfänglich aufgebrachte Glasschicht voneinander isoliert und geschützt. Im Fall der zweiten Ausführungsform (Beibehaltung des Blocks) ist das Verfahren anwendbar, indem man einen Block aus Silicium mit hohem spezifischem Widerstand verwendet, der die Elektroden nicht vollständig bedeckt, so daß eine seitliche Anbringung der elektrischen Anschlüsse möglich ist.
Fig. 9 zeigt als beispielsweise Ausführungsform eine Draufsicht auf einen planaren Transistor 90, dessen Emitter einen ersten Kamm mit η Fingern E^, Ep ... E bildet und dessen Basis einen zweiten Kamm mit n+1 Fingern B^, Bp ... B , B^ bildet, zwischen welche die Finger des ersten Kamms hineingeschoben sind. Ein Siliciumblock 20 ist mit dem Transistor 90 auf einem Teil seiner aktiven Fläche verschweißt, welcher nur die Finger bedeckt und ihre gemeinsamen Rümpfe Eq und Bq freiläßt.
Fig. 10 zeigt eine Teilschnittansicht durch den Transistor 19 nach einer Zeichenebene AA auf der Ebene der Figur Man sieht eine Schicht P, die sich mit den Fingern B^, B2, B, in elektrischem Kontakt befindet, sowie elektrisch mit den Fingern E1, E2 verbundene Zonen N. Außer dem
709817/0950
Siliciumdioxid (Schicht 100), das sich zwischen den Basis- und Emitterfingern befindet, sieht man eine Glasschicht 101 mit Fenstern, die lediglich die Emitterfinger freilegen. In diesen Fenstern sind die Emitterfinger von Goldmetallisierungen 102 überlagert. Auf diese Metallisierungen hat man, wie im Fall der Dioden, den Siliciumblock 20 aufgeschweißt. Da der Transistor nach seiner Fertigstellung dargestellt ist, enthält er nur noch eine dünne N leitende Substratschicht und eine dünne Siliciumschicht 200, welche von den Metallschichten 40 bzw. 60 bedeckt sind.
Fig. 11 zeigt als beispielsweise Ausführungsform ein Gehäuse 11 für einen Transistor, der in Fig. 9 und 10 dargestellten Art, d.h. eines Transistors mit bilateraler Wärmeabführung. Es besteht aus einer dicken kreisförmigen Plattform 110, die auf einen Sockel 116 vom "Schrauben"-Typ montiert ist. Die Plattform besitzt Durchbohrungen 11 und 112, durch welche die Emitter- und Basisanschlüsse E bzw. B, die von dem an einen Sockel 91 angeschweißten Transistor 90 kommen, herausgeführt werden. Die aktive Seite des Transistors 90 ist an eine Metallabdeckung aus Kupfer angeschweißt, die einen dünneren Rand 115 aufweist, der an seinem freien Ende mit einem zylindrischen Teil 113 aus Berylliumoxid verschweißt ist; dieser Teil 113 wird von der Plattform 110 getragen und umgibt den Transistor und die Abdeckung.
Bei sehr hoher Frequenz sieht man unter Heranziehung der Fig. 10 leicht, daß die Metallisierung 16 zur Schaffung einer Störkapazität zwischen Basis- und Emitterelektrode beiträgt, was der guten Leistung des Transistors abträglich ist. Dieser Nachteil kann dadurch vermieden
70981 7/0956
werden, daß man die Metallisierung 60 so polarisiert, daß in der Schicht 200 eine Raumladung erzeugt wird.
Die Erfindung ist auch mit anderen Halbleitermaterialien als Silicium durchführbar, und zwar sowohl in Bezug auf das Substrat als den Block 20, den man auf jeweils geeignete Weise anschweißt.
Schließlich kann der Siliciumblock 20 durch ein Thermoelement, z.B. ein Plättchen aus Wismuth-Tellurid, ersetzt werden, das nicht geläppt zu werden braucht, da man seine Abkühlung bewirkt, indem man durch seine Dicke einen geeigneten elektrischen Strom fließen läßt.
7 0 981 7/09SS

Claims (14)

Patentansprüche
1) Verfahren zur Herstellung von Halbleitervorrichtungen mit sehr großer Wärmeleitfähigkeit, ausgehend von einer Vorrichtung mit einem Halbleitersubstrat und einem aus Halbleiterschichten bestehenden aktiven Teil, wobei die Dicke des Substrats gegenüber der Dicke des aktiven Teils groß ist, gekennzeichnet durch mindestens die folgenden Verfahrensstufen:
a) Aufschweißen eines Blocks aus einem Halbleitermaterial auf den aktiven Teil;
b) Läppen des Substrats zur Verringerung seiner Dicke, wobei die Vorrichtung infolge des in Stufe a) angeschweißten Blocks leicht handhabbar bleibt;
c) Fertigstellung der Vorrichtung.
2) Anwendung des Verfahrens nach A spruch 1 auf eine Vielzahl von Vorrichtungen mit einem gemeinsamen Substrat.
3) Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß man vor der Stufe a) die folgenden Maßnahmen durchführt:
- Abscheidung einer Isolierschicht auf der Oberfläche des aktiven Teils der Vorrichtung;
- Abscheidung einer Metallschicht auf dieser Isolierschicht ;
709817/0958 OR1G1NA1 ,NSPECTEO
- Entfernung des in Stufe a) aufgeschweißten Blocks in der Stufe c) und öffnung von Zugangsfenstern zu den Elektroden des aktiven Teils.
4) Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß die Stufe c) die folgenden Unterstufen umfaßt:
C-) Abscheidung einer gut wärmeleitenden Metallschicht auf dem geläppten Substrat;
Cp) Herstellung eines Wärmeabführungssockels auf der Substratseite;
c^) Läppen des in Stufe a) angeschweißten Blocks und Metallisierung der geläppten Oberfläche dieses Blocks.
5) Verfahren nach Anspruch 4 unter Anwendung auf Mesadioden, dadurch gekennzeichnet, daß man in einer Vorstufe rund um den Mesateil eine ziemlich dicke Isolierschicht abscheidet, welche den Vorsprung des Mesateils verschwinden läßt.
6) Verfahren nach Anspruch 4 unter Anwendung auf Transistoren, dadurch gekennzeichnet, daß man in einer Vorstufe eine von zwei Elektroden des aktiven Teils während der Durchführung der Stufen a) bis c) durch eise Isolierung schützt.
7) Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß diese als Vorstufe aufgebrachte Isolierung sowie der in Stufe a) angeschweißte Block die Elektroden partiell so überdecken, daß eine seitliche Anbringung der elektrischen Anschlüsse möglich ist.
709817/09S8
8) Nach einem der vorhergehenden Verfahren erhaltene Halbleitervorrichtung.
9) Nach einem der Ansprüche 1, 2 und 4 erhaltene Diode, dadurch gekennzeichnet, daß sie ein Substrat mit einer Dicke gleicher Größenordnung wie die Halbleiterschichten des aktiven Teils der Diode besitzt, wobei die Elektrode des aktiven Teils durch eine Halbleiterschicht mit geringem spezifischem Widerstand bedeckt und das Ganze auf beiden Seiten des aktiven Teils mit Metallisierungen versehen ist, die sowohl die Wärme als auch die Elektrizität ableiten.
10) Nach einem der Ansprüche 1, 2 und 5 hergestellte Diode, dadurch gekennzeichnet, daß sie einen von Isoliermittel umgebenen Mesateil besitzt, wobei das Isoliermittel so dick ist, daß die Vorsprünge des Mesateils verschwinden, daß das Substrat von etwa gleicher Dicke ist wie der aktive Teil der Diode, daß die Elektrode des Mesateils mit einer Halbleiterschicht mit geringem spezifischem Widerstand bedeckt ist, und daß das Ganze mit Metallisierungen versehen ist, die sowohl die Wärme als auch die Elektrizität leiten.
11) Nach einem der Ansprüche 1, 2 und 7 hergestellter Transistor, dadurch gekennzeichnet, daß er ein Substrat mit etwa der gleichen Dicke wie die Halbleiterschichten des aktiven Teils enthält, wobei eine Isolierschicht partiell eine von beiden Elektroden bedeckt und eine Halbleiterschicht mit geringem spezifischem Widerstand die Schicht und die nicht isolierten Elektroden bedeckt, während das Ganze mit Metallisierungen zur Ableitung der Wärme versehen ist.
709817/09S8
12) Nach dem Verfahren gemäß einem der Ansprüche 1,2
und 4 hergestellte Diode enthaltendes Gehäuse, dadurch gekennzeichnet, daß es zwei Körper zur Wärmeabführung aufweist, die durch einen elektrisch isolierenden und wärmeleitenden zylindrischen Teil miteinander verbunden sind, welcher die zwischen den beiden Metallkörpern eingespannte Diode umgibt.
13) Nach dem Verfahren gemäß einem der Ansprüche 1,2,· und 7 hergestellten Transistor enthaltendes Gehäus,e, dadurch gekennzeichnet, daß es 'eine wärme- und elektrisch leitende Plattform und eine an einen zylindrischen Teil angeschweißte Metallabdeckung enthält, wobei der zylindrische Teil den Transistor umgibt und wärmeleitend und elektrisch isolierend ist.
14) Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß sie ein mit dem aktiven Teil der Vorrichtung in Wärmekontakt befindliches Thermoelement enthält.
709817/0956
DE19762646404 1975-10-14 1976-10-14 Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit Withdrawn DE2646404A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7531411A FR2328286A1 (fr) 1975-10-14 1975-10-14 Procede de fabrication de dispositifs a semiconducteurs, presentant une tres faible resistance thermique, et dispositifs obtenus par ledit procede

Publications (1)

Publication Number Publication Date
DE2646404A1 true DE2646404A1 (de) 1977-04-28

Family

ID=9161165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762646404 Withdrawn DE2646404A1 (de) 1975-10-14 1976-10-14 Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit

Country Status (5)

Country Link
US (1) US4141135A (de)
DE (1) DE2646404A1 (de)
FR (1) FR2328286A1 (de)
GB (1) GB1552860A (de)
SE (1) SE7611351L (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2517122A1 (fr) * 1981-11-23 1983-05-27 Raytheon Co Dispositif semi-conducteur, notamment diode micro-ondes et son procede de fabrication

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR8108967A (pt) * 1981-01-30 1983-01-11 Motorola Inc Pacote retificador a botao para pastilha nao planar
US4620215A (en) * 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
US4616403A (en) * 1984-08-31 1986-10-14 Texas Instruments Incorporated Configuration of a metal insulator semiconductor with a processor based gate
US4810671A (en) * 1986-06-12 1989-03-07 Intel Corporation Process for bonding die to substrate using a gold/silicon seed
US4771018A (en) * 1986-06-12 1988-09-13 Intel Corporation Process of attaching a die to a substrate using gold/silicon seed
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
WO1998019337A1 (en) * 1996-10-29 1998-05-07 Trusi Technologies, Llc Integrated circuits and methods for their fabrication
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US5895312A (en) * 1996-10-30 1999-04-20 International Business Machines Corporation Apparatus for removing surface irregularities from a flat workpiece
FR2758888B1 (fr) * 1997-01-27 1999-04-23 Thomson Csf Procede de modelisation fine du fouillis de sol recu par un radar
US5891754A (en) * 1997-02-11 1999-04-06 Delco Electronics Corp. Method of inspecting integrated circuit solder joints with x-ray detectable encapsulant
FR2793953B1 (fr) * 1999-05-21 2002-08-09 Thomson Csf Capacite thermique pour composant electronique fonctionnant en impulsions longues
US6588217B2 (en) 2000-12-11 2003-07-08 International Business Machines Corporation Thermoelectric spot coolers for RF and microwave communication integrated circuits
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
FR2857781B1 (fr) * 2003-07-15 2005-09-30 Thales Sa Transistor bipolaire a heterojonction a transfert thermique ameliore

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439737B2 (de) * 1964-10-31 1970-05-06 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Herstellen einer Halblei teranordnung
US3343255A (en) * 1965-06-14 1967-09-26 Westinghouse Electric Corp Structures for semiconductor integrated circuits and methods of forming them
US3445925A (en) * 1967-04-25 1969-05-27 Motorola Inc Method for making thin semiconductor dice
FR2000604A1 (de) * 1968-01-23 1969-09-12 Mitsubishi Electric Corp
US3609474A (en) * 1969-11-10 1971-09-28 Texas Instruments Inc Semiconductor with improved heat dissipation characteristics
NL167277C (nl) * 1970-08-29 1981-11-16 Philips Nv Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting.
US3689993A (en) * 1971-07-26 1972-09-12 Texas Instruments Inc Fabrication of semiconductor devices having low thermal inpedance bonds to heat sinks
US3908187A (en) * 1973-01-02 1975-09-23 Gen Electric High voltage power transistor and method for making
FR2232081A1 (en) * 1973-05-29 1974-12-27 Thomson Csf Soldering of mesa type semi-conductors - is particularly for interconnection of diodes and for attachment of heat sinks
US4035830A (en) * 1974-04-29 1977-07-12 Raytheon Company Composite semiconductor circuit and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2517122A1 (fr) * 1981-11-23 1983-05-27 Raytheon Co Dispositif semi-conducteur, notamment diode micro-ondes et son procede de fabrication

Also Published As

Publication number Publication date
SE7611351L (sv) 1977-04-15
FR2328286B1 (de) 1979-04-27
GB1552860A (en) 1979-09-19
FR2328286A1 (fr) 1977-05-13
US4141135A (en) 1979-02-27

Similar Documents

Publication Publication Date Title
DE2646404A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69609905T2 (de) Monolytische Montage von Halbleiterbauteilen mit einer Hochgeschwindigkeitsdiode
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2423670A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE69524730T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung für Mikrowellen
DE1151323B (de) Halbleiterbauelement mit einem scheibenfoermigen Halbleiterkoerper mit mindestens einer plateauartigen Erhoehung und Verfahren zu seiner Herstellung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE4410354C2 (de) Leistungshalbleiterbauelement
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE3851175T2 (de) Bipolartransistor mit Heteroübergängen.
DE3851991T2 (de) Bipolartransistoren.
DE3331631C2 (de)
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente
DE2835132A1 (de) Festkoerper-mikrowellen-bauelement und seine herstellung
DE2403816B2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2153196A1 (de) Elektrolumineszenz-Anzeigevorrichtung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee