Nothing Special   »   [go: up one dir, main page]

DE2453134C3 - Planardiffusionsverfahren - Google Patents

Planardiffusionsverfahren

Info

Publication number
DE2453134C3
DE2453134C3 DE2453134A DE2453134A DE2453134C3 DE 2453134 C3 DE2453134 C3 DE 2453134C3 DE 2453134 A DE2453134 A DE 2453134A DE 2453134 A DE2453134 A DE 2453134A DE 2453134 C3 DE2453134 C3 DE 2453134C3
Authority
DE
Germany
Prior art keywords
diffusion
concentration
conductivity type
circuit
doping material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2453134A
Other languages
English (en)
Other versions
DE2453134B2 (de
DE2453134A1 (de
Inventor
Lothar Dipl.-Ing. 7801 Hochdorf Bloßfeld
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2453134A priority Critical patent/DE2453134C3/de
Priority to US05/625,339 priority patent/US4043849A/en
Priority to GB45110/75A priority patent/GB1486099A/en
Priority to IT28989/75A priority patent/IT1048824B/it
Priority to CH1441575A priority patent/CH596668A5/xx
Priority to FR7534066A priority patent/FR2290758A1/fr
Priority to JP50133636A priority patent/JPS5910589B2/ja
Publication of DE2453134A1 publication Critical patent/DE2453134A1/de
Publication of DE2453134B2 publication Critical patent/DE2453134B2/de
Application granted granted Critical
Publication of DE2453134C3 publication Critical patent/DE2453134C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0116—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including integrated injection logic [I2L]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/65—Integrated injection logic
    • H10D84/658—Integrated injection logic integrated in combination with analog structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/087—I2L integrated injection logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Planardiffusionsverfahren gemäß dem Oberbegriff des Anspruchs 1.
Ein Verfahren dieser Art ist aus der Zeitschrift »VaJvo-Berichte« Band XVIII, Heft 1/2 (April 1974), Seiten 215 bis 226, bekannt Dieses Planardiffusionsverfahren zur monolithischen Integration einer P L-Schaltung enthält sieben Maskierungsschritte. Aus dieser Literaturstelle ist auch bekannt, daß Analogschaltungen bei relativ hohen Versorgungsspannungen betrieben werden und deshalb epitaktische Schichten hohen spezifischen Widerstandes (beispielsweise 2 bis 3 Ω · cm) und grauer Dicke (ca. 15 μ) und großer Dicke (ca. 15 μ) erforderlich sind. Wie dort ausgeführt ist, sind dabei die für die P L-Schaltung erforderlichen Stromverstärkungen der Transistoren, deren Kollektoren an der Halbleiteroberfläche liegen, schwer zu realisieren.
Der Erfindung Hegt die Aufgabe zugrunde, im P L-Teil eine relativ hohe Stromverstärkung von
('■
Jc. h
20 bis 200
ohne Verminderung der Spannu^jsfestigkeit im Ana logschaltungsteil zu realisieren, ohne dabei die Zahl der genauen Maskierungsschritte und der Hauptdiffusionsprozesse zu erhöhen.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 genannten
Verfahrensmaßnahmen gelöst
Aus der DE-OS 1948 921 ist ein Planardiffusionsverfahren zur monolithischen Integration eines Schaltkreises mit einem Planartransistor relativ geringer Basisdikke und daher relativ hoher Stromverstärkung und einem
M) Planartransistor relativ großer Basiszonendicke und daher relativ größerer Spannungsfestigkeit bekannt, bei welchem Verfahren entweder die Diffusion der Basiszone oder die der Emitterzone stufenweise unter Anwendung eines zusätzlichen Diffusionsprozesses erfolgt Dieses Verfahren hat den Nachteil, daß ein zusätzlicher bei relativ hoher Temperatur und relativ langer Zeit erfolgender Diffusionsprozeß mit einem dazu notwendigen zusätzlichen genauen photolithographischen Ätzprozeß erforderlich ist.
Beim Planardiffusionsverfahren nach der Erfindung wird dagegen von dem Gedanken ausgegangen, einem solchen Diffusionsprozeß einen Aufbringungsprozeß vorzuschalten, wodurch die Möglichkeit gegeben ist. Dotierungsmaterial mehrmals bei relativ niedrigen Temperaturen aufzubringen und nur einen bei relativ hoher Temperatur und relativ langer Zeit erfolgenden Diffusionsprozeß durchzuführen, so daß eine Verringerung der Ausbeute kaum auftreten kann. Aus der
Zeitschrift »Journal of the Electrochemical Society« 104 (1957) Seiten 547 bis 552 ist bereits bekannt, einem HauptdiffusionsprozeQ einen Vordiffusionsprozeß vorzuschalten, der bei relativ niedriger Temperatur und relativ kurzer Zeit erfolgt.
Aus der Zeitschrift »IBM Technical Disclosure Bulletin« Band 14, Nr. 5 (Oktober 1972) Seiten 1612 und 1613 ist ein Planardiffusionsverfahren bekannt, bei welchem zunächst mehrere Diffusionsöffnungen geätzt werden, von denen die für einen Basisdiffusionsprozeß erforderliche zunächst geschlossen wird und erst_nach einem ersten Isolationsdiffusionsprozeß durch Ätzen wieder geöffnet wird. Auf diese Weise kann auf eine zweite Ätzmaske verzichtet werden und die Schwierigkeiten von deren Justierung entfallen.
Beim Verfahren nach der Erfindung kann das Dotierungsmaterial des anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration nach dem Aufbringen vordiffundiert werden oder auch durch eine Ionenimplantation eingebracht werden.
Beim Verfahren nach der Erfindung werien die Diffusionen entsprechend der geforderten Spannungsfestigkeit der Transistoren des bipolaren Analogschaltungsteils in eine Epitaxschicht entsprechender Dicke und Störstellenkonzentration eingebracht Vorzugsweise wird eine Dicke der Epitaxschicht von größer als 5 μιη bis etwa 20 μΐη, gewählt. Im allgemeinen ist ein spezifischer Widerstand der Epitaxschicht von mehr als
1 Ω · cm erforderlich.
Durch das Verfahren der Erfindung werden entsprechend den unterschiedlichen Basiszonenkonzentrationen des P L-Schaltungsteils und des bipolaren Analogschaltungsteils unterschiedliche Basiszonendicken erhalten.
Die Erfindung wird durch das folgende Ausführungsbeispiel anhand der Zeichnung erläutert, wobei die F i g. 1 bis 9 ausschnittsweise Ansichten senkrecht zur Oberflächenseite eines plattenförmigen Halbleiterkörpers mit einer Γ- L-Schaltung A und mit einem bipolaren Analogschaltungsteil B bedeuten und die aufeinanderfolgenden Arbeitsprozesse eines Planardiffusionsverfahrens mit den Merkmalen der Erfindung betreffen. Die beiden Teile können eine beliebige Anzahl an Transistoren enthalten.
Das Planardiffusionsverfahren geht aus von einer Anordnung gemäß der Fi g. 1 mit einer Epitaxschicht 6 des einen Leitungstyps auf einem Substrat 13, vorzugsweise in Form einer Halbleiterplatte, des anderen Leitungstyps. In das Halbleitersubstrat 13 können vor dem Aufbringen der Epitaxschicht 6 relativ hochdotierte Zwischenschichten 14 vom Leitungstyp der Epitaxschicht 6 in bekannter Weise eindiffundiert werden. Durch die Epitaxschicht 6 ist eine den Teil A der P L-Schaltung und den bipolaren Analogschaltungsteil B trennende Isolationszone f eingebracht worden. Auf der Halbleiteroberfläche befindet sich eine geschlossene Schicht aus einem für die Diffusionsmaskierungsschicht
2 des Planardiffusionsverfahrens geeigneten Material, beispielsweise aus Siliciumdioxid. Vorzugsweise wird Silicium als Material für das Substrat 13 und die Epitaxschicht 6 gewählt.
Anschließend werden gemäß der F i g. 2 in der Diffusionsmaskierungsschicht 2 die Öffnungen 10 und 12 fü·" die Diffusion sämtlicher Basiszonen 3 und 4 (vgl. F i g. 7 und 9) und die Öffnung 11 für die Diffusion der Injekiorzone 26 des ander» ·■■. Leitungstyps hergestellt.
Danach werden die Basisdiffusionsöffnungen 10 und die Öffnung 11 für die Diffusion der Injektorzone 26 der P i-Scbaltung A mit einer Maskierungsschicht 5 solcher Dicke geschlossen, daß während einer später folgenden Behandlung mit einem Ätzmittel zum Entfernen überschüssigen Dotierungsmaterials nach dem Aufbringen von Dotierungen des anderen Leitungstyps zum Herstellen der Basiszonen das Halbleitermaterial innerhalb der Basisdiffusionsöffnungen 10 und der öffnung 11 für die Diffusion der Injektorzone 26 der
ίο P /.-Schaltung A wieder freigelegt werden kann. Dies erfolgt beim Ausführungsbeispiel dadurch, daß zunächst gemäß der F i g. 3 sämtliche öffnungen 10, 11 und 12, beispielsweise durch thermische Oxydation, wieder mit einer Maskierungsschicht 5 der genannten Dicke geschlossen werden und die Maskierungsschicht 5 innerhalb der Öffnung 12 für die Diffusion der Basiszone 4 des bipolaren Analogschaltungsteils B durch Anwendung des allgemeinen bekannten fotolithografischen Ätzprozesses wieder geöffnet wird.
Es wird somit die gewünschte Stn·' tür gemäß der F i g. 4 erhalten.
Anschließend wird Dotierungsmaterial des anderen Leitungstyps mit einer ersten Konzentration über die gesamte frei liegende Oberfläche der Anordnung aufgebracht, vordiffundiert und danach die gesamte Anordnung mit einem Ätzmittel zum Entfernen des überschüssigen Dotierungsmaterials auf der Diffusionsmaskierungsschicht 2 behandelt, beispielsweise durch Eintauchen in ein flüssiges Ätzmittel. Aufgrund der besonders gewählten Dicke der Maskierungsschicht 5 ' wird dabei gleichzeitig die in der Diffusionsmaskierungsschicht 2 vorhandene öffnung 10 zur Diffusion der Basiszone 3 im Teil der P /--Schaltung A unter Freilegung der innerhalb der Bewanderung der Öffnung 10 befindlichen Halbleiteroberfläche geöffnet. Gleichzeitig wird die Halbleiteroberfläche innerhalb der öffnung 11 zur Diffusion der Injektorzone 26 (vgl. F i g. 7 bis 9) freigelegt Somit wird eine Anordnung gemäß der Fig.5 mit einer frei liegenden Halbleiter-
oberfläche innerhalb der Öffnungen 10 und 11 und einer Vordiffusionsschicht 15 für die Basiszone 4 im bipolaren Analogschaltungsteil B erhalten.
Anschließend wird Dotierungsmaterial der. anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration auf die frei liegende Oberfläche aufgebracht. Dies kann aus der Gasphase oder durch Ionenimplantation erfolgen. Anschließend kann auch dieses Dotierungsmaterial des anderen Leitungstyps vordiffundiert werden, so daß eine Anordnung gemäß der Fig.6 mit einer weiter expandierten Vordiffusionsschicht 15 im bipolaren Analogschaltungsteil B und weitere Vordiffusionsschichten 16 und 17 für die Basiszonen 3 bzw. für die Injektorzone 26 im Teil der P /.-Schaltung A erhalten werden.
Eine besonders günstige Dotierungskonzentration der Basiszone 4 ergibt sich, wenn das Dotierungsmaterial des anderen Leitungstyps mit einer solchen ersten Konzentration aufgebracht wird, daß nach einer Vordiffusion dieses Dotierungsmaterials ein Flächenwiderstand von 4Ö bis Ω/D erhalten wird. Besonders günstige elektrische Werte zur Lösung der der Erfindung zugrundeliegenden Aufgabe werden erhalten, wenn das Dotierungsmaterial des anderen Leitungstyps mit einer solchen zweiten Konzentration aufgebracht wird, daß nach der Vordiffusion sich ein Flächenwiderstand von 65 bis 100 Ω/Ο ergibt. Eine solche zweite Vordiffusion ist jedoch nicht erforderlich, wie bereits
erwähnt. Sie kann aber ausschließlich zur Einstellung der Konzentration bei Vervcrsuchcn durchgeführt werden.
Anschließend erfolgt die eigentliche Basisdiffusion (Hauptdiffusion) im Teil der P /.-Schaltung A gleichzei- r< (ig mit der des bipolaren Analogschaltungsteils B. wobei eine Anordnung gemäß der F i g. 7 mit den Basiszonen 3 und 4 und der Injektorzone 26 im Teil der P /.Schaltung A gemäß der F*ig. 7 erhalten wird. Dabei werden die Öffnungen 10, 11 und 12 in der Diffusionsmaskierungs- in schicht 2 wieder geschlossen.
In bekannter Weise wird danach die sogenannte F.mitter-Diffusion durchgeführt, während der gleichzeitig die Emitterzone 21 und die Kollektoranschlußzone 23 im bipolaren Analogteil B sowie die Kollektorzonen π 22 und die Emitteranschlußzone 27 im Teil der PL-Schaltung gemäß der Fig. 9 diffundiert werden. Vorher werden, wie die Fig. 8 veranschaulicht, unter Anwendung des bekannten fotolithografischen Ätzverfahrens in der Diffusionsmaskierungsschicht 2 die Diffiisionsöffnungen 18, 19,20, 24 und 2"5 hergestellt.
Es wurde festgestellt, daß beim Verfahren nach der Erfindung zur Erzielung besonders günstiger Werte der Unterschied der Basiszonenkonzentrationcn zwischen dem bipolaren Analngschaltiingsteil /J und dem Teil der P /.-Schaltung A so einzustellen ist. daß nach der Emitlerdiffusion der Transistor des Teils der P /.-Schal lung ·\ ein I hi,, von mindestens 0.7 V besitzt bzw. der /Λ/,,-Wert dieses Transistors deutlich kleiner ist als der entsprechende Wert des bipolaren Analogschaltiingsteils B. Dabei bedeutet Ucr„ die Knicksparinung in der 111 ///(-Kennlinie Diese Regel dient zur Einstellung und zur Kontrolle di.r beiden Konzentrationen des anzubringenden Dotierungsmaterials.
Das beschriebene Planardiffusionsverfahren ist natur gemäß anwendbar zur monolithischen Integration einer P /.-Schaltung mit jeder beliebigen Anzahl von Transistoren, sowohl im Teil der P /.-Schaltung A als auch im bipolaren Analogschaltungsteil B.
Hierzu 2 Blatt Zeichnungen

Claims (8)

  1. Patentansprüche:
    ). Planardiffusionsverfahren zur monolithischen Integration einer P L-Schaltung mit einem bipolaren Analogschaltiingsteil, bei welchem Verfahren durch eine Maskierungsschicht in eine Epitaxschicht des einen Leitungstyps auf einem Substrat des anderen Leitungstyps Isolationszonen mit Dotierungen des anderen Leitungstyps, dann nach Herstellung von öffnungen in der Maskierungsschicht für die Diffusion der Basiszonen in die Epitaxschicht gleichzeitig sämtliche Basiszonen mit Dotierungen des anderen Leitungstyps und danach in die Basiszonen gleichzeitig während einer Emitter-Diffusion die Emitterzonen des bipolaren Analogschaltungsteils sowie die Kollektorzonen der P Z.Schaltung eindiffundiert werden, dadurch gekennzeichnet, daß nach der Herstellung der Öffnunge;i{tO, 12) für sämtliche Basiszonen (3,4) die Ba-sisdiffosionsöffnungen (10) des Teils der P L-Schaltung (A) mit einer Maskierungsschicht (5) solcher Dicke geschlossen werden, daß nach später erfolgendem Aufbringen von Dotierungsmaterial des anderen Leitungstyps während einer darauffolgenden Behandlung mit einem Ätzmittel zum Entfernen überschüssigen Dotierungsmaterials die Epitaxschicht innerhalb der Basisdiffusionsöffnungen (10) des Teils der P L-Schaltung (A) freigelegt wird, daß das Dotierungsmaterial des anderen Leitungstyps mit einer ersten Konzentration aufgebracht und vordiffundiert wird, daß dann die Basisdiffusionsöffnungen (16/ des Teils der P L-Schaltung (A) durch Bthandlung mit dem Ätzmittel geöffnet werden und daß dan.ch Dotierungsmaterial des anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration vor der Diffusion der Basiszonen aufgebracht wird.
  2. 2. Planardiffusionsverfahren nach Anspruch I, dadurch gekennzeichnet, daß nach dem Aufbringen des Dotierungsma'.erials des anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration eine Vordiffusion durchgeführt wird.
  3. 3. Planardiffusionsverfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Dotierungsmaterial des anderen Leitungstyps mit einer solchen zweiten Konzentration aufgebracht wird, daß nach der Vordiffusion ein Flächenwiderstand von 65 bis ΙΙΟΩ/D erhalten wird.
  4. 4. Planardiffusionsverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Dotierungsmaterial des anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration durch Ionenimplantation aufgebracht wird.
  5. 5. Planardiffusionsverfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Dotierungsmaterial des anderen Leitungstyps mit einer solchen ersten Konzentration aufgebracht wird, daß nach der Vordiffusion ein Flächenwidersland von 40 bis 60 Ω/ □ erhalten wird.
  6. 6. Planardiffusionsverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Diffusionen in die Epitaxschicht (6) mit einer Dicke von mehr als 5 μπι eingebracht werden.
  7. 7. Planardiffusionsverfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Diffusionen in eine
    Epitaxschicht mit einem spezifischen Widerstand von mehr als 1 Qem eingebracht werden,
  8. 8. Planardiffusionsverfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Unterschied der Störstellenkonzentrationen der Basiszonen zwischen dem Analogschaltungsteil (B) und dem Teil der P L-Schaltung (A) so gewählt wird, daß nach der Emitterdiffusion der Transistor des Teils der P L-Schaltung (AJ ein UcE0 zwischen 0,7 V und dem t/ceb-Wert des Transistors des Analogschaltungsteils (B) besitzt
DE2453134A 1974-11-08 1974-11-08 Planardiffusionsverfahren Expired DE2453134C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2453134A DE2453134C3 (de) 1974-11-08 1974-11-08 Planardiffusionsverfahren
US05/625,339 US4043849A (en) 1974-11-08 1975-10-23 Planar diffusion method for an I2 L circuit including a bipolar analog circuit part
GB45110/75A GB1486099A (en) 1974-11-08 1975-10-31 Planar diffusion method for making integrated circuits
IT28989/75A IT1048824B (it) 1974-11-08 1975-11-05 Procedimento di diffusione planare
CH1441575A CH596668A5 (de) 1974-11-08 1975-11-07
FR7534066A FR2290758A1 (fr) 1974-11-08 1975-11-07 Methode de diffusion planaire pour circuit integre en logique a injection
JP50133636A JPS5910589B2 (ja) 1974-11-08 1975-11-08 モノリシック集積ｉ↑２ｌ回路のプレ−ナ拡散方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2453134A DE2453134C3 (de) 1974-11-08 1974-11-08 Planardiffusionsverfahren

Publications (3)

Publication Number Publication Date
DE2453134A1 DE2453134A1 (de) 1976-05-13
DE2453134B2 DE2453134B2 (de) 1976-11-04
DE2453134C3 true DE2453134C3 (de) 1983-02-10

Family

ID=5930397

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2453134A Expired DE2453134C3 (de) 1974-11-08 1974-11-08 Planardiffusionsverfahren

Country Status (7)

Country Link
US (1) US4043849A (de)
JP (1) JPS5910589B2 (de)
CH (1) CH596668A5 (de)
DE (1) DE2453134C3 (de)
FR (1) FR2290758A1 (de)
GB (1) GB1486099A (de)
IT (1) IT1048824B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2532608C2 (de) * 1975-07-22 1982-09-02 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
JPS5338276A (en) * 1976-09-20 1978-04-08 Toshiba Corp Semiconductor device
DE2710878A1 (de) * 1977-03-12 1978-09-14 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung
DE2711657C2 (de) * 1977-03-17 1983-08-25 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren mit mindestens zwei aufeinanderfolgenden Diffusionsprozessen
DE2715158A1 (de) * 1977-04-05 1978-10-19 Licentia Gmbh Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung
US4400689A (en) * 1977-04-07 1983-08-23 Analog Devices, Incorporated A-to-D Converter of the successive-approximation type
US4144098A (en) * 1977-04-28 1979-03-13 Hughes Aircraft Company P+ Buried layer for I2 L isolation by ion implantation
US4149906A (en) * 1977-04-29 1979-04-17 International Business Machines Corporation Process for fabrication of merged transistor logic (MTL) cells
US4157268A (en) * 1977-06-16 1979-06-05 International Business Machines Corporation Localized oxidation enhancement for an integrated injection logic circuit
JPS54113276A (en) * 1978-02-24 1979-09-04 Hitachi Ltd Rpoduction of semiconductor device
DE2835330C3 (de) * 1978-08-11 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Integrierter bipolarer Halbleiterschaltkreis sowie Verfahren zu seiner Herstellung
JPS5555559A (en) * 1978-10-19 1980-04-23 Toshiba Corp Method of fabricating semiconductor device
DE2855768C3 (de) * 1978-12-22 1981-10-15 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte Schaltung
US4272307A (en) * 1979-03-12 1981-06-09 Sprague Electric Company Integrated circuit with I2 L and power transistors and method for making
DE3020609C2 (de) * 1979-05-31 1985-11-07 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I&uarr;2&uarr;L-Element
JPS5739567A (en) * 1980-07-18 1982-03-04 Nec Corp Manufacture of semiconductor device
JPS63166793U (de) * 1987-04-17 1988-10-31
SE514707C2 (sv) * 1998-11-04 2001-04-02 Ericsson Telefon Ab L M Metod för halvledartillverkning

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL239076A (de) * 1958-06-09 1900-01-01
US3551221A (en) * 1967-11-29 1970-12-29 Nippon Electric Co Method of manufacturing a semiconductor integrated circuit
FR1569872A (de) * 1968-04-10 1969-06-06
US3655457A (en) * 1968-08-06 1972-04-11 Ibm Method of making or modifying a pn-junction by ion implantation
US3566218A (en) * 1968-10-02 1971-02-23 Nat Semiconductor Corp The Multiple base width integrated circuit
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices
US3806382A (en) * 1972-04-06 1974-04-23 Ibm Vapor-solid impurity diffusion process
JPS5548704B2 (de) * 1973-06-01 1980-12-08
US3928081A (en) * 1973-10-26 1975-12-23 Signetics Corp Method for fabricating semiconductor devices using composite mask and ion implantation
US3898107A (en) * 1973-12-03 1975-08-05 Rca Corp Method of making a junction-isolated semiconductor integrated circuit device
US3933528A (en) * 1974-07-02 1976-01-20 Texas Instruments Incorporated Process for fabricating integrated circuits utilizing ion implantation

Also Published As

Publication number Publication date
DE2453134B2 (de) 1976-11-04
FR2290758B1 (de) 1981-09-04
FR2290758A1 (fr) 1976-06-04
IT1048824B (it) 1980-12-20
CH596668A5 (de) 1978-03-15
JPS5910589B2 (ja) 1984-03-09
DE2453134A1 (de) 1976-05-13
GB1486099A (en) 1977-09-14
US4043849A (en) 1977-08-23
JPS5169987A (de) 1976-06-17

Similar Documents

Publication Publication Date Title
DE2453134C3 (de) Planardiffusionsverfahren
DE2449688C3 (de) Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2615754C2 (de)
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0129045A1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE3328521C2 (de) Gleichrichterdiode für hohe Sperrspannung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2560576C2 (de) Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung
EP0028786B1 (de) Ionenimplantationsverfahren
DE4415955A1 (de) Verfahren zur Herstellung eines Halbleiter-MOS-Transistors
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE2500184A1 (de) Verfahren zum herstellen einer ladungsuebertragungsvorrichtung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE2753533A1 (de) Verfahren zum selektiven eindiffundieren von aluminium

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: KRAFT, WOLFGANG, 7800 FREIBURG, DE BLOSSFELD, LOTHAR, DIPL.-ING., 7801 HOCHDORF, DE

C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee