DE1900839C3

DE1900839C3 - Electrical pulse counter

Info

Publication number: DE1900839C3
Application number: DE19691900839
Authority: DE
Inventors: James Richard Reading Berkshire Halsall (Grossbritannien)
Original assignee: Imperial Chemical Industries Ltd
Current assignee: Imperial Chemical Industries Ltd
Priority date: 1968-01-10
Filing date: 1969-01-09
Publication date: 1977-08-25

Description

Die Erfindung betrifft einen elektronischen Impulszähler, dem die Ausgangsgröße im Binärcode entnehmbar ist und der mehrere bistabile Bauelemente aufweist. Zähler dieser Art finden beispielsweise in digitalen Datenverarbeitungsanlagen und Imstrumentierungssystemen Verwendung.The invention relates to an electronic pulse counter from which the output variable can be taken in binary code and which has several bistable components. Counters of this type can be found, for example, in digital Data processing systems and instrumentation systems use.

Bei bestimmten bekannten Zählern können Übergangsfehler auftreten.Transition errors can occur in certain known counters appear.

Der Erfindung liegt die Aufgabe zu gründe, einen Zähler zu schaffen, der frei von Übergangsfehlern ist und die Möglichkeit bietet, ein Überlaufen zu verhindern. Diese Aufgabe ist erfindungsgemäß dadurch gelöst, daß die bistabilen Bauelemente in einer die Ausgangsgröße in Graycode ergebenden Schaltung liegen und mit Ausschließlich-Oder-Schaltungen zur Umwandlung des Graycodes in den Binärcode verbunden sind, und daß eine Einrichtung zur Erzeugung eines Paritätssignals der Ausgangsgröße im Binärcode für die Darstellung der Parität der Ausgangsgröße im Graycode sowie eine Einrichtung zur Zuführung des Paritätssignals zu den bistabilen Bauelementen vorgesehen ist. It is the object of the invention to provide a counter which is free from transition errors and offers the possibility of preventing overflow. According to the invention, this object is thereby achieved solved that the bistable components in a circuit resulting in the output variable in gray code and with exclusive-or circuits Conversion of the Gray code into binary code are connected, and that a device for generating a Parity signal of the output variable in binary code for the representation of the parity of the output variable in gray code and a device for feeding the parity signal to the bistable components is provided.

Durch die Verwendung des Graycodes werden Übergangsfehler verhindert, weil während des Übergangs von irgendeiner Zahl zur nächsten nur ein einziges der bistabilen Bauelemente seinen Zustand wechselt. D'as Überlaufen wird durch die Paritätskontrolle verhindert, und zwar sowohl dann, wenn zu addierende Impulse über die maximale Kapazität h'iaus eingegeben werden, als auch dann, wenn zu subtrahierende Impulse eingegeben werden und sich ein Wert unter Null ergeben würde.Using the gray code prevents transition errors because during the transition from any number to the next only a single one of the bistable components changes its state changes. D'as overflow is prevented by the parity control, both when to adding impulses beyond the maximum capacity entered, as well as when pulses to be subtracted are entered and a value is entered would result below zero.

Der erfindungsgemäße Zähler ist besonders vorteilhaft für eine Steuerung, bei der die eingegebenen Werte direkt in die zentrale Einheit zur Weiterverarbeitung gegeben werden, sowie für digitale Instrumentierungssysteme, bei denen mehrere externe Zähler auf Befehl vom Computer abgefragt werden, wobei der Computer nicht überprüfen kann, ob die Zähler frei von Übergangsfehlern sind.The counter according to the invention is particularly advantageous for a control in which the entered values can be sent directly to the central unit for further processing, as well as for digital instrumentation systems where several external meters are on command can be queried by the computer, whereby the computer cannot check whether the counters are free of Transition errors are.

Vorzugsweise besitzt der Zähler eine Richtungssteuerungseinrichtung, die durch ein Steuersignal betätigbarThe counter preferably has a direction control device, which can be actuated by a control signal

OO 839OO 839

ist, um das Paritätssignal umzukehren und dadurch eine Umkehrung der Zählrichtung des Zählers zu bewirken.is to reverse the parity signal and thereby reverse the counting direction of the counter.

Die bistabilen Bauelemente können durch Flip-Flops gebildet sein und in Kaskadenschaltung liegen. The bistable components can be formed by flip-flops and can be cascaded.

Die Einrichtung zur Umkehrung des Paritätssignals kann eine Nicht-Äquivalenz-Schaltung oder eine weitere Ausschiießlich-Oder-Schaltung enthalten. Die NichtÄquivalenz-Schaltung oder die Ausschließlich-Oder-Schaltung können aus mehreren Nicht-Und-Gattern gebildet sein. Die Flip-Flops können vom Haupt-Zusatz-Typ sein, um die Änderung des Ausgangszustandes der einzelnen bistabilen Bauelemente zu verzögern, bis der einleitende Eingangsimpuls beendet ist. Auf diese Weise ist verhindert, daß irgend ein Eingangsimpuls mehr als eine Änderung des Zustandes des Zählerausgangs verursacht.The device for reversing the parity signal can contain a non-equivalence circuit or a further exclusive-OR circuit . The non-equivalent circuit or the exclusive-or circuit can be formed from a plurality of non-AND gates. The flip-flops can be of the main additional type in order to delay the change in the output state of the individual bistable components until the introductory input pulse has ended. In this manner is prevented that any input pulse causes more than one change in the state of the counter output.

Der erfindungsgemäße Zähler kann auch so ausgebildet sein, daß er einen Überlauf und infolgedessen einThe counter according to the invention can also be designed so that it has an overflow and, as a result, an

Table I.

kontinuierliches Zählen ermöglicht. Dies kann durch ein zusätzliches bistabiles Bauelement, also beispielsweise ein Flip-Flop, erzielt werden, das ein Signal zu übertragen vermag, welches die Arbeitsweise des Zählers umkehrt. Der Zähler kann dann so eingestellt werden, daß er Eingangsimpulse addiert, bis der volle Zustand erreicht ist, und dann die Eingangsimpulse subtrahiert, bis der leere Zustand erreicht ist. Ferner können, wenn gewünscht, die Füllgeschwindigkeit und die Entleerungsgeschwindigkeit gleich oder verschieden sein, wobei die Steuerung von einer externen Einrichtung aus erfolgen kann.enables continuous counting. This can be done by an additional bistable component, for example a flip-flop, can be achieved, which is able to transmit a signal which the operation of the Counter reverses. The counter can then be set to add input pulses until the full State is reached, and then subtracts the input pulses until the empty state is reached. Further If desired, the filling speed and the emptying speed can be the same or different The control can be carried out from an external device.

Die folgende Tabelle zeigt den Aufbau des Graycodes und des üblichen Binärcodes für die Dezimalzahlen von Null bis Sechzehn, wobei die Spalten a\ und a^ die am wenigsten bedeutenden Stellen des Binärcodes bzw. des Graycodes bilden:The following table shows the structure of the Gray code and the usual binary code for the decimal numbers from zero to sixteen, whereby the columns a \ and a ^ form the least significant digits of the binary code or the Gray code:

Dezimal-Decimal- Binärcodebinary code ώώ aa bibi :i): i) GraycodeGraycode ώώ aa toto /72/ 72 Gray-Gray- Zahlnumber 00 00 00 00 00 00 00 00 Paritätparity eiegg 00 00 00 11 00 00 00 11 00 00 00 00 11 00 00 00 00 11 11 geradejust 11 00 00 00 11 11 00 ηη 00 11 00 ungeradeodd 22 00 00 11 00 00 00 00 11 11 00 geradejust 33 00 00 11 00 11 00 00 11 11 11 ungeradeodd 44th 00 00 11 11 00 00 00 11 00 11 geradejust 55 00 00 11 11 11 00 00 11 00 00 ungeradeodd 66th 00 11 00 00 00 00 11 11 00 00 geradejust 77th 00 11 00 00 11 00 11 11 00 11 ungeradeodd 88th 00 11 00 11 00 00 11 11 11 11 geradejust 99 00 11 00 11 II. 00 11 11 11 00 ungeradeodd 1010 00 11 11 00 00 00 11 00 11 00 geradejust 1111th 00 11 11 00 11 00 11 00 11 11 ungeradeodd 1212th 00 11 11 11 00 00 11 00 00 11 geradejust 1313th 00 11 11 11 11 00 11 00 00 00 ungeradeodd 1414th 00 00 00 00 00 00 11 00 00 00 geradejust 1515th 00 00 ungeradeodd 1616 11 11 geradejust

Die Parität einer Zahl im Graycode ist dadurch definiert, ob in dieser Zahl die Anzahl der Ziffern »1« gerade (einschließlich Null) oder ungerade ist. Deshalb ist, wenn die Parität einer Zahl im Graycode gerade ist, die am wenigstens bedeutende Stelle der entsprechenden Zahl im Binärcode die Ziffer »0«. Wenn die Parität einer Zahl im Graycode dagegen ungerade ist, ist die am wenigsten bedeutende Stelle der äquivalenten Zahl im Binärcode mit der Ziffer »1« belegt.The parity of a number in the Gray code is defined by whether the number of digits »1« in this number is even (including zero) or odd. Therefore, if the parity of a number in Gray code is even, the least significant digit of the corresponding number in the binary code is the digit "0". When the parity of a number in Gray code is odd, the least significant digit of the equivalent number is im Binary code assigned the number "1".

Die Parität einer Zahl im Graycode kann deshalb durch eine Umsetzung des Graycodes in den Binärcode und die Prüfung des Zustandes der binären Stelle mit der geringsten Bedeutung bestimmt werden. Die Umsetzung vom Graycode in den Binärcode kannThe parity of a number in the gray code can therefore be achieved by converting the gray code into binary code and the test of the state of the binary digit with the least significance can be determined. the Conversion of gray code into binary code can

Table Il

Gray (= dezimal 15)Gray (= decimal 15)

BinärBinary

dadurch erfolgen, daß man die binäre Stelle mit größter Bedeutung gleich der Stelle im Graycode mit der größten Bedeutung setzt und dann die nächste binäre Stelle durch Addition der nächsten binären Stelle zu der Stelle des Graycodes mit der größten Bedeutung ermittelt. Die auf diese Weise gebildete zweite binäre Ziffer wird dann zu der nächst niedrigeren Ziffer des Graycodes addiert. Die Summe ergibt die Ziffer für die nächst niedrigere binäre Stelle, wobei für die Addition die üblichen Regeln für die binäre Addition verwendet werden, Übertragungen jedoch nicht durchgeführt werden. Die folgende Tabelle II gibt die vorstehend erläuterte Umformung wieder, wobei als Beispiel die Dezimal-Zahl 15 aus Tabelle 1 ausgewählt worden ist:be done by making the binary digit with the greatest importance equal to the digit in the Gray code with the sets the greatest importance and then the next binary digit by adding the next binary digit to the Position of the gray code with the greatest importance is determined. The second binary formed in this way The digit is then added to the next lower digit of the Gray code. The sum gives the number for the next lower binary digit, whereby the usual rules for binary addition are used for the addition but transfers will not be made. The following Table II gives the above The transformation explained again, with the decimal number 15 selected from Table 1 as an example:

In der Schaltung für die Umsetzung der Graycode-Zahlen in Binärcode-Zahlen können Nicht-Äquivalenz-Schaltungen oder Ausschließlich-Oder-Schaltungen verwendet werden, um die notwendige Addition ohne Übertragungsoperationen zu ermöglichen.In the circuit for converting the Gray code numbers into binary code numbers, non-equivalence circuits can be used or all-or circuits are used to do the necessary addition without To enable transfer operations.

Eine Prüfung der Graycode-Zahlen in der Tabelle I zeigt, daß bei einem Zählvorgang mit steigendem Wert eine gerade Paritätsbedingung immer einem Wechsel im Zustand der Stelle a* mit geringster Bedeutung vorangeht. Umgekehrt geht bei einem Zählvorgang mit abnehmendem Wert eine ungerade Paritätsbedingung immer einem Wechsel in der Stelle Bi voran. Änderungen des Zustandes aller höherer Stellen gehen eine ungerade Paritätsbedingung bei einem Zählvorgang mit steigendem Wert und eine gerade Paritätsbedingung bei einem Zählvorgang mit fallendem Wert voran. Eine Umkehrung des Paritätssignals stellt deshalb ein Mittel zur Umkehrung der Zählrichtung dar. Die allgemeine Bedingung für eine Änderung des Zustandes der höheren Stellen im Graycode ist der »1 «-Zustand für die nächst niedrigere Stelle und der »O«-Zustand aller Stellen geringerer Bedeutung.A check of the Gray code numbers in Table I shows that in a counting process with an increasing value, an even parity condition always precedes a change in the state of digit a * with the least significance. Conversely, in the case of a counting process with a decreasing value, an odd parity condition always precedes a change in the position Bi. Changes to the status of all higher digits are preceded by an odd parity condition for a counting process with a rising value and an even parity condition for a counting process with a falling value. Reversing the parity signal is therefore a means of reversing the counting direction. The general condition for changing the status of the higher digits in the Gray code is the "1" status for the next lower digit and the "O" status of all the less significant digits .

Dies kann durch logische Zwischenkreise erreicht werden, die zwischen aufeinanderfolgende bistabile Bauelemente oder Flip-Flops eingefügt sind, um eine Änderung des Zustandes festzustellen. Die logischen Zwischenkreise oder Bauelemente können beispielsweise aus Nicht-Und-Gattern oder Nicht-Oder-Gattern bestehen. Andere Zusammensetzungen logischer Bauelemente können ebenfalls verwendet werden, sofern sie die notwendigen, obenerwähnten Schaltbedingungen erfüllen.This can be achieved through logical intermediate circuits, which are between successive bistable Components or flip-flops are inserted to detect a change in state. The logical ones Intermediate circuits or components can consist of not-and-gates or not-or-gates, for example exist. Other logic component compositions can also be used, provided they meet the necessary switching conditions mentioned above.

Im folgenden ist die Erfindung an Hand mehrerer auf der Zeichanung dargestellter Ausführungsbeispiele im einzelnen erläutert.In the following the invention is based on several embodiments shown in the drawing in individually explained.

Es zeigtIt shows

F i g. 1 eine einfache Art eines bekannten Zählers zum Zählen im Binärcode,F i g. 1 a simple type of known counter for counting in binary code,

F i g. 2 eine erste Ausführungsform des erfindungsgemäßen Zählers mit sieben Stufen, F i g. 3 und 4'verschiedene logische Schaltungen,F i g. 2 shows a first embodiment of the counter according to the invention with seven stages, F i g. 3 and 4 'different logic circuits,

Fig. 5 eine Ausführungsform eines Zählers, die ein Überlaufen gestattet,5 shows an embodiment of a counter that allows overflow,

Fig.6 eine Ausführungsform eines Zählers mit Synchronisationsmöglichkeit.6 shows an embodiment of a counter with the possibility of synchronization.

Die in Fig. 1 dargestellte Ausführungsform eines bekannten Pulsationszählers besitzt eine Kaskade aus fünf bistabilen Flips-Flops A \ bis /4 5. Die binäre Ausgangsgröße ist an Klemmen a bis e abnehmbar. Die Ausgangsgröße jedes Flip-Flops mit Ausnahme des letzten bildet die Eingangsgröße des folgenden Flip-Flops. In der Kaskade der bistabilen Flip-Flops bildet die Ausgangsklemme a die Stelle geringster Bedeutung und die Ausgangsklemme e die Stelle größter Bedeutung der binären Ausgangsgröße. Die Zustände der Flip-Flops repräsentieren die binäre Zahl, die der Gesamtzahl der in den Zähler eingegebenen Impulse entspricht. Jeder zusätzliche Impuls, der In den Zähler gelangt, ändert die Zustände so vieler der vorhandenen Flip-Flops, wie notwendig ist, um die neue binäre Zahl zu bilden. Wenn beispielsweise 15 Impulse dem Zähler bereits zugeführt worden sind und er nunmehr einen 16. Impuls empfängt, muß der Zustand des Zählers von der binären Zahl 01Π1 (dezimal 15) in die binäre Zahl 10000 (dezimal 16) geändert werden. In diesem Beispiel müssen alle Flip-Flops uer Reihe nach ihren Zustand ändern, ehe der endgültige stabile Zustand des Zählers erreicht ist. Der Zähler durchläuft dabei eine Reihe binärer Zahlen zwischen 00000 und 10000 während der Übergangsperiode. Es können schwerwiegende Fehler entstehen, wenn der Zähler während einer solchen Übergangsperiode abgefragt wird.The embodiment of a known pulsation counter shown in FIG. 1 has a cascade of five bistable flips-flops A \ to / 4 5. The binary output can be removed from terminals a to e. The output variable of each flip-flop with the exception of the last one forms the input variable of the following flip-flop. In the cascade of bistable flip-flops, the output terminal a the place minimal importance and the output terminal e is the point of greatest importance to the binary output. The states of the flip-flops represent the binary number that corresponds to the total number of pulses entered into the counter. Each additional pulse that gets into the counter changes the states of as many of the existing flip-flops as is necessary to form the new binary number. If, for example, 15 pulses have already been fed to the counter and it is now receiving a 16th pulse, the status of the counter must be changed from the binary number 01Π1 (decimal 15) to the binary number 10000 (decimal 16). In this example all flip-flops have to change their state one after the other before the final stable state of the counter is reached. The counter cycles through a series of binary numbers between 00000 and 10000 during the transition period. Serious errors can occur if the counter is queried during such a transition period.

Bei der in F i g. 2 dargestellten Ausführungsform des erfindungsgemäßen Zählers sind sieben bistabile Bauelemente Fa bis Fg, beispielsweise Flip-Flops, durch mehrfache Nicht-Und-Gatter & miteinander verbunden. Jedes der Nicht-Und-Gatter Si erzeugt eine logische Ausgangsgröße mt dem Wert »0«, wenn alle seine Eingangsgrößen »1« sind, und die logische Ausgangsgröße »1« bei jeder anderen Zusammensetzung der Eingangsgrößen. Jedes der bistabilen Bauelemente Fa_ bis Fg und das ihm zugeordnete Nicht-Und-Gatter & bildet eine Stufe des Zählers, und jede Stufe mit Ausnahme der ersten und der letzten, ist identisch aufgebaut. Der Zähler kann daher so vergrößert werden, daß er jede gewünschte Zahl von Stufen enthält.In the case of the in FIG. 2, seven bistable components Fa to Fg, for example flip-flops, are connected to one another by multiple non-AND gates &. Each of the not-and-gates Si generates a logical output variable with the value "0" if all of its input variables are "1", and the logical output variable "1" for any other combination of input variables. Each of the bistable components Fa_ to Fg and the not-and gate & assigned to it forms a stage of the counter, and each stage, with the exception of the first and the last, is constructed identically. The counter can therefore be increased to include any desired number of stages.

Die bistabilen Bauelemente Fa bis Fg erzeugen Ausgangsgrößen an den zugeordneten Klemmen ai bis gi in Graycode, also einem progressiven Binärcode. Die Ausgangsgröße im Graycode wird durch Nicht-Äquivalenz-Bauelemente Ca bis Cf oder Ausschließlich-Oder-Elemente in eine binäre Größe umgesetzt, die an Klemmen a\ bis g\ abgenommen werden kann. Die Klemme a\ bildet die Stelle geringster Bedeutung der binären Zahl, die Klemme g\ die Stelle größter Bedeutung. Jedes Nicht-Äquivalenz-Element besitzt zwei Eingangsklemmen χ und /und eine Ausgangsklemme s (F i g. 3). Die Klemme s der einzelnen Nicht-Äquivalenz-Elemente sind mit den Ausgangsklemmen a\ bis g\ verbunden (vergleiche F i g. 2). F i g. 3 zeigt auf der linken Seite eine einem Nicht-Äquiyalenz-Element entsprechende logische Schaltung, die aus vier Nicht-Und-Gattern aufgebaut ist. Die die Bauelemente Fa bis Fg verbindenden mehrfachen Nicht-Und-Gatter können, wie F i g. 4 zeigt, aus mehreren Nicht-Und-Gattern & gebildet werden.The bistable components Fa to Fg generate output variables at the assigned terminals ai to gi in Gray code, that is to say a progressive binary code. The output variable in the Gray code is converted into a binary variable by non-equivalence components Ca to Cf or exclusive-OR elements, which can be taken from terminals a \ to g \ . The terminal a \ represents the place of least importance of the binary number, the terminal g \ the place of greatest importance. Each non-equivalence element has two input terminals χ and / and an output terminal s (FIG. 3). The terminal s of the individual non-equivalence elements are connected to the output terminals a \ to g \ (compare FIG. 2). F i g. On the left-hand side, FIG. 3 shows a logic circuit which corresponds to a non-equivalence element and is made up of four non-AND gates. The multiple not-and gates connecting the components Fa to Fg can, as shown in FIG. 4 shows, can be formed from a plurality of NOT-AND gates &.

Von der Stelle geringster Bedeutung der Ausgangsgröße im Binärcode erhält man ein Paritätssignal PAR für die Ausgangsgröße im Graycode. Dieses Signal wird einer Eingangsklemme d\ eines weiteren Nicht-Äquivalenz-Elcmentes D zugeführt. Ein Steuersignal wird der anderen Eingangsklemmc dl dieses Nicht-Äquiva-Icnz-Elemcntcs D zugeführt, dessen Ausgangsgröße in die Bauelemente Fa bis Fg eingegeben wird, wie F i g. 2 zeigt. Die Ausgangsgröße des Nicht-Äquivalenz-Elementes D, welche die Zählrichtung des Zählers steuert, kann mittels des eingegebenen Steuersignals umgekehrt werden.From the point of least importance of the output variable in the binary code, a parity signal PAR is obtained for the output variable in the Gray code. This signal is fed to an input terminal d \ of a further non-equivalence element D. A control signal is fed to the other input terminal dl of this non-equivalence element D , the output variable of which is input into the components Fa to Fg , as shown in FIG. 2 shows. The output variable of the non-equivalence element D, which controls the counting direction of the counter, can be reversed by means of the input control signal.

Die erste Stufe, die das bistabile Bauelement Fa enthält, wird nur durch den Paritätszustand und den an der Klemme e eingehenden Impuls gesteuert. Die höheren Stufen, die die bistabilen Bauelemente Fb bis Fg enthalten, sind je durch den Paritätszustand, den eingegebenen Impuls und den Zustand aller vorhergehenden Stufen gesteuert. The first stage, which contains the bistable component Fa , is only controlled by the parity state and the pulse arriving at terminal e. The higher stages, which contain the bistable components Fb to Fg , are each controlled by the parity state, the input pulse and the state of all preceding stages.

Zu addierende Impulse werden, wenn die maximale Kapazität des Zählers überschritten wird, durch die Paritätskontrolle der Gatter unterbunden. Dasselbe gilt für Impulse, die zu subtrahieren sind, wenn der Zähler Null erreicht hat. Ein Überlaufen wird also in beiden Zählrichtungen verhindert.If the maximum capacity of the counter is exceeded, the pulses to be added are triggered by the Parity control of the gates suppressed. The same goes for pulses that are to be subtracted when the counter Has reached zero. Overflow is therefore prevented in both counting directions.

Die bistabilen Bauelemente Fa bis Fg sind vom Haupt-Zusatz- oder JK-Typ, Solche Bauelemente verzögern den Wechsel im Zustand der Ausgangsgröße, bis der einleitende Impuls beendet ist. Hierdurch istThe bistable components Fa to Fg are of the main additional or JK type. Such components delay the change in the state of the output variable until the introductory pulse has ended. This is

19 OO 83919 OO 839

verhindert, daß irgend ein Eingangsimpuls mehr als eine Zustandsänderung des Zählers bewirken kann.prevents any input pulse from causing more than one change of state of the counter.

Fig.5 zeigt ein schematisches Schaltbild einer Ausführungsform des erfindungsgemäßen Zählers, die so abgewandelt ist, daß ein Überlaufen möglich ist. Der Zähler weist drei bistabile Bauelemente F_a\ Fb' und Fc' auf, die beispielsweise durch Flip-Flops gebildet sind. Ferner sind logische Elemente L\ und L₂ vorhanden, die zwischen die bistabilen Bauelemente geschaltet sind. Der Zähler besitzt außerdem einen Gray-Binär-Umsetzer mit logischen Elementen Ca' bis Cd, die ähnlich den Nicht-Äquivalenz-Elementen der Ausführungsform gemäß Fig.2 sind und daher in der Figur ebenfalls mit dem Zeichen Φ versehen sind. Um ein Überlaufen zu ermöglichen, ist ein zusätzliches logisches Element Li und eine zusätzliche bistabile Schaltung FX vorhanden. Der Ausgang des Elementes L 2 ist mit dem Eingang des logischen Elementes L 3 verbunden. Der eine Ausgang letzteres führt zu je einem Eingang der Elemente L 1 und Ll sowie zum Zählereingang e', während der andere Ausgang zum Eingang der bistabilen Schaltung FX führt. Die Ausgangsgröße der bistabilen Schaltung FXund das Paritätssignal PAR werden einer Richtungssteuerungseinheit DC/zugeführt.FIG. 5 shows a schematic circuit diagram of an embodiment of the counter according to the invention which is modified so that overflow is possible. The counter has three bistable components F _a \ Fb ' and Fc', which are formed, for example, by flip-flops. There are also logic elements L 1 and L ₂ which are connected between the bistable components. The counter also has a Gray-to-binary converter with logic elements Ca ' to Cd, which are similar to the non-equivalence elements of the embodiment according to FIG. 2 and are therefore also provided with the symbol Φ in the figure. To enable overflow, an additional logic element Li and an additional bistable circuit FX are available. The output of the element L 2 is connected to the input of the logic element L 3. One output of the latter leads to an input of the elements L 1 and Ll as well as to the counter input e ', while the other output leads to the input of the bistable circuit FX . The output of the bistable circuit FX and the parity signal PAR are fed to a direction control unit DC /.

Fig.6 zeigt eine Blockschaltung eines Hauptzählers MC und zweier Zusatzzähler SCl und SC2. Der Hauptzähler MC umfaßt eine zusätzliche bistabile Schaltung FX', wie sie in Verbindung mit dei Ausführungsform gemäß Fig. 5 erläutert worden ist Die Zusatzzähler sind wie derjenige in F i g. 1 ausgebildet. Das Richtungssteuerungssignal der Schaltung FX' wird doppelt dem Hauptzähler MC und der Zusatzzählern 5Cl bzw. SC2 zugeführt, die paralle geschaltet sind und auch die Impulse von dei Impulseingangsleitung Lerhalten.6 shows a block diagram of a main counter MC and two additional counters SC1 and SC2. The main counter MC comprises an additional bistable circuit FX ', as has been explained in connection with the embodiment according to FIG. 5. The additional counters are like that in FIG. 1 trained. The direction control signal of the circuit FX ' is fed twice to the main counter MC and the additional counters 5Cl or SC2 , which are connected in parallel and also receive the pulses from the pulse input line L.

ίο Ein solches System bewirkt, daß alle Zähler, also dei Hauptzähler und die Zusatzzähler, sich in Synchronis mus befinden, wenn die zusätzliche bistabile Schaltung FX' des Hauptzählers MC eine zweite Umkehrung bewirkt hat, oder in anderen Worten, das Richtungs Steuerungssignal den Zustand gewechselt hat.Such a system has the effect that all counters, i.e. the main counters and the additional counters, are in synchronism when the additional bistable circuit FX 'of the main counter MC has caused a second reversal, or in other words, the direction control signal has changed state has.

Ein System gemäß F i g. 6 kann beispielsweise für eine laufende Entfernungsmessung verwendet werden unc die Basis für eine ständig arbeitende Abtasteinrichtung bilden, die Signale über einen einzigen Kanal übertrag und die Signale entnimmt, wie und wann die; erforderlich ist.A system according to FIG. 6 can for example be used for a current distance measurement unc form the basis for a continuously operating scanning device that transmits signals over a single channel and the signals takes from how and when the; is required.

Alle Ausführungsformen des erfindungsgemäßer Zählers können mit miniaturisierten und integriertet Bauelementen in Form von Bausteinen und einheitli chen Baugruppen aufgebaut werden.All embodiments of the meter according to the invention can be miniaturized and integrated Components are built up in the form of blocks and uniform assemblies.

Hierzu 4 Mall ZeichnungenIn addition 4 mall drawings

»09 BM/l»09 BM / l

Claims

19 OO claims:

1. Electronic pulse counter from which the output variable can be taken in the binary code and which has several bistable components, characterized in that the bistable components (F _a to Fg, Fa ' to Fd) are in a circuit that gives the output variable in the Gray code and with exclusive- Üder circuits (Ca to Cf, Ca ' bib ι ο Cd) are connected for converting the Gray code into binary code, and that a device for generating a parity signal based on the output variable in the binary code and a device for supplying the parity signal to the bistable components (F " to F _g , Fa ' to Fd) are provided.

2. Zähier according to claim 1, characterized in that the bistable components as flip-flops are formed, which are in a cascade connection.

3. Counter according to claim 1 or 2, characterized by several stages (F _a to F ^; Fa ' to Fd), each having a flip-flop and connected to the next stage by a logic circuit, all of which are connected to a common pulse input (e, e ') are connected and interconnected by a direction control line.

4. Counter according to claim 3, characterized in that each of the two stages connecting logic circuits generate the output variable "0" when all input variables are "1" and when the output variable »1« is generated for all other input conditions.

5. Counter according to claim 3, characterized in that the logic circuits connecting the stages to one another are constructed from not-and-gates (Hc) or not-or-gates.

6. Counter according to one of claims 1 to 5, with several stages, characterized in that all Levels from the second to the penultimate are identical.

7. Counter according to claim 6, characterized in that the bistable component in the first stage (Fa) by the parity state and the input pulse, the following stages (Fb to F ^) depending on the parity state, the input pulse and the state of all previous stages are controlled.

8. Counter according to one of claims 1 to 7, characterized in that the bistable components are of the main additive type, which delays a change in the state of the output until the initial pulse has ended.

9. Counter according to claim 8, characterized in that both to prevent overflow for pulses to be added that result in a value above the maximum of the counter, as well as for subtracting pulses that result in a value below zero, a parity control of at least one Part of the logic circuits connecting the stages is provided.

10. Counter according to claim 8, characterized in that an additional bistable component (FX) is provided for a continuous counting process, which is able to transmit a signal which reverses the counting direction of the counter.

11. Counter according to claim 10, characterized in that the additional bistable component (FX) is connected to an additional logic circuit (7.3 ') which receives input signals from the input pulse line and the logic circuits (Li, L2) connected between the preceding stages , the output of the additional bistable component (FX) m \ l generating a direction control signal being connected to the direction control line by a direction control device (DCU) which also receives the parity signal derived from the binary output variable.

12. Counter according to claim 11, characterized in that it is interconnected with one or more counters of the same type (5Cl, SC2) and the direction control signal of its additional bistable component (FX ') is fed to one or more of these further counters, which are connected in parallel and on the input pulse line (L) are connected, all counters (MC, SCi, SC2) being in synchronism after the first counter (MC) has effected a second inversion.