Nothing Special   »   [go: up one dir, main page]

DE19835443A1 - Chip-Thermistor und Verfahren zum Einstellen eines Chip-Thermistors - Google Patents

Chip-Thermistor und Verfahren zum Einstellen eines Chip-Thermistors

Info

Publication number
DE19835443A1
DE19835443A1 DE19835443A DE19835443A DE19835443A1 DE 19835443 A1 DE19835443 A1 DE 19835443A1 DE 19835443 A DE19835443 A DE 19835443A DE 19835443 A DE19835443 A DE 19835443A DE 19835443 A1 DE19835443 A1 DE 19835443A1
Authority
DE
Germany
Prior art keywords
thermistor
chip
outer electrodes
thermistor element
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19835443A
Other languages
English (en)
Other versions
DE19835443C2 (de
Inventor
Masahiko Kawase
Norimitsu Kitoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of DE19835443A1 publication Critical patent/DE19835443A1/de
Application granted granted Critical
Publication of DE19835443C2 publication Critical patent/DE19835443C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/146Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the resistive element surrounding the terminal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/245Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by mechanical means, e.g. sand blasting, cutting, ultrasonic treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49085Thermally variable
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49087Resistor making with envelope or housing
    • Y10T29/49098Applying terminal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49099Coating resistive material on a base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Description

Diese Erfindung bezieht sich auf Chip-Thermistoren des Typs, der allgemein zum Schutz einer elektronischen Schaltung oder als Temperaturerfassungssensor verwendet wird, und insbeson­ dere auf Chip-Thermistoren, die Elektroden aufweisen, die sowohl auf einer äußeren Oberfläche als auch auf einer inne­ ren Oberfläche eines Thermistorelements überlappend gebildet sind, sowie auf ein Verfahren zum Einstellen des Wider­ standswerts eines solchen Chip-Thermistors.
Der Bedarf nach direkt auf einer Schaltungsplatine Ober­ flächen-befestigbaren Thermistoren ist genauso stark wie der Bedarf nach anderen elektronischen Komponenten dieser Art. Aus diesem Grund wurden viele Arten von Thermistoren in der Form eines Chips (oder Chip-Thermistoren) untersucht. Fig. 8A zeigt ein Beispiel eines bekannten Chip-Thermistors 61 mit äußeren Elektroden 63 und 64, die an beiden Endteilen eines Thermistorelements 62 gebildet sind. Jede äußere Elek­ trode 63 und 64 ist auf einer der Endoberflächen gebildet und erreicht die vier Seitenoberflächen neben der Endober­ fläche, derart, daß der Chip-Thermistor 61 beispielsweise durch Löten auf Elektrodenflächen auf einer gedruckten Schaltungsplatine Oberflächen-befestigt werden kann.
Innerhalb des Thermistorelements 62 können innere Elektroden 65, 66 und 67 sein, von denen jede mit einer der äußeren Elektroden 63 und 64 elektrisch verbunden ist, wie es in Fig. 8B gezeigt ist, derart, daß der Widerstandswert zwi­ schen den äußeren Elektroden 63 und 64 nicht nur durch den spezifischen Widerstand (oder die Resistivität) des Thermi­ storelements 62 sondern auch durch überlappende Bereiche der inneren Elektroden 65 bis 67 bestimmt ist.
Fig. 8C zeigt einen weiteren Chip-Thermistor 68 einer Art, die keine inneren Elektroden innerhalb des Thermistorele­ ments 62 desselben hat. In diesem Fall wird der Widerstands­ wert zwischen den äußeren Elektroden 63 und 64 durch den Ab­ stand zwischen denselben und durch die spezifische Resisti­ vität des Thermistorelements 62 bestimmt.
Fig. 9 zeigt noch einen weiteren bekannten Chipthermistor 71, der derart gekennzeichnet ist, daß er äußere Elektroden 73 und 74 hat, die einander gegenüberliegend auf der oberen Oberfläche eines Thermistorelements 72 aus einem Keramik­ halbleitermaterial gebildet sind, derart, daß sie um einen spezifizierten Abstand L getrennt sind. Bei diesem Beispiel wird der Widerstandswert durch den Abstand L der Trennung zwischen den äußeren Elektroden 73 und 74 eingestellt. Somit muß dieser Abstand L für jeden Typ oder jede Thermistor­ charge gemäß dem erwünschten Widerstandswert verändert werden, damit eine Massenproduktion möglich ist. Wenn der erwünschte Widerstandswert insbesondere sehr klein ist, muß der Abstand der Trennung L entsprechend klein sein, wenn dieser Abstand L jedoch zu klein gemacht wird, kann ein Kon­ takt zwischen den zwei äußeren Elektroden 73 und 74 entste­ hen. Da die Änderungsrate des Widerstandswerts pro Einheits­ änderung der Abstands L groß wird, wenn L kleiner gemacht wird, wird es schwierig, den Widerstandswert zu steuern, weshalb die Variation der Widerstandswerte der erhaltenen Produkte ebenfalls groß wird.
Bei bekannten Chip-Thermistoren der in den Fig. 8A, 8B und 8C bei 61 und 68 gezeigten Typen, ist die Variation 3σ/x (wobei σ die Standardabweichung ist und x der Mittelwert ist) des Widerstandswerts ziemlich groß und liegt etwa zwi­ schen 4 und 10%. Somit bestand eine starke Nachfrage, diese Variation beispielsweise auf ±1% zu begrenzen, es stellte sich jedoch als schwierig heraus, dieser Nachfrage zu ent­ sprechen. Ein weiteres Problem dieses Typs bekannter Chip-Thermistoren bestand darin, daß sehr wahrscheinlich eine Ausrundung oder Kehle durch Lötmittel gebildet wird, die sich von den unteren Seiten 63a und 64a der äußeren Elektro­ den 63 und 64 nach oben erstreckt, wenn der Thermistor bei­ spielsweise auf einer gedruckten Schaltungsplatine Oberflä­ chen-befestigt wird. Dies führt zu einer Komplizierung einer Befestigung mit hoher Dichte. Aufgrund ihrer Form können diese unteren Seiten 63a und 64a der äußeren Elektroden 63 und 64 nicht ohne weiteres durch ein sogenannte Höckerver­ bindungsverfahren verbunden werden, das häufig verwendet wird, um eine Befestigung mit hoher Dichte zu erreichen.
Die Aufgabe der vorliegenden Erfindung besteht darin, einen Chip-Thermistor und ein Verfahren zum Herstellen eines Chip-Thermistors zu schaffen, wodurch die Variation der Wi­ derstandswerte von Chip-Thermistoren reduziert werden kön­ nen.
Diese Aufgabe wird durch einen Chip-Thermistor gemäß An­ spruch 1 und durch ein Verfahren zum Herstellen eines Chip-Thermistors gemäß Anspruch 4 gelöst.
Ein Vorteil der vorliegenden Erfindung besteht darin, daß sie Chip-Thermistoren schafft, die in hoher Dichte Oberflä­ chen-befestigt werden können, und die die Verwendung eines Höcker-Verbindungsverfahrens erlauben.
Noch ein Vorteil dieser Erfindung besteht darin, daß sie ein Verfahren zum Einstellen von Widerstandswerten solcher Chip-Thermistoren liefert.
Ein Chip-Thermistor gemäß der vorliegenden Erfindung, durch den die oben bezeichnete Aufgabe und die genannten Vorteile gelöst bzw. erreicht werden können, umfaßt ein Paar von äußeren Elektroden, die einander gegenüberliegend auf einer der Oberflächen eines Thermistorelements gebildet sind, wo­ bei ein spezifizierter Abstand zwischen denselben vorhanden ist, und eine innere Elektrode, die sich innerhalb des Ther­ mistorelements erstreckt, um mit diesen äußeren Elektroden in der Richtung senkrecht zu der Oberfläche, auf der die äußeren Elektroden gebildet sind, zu überlappen. Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung ist eine elek­ trisch-isolierende Schicht auf der gleichen Oberfläche, auf der die äußeren Elektroden angeordnet sind, und zwischen dem Paar von äußeren Elektroden angebracht. Jede der äußeren Elektroden kann durch zwei oder mehr Schichten gebildet werden, wobei die äußerste Schicht der Schichten aus Gold ist. Der Widerstandswert eines solchen Chip-Thermistors kann durch Abschleifen zumindest eines Teils der Kanten des Ther­ mistorelements zusammen mit Abschnitten der äußeren Elektro­ den eingestellt werden.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die bei liegenden Zeich­ nungen detaillierter erläutert. Es zeigen:
Fig. 1 eine schematische Diagonalansicht eines Chip-Ther­ mistors, der diese Erfindung ausführt;
Fig. 2 ein Ersatzschaltbild des Chip-Thermistors von Fig. 1;
Fig. 3A, 3B, 3C, 3D und 3E, welche zusammen als Fig. 3 be­ zeichnet werden, ein Verfahren zum Herstellen von Chip-Thermistoren, wie sie in Fig. 1 gezeigt sind;
Fig. 4 eine Schnittansicht eines Chip-Thermistors, dessen Widerstandswert durch ein Verfahren dieser Erfin­ dung eingestellt worden ist;
Fig. 5 eine Schnittansicht eines weiteren Chip-Thermistors gemäß der vorliegenden Erfindung;
Fig. 6 eine Schnittansicht eines Abschnitts einer äußeren Elektrode, die gemäß dieser Erfindung abweichend strukturiert ist;
Fig. 7 eine Schnittansicht noch eines weiteren Chip-Ther­ mistors gemäß der vorliegenden Erfindung;
Fig. 8A eine Diagonalansicht eines bekannten Chip-Thermi­ stors, Fig. 8B eine Schnittansicht desselben und Fig. 8C eine Schnittansicht eines anderen bekannten Chip-Thermistors; und
Fig. 9 eine Diagonalansicht, die noch einen weiteren be­ kannten Chip-Thermistor zeigt.
In der folgenden Beschreibung werden gleiche oder äquivalen­ te Komponenten durch die gleichen Bezugszeichen bezeichnet, selbst wenn sie Komponenten von unterschiedlichen Elementen sind. Solche gleiche oder äquivalenten Komponenten müssen nicht notwendigerweise wiederholt beschrieben werden.
Fig. 1 zeigt einen Chip-Thermistor 1, der diese Erfindung ausführt und ein rechteckiges planares Thermistorelement 2 aufweist, das ein Halbleiterkeramikmaterial mit einem posi­ tiven oder negativen Temperaturkoeffizienten umfassen kann. Ein Paar von einander gegenüberliegenden äußeren Elektroden 3 und 4 ist auf der oberen Oberfläche des Thermistorelements 2 gebildet, welche voneinander durch einen spezifizierten Abstand zwischen ihren inneren Endkanten getrennt sind. Jede der äußeren Elektroden 3 und 4 hat eine Lötmittelschicht 3b oder 4b aus Au, die oben auf einer Ag-Pd-Schicht 3a oder 4a gebildet ist, die durch Aufbringen und Brennen einer Ag-Pd-Paste erhalten wird. Die äußeren Kanten erreichen Endober­ flächen 2a bzw. 2b des Thermistorelements 2. Eine elektrisch isolierende Schicht 5 ist direkt in einem Mittelabschnitt der oberen Oberfläche des Thermistorelements 2 durch Brennen einer Glaspaste gebildet. Wie es in Fig. 1 gezeigt ist, er­ reichen die inneren Endkanten der äußeren Elektroden 3 und 4 die obere Oberfläche der isolierenden Schicht 5. Der Schutz­ bereich der Erfindung ist nicht durch die Art der Glaspaste begrenzt, die verwendet wird, um die isolierende Schicht 5 zu bilden.
Beispiele für Glaspasten, die bei dieser Erfindung verwendet werden können, umfassen solche, die Blei-Borsilikat-Glas, Zink-Borsilikat-Glas, Bi-Borsilikat-Glas oder Pb-Cn-Bi-Bor­ silikat-Glas als Hauptkomponente aufweisen. Alternativ kann ebenfalls ein synthetisches Harz, wie z. B. ein Poly­ imid-Harz, ein Phenol-Harz oder ein Vinyl-Harz, ein syn­ thetischer Gummi, wie z. B. Fluor-Gummi, ein Naturgummi oder ein Material mit einem geeigneten Füllstoff, wie z. B. Sili­ ka, das innerhalb eines solchen Harz- oder Gummimaterials verteilt ist, verwendet werden, um die isolierende Schicht 5 zu bilden. In diesem Fall sind jedoch die inneren Endkanten­ teile der äußeren Elektroden 3 und 4 derart gebildet, daß sie sich unter der unteren Oberfläche der isolierenden Schicht 5 befinden, da die isolierende Schicht 5 nach der Herstellung der zwei äußeren Elektroden 3 und 4 durch ein Brennverfahren gebildet wird.
Eine innere Elektrode 6 befindet sich innerhalb des Ther­ mistorelements 2 und dient als dritte Elektrode, die sich erstreckt, um mit den äußeren Elektroden 2 und 3 in der Richtung senkrecht zu der Oberfläche zu überlappen, auf der die äußeren Elektroden 2 und 3 gebildet sind. Die (dritte) innere Elektrode 6 kann durch Aufbringen einer Elektroden­ herstellungspaste durch ein Druckverfahren und durch Ausfüh­ ren eines Brennverfahrens gleichzeitig mit der Herstellung des Thermistorelements 2 hergestellt werden.
Der Chip-Thermistor 1, der auf diese Art und Weise herge­ stellt worden ist, kann beispielsweise an einer gedruckten Schaltungsplatine durch Verbinden der äußeren Elektroden 3 und 4 mit Elektrodenflächen auf der Schaltungsplatine Ober­ flächen-befestigt werden. Da jede äußere Oberfläche 3 und 4 gebildet ist, um eine flache weiche Oberfläche auf der glei­ chen Oberfläche wie das Thermistorelement 2 zu haben, kann ohne weiteres ein Höcker-Verbindungsverfahren für die Ver­ bindung der äußeren Elektroden 3 und 4 mit der Schaltungs­ platine verwendet werden.
Die Widerstandscharakteristik des Chip-Thermistors 1 hängt wesentlich von den Flächen der äußeren Elektroden 3 und 4, dem Abstand der Trennung zwischen denselben und der Dicke des Thermistorelements 2 ab. Der Chip-Thermistor 1, wie er oben beschrieben worden ist, kann derart aufgefaßt werden, daß er die Schaltungsstruktur hat, wie sie durch das Er­ satzschaltbild von Fig. 2 dargestellt ist. Derselbe hat ei­ nen ersten Widerstand r1 zwischen der ersten und der zweiten äußeren Elektrode 3 und 4, der parallel zu der Serienschal­ tung eines zweiten Widerstands r2 zwischen den Elektroden 3 und 6 und eines dritten Widerstands r3 zwischen den Elektro­ den 4 und 6 geschaltet ist.
Die erfindungsgemäßen Chip-Thermistoren erlauben nicht nur eine einfachere Oberflächenbefestigung als herkömmliche Chip-Thermistoren, sondern auch eine wirksame Reduktion der Variation der Widerstandswerte. Dies ist durch das Herstel­ lungsverfahren der oben beschriebenen Chip-Thermistoren be­ dingt. Ein Verfahren zum Herstellen von Chip-Thermistoren wird nachfolgend bezugnehmend auf Fig. 3 beschrieben.
Zum Herstellen von Chip-Thermistoren, wie sie in Fig. 1 ge­ zeigt sind, wird ein rechteckiger Mutter-Thermistorwafer 2A, bei dem bereits innere Elektroden 6 im Inneren gebildet sind, wie es in Fig. 3A gezeigt ist, hergestellt. Anschlies­ send wird durch ein Siebdruckverfahren auf gegenseitig pa­ rallelen Flächen auf dem Thermistorwafer 2A eine Glaspaste aufgebracht, wobei die isolierenden Schichten 5A für die Chip-Thermistoren 1 durch ein Brennverfahren gebildet wer­ den. Wie es in Fig. 3B gezeigt ist, werden diese isolie­ renden Schichten 5A auf der Oberfläche des Thermistorwafers 2A gebildet, um sich von einer seiner Seitenkanten (2A1) zu der gegenüberliegenden Seitenkante 2A2 zu erstrecken. An­ schließend wird die obere Oberfläche des Thermistorwafers 2A durch eine Ag-Pd-Paste 7 durch Drucken beschichtet, wie es in Fig. 3C gezeigt ist, derart, daß die Seitenkanten jedes Streifens der isolierenden Schicht 5 durch die Paste 7 be­ deckt sind. Anschließend wird Wärme angelegt, um die Ag-Pd-Paste 7 einem Brennverfahren zu unterwerfen, um die Ag-Pd-Schichten 7A bilden. Anschließend werden Lötmittel­ schichten 9 auf den Ag-Pd-Schichten 7A durch Löten mit Au aufgebracht, wie es in Fig. 3D gezeigt ist. Schließlich wird ein Mutter-Thermistor 1A, wie er in Fig. 3E gezeigt ist, durch Zerteilen des Thermistorwafers 2A parallel zu der Richtung erhalten, in der sich die isolierenden Schichten 5 erstrecken (in Fig. 3E als X-Richtung bezeichnet), und ent­ lang Mittellinien in der Richtung der Breite jeder Ag-Pd-Schicht 7A.
Anschließend wird der Widerstandswert des Mutter-Thermistors 1A gemessen, wobei die Länge, auf die zerteilt werden soll, um aus dem Mutter-Thermistor einen Chip-Thermistor mit einem spezifischen Zielwiderstandswert zu erhalten, auf der Basis dieses gemessenen Widerstandswerts ermittelt wird. Der Mut­ ter-Thermistor 1A wird in der Y-Richtung (senkrecht zu der X-Richtung, wie es ebenfalls in Fig. 3E gezeigt ist) entlang zweier Linien Y1 und Y2, die durch einen geeigneten Abstand getrennt sind, zerteilt, wodurch ein Chip-Thermistor 1 er­ halten wird, wie es in Fig. 1 gezeigt ist.
Da die Widerstandswerte der einzelnen Chip-Thermistoren, die auf diese Art und Weise hergestellt werden, bestimmt werden, wenn sie aus ihren Mutter-Thermistoren durch Zerteilen her­ gestellt werden, kann die Variation ihrer Widerstandswerte wirksam reduziert werden. Dies ist der Fall, da die äußeren Elektroden 3 und 4 derart gebildet sind, daß sie das obere Ende der Endoberflächen 2a und 2b des Thermistorelements 2 erreichen, wobei der Widerstandswert des Mutter-Thermistors 1A gemäß der Genauigkeit des Zerteilens in der X-Richtung zum Erhalten des Mutter-Thermistors 1A, wie es in Fig. 3E gezeigt ist, erhalten wird. Da das Zerteilen sehr genau aus­ geführt werden kann, kann der Widerstandswert des Mutter-Thermistors 1A sehr genau gesteuert werden. Zweitens wird die Trennung zwischen den Linien Y1 und Y2, entlang derer der Mutter-Thermistor 1A zerteilt wird, auf der Basis des tatsächlich gemessenen Widerstandswerts des Mutter-Thermi­ stors 1A bestimmt. Da das Zerteilen sehr genau ausgeführt werden kann, wie es oben erklärt wurde, können Chip-Thermi­ storen 1 mit sehr kleinen Variationen der Widerstandswerte erhalten werden.
Zusammengefaßt werden die äußeren Elektroden 3 und 4 des Chip-Thermistors 1 derart gebildet, daß sie sich zu dem oberen Ende der Endoberflächen 2a und 2b des rechteckigen Thermistorelements 2 und ebenfalls zu den Seitenoberflächen 2c und 2d erstrecken, derart, daß der Widerstandswert des­ selben durch das Zerteilungsverfahren bestimmt wird, das so­ wohl bezüglich der X-Richtung als auch bezüglich der Y-Rich­ tung ausgeführt wird. Somit kann die Variation des Wider­ standswerts aufgrund beispielsweise der Variation der Flä­ chen der Elektroden, die durch Siebdrucken gebildet wurden, gemäß der vorliegenden Erfindung reduziert werden.
Der Widerstandswert des Chip-Thermistors 1 gemäß dieser Er­ findung kann ebenfalls durch Einstellen der Position der in­ neren Elektrode 6 variiert werden, während die Dicke des Thermistorelements 2 konstant gehalten wird. Wenn somit Chip-Thermistoren mit unterschiedlichen Widerstandswerten unter Verwendung von Thermistorelementen gleicher Größe her­ gestellt werden, können Variationen im Auftreten der Chips und Sprünge, die durch das Schleifen für die Einstellung des Widerstandswerts bewirkt werden, ebenfalls reduziert werden.
Diese Erfindung bezieht sich ferner auf ein Verfahren zum Einstellen des Widerstandswerts eines Chip-Thermistors, welcher oben beschrieben wurde und wie oben beschrieben her­ gestellt wird, indem zumindest ein Abschnitt einer Kante oder von Kanten des Thermistorelements zusammen mit Ab­ schnitten der äußeren Elektroden abgeschliffen wird bzw. werden.
Als Test für diese Erfindung wurde ein Chip-Thermistor, wie er in Fig. 1 gezeigt ist, einem Trommelschleifverfahren un­ ter Verwendung von Abschleifkugeln mit einem Durchmesser von 3 bis 5 mm und Wasser unterworfen, um seine Kantenabschnitte abzuschleifen. In dieser Anmeldung wird der Ausdruck "Kan­ tenabschnitte" verwendet, um die Abschnitte des im allge­ meinen planaren rechteckigen Thermistorelements entlang all seiner Ränder zu bezeichnen. Wenn die Kantenabschnitte abge­ schliffen werden, werden die Flächen der ersten und zweiten äußeren Elektrode 3 und 4 kleiner, weshalb der Widerstands­ wert des Chip-Thermistors 1 eingestellt werden kann. In an­ deren Worten können Chip-Thermistoren mit einem erwünschten Zielwiderstandswert ohne weiteres durch ein Trommelschleif­ verfahren erhalten werden, wodurch der Ertrag verbessert werden kann.
Fig. 5 zeigt einen weiteren Chip-Thermistor 21, der diese Erfindung ausführt, und der zu dem oben bezugnehmend auf Fig. 1 beschriebenen Chip-Thermistor 1 ähnlich ist, der sich jedoch von demselben unterscheidet, derart, daß seine äuße­ ren Elektroden 23 und 24 jeweils eine Ag-Pd-Schicht 23a oder 24a und eine Lötmittelschicht 23b oder 24b auf sich aufwei­ sen, derart, daß innere Kantenteile der Ag-Pd-Schichten 23 und 24, die einander gegenüberliegen, freiliegend sind, und daß eine elektrisch isolierende Schicht 25 nicht nur über den Bereich zwischen den zwei äußeren Elektroden 23 und 24 sondern ebenfalls auf den freiliegenden inneren Kantenteilen der Ag-Pd-Schichten 23a und 23b gebildet ist, um die inneren Kanten der Lötmittelschichten 23b und 24b, die einander ge­ genüberliegen, zu berühren. Ein solcher Chip-Thermistor 21 kann zuerst durch Herstellen der Ag-Pd-Schichten 23a und 23b auf einem Thermistorelement 2 und dann Aufbringen und Bren­ nen einer Glaspaste, um die isolierende Schicht 25 zu bil­ den, und schließlich durch Bilden der Lötmittelschicht 23b und 24b hergestellt werden. Alternativ können die Lötmittel­ schichten 23b und 24b zuerst auf den jeweiligen Ag-Pd-Schichten 23a und 23a gebildet werden, wie es in Fig. 5 ge­ zeigt ist, beispielsweise unter Verwendung einer Maske, wor­ aufhin die isolierende Schicht 25 erst gebildet wird. Fig. 5 zeigt die Kantenabschnitte des Thermistorelements 2 in abge­ rundeter Form, was anzeigt, daß der Widerstandswert dessel­ ben durch das oben bezugnehmend auf Fig. 4 beschriebene Ver­ fahren eingestellt worden ist.
Obwohl äußere Elektroden mit einer Ag-Pd-Schicht und eine Lötmittelschicht aus Au beschrieben worden sind, soll die oben aus Darstellungsgründen beschriebene Schichtstruktur nicht den Schutzbereich der Erfindung begrenzen. Die Mate­ rialien und die Struktur der äußeren Elektroden sollen nicht den Schutzbereich der Erfindung beschränken. Dieselben kön­ nen aus einem einzigen metallischen Material bestehen. Al­ ternativ können auch abweichende Kombinationen von Metallen verwendet werden.
Fig. 6 zeigt ein Beispiel für eine äußere Elektrode, die anders strukturiert ist und drei metallische Schichten 31, 32 und 33 hat, die aufeinander auf einem Thermistorelement 2 gebildet sind. Diese Schichten können durch eines der übli­ cherweise verwendeten Verfahren zum Bilden von Dünnfilmen, wie z. B. Brennen einer elektrisch-leitfähigen Paste, Sput­ tern, Dampfabscheiden und Löten, gebildet werden. Die Dicke jeder Schicht 31, 32 und 33 kann geeignet variiert werden. Es wurde festgestellt, daß Chip-Thermistoren, wie sie bei 1 in Fig. 1 gezeigt sind, mit kleinen Variationen ihrer Wider­ standswerte erreicht werden können, indem eine der sechs Kombinationen von Metallen, die in Tabelle 1 gezeigt sind, verwendet wird, um die drei metallischen Schichten 31, 32 und 33 ihrer äußeren Elektroden zu bilden.
Tabelle 1
Fig. 7 zeigt noch einen weiteren Chip-Thermistor 41, der diese Erfindung ausführt, der zu dem Chip-Thermistor 1 oder 21, der oben beschrieben ist, ähnlich ist, der sich jedoch von denselben darin unterscheidet, daß eine Schutzschicht 47 auf der unteren Oberfläche des Thermistorelements 2 gebildet ist. Aufgrund der Schutzschicht 47 auf der unteren Oberflä­ che sind es hauptsächlich die Kantenabschnitte um die obere Oberfläche des Thermistorelements 2 herum, die abgerundet werden, wenn der Widerstandswert des Chip-Thermistors 41 eingestellt wird.
Es wurde viele Chip-Thermistoren dieser Art unter Verwendung von Thermistorelementen 2 mit einer Breite von 0,5 mm, einer Länge von 1,0 mm, einer Dicke von 0,3 mm und einem spezifi­ schen Widerstand von etwa 2 kΩcm und unter Variieren des Ab­ stands D zwischen der oberen Oberfläche des Thermistorele­ ments 2 und der inneren Elektrode 6 hergestellt, um die Wi­ derstandswerte derselben zu variieren. Die Widerstandswerte R25 dieser unterschiedlichen Arten von Chip-Thermistoren 21 bei 25°C und ihre Abweichungen R3cv (3σ/x) sind in Tabelle 2 gezeigt. Tabelle 2 liefert einen deutlichen Beweis, daß Chip-Thermistoren mit unterschiedlichen Widerstandswerten ohne weiteres durch Variieren der Höhe der inneren Elektrode erhalten werden können, und daß ferner die Variationen der Widerstandswerte außerordentlich klein sind.
Tabelle 2
Chip-Thermistoren, die erfindungsgemäß ausgeführt sind, ha­ ben viele Vorteile. Da die äußeren Elektroden einander ge­ genüberliegend auf der gleichen Oberfläche des Thermistor­ elements 2 gebildet sind, kann erstens der Chip-Thermistor ohne weiteres auf einer gedruckten Schaltungsplatine Ober­ flächen-befestigt werden. Da die äußeren Elektroden flache und glatte Oberflächenbereiche auf der gleichen Oberfläche des Thermistorelements haben, werden zweitens keine Abrun­ dungen oder Kehlen außerhalb des Thermistorelements 2 zum Zeitpunkt der Oberflächenbefestigung gebildet. Somit können Chip-Thermistoren dieser Erfindung nicht nur in hoher Dichte sondern ebenfalls durch ein Höcker-Verbindungsverfahren Oberflächen-befestigt werden. Da drittens die äußeren Elek­ troden einander gegenüberliegend gebildet sind, wobei ein spezifizierter Abstand zwischen denselben auf der selben Oberfläche des Thermistorelements vorhanden ist, können Chip-Thermistoren gemäß der vorliegenden Erfindung erhalten werden, indem zuerst ein Mutter-Thermistor hergestellt wird und indem dann dieser Mutter-Thermistor verteilt wird. Da das Zerteilen sehr genau ausgeführt werden kann, kann die Variation der Widerstandswerte der einzelnen Chip-Thermi­ storen ohne weiteres reduziert werden. Da viertens eine in­ nere Elektrode vorhanden ist, die die äußere Elektrode in der Richtung senkrecht zu der Oberfläche überlappt, auf der die äußeren Elektroden gebildet sind, kann der Gesamtwider­ standswert des Chip-Thermistors reduziert werden, und die Variation der Widerstandswerte von hergestellten Chip-Ther­ mistoren kann ebenfalls reduziert werden. Wenn eine isolie­ rende Schicht zwischen dem Paar der äußeren Elektroden vor­ gesehen wird, wird die Stabilität des Oberflächenwiderstands zwischen den äußeren Elektroden verbessert. Dies ist der Fall, da die isolierende Schicht, die derart gebildet worden ist, dazu dient, die Halbleiterkeramik des Thermistorele­ ments vor Umgebungseinflüssen, wie z. B. Feuchtigkeit und Staubpartikeln, zu schützen.

Claims (6)

1. Chip-Thermistor (1; 21; 41) mit
einem Thermistorelement (2) mit einer oberen Oberflä­ che;
einem Paar äußerer Elektroden (3, 4), die einander ge­ genüberliegend auf der oberen Oberfläche des Thermi­ storelements (2) angeordnet sind, wobei sich ein spezi­ fizierter Abstand zwischen denselben befindet; und
einer inneren Elektrode (6), die sich innerhalb des Thermistorelements (2) erstreckt, um das Paar der äuße­ ren Elektroden (3, 4) senkrecht zu der oberen Oberflä­ che zu überlappen.
2. Chip-Thermistor nach Anspruch 1, der ferner eine elek­ trisch isolierende Schicht (5) aufweist, die auf der oberen Oberfläche des Thermistorelements (2) zwischen dem Paar der äußeren Elektroden (3, 4) angeordnet ist.
3. Chip-Thermistor nach Anspruch 1 oder 2, bei dem die äußeren Elektroden (3, 4) jeweils zwei oder mehrere Schichten (3a, 3b, 4a, 4b) umfassen, wobei die äußerste (3b, 4b) der Schichten eine Goldschicht ist.
4. Verfahren zum Herstellen eines Chip-Thermistors (1) mit einem spezifizierten Widerstandswert, mit folgenden Schritten:
Bilden eines Chip-Thermistors (1; 21; 41) mit einem Thermistorelement (2), das eine obere Oberfläche mit Kanten aufweist, mit einem Paar von äußeren Elektroden (3, 4), die einander gegenüberliegend auf der oberen Oberfläche des Thermistorelements (2) angeordnet sind, wobei ein spezifizierter Abstand zwischen denselben befindet, und mit einer inneren Elektrode (6), die sich innerhalb des Thermistors (2) erstreckt, um das Paar der äußeren Elektroden (3, 4) senkrecht zu der oberen Oberfläche zu überlappen; und
Abschleifen zumindest eines Abschnitts der Kanten des Thermistorelements zusammen mit dem Paar der äußeren Elektroden, um den Widerstandswert des Chip-Thermistors (1; 21; 41) auf den spezifizierten Widerstandswert ein­ zustellen.
5. Verfahren nach Anspruch 4, bei dem der Chip-Thermistor (1; 21; 41) ferner eine elektrisch isolierende Schicht (5) hat, die auf der oberen Oberfläche des Ther­ mistorelements zwischen dem Paar der äußeren Elektroden (3, 4) angeordnet ist.
6. Verfahren nach Anspruch 4 oder 5, bei dem die äußeren Elektroden (3, 4) jeweils zwei oder mehrere Schichten (3a, 3b, 4a, 4b) aufweisen, wobei die äußerste (3b, 4b) der Schichten eine Goldschicht ist.
DE19835443A 1997-08-07 1998-08-05 Chip-Thermistor und Verfahren zum Einstellen eines Chip-Thermistors Expired - Lifetime DE19835443C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9213413A JPH1154301A (ja) 1997-08-07 1997-08-07 チップ型サーミスタ

Publications (2)

Publication Number Publication Date
DE19835443A1 true DE19835443A1 (de) 1999-03-04
DE19835443C2 DE19835443C2 (de) 2003-03-06

Family

ID=16638826

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19835443A Expired - Lifetime DE19835443C2 (de) 1997-08-07 1998-08-05 Chip-Thermistor und Verfahren zum Einstellen eines Chip-Thermistors

Country Status (4)

Country Link
US (2) US6184772B1 (de)
JP (1) JPH1154301A (de)
KR (1) KR100296848B1 (de)
DE (1) DE19835443C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215236B2 (en) 2000-04-25 2007-05-08 Epcos Ag Electric component, method for the production thereof and use of the same
DE102012101606A1 (de) * 2011-10-28 2013-05-02 Epcos Ag ESD-Schutzbauelement und Bauelement mit einem ESD-Schutzbauelement und einer LED
US9230719B2 (en) 2011-07-29 2016-01-05 Epcos Ag Method for producing an electrical component, and electrical component

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154301A (ja) * 1997-08-07 1999-02-26 Murata Mfg Co Ltd チップ型サーミスタ
TW529772U (en) * 2002-06-06 2003-04-21 Protectronics Technology Corp Surface mountable laminated circuit protection device
DE102005046191A1 (de) * 2005-09-27 2007-04-05 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements mit einer niedrigen Toleranz
TW200828333A (en) * 2006-04-28 2008-07-01 Samsung Electronics Co Ltd Sense amplifier circuit and sense amplifier-based flip-flop having the same
KR101038755B1 (ko) * 2008-10-09 2011-06-03 조인셋 주식회사 세라믹 칩 어셈블리
EP2472529B1 (de) 2009-08-28 2017-09-27 Murata Manufacturing Co., Ltd. Thermistor und herstellungsverfahren dafür
EP2671233A4 (de) * 2011-02-01 2018-03-28 Hewlett-Packard Enterprise Development LP Vorrichtung mit negativem differentialwiderstand
EP2680301B1 (de) 2011-02-24 2020-05-06 Murata Manufacturing Co., Ltd. Struktur umfassend elektronisches Bauteil und Montagekörper
US9558869B2 (en) 2013-07-30 2017-01-31 Hewlett Packard Enterprise Development Lp Negative differential resistance device
CN205863332U (zh) * 2016-07-29 2017-01-04 泰科电子(上海)有限公司 测温组件、电器组件、电池包连接组件及汽车电池包
JP7481064B2 (ja) * 2019-11-19 2024-05-10 太陽誘電株式会社 セラミック電子部品およびその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634927A (en) * 1968-11-29 1972-01-18 Energy Conversion Devices Inc Method of selective wiring of integrated electronic circuits and the article formed thereby
FR1602247A (de) * 1968-12-31 1970-10-26
US3669733A (en) * 1969-12-12 1972-06-13 Rca Corp Method of making a thick-film hybrid circuit
JPS53136980A (en) * 1977-05-04 1978-11-29 Nippon Telegr & Teleph Corp <Ntt> Resistance value correction method for poly crystal silicon resistor
US4685203A (en) * 1983-09-13 1987-08-11 Mitsubishi Denki Kabushiki Kaisha Hybrid integrated circuit substrate and method of manufacturing the same
JP2839262B2 (ja) * 1988-05-17 1998-12-16 松下電器産業株式会社 チップ抵抗器とその製造方法
EP0476657A1 (de) * 1990-09-21 1992-03-25 Siemens Aktiengesellschaft Thermistor mit negativem Temperaturkoeffizienten in Vielschicht-Technologie
JPH04261001A (ja) 1990-12-28 1992-09-17 Mitsubishi Materials Corp サーミスタおよびその製造方法
JP2888020B2 (ja) * 1992-02-27 1999-05-10 株式会社村田製作所 負特性積層サーミスタ
JPH06231906A (ja) * 1993-01-28 1994-08-19 Mitsubishi Materials Corp サーミスタ
JPH06302404A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型正特性サ−ミスタ
JPH06302406A (ja) 1993-04-19 1994-10-28 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JPH06312406A (ja) 1993-04-30 1994-11-08 Mitsui Toatsu Chem Inc 化粧合板の製造方法
JP3109700B2 (ja) * 1993-07-09 2000-11-20 三菱マテリアル株式会社 チップ型サーミスタ及びその製造方法
JPH0774005A (ja) 1993-09-02 1995-03-17 Taiyo Yuden Co Ltd チップ型セラミックサ−ミスタ
JPH07161223A (ja) * 1993-12-10 1995-06-23 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミックコンデンサ
KR100255906B1 (ko) * 1994-10-19 2000-05-01 모리시타 요이찌 전자부품과 그 제조방법
JPH08236308A (ja) 1995-02-22 1996-09-13 Murata Mfg Co Ltd セラミック電子部品とその特性値調整方法
JP3580904B2 (ja) * 1995-06-28 2004-10-27 三菱マテリアル株式会社 積層型チップサーミスタの製造方法
JPH0955303A (ja) 1995-08-11 1997-02-25 Mitsui Mining & Smelting Co Ltd チップ型薄膜サーミスタ素子およびその製造方法
JPH09205005A (ja) * 1996-01-24 1997-08-05 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP3028069B2 (ja) * 1997-03-10 2000-04-04 株式会社村田製作所 サーミスタの製造方法
JPH1154301A (ja) * 1997-08-07 1999-02-26 Murata Mfg Co Ltd チップ型サーミスタ
US5963416A (en) * 1997-10-07 1999-10-05 Taiyo Yuden Co., Ltd. Electronic device with outer electrodes and a circuit module having the electronic device
US6004471A (en) * 1998-02-05 1999-12-21 Opto Tech Corporation Structure of the sensing element of a platinum resistance thermometer and method for manufacturing the same
TW412755B (en) * 1998-02-10 2000-11-21 Murata Manufacturing Co Resistor elements and methods of producing same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215236B2 (en) 2000-04-25 2007-05-08 Epcos Ag Electric component, method for the production thereof and use of the same
US7524337B2 (en) 2000-04-25 2009-04-28 Epcos Ag Method for the manufacture of electrical component
US9230719B2 (en) 2011-07-29 2016-01-05 Epcos Ag Method for producing an electrical component, and electrical component
DE102012101606A1 (de) * 2011-10-28 2013-05-02 Epcos Ag ESD-Schutzbauelement und Bauelement mit einem ESD-Schutzbauelement und einer LED
US9209619B2 (en) 2011-10-28 2015-12-08 Epcos Ag ESD protection component and component comprising an ESD protection component and an LED

Also Published As

Publication number Publication date
DE19835443C2 (de) 2003-03-06
JPH1154301A (ja) 1999-02-26
US6606783B1 (en) 2003-08-19
US6184772B1 (en) 2001-02-06
KR19990023466A (ko) 1999-03-25
KR100296848B1 (ko) 2001-08-07

Similar Documents

Publication Publication Date Title
DE102018121461B4 (de) Spulenkomponente
DE19904727B4 (de) Widerstandselemente und Verfahren zum Herstellen derselben
DE69808499T2 (de) Widerstand und herstellungsverfahren
DE69416550T2 (de) Elektronisches Vielschichtbauteil, Verfahren zu seiner Herstellung und Verfahren zur Messung seiner Charakteristiken
DE3204231C2 (de) Laminat mit einem Metall-Faser-Verbundmaterial und dessen Verwendung
DE69528897T2 (de) Elektrische bauelemente
DE19953162B4 (de) Verfahren zum Herstellen von Thermistor-Chips
DE19835443C2 (de) Chip-Thermistor und Verfahren zum Einstellen eines Chip-Thermistors
DE19927948B4 (de) Chipthermistoren und Verfahren zum Herstellen derselben
DE4317125C2 (de) Monolithische Mehrschicht-Chip-Induktivität
DE2813968C2 (de) Halbleiteranordnung
DE19806296B4 (de) NTC-Thermistorelemente
DE3705279A1 (de) Widerstand in chip-form sowie verfahren zu dessen herstellung
DE112013004378T5 (de) Stromdetektionswiderstand
DE2442898A1 (de) Mehrschichtiger monolithischer keramik-kondensator und verfahren zur justierung und einstellung desselben
DE112019002509T5 (de) Chipwiderstand und verfahren zum herstellen eines chipwiderstands
DE69731592T2 (de) Widerstandschips und Verfahren zu deren Herstellung
DE4036109A1 (de) Widerstandstemperaturfuehler
DE10028014B4 (de) Elektronisches Bauelement des Chiptyps
DE3717157C2 (de)
DE19848832B4 (de) Thermistoren und Verfahren zum Einstellen und Erzeugen von Thermistoren
DE3413885C2 (de)
DE3922485C1 (de)
EP0890831B1 (de) Kondensatoranordnung und Herstellungsverfahren
DE1915148C3 (de) Verfahren zur Herstellung metallischer Höcker bei Halbleiteranordnungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R071 Expiry of right