DE19630341B4

DE19630341B4 - Halbleitereinrichtung mit hoher Durchbruchsspannung

Info

Publication number: DE19630341B4
Application number: DE19630341A
Authority: DE
Inventors: Akio Uenishi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-01-16
Filing date: 1996-07-26
Publication date: 2004-01-08
Anticipated expiration: 2016-07-27
Also published as: DE19630341A1; KR970060477A; JP3488772B2; JPH09199713A; KR100203617B1; US5729031A

Abstract

Halbleitereinrichtung, in der ein Hauptstrom zwischen zwei Hauptoberflächen mit einem Substrat (1) eines ersten Leitungstypes dazwischen fließt, mit:
einem selektiv in einer ersten Hauptoberfläche des Halbleitersubstrates {1) gebildeten ersten Dotierungsbereich (4) eines zweiten Leitungstypes,
einem selektiv in der ersten Hauptoberfläche in dem ersten Dotierungsbereich (4) gebildeten zweiten Dotierungsbereich {5) eines ersten Leitungstypes,
einer Gateelektrodenschicht (7), die gegenüber einem Kanalbereich, der der erste Dotierungsbereich (4) zwischen einem Bereich des ersten Leitungstypes des Halbleitersubstrates (1) und dem zweiten Dotierungsbereich (5) ist, mit einer dazwischenliegenden Gateisolierschicht (6) gebildet ist,
einem dritten Dotierungsbereich (3) des zweiten Leitungstypes, der in der zweiten Hauptoberfläche so gebildet ist, daß der dritte Dotierungsbereich (3), der Bereich des ersten Leitungstypes des Halbleitersubstrates (1) und der erste Dotierungsbereich (4) schichtweise angeordnet sind,
einem vierten Dotierungsbereich (2) des ersten Leitungstypes, der zwischen dem dritten Dotierungsbereich (3) und dem Bereich des ersten Leitungstypes des Halbleitersubstrates (1) angeordnet ist und der eine Dotierungskonzentration aufweist, die größer ist als die des Bereiches des ersten Leitungstypes des Halbleitersubstrates (1), wobei
der dritte Dotierungsbereich (3) einen fünften Dotierungsbereich (3a) mit einer ersten Dotierungskonzentration an der zweiten Hauptoberfläche und einen sechsten Dotierungsbereich (3b) mit einer zweiten Datierungskonzentration an der zweiten Hauptoberfläche, die größer ist als die erste Dotierungskonzentration, aufweist,
wobei eine Diffusionstiefe des fünften Dotierungsbereiches (3) von der zweiten Hauptoberfläche in Bezug zu dem vierten Dotierungsbereich (2) nicht kleiner als 2,0 μm ist,
dadurch gekennzeichnet, daß
eine Beziehung
CS(p) < 1,1 √C S(nbuf) × {C S(p+) + C S(p) }
erfüllt wird, wenn angenommen wird, daß die erste Dotierungskonzentration des fünften Dotierungsbereiches (3a) C_S(p) ist, daß die zweite Dotierungskonzentration des sechsten Dotierungsbereiches (3b) C_S(p+) ist, daß die Dotierungskonzentration des vierten Dotierungsbereiches (2) an der zweiten Hauptoberfläche C_S(nbuf) ist, und
der fünfte Dotierungsbereich (3a) eine Diffusionstiefe von der zweiten Hauptoberfläche zu dem vierten Dotierungsbereich (2) aufweist, die flacher ist als die Diffusionstiefe des sechsten Dotierungsbereiches (3b) von der zweiten Hauptoberfläche zu dem vierten Dotierungsbereich (2).

Description

Die vorliegende Erfindung betrifft eine Halbleitereinrichtung. Speziell betrifft sie einen Aufbau einer Halbleitereinrichtung mit hoher Durchbruchsspannung, die für Hochspannungsinverter oder ähnliches verwendet wird.
Bei einem Hochspannungsinverter oder ähnlichem wird eine Halbleitereinrichtung mit hohem Durchbruch benötigt, die eine große Geschwindigkeit und eine niedrige Ein-Spannung aufweist. Wie der Anmelderin bekannt ist, wurde ein GTO(Gate Turn-Off)Thyristorelement (Abschaltthyristerelement) in einem Bereich in der Größenordnung von einigen tausend Volt verwendet, aber nun wurden Überlegungen angestellt, die Durchbruchsspannung eines IGBT (Bipolar-transistor mit isoliertem Gate) zu erhöhen, bei dem eine höhere Geschwindigkeit möglich ist.
12 ist eine schematische Querschnittsansicht eines Aufbaus einer Zelle eines von der Anmelderin in Betracht gezogenen IGBTs mit hoher Durchbruchsspannung. Wie in 12 gezeigt ist, weist der der Anmelderin bekannte IGBT mit hoher Durch bruchsspannung einen n^–-Bereich (Substrat) 1, einen n-Typ Pufferbereich 2, einen p⁺-Kollektorbereich 103, einen p-Typ Wannenbereich 4, einen n⁺-Emitterbereich 5, eine Gateisolierschicht 6, eine Gateelektrodenschicht 7, eine Kollektor-(Anode) Elektrode 9 und eine Emitter-(Kathode)Elektrode 10 auf.
Hier wird die Oberfläche des n^–-Substrates 1, die in Kontakt mit der Kollektor-Elektrode 9 ist, als Kollektoroberfläche bezeichnet und die Oberfläche, die in Kontakt mit der Emitter-Elektrode 10 ist, wird als Emitteroberfläche bezeichnet.
In der Emitteroberfläche des n^–-Bereiches 1 ist der p-Typ Wannenbereich 4 selektiv gebildet. In der Oberfläche dieses p-Typ Wannenbereiches 4 ist der n+-Emitterbereich 5 gebildet. Die Gateelektrodenschicht 7 ist auf einem Kanalbereich, der der Oberflächenbereich des p-Typ Wannenbereiches 9 zwischen dem n^–-Bereich 1 und dem n⁺-Emitterbereich 5 ist, mit einer Gateisolierschicht dazwischen gebildet. Die Emitterelektrode 10 ist so gebildet, daß sie in Kontakt mit dem p-Typ Wannenbereich 4 und dem n⁺-Emitterbereich 5 ist.
Die Emitterelektrode 10 und die Gateelektrodenschicht 7 sind voneinander durch eine Isolierschicht 8, die die Gateelektrodenschicht 7 bedeckt, isoliert.
Der p⁺-Kollektorbereich 103 ist in der Kollektoroberfläche des n^–-Bereiches 1 gebildet. Zwischen dem p⁺-Kollektorbereich 103 und dem n^–-Bereich 1 ist der n-Typ Pufferbereich 2 gebildet. Die Anodenelektrode 9 ist so gebildet, daß sie in Kontakt mit dem p⁺-Kollektorbereich 103 ist.
Der Aufbau dieses IGBTs, der die Gateelektrode, den Emitter und auf der Seite der Kathode (Emitter) enthält, ist im wesentlichen ähnlich zu dem Aufbau eines IGBTs, der eine Durchbruchsspannung von nicht mehr als 1000 V aufweist. Im allgemeinen wird ein dickes n^–-Substrat 1 mit einer niedrigen Dotie rungskonzentration verwendet, um eine hohe Durchbruchsspannung zu erhalten, und der n-Typ Pufferbereich 2 und der p⁺-Kollektorbereich 103 werden in einer diffundierten Art angeordnet, um den Verlust durch Bilden einer PIN-Struktur (p-dotiert, eigenleitend, n-dotiert) zu reduzieren.
In diesem der Anmelderin bekannten Beispiel wird eine sogenannte Kollektorkurzschlußschaltungsstruktur verwendet, bei der ein Abschnitt vorhanden ist, in dem der p⁺-Kollektorbereich 103 nicht gebildet ist, und bei der die Anodenelektrode 9 und der n-Typ Pufferbereich 2 durch einen Halbleiterbereich 2a kurz geschlossen sind, was speziell auf eine Stabilisierung des Hochspannungsbetriebes zielt.
13 zeigt ein Beispiel einer Wellenform einer induktiven Belastung eines Ausschaltbetriebes eines diodengeschalteten IGBT-Elementes mit einer Sättigungsspannung von 3,35 V, das einen Aufbau wie oben beschrieben aufweist. Wie in 13 gezeigt ist, tritt einer großer Schwanzstrom in der Kollektorstromwellenform (Ic) zwischen der Zeit t = 5 μs und t = 14 μs auf und es dauert eine lange Zeit nach dem Ansteigen der Kollektorspannung (V_CE), daß der Kollektorstrom I_C anfängt sich zu verringern. Somit gibt es in dieser Kollektorkurzschlußstruktur die Schwierigkeit, daß der Ausschaltverlust, das ist der Leistungsverlust beim Ausschalten, groß ist.
Auch wandern in der Kollektorkurzschlußstruktur, die in 12 gezeigt ist, die Elektronen durch den n-Typ Halbleiterbereich 2a zu der Kollektorelektrode 9 beim Einschalten. Folglich ist ein Spannungsabfall, der die Größe des Übergangspotentials des n-Typ Pufferbereiches 2 und des p⁺-Kollektorbereiches 103 überschreitet, nicht wahrscheinlich.
Genauer ist in dieser Kollektorkurzschlußstruktur die Vorwärtsspannungsbedingung für den Übergang zwischen dem p⁺-Kollektorbereich 103 und dem n-Typ Pufferbereich 2 nicht vollständig er füllt, bis die Summe der Werte des Spannungsabfalls aufgrund des Stromes, der zu dem Widerstand R1 in dem Kurzschlußabschnitt 2a fließt, und des Spannungsabfalls aufgrund des lateralen Stroms, der zu dem lateralen Widerstand R2 in dem n-Typ Pufferbereich 2 fließt, größer als ungefähr 0,7 V gemacht wird. Folglich würde, wenn die Widerstandswerte der Widerstände R1 und R2 niedrig sind, der Drift von Löchern von dem p⁺-Kollektorbereich 103 zu dem n^–-Bereich 1 kaum auftreten und das Element würde wie ein MOSFET-(Metall-Oxid-Halbleiter-Feldeffekttransistor) mit hohem Ein-Widerstand arbeiten. Daher müssen, um eine niedrige Ein-Spannung des IGBT zu erreichen, sogar wenn die Stromdichte so niedrig wie ungefähr 1 A/cm² ist, die Widerstandswerte der Widerstände R1 und R2 genügend hoch gemacht werden.
In einer normalen Struktur, die einen p⁺-Kollektorbereich 103 und einen n-Typ Pufferbereich 2 enthält, ist jedoch R2 >> R1. Folglich ist es notwendig, die Breite des Intervalls L zwischen den kurzgeschlossenen Abschnitten 2a extrem groß zu machen, nämlich ungefähr einige hundert μm, um einen Widerstand R2 mit einem Wert zu erhalten, der praktikabel ist.
Dieses Kurzschlußintervall L ist im Vergleich mit der Zellengröße des IGBT, die ungefähr einige 10 μm (oder bei einem Grabentyp IGBT ungefähr einige μm) ist, sehr groß. Als Ergebnis würde der Löcherdrift Menge der Lochimplantation von p⁺-Kollektorbereich 103 zu dem n-Typ Pufferbereich 2 groß in der Zelle des IGBTs weit weg von dem kurzgeschlossenen Abschnitt 2a innerhalb des IGBT-Elements sein und würde in der Zelle des IGBTs nahe des kurzgeschlossenen Abschnittes 2a klein sein. Folglich gibt es die Schwierigkeit, daß die Betriebe in den jeweiligen IBGT-Zellen innerhalb des Chips stark ungleichgewichtig sein würden.
Zusätzlich wird, wenn mit einem großen Strom gearbeitet wird, der Spannungsabfall zwischen dem p⁺-Kollektorbereich 103 und dem n-Typ Pufferbereich 2 bei ungefähr 0,8 V festgehalten.
Folglich wäre der Strom, der zu dem Widerstand R1 des in 12 gezeigten Kurzschlußabschnittes 2a fließt, 0,8/Rl und würde kaum von der Kollektorstromdichte abhängen. Daher wäre, wenn die Kollektorstromdichte groß ist, das Verhältnis des Stromes, der in den kurzgeschlossenen Abschnitt 2a fließt, klein in bezug zu der Kollektorstromdichte, so daß der Effekt des kurzgeschlossenen Abschnittes 2a mehr und mehr vermindert wird und eine größer Löcherdrift in den n^–-Bereich 1 stattfindet, fast wie in dem Fall bei einem Element ohne einem kurzgeschlossenen Abschnitt. Der große Schwanzstrom wird in der Kollektorstromwellenform von 13 aufgrund der Tatsache beobachtet, daß es Zeit benötigt, eine solche große Menge von Löchern beim Ausschalten herauszuziehen.
Zusätzlich ist bei einer Anwendung als ein Inverter eine Schaltung, die in 15 gezeigt ist, im allgemeinen vorhanden. Wie in 15 gezeigt ist, sind Hochgeschwindigkeitsdioden Dl und D2 mit Hauptschaltern S1 und S2, die aus IGBTs in einer umgedrehten parallelen Art in dieser Schaltung gebildet sind, verbunden und ein Strom, der zu der induktiven Last L fließt, wird zu den Spannungsversorgungen P1 und P2 zurückgekoppelt. In dieser Schaltung können die IGBTs, die die Hauptschalter bilden, aufgrund des Vorwärtsspannungsabfalles der Diode (enthält auch einen Übergannsspannungsabfall), der auftritt, wenn der Strom zu der Diode zurückgekoppelt wird, in Rückwärtsrichtung bzw. Sperrichtung vorgespannt werden.
Spezieller fließt, wenn der Schalter S1 in der Schaltung von 15 eingeschaltet wird, ein Strom innerhalb der Schaltung entlang der Richtung, die durch den Pfeil mit durchgezogener Linie dargestellt ist. Wenn der Schalter S1 von diesem Zustand aus ausgeschaltet wird, versucht der Strom weiter in der Richtung des Pfeiles mit der durchgezogenen Linie in Richtung der induktiven Last L zu fließen. Als Ergebnis tendiert der Strom in die Richtung, die durch einen Pfeil mit einer gestrichenen Linie gezeigt ist, zu fließen und damit wird eine Rückwärtsspannung an den IGBT des Schalters S2 angelegt.
Wenn die Rückwärtsspannung an den IGBT mit der Kollektorkurzschlußstruktur, die in 12 gezeigt ist, angelegt wird, wird eine positive Spannung an die Emitterelektrode 10 angelegt und wird eine negative Spannung an die Kollektorelektrode 9 angelegt. Folglich wird der Übergangsabschnitt des p-Typ Wannenbereiches 4 und des n^–-Bereiches 1 vorwärts gespannt und ein Loch wird von dem p-Typ Wannenbereich 4 in den n^–-Bereich 1 eingebracht. Wenn die an den IGBT angelegte Spannung umgedreht wird, bevor das Loch durch Rekombination vernichtet wird, würde dieser IGBT leitend werden. Somit gibt es die Schwierigkeit, daß ein ungewünschtes Locheinbringen in den n^–-Bereich 1 einen ungenauen Betrieb des IGBTs verursachen würde.
Die japanische Patentoffenlegungsschrift Nr. 6-326317 offenbart einen Aufbau eines IGBTs an der Seite des Kollektors, bei dem die oben beschriebenen Schwierigkeiten des Kollektorkurzschlußabschnittes gelöst werden können.
16 ist eine schematische Querschnittsansicht, die einen Aufbau des IGBTs an der Seite des Kollektors zeigt, der in der obigen Veröffentlichung offenbart ist. Wie in 16 gezeigt ist, ist der Kollektorkurzschlußabschnitt in diesem Aufbau nicht aufgenommen und der Kollektorbereich 203 weist eine Struktur auf, die eine p⁺-Emitterinsel 203a und einen p-Typ Emitter 203 enthält.
Da andere Abschnitte des Aufbaues ähnlich zu denen des Aufbaues des der Anmelderin bekannten IGBTs sind, der in 12 gezeigt ist, werden identische Teile mit identischen Bezugszeichen bezeichnet und die Beschreibung davon wird hier nicht gegeben.
Sogar in dem Aufbau von 16 gibt es jedoch Schwierigkeiten, wie im folgenden beschrieben wird.
In dem in 16 gezeigten Aufbau ist der Ausschaltverlust immer noch zu groß, um ausreichende Betriebseigenschaften zur Verfügung zu stellen und somit wird eine Verbesserung in diesem Punkt erwartet.
Zusätzlich ist die Diffusionstiefe des p-Typ Kollektorbereiches 203b von der Kollektoroberfläche in der in dieser Veröffentlichung offenbarten Struktur sehr flach, ungefähr 1,2 μm. Normalerweise wird die Seite der Kollektoroberfläche mit einem Anschlußrahmen oder ähnlichem in dem Prozeß des Montierens, wie zum Beispiel das Befestigen des Elements auf einem Träger (die bonding), fixiert. Somit treten, wenn die Diffusionstiefe des p-Typ Kollektorbereiches 203b klein ist, die Einflüsse verschiedener Beanspruchungen in der Nähe der Kollektoroberfläche zur Zeit der Fixierung und ähnlichem auf.
Auch muß, um das Element so zu bilden, daß die Diffusionstiefe des p-Typ Kollektorbereiches 203b von der Kollektoroberfläche extrem flach ist, in der Größe von 1,2 μm, eine thermische Behandlung nach dem Bilden des p-Typ Kollektorbereiches 203b berücksichtigt werden. So muß beispielsweise vorsichtig gehandelt werden, so daß die Diffusionstiefe des p-Typ Kollektorbereiches 203b nicht tiefer als 1,2 μm als Ergebnis einer thermischen Behandlung innerhalb des n⁺-Emitterbereiches 5 nach dem Bilden des p-Typ Kollektorbereiches 203b wird. Daher gibt es die Schwierigkeit in dem Herstellungsprozeß, daß ein Kompromiß mit der Bedingung der thermischen Behandlung zum Bilden von jedem der Dotierungsbereiche in dem Waferprozeß gemacht werden muß.
Aus der EP 0 528 349 A1 ist eine Halbleitereinrichtung gemäß dem Oberbegriff des Anspruches 1 bekannt.

Aufgabe der Erfindung ist es, eine Halbleitereinrichtung mit einem genügend kleinen Ausschaltverlust zur Verfügung zu stellen.

Die Aufgabe wird durch die Halbleitereinrichtung des Anspruches 1 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Mit der Halbleitereinrichtung des Anspruches 1 wird eine Halbleitereinrichtung zur Verfügung gestellt, die gering durch eine thermische Behandlung beeinflußt wird, wenn verschiedene Dotierungsbereiche gebildet werden.

Bei der Halbleitereinrichtung des Anspruches 1 werden die jeweiligen Dotierungskonzentrationen des vierten Dotierungsbereiches, der der Pufferbereich sein soll, und des fünften und sechsten Dotierungsbereiches, die den Kollektorbereich bilden, auf solche Werte eingestellt, die die beschriebene Beziehung erfüllen. Folglich kann der erhaltene Ausschaltverlust genügend klein gemacht werden.

Zusätzlich ist es nicht wahrscheinlich, daß der Übergangsabschnitt des sechsten Dotierungsbereiches und des vierten Dotierungsbereiches durch verschiedene Arten von Beanspruchungen beeinflußt werden, da die Diffusionstiefe des sechsten Dotierungsbereiches, der den Kollektorbereich bildet, nicht kleiner als eine vorgeschriebene Tiefe ist. Auch müssen Überlegungen betreffend die Wärmebehandlung beim Bilden von anderen Dotierungsbereichen während des Waferprozesses nicht so streng sein, da die Diffusionstiefe des sechsten Dotierungsbereiches akzeptabel ist, wenn sie nicht flacher als die vorgeschriebene Tiefe ist.

Bei der Halbleitereinrichtung des Anspruches 2 erfüllen die erste Dotierungskonzentration C_S(p) des fünften Dotierungsbereiches und die Dotierungskonzentration C_S(buf) des vierten Dotierungsbereiches an der zweiten Hauptoberfläche die Beziehung, die in der folgenden Gleichung dargestellt ist.
2 × CS(nbuf) ≧ CS(p)

Da die Werte der Dotierungskonzentrationen des fünften Dotierungsbereiches, der den Kollektorbereich bildet, und des vierten Dotierungsbereiches, der den Pufferbereich bildet, so eingestellt werden, daß sie eine vorbestimmte Beziehung aufweisen, kann eine niedrige Ein-Spannung erhalten werden.

Bei der Halbleitereinrichtung des Anspruches 3 ist die Dotierungskonzentration C_S(nbuf) des vierten Dotierungsbereiches an der zweiten Hauptoberfläche 1000 mal oder mehr größer als die Dotierungskonzentration des Halbleitersubstrates.

Somit wird beim Hochspannungsbetrieb Stabilität erreicht.

Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

1 eine schematische Querschnittsansicht einer Zelle in einem Aufbau einer Halb-1eitereinrichtung entsprechend einer Ausführungsform;
2 eine Darstellung, die das Ergebnis zeigt, das erhalten wird, wenn die Konzentration des p-Typ Bereiches so eingestellt wird, daß die Sättigungsspannung in der Struktur von 1 ungefähr 3 V wäre, und die Berechnung durchgeführt wird, wie sich die Dichte des Elektronenstromes an der Seite des Kollektors im Ein-Zustand verteilt;
3 eine Darstellung, die das Ergebnis zeigt, das erhalten wird, wenn die Berechnung der Ein-Zustandseigenschaft in dem Fall durchgeführt wird, bei dem ein IGBT-Element mit verschiedenen Oberflächenkonzentrationen des p-Typ Dotierungsbereiches an bzw. in der Kollektoroberfläche gebildet wird;
4 eine Darstellung, die ein Beispiel einer Wellenform einer induktiven Belastung eines Ausschaltbetriebes mit einem diodengeschalteten IGBT-Element der vorliegenden Ausführungsform, das eine Sättigungsspannung von 3,13 V in der Halbleitereinrichtung entsprechend dieser Ausführungsform aufweist, zeigt;
5e–n Diagramm, das das Ergebnis einer Untersuchung der Korrelation zwischen dem Ausschaltverlust und der Ein-Spannung bei 100 A/cm² unter der gleichen Schaltungsbedingung wie in 4 zeigt mit Bezug zu IGBTs mit verschiedenen Dotierungsprofilen, die die Dotierungskonzentration des p-Typ Dotierungsbereiches 3a als Parameter verwenden;
6 eine Darstellung, die das Ergebnis einer Untersuchung zeigt, wie die Ein-Spannung mit dem Verhältnis K1 unter verschiede nen Bedingungen, die in 5 gezeigt sind, verändert wird;
7 eine Darstellung, die das Ergebnis einer Untersuchung zeigt, wie die Ein-Spannung mit dem Verhältnis K2 unter verschiedenen Bedingungen, die in 5 gezeigt sind, verändert wird;
8 eine Darstellung, die das Ergebnis einer Untersuchung zeigt, wie der Einschaltverlust mit dem Verhältnis K2 unter verschiedenen Bedingungen, die in 5 gezeigt sind, verändert wird;
9 eine schematische perspektivische Darstellung, die einen Aufbau zeigt, bei dem die p-Typ Dotierungsbereiche und die p⁺-Dotierungsbereiche, wenn zweidimensional betrachtet, in der Form von Streifen plaziert werden;
10 eine schematische perspektivische Darstellung, die eine zweidimensionale Anordnung in einer Struktur zeigt, die einen p-Typ Dotierungsbereich und einen p⁺-Dotierungsbereich enthält;
11 eine schematische perspektivische Darstellung, die eine zweidimensionale Anordnung in einer Struktur zeigt, die einen p-Typ Dotierungsbereich und einen p⁺-Dotierungsbereich enthält;
12 eine schematische Querschnittsansicht, die eine Zelle einer Struktur einer der Anmelderin bekannten Halbleitereinrichtung zeigt;
13 ein Diagramm, das ein Beispiel einer Wellenform einer induktiven Belastung eines Ausschaltbetriebes mit einem diodengeschalteten IGBT-Element, das eine in 12 gezeigte Struktur und eine Sättigungsspannung von 3,25 V aufweist, zeigt;
14 eine schematische Querschnittsansicht zum Darstellen der Abstände zwischen den kurzgeschlossenen Abschnitten;
15 ein Diagramm zum Zeigen einer Schaltungsstruktur, in der ein IGBT-Element allgemein in der Anwendung eines Inverters verwendet wird;
16 eine schematische Querschnittsansicht, die eine Struktur einer Halbleitereinrichtung auf der Seite der Anode (Kollektor) zeigt, die in der Veröffentlichung offenbart ist.

Im folgenden werden Ausführungsformen der vorliegenden Erfindung mit Bezug zu den Figuren beschrieben.

Wie in 1 gezeigt ist, unterscheidet sich eine Struktur eines IGBT-Elementes der vorliegenden Ausführungsform von der der Anmelderin bekannten Struktur, die in 12 gezeigt ist, speziell in der Struktur eines p-Typ Kollektors 3.
Der p-Typ Kollektorbereich 3 weist einen p-Typ Dotierungsbereich 3a und einen p⁺-Dotierungsbereich 3b auf. Die Dotierungs konzentration C_S(p) des p-Typ Dotierungsbereiches 3a an der Kollektoroberfläche ist niedriger als die Dotierungskonzentration C_S(p+) des p⁺-Dotierungsbereiches 3b an der Kollektoroberfläche. Die Diffusionstiefe des p-Typ Dotierungsbereiches 3a von der Kollektoroberfläche ist kleiner als die Diffusionstiefe des p⁺-Dotierungsbereiches 3b, aber ist nicht kleiner als 2,0 μm.
Unter der Annahme, daß die Dotierungskonzentration eines n-Typ Pufferbereiches 2 an der Kollektoroberfläche C_S(nbuf) ist, wird jede der Dotierungskonzentrationen C_S(p ₎, C_S(p ₊₎ und C_S(buf ₎ so eingestellt, das die Beziehung, die in der folgenden Formel dargestellt ist, erfüllt wird.
2 × CS(nbuf) ≦ CS(p) ≦ 1.1 × √C S(nbuf) × {C S(p+) + C S(p) }
Die Dotierungskonzentration C_S(nbuf) des n-Typ Pufferbereiches 2 an der Kollektoroberfläche ist 1000 mal oder mehr größer als die Dotierungskonzentration eines n^–-Bereiches 1.
Da andere Abschnitte der Struktur im wesentlichen ähnlich zu denen der der Anmelderin bekannten Struktur, die in 12 gezeigt ist, sind, werden die gleichen Teile mit den gleichen Bezugszeichen bezeichnet und die Beschreibung davon wird nicht gegeben.
Im folgenden wird eine kurze Beschreibung für ein Bildungsverfahren des n^–-Bereiches 1, des n-Typ Pufferbereiches 2 und des p-Typ Kollektorbereiches 3 in der Halbleitereinrichtung entsprechend der vorliegenden Ausführungsform angegeben.
Wie in 1 gezeigt ist, wird das n^–-Siliziumsubstrat 1 mit einem großen Widerstand zuerst durch beispielsweise das FZ-Verfahren (Zonenschmelzverfahren) gebildet. Eine Ionenimplanta tion von beispielsweise Phosphor, das einen großen Diffusionskoeffizienten aufweist, wird an der Oberfläche der Seite der Kollektoroberfläche dieses n^–-Siliziumsubstrates 1 durchgeführt, welches dann einer thermischen Diffusion einer hohen Temperatur für einen lange Zeit derart ausgesetzt wird, daß der n-Typ Pufferbereich 2 gebildet wird.
Eine Ionenimplantation von beispielsweise einer vorbestimmten Menge von Bor (B) wird auf die gesamte Kollektoroberfläche dieses n-Typ Pufferbereiches 2 durchgeführt. Somit wird der p-Dotierungsbereich 3a flacher gebildet als der n-Typ Pufferbereich 2. Zusätzlich wird ein Resistmuster mit einer vorbestimmten Form auf der Kollektoroberfläche gebildet. Unter Verwendung dieses Resistmusters als Maske wird zusätzlich Bor selektiv implantiert und eine thermische Diffusion wird durchgeführt. In dieser Art wird der p⁺-Dotierungsbereich 3b tiefer als der p-Typ Dotierungsbereich 3a und flacher als der n-Typ Pufferbereich 2 selektiv an einer gewünschten Position gebildet.
Im folgenden wird nun eine Beschreibung für ein Verfahren zur Steuerung des Hauptstromleitungszustandes und des Hauptstromabschaltzustandes in der Halbleitereinrichtung der vorliegenden Ausführungsform angegeben.
Der Hauptstromleitungszustand (d.h. Ein-Zustand) wird durch Anlegen einer positiven Spannung (+) an die Gateelektrodenschicht 7 mit einer Vorwärtsspannung, die zwischen der Emitterelektrode 10 und der Kollektorelektrode 9 vorgesehen ist, verwirklicht. In anderen Worten mit einer positiven Spannung (+), die an die Kollektorelektrode 9 angelegt ist, und einer negativen Spannung (-), die an die Emitterelektrode 10 angelegt ist.
Zuerst wird der Prozeß des Einschaltens beschrieben, bei dem das Element von dem Aus-Zustand zu dem Ein-Zustand gebracht wird.
Wenn die positive Spannung (+) an die Gateelektrodenschicht 7 angelegt wird, wird ein n-Kanal mit einer extrem hohen Elektronenkonzentration, der zu einem n-Typ invertiert wurde (invertierter n-Bereich), in dem p-Typ Wannenbereich 4 in der Nähe der Gateisolierschicht 6 gebildet. Ein Elektron, das als ein Stromträger (im folgenden als Träger bezeichnet) dient, wird von dem n⁺-Emitterbereich 5 durch diesen n-Kanal in den n^–-Bereich 1 eingebracht und fließt zu dem p-Typ Kollektorbereich 3, an den die positive Spannung (+) angelegt wird. Wenn dieses Elektron den p-Typ Kollektorbereich 3 erreicht, wird ein Loch, das als ein anderer Stromträger dient, von dem p-Typ Kollektorbereich 3 in den n^–-Bereich 1 eingebracht und fließt zu dem n'-Emitterbereich 5, an den die negative Spannung (–) angelegt wird, so daß es einen Abschnitt erreicht, wo der oben beschriebene Kanal in Kontakt mit dem n^–-Bereich 1 ist.
Danach werden eine genügende Anzahl von Träger von der Kollektorelektrode 9 und der Emitterelektrode 10 zur Verfügung gestellt und werden in dem n^–-Bereich 1 mit einer Konzentration, die 2 oder 3 Größenordnungen größer als die Konzentration des Halbleitersubstrates ist, entsprechend dem Potentialunterschied, der zwischen den beiden Elektroden angelegt ist, gespeichert. Als Ergebnis wird ein Zustand mit kleinem Widerstand erreicht, der Leitfähigkeitsmodulation durch Elektron-Loch-Paar genannt wird, und das Anschalten ist abgeschlossen.
Ein regulärer Zustand, der nach diesem Einschalten erreicht wird, ist der Ein-Zustand.
Der Hauptstromabschaltzustand (d.h. Aus-Zustand) wird durch Anlegen einer negativen Spannung (-) an die Gateelektrode 7, sogar wenn die Vorwärtsspannung noch zwischen der Kollektorelektrode 9 und der Emitterelektrode 10 angelegt ist, erreicht.
Im folgenden wird eine Beschreibung angegeben für den Prozeß des Ausschaltens, bei dem das Element von dem Ein-Zustand in den Aus-Zustand gebracht wird.
Wenn die negative Spannung (–) an die Gateelektrodenschicht 7 angelegt wird, wird der n-Kanal (invertierter n-Bereich), der in der Nähe der Gateelektrodenschicht 7 gebildet wurde, vernichtet und die Versorgung von Elektronen von dem n⁺-Emitterbereich 5 zu den n^–-Bereich 1 wird gestoppt.
Weiterhin beginnt sich die Konzentration der Elektronen, die in dem n^–-Bereich 1 eingebracht wurden, allmählich von der Nähe des n⁺-Emitterbereiches 5 zu erniedrigen, so wie sich die Elektronendichte erniedrigt. Die Löcher, die in den n^–-Bereich 1 eingebracht wurden, um die Bedingung der neutralen elektrischen Ladung sicherzustellen, beginnen sich auch zu erniedrigen und der p-Typ Wannenbereich 4 und der n^–-Bereich 1 werden umgepolt bzw. umgekehrt vorgespannt. Folglich beginnt sich die Verarmungsschicht an der Grenze des p-Typ Wannenbereiches 4 und des n^–-Bereiches 1 so auszudehnen, daß eine Dicke erreicht wird, die der angelegten Spannung zwischen den beiden Elektroden im Aus-Zustand entspricht.
Zusätzlich wandern die Löcher außerhalb der oben beschriebenen Verarmungsschicht (an der Seite des p-Typ Kollektorbereiches) in einem elektrisch neutralen Bereich, in dem beide Träger verbleiben, durch einen verarmten Bereich, so daß sie die Emitterelektrode 10 über den p-Typ Wannenbereich 4 erreichen, wobei alle Träger vernichtet bzw. rekombiniert werden und das Ausschalten ist abgeschlossen.
Ein regulärer Zustand, der nach diesem Ausschalten erhalten wird, ist der Aus-Zustand.
2 zeigt das Ergebnis einer Berechnung, wie sich die Elektronenstromdichte in der Nähe des n-Typ Pufferbereiches 2 und des p-Typ Kollektorbereiches 3 in dem An-Zustand verteilt, wenn die Konzentration des p-Typ Bereiches so eingestellt wird, daß die Sättigungsspannung ungefähr 3 V in dem IGBT von 1 ist.
In dieser 2 wird die Elektronenstromdichte J gezeigt, die laterale Dimension in der Zeichnung von 1 wird durch X und die vertikale Dimension durch Y angezeigt.
Wie in 2 gezeigt ist, ist die Elektronenstromdichte in dem n-Typ Pufferbereich 2 ungefähr 70 A/cm², was ungefähr 70% der gesamten Stromdichte entspricht. Dieser Strom wird zu ungefähr 130 A/cm² in dem p-Typ Dotierungsbereich erhöht und im Gegensatz dazu wird er nur ungefähr 30 A/cm² in dem p⁺-Dotierungsbereich 3b. Das bedeutet, daß Elektronen in großer Menge in äem n-Typ Pufferbereich 2 existieren, aber durch den p-Typ Dotierungsbereich 3a mit relativ geringer Konzentration zu der Kollektorelektrode 9 herausfließen und nur eine geringe Menge fließt in den p⁺-Dotierungsbereich 3b mit relativ hoher Konzentration. Folglich ist die Menge der Löcher, die von dem p^+- Dotierungsbereich 3b in den n-Typ Pufferbereich 2 in einer Art fließen, daß die Elektronen, die in dem p⁺-Dotierungsbereich 3b fließen, kompensiert werden, auch reduziert und somit wird die Menge der eingebrachten Löcher unterdrückt.
Das Induzieren von Löcher von dem p-Typ Dotierungsbereich 3a in den n-Typ Pufferbereich 2 ist extrem niedrig, da die Dotierungskonzentration des p-Typ Dotierungsbereiches 3a gering ist.
Zusätzlich ist aufgrund des Elektronenstroms, der durch den p-Typ Bereich 3a fließt, die Potentialdifferenz zwischen dem n-Typ Pufferbereich 2 und der Kollektorelektrode 9 gering. Folglich ist es nicht wahrscheinlich, daß der Spannungsabfall größer als das Übergangspotential zwischen dem n-Typ Pufferbereich 2 und dem p⁺-Dotierungsbereich 3b ist, was auch zur Reduzierung der Lochinduzierung von dem p⁺-Dotierungsbereich 3b zu dem n-Typ Pufferbereich 2 beiträgt.
Das Verhältnis der jeweiligen Dotierungskonzentrationen des p-Typ Dotierungsbereiches 3a, des p⁺-Dotierungsbereiches 3b und des n-Typ Pufferbereiches 2 ändert das Steuerungsniveau der Menge von Lochinduzierung in den n^–-Bereich 1.
In der Darstellung von 3 werden die Dotierungskonzentration an der Kollektoroberfläche und die Übergangstiefe von der Kollektoroberfläche jeweils als 1 × 10¹⁸ cm^–3 und 30 μm in dem n-Typ Pufferbereich 2 angegeben, während sie jeweils als 5 × 10¹⁸ cm^–3 und 10 μm in dem p⁺-Dotierungsbereich 3b angegeben werden. Der p-Typ Dotierungsbereich 3a wird derselben thermischen Behandlung ausgesetzt, wie die thermische Behandlung, die auf dem p⁺-Dotierungsbereich 3b durchgeführt wurde, und die Dotierungskonzentration des p-Typ Dotierungsbereiches 3a an der Kollektoroberfläche wird innerhalb des Bereiches von 2 × 10¹⁸ bis 5 × 10¹⁸ cm^–3 verändert. In diesem Fall war die Übergangstiefe des p-Typ Dotierungsbereiches 3a zu dem Pufferbereich 2 ungefähr 2,5 bis 3,8 μm.
Wie in 3 gezeigt ist, ist von dieser Darstellung bekannt, daß die Reduzierung der Dotierungskonzentration C_S(p) des p-Typ Dotierungsbereiches 3a an dem Kollektorbereich zu einem deutlichen Anwachsen der Sättigungsspannung führt, wenn die Kollektorstromdichte I_C konstant ist. Speziell ändert sich die Sättigungsspannung stark von 2 V bis 6 V oder mehr, wenn die Kollektorstromdichte I_C 100 A/cm² ist.
Wie in 4 gezeigt ist, wird verstanden, daß in dem IGBT-Element entsprechend der vorliegenden Ausführungsform eine deutliche Reduzierung des Schwanzstromes vorliegt und daß gleichzeitig der Ausschaltverlust kleiner gemacht wird im Vergleich mit dem Element, das die der Anmelderin bekannte Kollektorkurzschlußschaltungsstruktur, die in 12 gezeigt ist, aufweist.
Diese deutliche Reduzierung des Schwanzstromes wird möglich gemacht, da die Menge der Löcher, die von dem p-Typ Kollektorbereich 3 in den n^–-Bereich 1 induziert werden, reduziert werden kann, sogar wenn ein großer Strombetrieb in dem IGBT-Element der vorliegenden Ausführungsform durchgeführt wird, so daß das Zurückziehen der Löcher innerhalb des n^–-Bereiches 1 beim Ausschalten sofort durchgeführt ist.
5 ist ein Diagramm, das das Ergebnis einer Untersuchung der Beziehung zwischen dem Ausschaltverlust Eoff und der Ein-Spannung bei 100 A/cm² in der gleichen Schaltungsbedingung wie in 4 mit Bezug zu IGBTs mit verschiedenen Dotierungsprofilen zeigt, die die Dotierungskonzentration des p-Typ Dotierungsbereiches 3a als Parameter enthält. Wie 5 entnommen werden kann, würde jeder der IGBTs entsprechend der vorliegenden Ausführungsform einen besseren Kompromiß im Vergleich mit dem der Anmelderin bekannten IGBT des Kollektorkurzschlußtypes (als X gezeigt) darstellen. Auch zeigt der eine mit höherer Konzentration in dem n-Typ Pufferbereich 2 und dem p⁺-Dotierungsbereich 3b einen leicht besseren Kompromiß unter den IGBTs mit der Struktur entsprechend der vorliegenden Erfindung.
6 zeigt, daß es einen schnellen Anstieg in der Ein-Spannung gibt, wenn das Verhältnis K1 kleiner als 2 gemacht wird. Somit ist bekannt, daß die untere Grenze der Oberflächenkonzentration des p-Typ Dotierungsbereiches 3a zweimal oder mehr als die Oberflächenkonzentration des n-Typ Pufferbereich 2 sein muß, um eine niedrige Ein-Spannung zu erhalten. In 6 stellt K1 das Verhältnis der Oberflächenkonzentration Cs(pi des p-Typ Dotierungsbereiches 3a in Bezug zu der Oberflächenkonzentration C_S(nbuf) des n-Typ Pufferbereiches 2 dar.
7 zeigt, daß es keine wesentliche Reduzierung in der Ein-Spannung geben würde, wenn das Verhältnis K2 größer als 1,1 gemacht wird. In 7 stellt K2 das Verhältnis des geometrischen Mittels der Oberflächenkonzentration C_S(p) des p-Typ Do tierungsbereiches 3a, der Oberflächenkonzentration C_S(nbuf) des n-Typ Pufferbereiches 2 und der Oberflächenkonzentration C_S(p+) des p^–-Dotierungsbereiches 3b dar.
8 zeigt, daß der Ausschaltverlust im wesentlichen linear in Bezug zu dem Verhältnis K2 ansteigt. Der Gradient variiert in Abhängigkeit von den Dotierungskonzentrationen des n-Typ Pufferbereiches 2 und des p⁺-Dotierungsbereiches 3b, aber der Ausschaltverlust ist im wesentlichen der gleiche bei dem Verhältnis K2 = 1,1–1,2.
In Anbetracht der oben beschriebenen 7 und 8 kann verstanden werden, daß die Oberflächenkonzentration C_S(p) des p-Typ Dotierungsbereiches 3a in der Halbleitereinrichtung entsprechend der vorliegenden Ausführungsform besser so eingestellt werden sollte, daß das Verhältnis K2 nicht höher als 1,1 ist. Dies basiert auf der Tatsache, daß der Anstieg des Ausschaltverlustes mit keiner Reduzierung der Ein-Spannung praktisch nutzlos ist.
Somit kann eine niedrige Ein-Spannung erhalten werden, während der Ausschaltverlust reduziert wird, wenn die Beziehung der jeweiligen Oberflächenkonzentrationen C_S(nbuf), C_S(p) und C_S(p+) des n-Typ Pufferbereiches 2, des p-Typ Dotierungsbereiches 3a und. des p⁺-Dotierungsbereiches 3b die folgende Beziehung erfüllen.
2 × CS(nbuf) ≦ CS(p) ≦ 1.1 × CS(nbuf) × √C S(p) + {C S(p+) + C S(p) }
In dem oben beschriebenen Beispiel ist das Verhältnis der Flächen des p-Typ Dotierungsbereiches 3a und des p⁺-Dotierungsbereiches 3b an der Kollektoroberfläche 50% für jeden. Wenn dieses Verhältnis der Flächen geändert wird, wird auch die Anzahl der Löcher, die von dem p-Typ Kollektorbereich 3 in dem n^–-Bereich 1 induziert werden, verändert. Folglich kann die Anzahl der Löcher, die von dem p-Typ Kollektorbereich 3 in den n^–-Bereich 1 induziert werden, durch Ändern der Form des Resistmusters, das als Maske bei der Ionenimplantation zum Bilden des p⁺-Dotierungsbereiches 3b verwendet wird, gesteuert werden.
In der vorher genannten japanischen Patentoffenlegungsschrift Nr. 6-326317 sind die Werte der Dotierungskonzentration in der in 16 gezeigten Struktur 1 × 10¹⁹ cm^–3 in der Emitterinsel 203a, 1 × 10¹⁸ cm^–3 in dem p-Typ Übertragungsemitterbereich 203b und 3 × 10¹⁶ cm^–3 in dem n-Typ Pufferbereich 2. Daher wird, wenn jede dieser Dotierungskonzentrationen als die Dotierungskonzentration an der Kollektoroberfläche angenommen wird, der folgende Ausdruck erhalten, der von dem Bereich des oben beschriebenen Verhältnisses K2 wegführt.
1.1 × √3 × 10 16 × 1.1 × 10 19 ≒ 6 × 1017 < CS(p)
Daher ist klar, daß in der Struktur von 16 entsprechend dieser Veröffentlichung der Ausschaltverlust größer im Vergleich mit der Struktur der vorliegenden Ausführungsform gemacht wird.
In der obigen Veröffentlichung wird die Dotierungskonzentration des p-Typ Übertragungsemitterbereiches 203b auf einen relativ hohen Wert gesetzt. Dieser Wert basiert jedoch auf der Annahme, daß die Diffusionstiefe des p-Typ Übertragungsemitterbereiches 203b flach ist und wie oben beschrieben wurde, verursacht die flache Diffusionstiefe des Bereiches 203b Schwierigkeiten in dem Herstellungsprozeß.
In der Struktur der vorliegenden Ausführungsform wird die Tiefe des p-Typ Dotierungsbereiches 3a von der Emitteroberfläche auf 2,0 μm oder tiefer eingestellt. Folglich ist es nicht wahrscheinlich, daß der Übergangsabschnitt des p-Typ Dotierungsbereiches 3a und des n-Typ Pufferbereiches 2 durch verschiedene Arten von Belastungen während der Montage, wie zum Beispiel das Befestigen der Einrichtung auf einem Träger, beeinflußt wird. Zusätzlich ist es nicht notwendig, die Wärmebehandlung zur Zeit, wenn andere Dotierungsdiffusionsbereiches, wie zum Beispiel der n⁺-Emitterbereich, während des Waferprozesses gebildet werden, so streng zu berücksichtigen, da die Diffusionstiefe des p-Typ Dotierungsbereiches 3a von der Emitteroberfläche akzeptabel ist, wenn sie nicht flacher als 2,0 μm ist.
Bei dem Design von sogenannten Durchgriffstyp (oder pin Struktur) Elementen (punch-through type) ist es üblich, daß die Verarmungsschicht sich unterhalb des n^–-Bereiches 1 so erstreckt, daß der n-Typ Pufferbereich 2 auch verarmt wird, wenn eine hohe Spannung zwischen dem Kollektor und dem Emitter angelegt wird. In einem Durchgriffstyp IGBT entspricht die Dicke des nicht verarmten n-Typ Pufferbereiches 2 der Breite der Basis des internen pnp-Transistors und diese Dicke steht in engem Zusammenhang mit der Verstärkungsrate zur Zeit, in der der Bipolarbetrieb durchgeführt wird. Da eine niedrigere Verstärkungsrate des pnp-Transistors zu einem stabileren Betrieb während des Hochspannungsbetriebes führt, muß dieser nicht verarmte n-Typ Pufferbereich 2 mit einer Dicke eines gewissen Ausmaßes verbleiben.
Beim Einstellen der Dicke des n-Typ Pufferbereich 2 auf 30 μm und beim Zurücklassen des oben beschriebenen nicht verarmten n-Typ Pufferbereich 2 mit einer Dicke von 10 μm oder mehr, um den p⁺-Diffusionsbereich 3b zu erreichen, muß die Oberflächenkonzentration des n-Typ Pufferbereiches 2 1 × 10¹⁶ cm^–3 oder mehr sein. Dieser Wert kann durch eine Berechnung erhalten werden, bei der die Intensität des erzeugten elektrischen Feldes in dem verarmten Bereich des n-Typ Pufferbereiches 2 auf 1 × 10⁵ V/cm und die Diffusionsübergangstiefe des p⁺-Diffusionsbereiches 3b von der Kollektoroberfläche in Bezug zu dem n-Typ Pufferbereich 2 auf 5 μm eingestellt ist.
In diesem Fall wird eine Durchbruchsspannung von ungefähr 5000 V für ein Durchgreiftypelement benötigt. Daher wird ein n^–-Bereich 1 (Substrat) von ungefähr 500 Ω•cm (= Dotierungskonzentration 1 × 10¹³ cm^–3) verwendet, so daß die Oberflächenkonzentration des n-Typ Pufferbereiches 2 (1 × 10¹⁶ cm^–3 oder höher) 1000 mal oder mehr als die Konzentration des n^–-Substrates 1 ist.
Auch in der Struktur der vorliegenden Ausführungsform, die in 1 gezeigt ist, ist der pn-Übergang des p-Typ Kollektorbereiches 3 und des n-Typ Pufferbereiches 2 über die gesamte Kollektoroberfläche gebildet. Folglich kann eine Durchbruchsspannung in Sperrichtung von mindestens 30 V in diesem Übergangsabschnitt erhalten werden. Daher gibt es keine Schwierigkeit eines ungenügenden Betriebes, sogar wenn eine umgekehrte Spannung an den IGBT der vorliegenden Ausführungsform angelegt wird.
Auch ist in der Struktur der Halbleitereinrichtung entsprechend der vorliegenden Ausführungsform die Änderung der Implantationsniveaus bei verschiedenen Positionen innerhalb des Chips klein, so daß die Betriebe, die innerhalb des Chips erhalten werden, gleich sind.
Es gibt keins spezielle Begrenzung der zweidimensionalen Anordnung (Muster) des p-Typ Dotierungsbereiches 3a und des p⁺-Dotierungsbereiches 3b. Eine Anordnung, bei der jedoch eine zweidimensionale Verteilung der Lochinduzierung von dem p-Typ Kollektorbereich 3 zu dem n^–-Bereich 1 in Bezug zu dem wiederholten Muster des Kanalabschnittes des IGBTs zu grob gemacht wird, sollte verhindert werden, um einen gleichmäßigen Betrieb zu erhalten. Daher wird der Wiederholungsabstand des p-Typ Dotierungsbereiches 3a und des p⁺-Dotierungsbereiches 3b bevorzugt genügend schmal in Bezug zu der Dicke des n^–-Bereiches 1 gemacht. Speziell ein Abstand in der Größenordnung von einigen μm bis zehn μm ist geeignet.
Wenn der Abschnitt, wie oben beschrieben, zum Beispiel in einem Streifenmuster, wie in 9 gezeigt ist, vorgesehen ist, kann die Anordnung des p-Typ Dotierungsbereiches 3a und des p⁺-Dotierungsbereiches 3b mit jedem Winkel zu dem Muster des Kanalabschnittes gemacht werden. Die vorliegende Erfindung kann auch auf ein Muster angewendet werden, bei dem der p⁺-Dotierungsbereich 3b komplett mit Inseln von p-Typ Dotierungsbereichen 3a darin, wie in 10 gezeigt ist, verteilt ist, oder auf ein Muster, in dem der p-Typ Dotierungsbereich 3a komplett mit Inseln von p⁺-Dotierungsbereichen 3b darin, wie in 11 gezeigt ist, verteilt ist.
Zusätzlich erhöht sich das Einbringen von Löchern von dem p-Typ Kollektorbereich 3 in den n^–-Bereich 1, wenn das Verhältnis der Fläche des p⁺-Dotierungsbereiches 3b in bezug zu dem p-Typ Dotierungsbereich 3a höher gemacht wird. Wenn die Lochinduzierung innerhalb des IGBT-Chips beispielsweise in einem peripheren Abschnitt des Chips unterdrückt werden soll, ist es somit auch möglich, diese Anforderung durch Verringern des Verhältnis der Fläche des p⁺-Dotierungsbereiches 3b in bezug zu dem p-Typ Dotierungsbereich 3a in diesem Abschnitt zu erfüllen.
In der Struktur der Halbleitereinrichtung entsprechend der vorliegenden Ausführungsform variiert die Menge der induzierten Löcher sehr empfindlich entsprechend dem Verhältnis von jedem Wert der Dotierungskonzentrationen des n-Typ Pufferbereich 2, des p-Typ Dotierungsbereiches 3a und des p⁺-Dotierungsbereiches 3b. Folglich wird zur Implantierung dieser Dotierungen eine Implantationsmaschine verwendet. Wenn es möglich ist, ist es bevorzugt, daß die Dotierungsimplantation in diesen Bereichen mit der gleichen Maschine durchgeführt wird.
Obwohl die Beschreibung für einen n-Kanal IGBT des planaren Types entsprechend der Halbleitereinrichtung der vorliegenden Erfindung gemacht wurde; ist die vorliegende Erfindung auch auf einen p-Kanal Typ IGBT des Trench-Types und weiter auf andere Typen von bipolaren Elementen, in denen das Implantierungs- bzw. Induzierungsniveau der Minoritätsträger kontrolliert werden soll, anwendbar.
Allgemein ist das Substrat 1 mit einer Dotierung eines n- oder p-Typs zur Widerstandssteuerung dotiert. In der vorliegenden Ausführungsform ist die dotierte Dotierung ein n-Typ. Wenn jedoch ein Bipolar-Typ-Element eingeschaltet wird, werden eine genügende Anzahl von Elektronen, die der Stromträger sind, sowie Elektronen innerhalb dieses n^–-Bereiches 1 gespeichert, so daß eine Leitfähigkeitsmodulation erzeugt wird, und somit kann der n^–-Bereich 1 (Substrat) bei einigen Zellen als intrinsisches Halbleitersubstrat betrachtet werden.

Claims

Halbleitereinrichtung, in der ein Hauptstrom zwischen zwei Hauptoberflächen mit einem Substrat (1) eines ersten Leitungstypes dazwischen fließt, mit: einem selektiv in einer ersten Hauptoberfläche des Halbleitersubstrates {1) gebildeten ersten Dotierungsbereich (4) eines zweiten Leitungstypes, einem selektiv in der ersten Hauptoberfläche in dem ersten Dotierungsbereich (4) gebildeten zweiten Dotierungsbereich {5) eines ersten Leitungstypes, einer Gateelektrodenschicht (7), die gegenüber einem Kanalbereich, der der erste Dotierungsbereich (4) zwischen einem Bereich des ersten Leitungstypes des Halbleitersubstrates (1) und dem zweiten Dotierungsbereich (5) ist, mit einer dazwischenliegenden Gateisolierschicht (6) gebildet ist, einem dritten Dotierungsbereich (3) des zweiten Leitungstypes, der in der zweiten Hauptoberfläche so gebildet ist, daß der dritte Dotierungsbereich (3), der Bereich des ersten Leitungstypes des Halbleitersubstrates (1) und der erste Dotierungsbereich (4) schichtweise angeordnet sind, einem vierten Dotierungsbereich (2) des ersten Leitungstypes, der zwischen dem dritten Dotierungsbereich (3) und dem Bereich des ersten Leitungstypes des Halbleitersubstrates (1) angeordnet ist und der eine Dotierungskonzentration aufweist, die größer ist als die des Bereiches des ersten Leitungstypes des Halbleitersubstrates (1), wobei der dritte Dotierungsbereich (3) einen fünften Dotierungsbereich (3a) mit einer ersten Dotierungskonzentration an der zweiten Hauptoberfläche und einen sechsten Dotierungsbereich (3b) mit einer zweiten Datierungskonzentration an der zweiten Hauptoberfläche, die größer ist als die erste Dotierungskonzentration, aufweist, wobei eine Diffusionstiefe des fünften Dotierungsbereiches (3) von der zweiten Hauptoberfläche in Bezug zu dem vierten Dotierungsbereich (2) nicht kleiner als 2,0 μm ist, dadurch gekennzeichnet, daß eine Beziehung CS(p) < 1,1 √C S(nbuf) × {C S(p+) + C S(p) } erfüllt wird, wenn angenommen wird, daß die erste Dotierungskonzentration des fünften Dotierungsbereiches (3a) C_S(p) ist, daß die zweite Dotierungskonzentration des sechsten Dotierungsbereiches (3b) C_S(p+) ist, daß die Dotierungskonzentration des vierten Dotierungsbereiches (2) an der zweiten Hauptoberfläche C_S(nbuf) ist, und der fünfte Dotierungsbereich (3a) eine Diffusionstiefe von der zweiten Hauptoberfläche zu dem vierten Dotierungsbereich (2) aufweist, die flacher ist als die Diffusionstiefe des sechsten Dotierungsbereiches (3b) von der zweiten Hauptoberfläche zu dem vierten Dotierungsbereich (2).
Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Dotierungskonzentration C_S(p) des fünften Dotierungsbereiches (3a) und die Dotierungskonzentration C_S(nbuf) des vierten Dotierungsbereiches (2) an der zweiten Hauptoberfläche die Beziehung 2 × CS(nbuf) ≦ CS(p) erfüllen.
Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dotierungskonzentration C_S(nbuf) des vierten Dotierungsbereiches (2) an der Hauptoberfläche nicht kleiner als 1000 mal die Dotierungskonzentration des Bereiches des ersten Leitungstypes des Halbleitersubstrates (1) ist.
Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine Mehrzahl von fünften Dotierungsbereichen (3a) und eine Mehrzahl von sechsten Dotierungsbereichen (3b) so angeordnet sind, daß sie sich abwechselnd entlang der zweiten Hauptoberfläche erstrecken.
Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der fünfte Dotierungsbereich (3a) die gesamte Peripherie des sechsten Dotierungsbereiches (3b) an der zweiten Hauptoberfläche umgibt.
Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der sechste Dotierungsbereich (3b) die gesamte Peripherie des fünften Dotierungsbereiches (3a) an der zweiten Hauptoberfläche umgibt.