DE19512272C2 - Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren - Google Patents

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1 sowie eine Leiterplatte, die nach dem Verfahren hergestellt ist.

In der Elektronik, beispielhaft sei hier die Unterhaltungselektronik genannt, werden Leiterplatten für die Erstellung von Chassis eingesetzt, deren Trägermaterialien FR2-, FR3- und FR4-Materialien sind, die einschichtig oder mehrschichtig ausgeführt sind und jeweils Kupferleitungsbahnen an den Lötseiten oder Zwischenschichten aufweisen. Bei mehrschichtiger Anordnung sind die Kupferbahnen miteinander über Durchgangsbohrungen kontaktiert, z. B. durch galvanisch aufgebaute Kupferschichten in den Durchgangsbohrungen. Dadurch ist es möglich, die Kupferleiterbahnen an der Ober- und Unterseite einer solchen Leiterplatte für Verbindungen von Bauelementen nutzen zu können.

Es ist weiterhin bekannt, auf Keramiksubstratträgern Dickschichtpasten für die Bildung von Leiterbahnen und Bauelementen aufzudrucken und diese bei Temperaturen bis zu 1200° zu sintern. Es ist ferner bekannt, anstelle der Hochtemperaturpasten Polymerpasten für den gleichen Zweck zu verwenden, die mit Einbrenntemperaturen von ca. 140° gesintert werden können, also Temperaturen, die innerhalb des Temperaturbereiches liegen, der für Lötverbindungsherstellungen, beispielsweise in einem Schwallötbad, ausreichend ist bzw. unter diesem Bereich liegt. Diese Technologie hat den Vorteil, daß im Siebdruckverfahren passive Bauelemente aufgedruckt werden können. Einzelbauelemente brauchen nachträglich nicht aufgesetzt zu werden, können jedoch auch ergänzend angebracht sein.

Aus der DE 42 42 462 A1 ist ein gattungsgemäßes Verfahren zur Herstellung von isolierten Leiterbahnkreuzungen auf gedruckten Leiterplatten bekannt, bei denen die Leiterbahnen nach einem Druck- und Ätzvorgang auf einer metallbeschich­ teten Trägerplatte entstehen und an den Stellen, an denen Überbrückungen erfolgen sollen, eine Isolierschicht auf die Leiterbahnen aufgebracht wird, um anschließend zur Überbrückung dienende weitere Leiterbahnenabschnitte darüber legen zu können. Die Isolierschicht wird dabei mit einer elektrisch leitenden nichtmetallischen Beschichtung, z. B. mit Karbonlack, überdeckt, bevor die Leiterbahnbrücke darübergelegt wird. Durch die so gegebene niederohmige metallhaltige Leiterbahnbrücke soll eine Elektromigration ausgeschlossen werden.

Aus der DE 31 30 840 A1 ist weiterhin eine Leiterplatte mit einer Dickschicht­ schaltung bekannt, die Leiterbahnen aufweist, die vorzugsweise aus einem Leitlack gebildet sind und zwischen denen an Leiterbahnen-Kreuzungs­ punkten eine elektrische Isolierschicht angeordnet ist. Um eine besonders zuverlässige elektrische Isolierung zwischen sich kreuzenden Leiterbahnen zu erreichen, wird als elektrisch isolierende Schicht eine elektrisch durch­ schlagfeste photoempfindliche Folie verwendet, die in vorgebbaren Berei­ chen nach Belichtung und Entwicklung entfernt werden kann.

Der Erfindung liegt die Aufgabe zugrunde, eine Leiterplatte so weiterzubilden, daß auch bei einseitiger Bestückung derselben (SMD- Bestückung) die Vorteile, die aus der Dickschichttechnik bekannt sind, genutzt werden können und ein optimales Ableiten der schaltungsbedingten Verlustwärme gewährleistet ist.

Gelöst wird die Aufgabe durch ein Verfahren nach Anspruch 1 sowie durch eine nach dem Verfahren hergestellte Leiterplatte gemäß Anspruch 4.

Vorteilhafte Weiterbildungen der Verfahrensschritte und der Leiterplatte sind in den Unteransprüchen im einzelnen angegeben.

Die Erfindung kombiniert die an sich bekannte Herstellungstechnik von gedruckten Leiterplatten mit der drucktechnischen Herstellung von Leiterbahnen und Bauelementen gemäß der Dickschichttechnologie. Durch diese Symbiose können eine Vielzahl von herkömmlichen Bauelementen eingespart und noch höhere Packungsdichten von Bauelementen bei der Chassisherstellung erzielt werden.

Darüber hinaus ist es möglich, unter Anwendung der Reflow-Technik aufmontierte Bauelemente im Reflow-Ofen gleichzeitig mit der Sinterung der Leiterbahnen der zweiten Ebene zu befestigen und zu kontaktieren.

Die Erfindung wird nachfolgend anhand der in den Fig. 1 und 2 dargestellten Ausführungsbeispiele ergänzend erläutert.

In Fig. 1 ist beispielhaft eine erste Verdrahtungsebene 1 als ein Teilausschnitt dargestellt. Hierbei handelt es sich um eine Kupferleiterbahn auf einem Folienträger Sollen nun die zweite Leiterbahnebene bzw. einzelne Leiterbahnen der zweiten Ebene aufgebracht werden, ohne mit Leiterbahnen der ersten Ebene verbunden zu sein, diese jedoch kreuzen, so wird zunächst eine Isolationsebene aufgedruckt, und zwar an allen den Stellen, an denen keine Kontaktierung gewünscht ist. Sodann wird in einem Verfahrensschritt die zweite Ebene aufgebracht, indem die Polymerpasten in ein oder mehreren Siebdruckschritten aufgezogen werden. Danach können unmittelbar die aufzusetzenden SMD-Bauelemente angeklebt werden. Im Durchlaufprozeß im Reflow-Ofen erfolgen sowohl der Sinterungsprozeß als auch der Lötprozeß. Die die Leiterbahn 1 kreuzende Leiterbahn 2 gemäß Fig. 1 ist über die ersichtliche Isolationsebene 3 geführt.

Fig. 2 zeigt einen vereinfacht dargestellten Ausschnitt aus einer Leiterplatte, die aus einer Folie 6 besteht, die auf einen Metallträger 5 aufgezogen ist. Auf der Folie sind Kupferleiterbahnen 1 in Ätztechnik vorgesehen. Die zweite Ebene besteht aus der Leiterbahn 2, zwischen der und der Leiterbahn 1 eine Isolierschicht 3 aufgebracht ist. Die Leiterbahn 2 ist zugleich als Kondensator ausgebildet wie die Verkammung zeigt. Ferner ist ein SMD-Bauteil, z. B. ein Widerstand 4, angegeben, der zwischen den Leiterbahnenden der Leiterbahnen 2 und 1 angeordnet ist. Dieser Widerstand wird, wie vorher beschrieben, kontaktiert. Weitere Leiterbahnenden 7 und 8 sind symbolisch angegeben, um darzustellen, daß jede beliebige Verbindung direkt, aber auch indirekt über zwischengefügte Bauelemente möglich ist.

Claims (5)

1. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes mit einer ersten Leiterebene aus galvanisch aufgebrachten oder durch Ätzen aus einer Kupferbeschichtungsfläche herausgearbeiteten Kupferleiterbahnen und gedruckten Verbindungsleitungen aus metallhaltigen Pasten, wobei im Falle der Bildung von Kreuzungen die Kupferleiterbahnen, die nicht kontaktiert werden sollen, mit einer Isolierschicht vor Druck der Verbindungsleitungen beschichtet werden, gekennzeichnet durch folgende Verfahrensschritte:

• 1. Aufbringen der ersten Leiterebene auf nur einer Seite einer Folie (6);
• 2. Beschichten nicht zu kontaktierender Leiterbahnen (1) mit einer Isolierschicht im Druckverfahren;
• 3. Aufbringen mindestens einer zweiten Leiterebene auf die erste, wobei zur Bildung von weiteren Leitungszügen und passiven Bauelementen Pasten aufgedruckt werden;
• 4. Aufkleben der Folie auf einen Metallträger (5), wobei
• 5. in der ersten und/oder zweiten Leiterebene der Leiterbahnen Anschlüsse zur Kontaktierung von aufsetzbaren, oberflächenmontierbaren Bauelementen vorgesehen sind und die Bauelemente hieran angelötet oder mit Leitklebern befestigt werden und
• 6. die Bauelemente zwischen den Leiterbahnen oder gedruckten Bauelementen der einen Leiterebene und den Anschlüssen der zweiten Leiterebene angeordnet werden.

2. Verfahren nach Anspruch 1, gekennzeichnet durch die Verwendung von Polymerpasten zum Herstellen der zweiten Leiterebene.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Polymerpasten durch Erwärmen auf ca. 120° bis ca. 200° nach dem Druck gesintert werden.

4. Leiterplatte hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Träger der Leiterbahnen (1) eine Folie (6) ist, die auf einem Metallträger (5) aufgeklebt ist, daß die aufgedruckten Verbindungsleitungen und Bauelemente aus Polymerpasten bestehen.

5. Leiterplatte hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß einzelne Leiterbahnen der ersten Leiterebene verzinnt sind.