DE1764570B2 - Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren - Google Patents
Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-TransistorenInfo
- Publication number
- DE1764570B2 DE1764570B2 DE1764570A DE1764570A DE1764570B2 DE 1764570 B2 DE1764570 B2 DE 1764570B2 DE 1764570 A DE1764570 A DE 1764570A DE 1764570 A DE1764570 A DE 1764570A DE 1764570 B2 DE1764570 B2 DE 1764570B2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- transistor
- prediffusion
- pnp transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000000295 complement effect Effects 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 6
- 230000004927 fusion Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 38
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000007669 thermal treatment Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
- H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/67—Complementary BJTs
- H10D84/673—Vertical complementary BJTs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/049—Equivalence and options
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/098—Layer conversion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/145—Shaped junctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung entsprechend dem
Oberbegriff des Patentanspruchs 1.
Ein Verfahren dieser Art ist aus »Proc. I.E.E.E.«
(1966) 10, 1488 bis 1490, bekannt.
Bei linearen und logischen integrierten Schaltungen ist es sehr wichtig, NPN- und PNP-Transistoren d urch
miteinander vereinbare Verfahren herstellen zu können. Eine der größten Schwierigkeiten bei integrierten
Schaltungen besteht in der Sicherstellung einer elektrischen und thermischen Stabilität. Die thermischen
Wirkungen bei NPN- und PNP-Transistoren der gleichen Struktur sind zwar miteinander vergleichbar,
sind aber mit entgegengesetzten Stromrichtungen verknüpft. Die NPN- und PNP-Transistoren können
so geschaltet werden, daß Kennlhiienänderungen als
Folge von Temperaturabweichungen kompensiert werden, so daß die Schaltung leichter stabilisiert werden
kann.
Ferner muß bei der Herstellung dieser Transistoren die Isolierung entsprechend den Anforderungen der
betreffenden Schaltung berücksichtigt werden.
Durch das obenerwähnte bekannte Verfahren ist es möglich, durch miteinander vereinbare Verfahrensschritte
zueinander komplementäre Transistoren herzustellen, die in einem Halbleiterkörper integriert
sind und je für sich in einer isolierten Insel untergebracht sind.
Diese Transistoren werden in epitaktischen Schichten angebracht, die nacheinander auf einem Substrat
angewachsen werden. Die Basen der PNP- und NPN-Transistoren werden in der epitaktischen Oberflächenschicht
bzw. in einer von der Grenze zwischen zwei epitaktischen Schichten her diffundierten Insel
durch Diffusion angebracht. Bei einem solchen Verfahren ist es schwierig, den spezifischen Widerstand
der Basen, vor alleii in dem genannten zweiten Fall,
genau einzustellen, da die Basis in eine Zone eindiffundiert wird, die selbst durch Diffusion erzeugt worden
ist. Die Durchschlagspannung ist infolgedessen verhältnismäßig fliedrig. Außerdem ist es notwendig,
zur Vermeidung einer sehr dicken ersten epi taktischen Schicht, zwischen dem Substrat und dieser epitaktischen
Schicht eine hochdotierte N-leitende, vergrabene Zone zu bilden, um die diffundierte, die Kollektorzone
des NPN-Transistors bildende Zone vom Substrat isolieren zu können, da dieser Kollektor von
einem vergrabenen Gebiet her durch langdauernde Diffusion gebildet werden muß, damit er die Oberfläche
der Vorrichtung mit eier erloiderlichen Dotierungskonzentration
erreichen kann. Die Herstellung dieses Kollektors erfordert außerdem eine Diffusion,
die über eine große Tiefe verlaufen muß, so daß lange Behandlungszeiten notwendig sind. Diese thermische
Behandlung kann weiter noch erhebliche Störungen der Eigenschaften der epitaktischen Schichten mit sich
bringen.
Aus der französischen Patentschrift 1446 319 ist ein
Verfahren zur Herstellung einer Halbleitervorrichtung bekannt, bei dem eine gegen das Substrat isoliert.e
Zone vom gleichen Leitungstyp, wie das Substrat dadurch hergestellt wird, daß nach dem
Aufwachsen einer Teilschicht vom anderen Leitungstyp auf das Substrat in diese Vordiffusionsgebiete mit
dem gleichen Leitungstyp wie das Substrat geschaffen werden. Darauf wird eine zweite Teilschicht ebenfalls
mit dem anderen Leitungstyp abgeschieden, wonach die Dotierstoffe aus den vergrabenen Schichten bildenden
Vordiffusionsgebieten über einen Teil der Dicke der oberen Teilschicht diffundiert werden, so
daß über der Zone vom gleichen Leitungstyp, wie das Substrat ein nicht umdotierter Teil der oberen Teilschicht
übrig bleibt. Gleichzeitig wird eine dieser Zone zugehörige Oberflächenzone von der Oberfläche der
zweiten Teilschicht bis in das Vordiffusionsgebiet hineindiffundiert. Auf diese Weise wird eine Diode erhalten,
die eine hohe Durchbruchspannung aufweist, und die gut gegenüber dem Substrat isoliert ist. Zusätzlich
werden bereits auf dem Substrat entsDre-
chende Vordiffusionsgebjete angelegt, mit deren Hilfe
Isolierzonen zur Abgrenzung einzelner Schaltungselemente, z. B. von Transistoren hergestellt werden.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren nach dem Oberbegriff des Anspruchs 1 so
auszugestalten, daß langdauernde thermische Behandlungen vermieden werden und ein PNP-Transistor
erhalten wird, dessen Basiszone eine genau definierte Dotierungskonzentration aufweist und der
sowohl eine hohe Stromverstärkung als auch eine hohe Durchschlagspannung hat.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen
Merkmale gelöst.
Das Verfahren nach der Erfindung hat den Vorteil, daß beim epitaktischen Abscheiden der zweiten Teilschichi
sich der spezifische Widerstand der Basis des PNP-Transistors besser einstellen läßt, so daß die
Verstärkung besser beeinflußt werden kann als bei dem bekannten Verfahren, bei dein der PNP-Transistor
einev in einem diffundierten Kollektor diifundierte
Basis hat.
Die beiden epitaktischen Schichten können gleiche oder unterschiedliche spezifische Widerstandswerte
aufweisen. Die an die Oberfläche angrenzende Schicht kann einen spezifischen Widerstand in Abhängigkeit
von den verlangten Eigenschaften der Basis des zu bildenden Transistors haben. Der spezifische Widerstand
der an das Substrat angrenzenden Schicht kann in Abhängigkeit von den erwünschten Eigenschaften
der Zone, die den Kollektor gegen das Substrat isoliert und mit Rücksicht auf den durch diese Zone gemeinsam
mit dem Kollektor und dem Substrat gebildeten, parasitären Transistor bestimmt werden. In vielen
Fällen können einfachheitshalber zwei Schichten mit gleicher Dotierungskonzentration angebracht werden.
Mit der Ausgestaltung nach Anspruch 2 wird erreicht, dafl die Oberfläche des PN-Ubergangs zwischen
der Basis und dem Kollektor des PNP-Transistors möglichst klein gehalten werden kann, wodurch
die Kollektor-Basis-Kapazität des Transistors beschränkt wird.
Die Basis des Transistors kann durch einen an den Kollektor angrenzenden Teil der unveränderten oberen
Teilscbicht gebildet werden.
Mit der Ausgestaltung nach Anspruch 3 wird, insbesondere
wenn das diffundierte Basisgebiet sich praktisch bis zu der vergrabenen Kollektorschicht erstreckt,
ein PNP-Transistor erhalten, der den Vorteil aufweist, daß die Basiszone eine Dotierungskonzentration
mit einem Gradienten besitzt, bei dem das infolge dieses Gradienten auftretende elektrische Feld
die Ladungsträger in Richtung auf den Kollek'or beschleunigt.
Dies ist besonders wichtig, wenn der Transistor bei hohen Frequenzen verwendet werden soll.
Weiterhin läßt sich auf diese Weise ein Transistor mit einer PNP-Struktur herstellen, der eine gute Frequenzkennlinie
und eine hohe DurchschlagspInnung aufweist, weil zwischen der Diffusionsstelle der Basis
und der des Kollektors eine dünne Schicht der ursprünglichen epitaktischen Oberflächenschicht mit
sehr hohem Widerstand beibehalten wird. Jedenfalls ist es stets vorteilhaft, die isolierende Schicht zwischen
dem Kollektor und der darunterliegeiden Schicht hinreichend dick zu machen, um den Ei ifluß des durch
den Kollektor, die isolierende Schicht und das Substrat gebildeten parasitären Transistors praktisch zu
beseitigen. Mit Rücksicht darauf wird die Dicke des ersten, an das Subsirat angrenzenden Teils der Oberflächenschicht
beispielweise zwischen 10 und 15 μπι gewählt.
Die Anwendung des Verfahrens nach der Erfindung ermöglicht es gleichzeitig mit den vorerwähnten
Transistoren in dem gleichen Halbleiterkörper, praktisch ohne zusätzliche Verfahrensschritte andere aktive
oder passive Schaltungselemente, insbesondere Feld-Effekt-Transistoren, deren Kanal durch die ursprüngliche
epitaktische Schicht gebildet ist und mit völlig vom Substrat isolierten Gate-Elektroden und/
oder Zenerdioden mit schroffem PN-Übergang anzubringen.
Die Erfindung wird nachstehend anhand der Zeichnung näher erläutert. Es zeigen
Fig. a bis d schematische Querschnitte durch einen Halbleiterkörper, in dem ein PNP- und ein NPN-Transistor
gebildet werden, in verschiedenen Stufen des Verfahrens nach der Erfinourg.
Die Maskierungsschichten, z. B. Siliciumoxidschichten, die nach den verschiedenen thermischen
Behandlungen auf der Oberfläche gebildet v,srden, sind nicht dargestellt. Diese Schichten werden auch
weite/ unten nicht erwähnt, da deren Anbringung und die Herstellung der erforderlichen Fenster in den Diffusionsmaskierungsschichten
durch in der Halbleitertechnologie übliche Verfahren erfolgen können.
In einem praktischen Ausführungsbeispiel kann das Verfahren nach der Erfindung wie folgt durchgeführt
werden.
Auf einer P-leitenden, einkristallinen Siliciumscheibe
mit einer Dicke von etwa 150 μπη und einem
spezifischen Widerstand von etwa 5 bis 10 Qcm (20 in Fig. a) wird auf der Oberfläche in den Vordiffusionsgebieten
21a eine erste P*-Bordiffusion durchgeführt, wobei die Oberflächenkonzentration des Dotierstoffes
W bis 102(l Atome cm"' beträgt.
Ferner kann auf dem Substrat ein Vordiffusionsgebie.t 23a zur Bildung einer vergrabenen Schicht 23
für den Kollektor des NPN-Transistors vorgesehen werden, wobei die Konzentration derart ist. daß die
vergrabene Schicht 23 einen niedrigen spezifischen Widerstand und einen dem des Substrits entgegengesetzten
Leitungstyp aufweist. Vorzugsweise aber wird das Vordiffusionsgebiet 23a, wie dies in Fig. b angedeutet
ist, erst angebracht, nachdem die erste Teilschicht 22a aufgewachsen ist.
Nach dem Entfernen der bei der genannten ersten P*-Bordiffusion entstandenen Oxidschicht wird in
bekannter Weise eine erste N-leitende epitaktische Teilschicht 22a mit einer Dotierungskonzentration
'on eiwa 1015 bis 10"' Atomen cm"' und einer
Dicke von etwa 10 bis 15 μπ\ aufgewachsen {22a in
Fig. b).
Auf dieser ersten epitaktischen Teilschicht 22a wird in das Vordiffusionsgebiet 23a Arsen mit einer
Oberflächenkonzentration von 10'" bis 10:i Atomen
cm 'eindiffundiert, um eine N + -Ieitende, vergrabene
ι Schicht 23 zu bilden, die den Reihenwiderstand des
Kollektors des NPN-Transistor-> verringert.
Weiter wird auf dieser ersten epitaktischen Teilschicht 22« in die den Vordiffusionsgebieten 21a entsprechenden
VorcHffusionsgebiete 21b Bor mit der
, gleichen, obengenannten Oberflächenkonzentration eindiffundiert.
Gleichzeitig mit dieser zweiten Diffusion wird das P'-Ieifendc Vordiffusionsnebiet 24a mit einer Ober-
flächenkonzentration von etwa l()|g bis H)2" Atomen
cm ' für den Kollektor des PNP-Transistors eindiffundiert.
Darauf wird die bei der Diffusion auf der ersten epitaktischen Teilschicht 22a entstandene Oxidschicht
entfernt und anschließend eine zweite epitaktische Teilschicht 22b des gleichen Leitungstyps und
mit der gleichen Dotierungskonzentration und einer Dicke von 5 bis 10 μηι aufgewachsen (226 in Fig. c).
Auf dieser zweiten epitaktischen Teilschicht 22 wird an den den Vordiffusionsgebieten 21t/ und lib
entsprechenden Vordiffusionsgebieten 21c ebenfalls Bor eindiffundiert. Während der verschiedenen Verfahrensschritte
oder während einer letzten thermischen Behandlung treffen die drei P'-leitenden Vordiffusionsgcbiete
21a, 21fr und 21c zusammen, wodurch die Isolierzonen 21 gebildet werden. Diese
Isolierzoiien begrenzen die Inseln, in denen die PNP-
und NPN-Transistoren untergebracht sind.
Gleichzeitig mit der dritten Bordiffusion wird zum Erzeugen der Oberflächenzone 24b des Kollektors
des PNP-Transistors Bor mit einer Oberflächenkonzentration von etwa K)''' bis K)2" Atomen cm ' eindiffundiert.
Die Oberflächenzone 24b vergrößert sich während dieser und der darauf erfolgenden thermischen
Behandlung derart, bis sie sich in die Zone 24a erstreckt und so ein ununterbrochenes, P +-leitendes
Gebiet für die Kollektorzone 24 bildet.
Darauf wird Bor in die Gebiete 25 und 26 (siehe Fig. c) mit einer Oberflächenkonzentration von etwa
K)18 bis K)19 Atomen cm ' eindiffundiert. Das P-Ieitende
Gebiet 25 dient zur Bildung der Basis des NPN-Transistors und das P-leitende Gebiet 26 zur
Bildung des Emitters des PNP-Transistors.
Anschließend wird zur Bildung der N4-leitenden
Gebiete 27, 28 und 29 (siehe Fig. d) Phosphor mit einer Oberflächenkonzentration von etwa l()J'bis K)21
Atomen cm ' eindiffundiert. Das Gebiet 27 bildet den Emitter des NPN-Transistors, das Gebiet 28 die Kontaktzone
des Kollektors des NPN-Transistors und das Gebiet 29die Kontaktzone der Basis des PNP-Transistors.
Die Basis des PNP-Transistors besteht aus dem unveränderten, epitaktisch abgeschiedenen Material. Es
ist jedoch auch möglich, dem PNP-Transistor eine diffundierte Basis zu geben. Das Herstellungsverfahren
ist ähnlich, mit Ausnahme einer N-Diffusion von der Oberfläche der Schicht 22b her in ein Gebiet, das über
der vergrabenen Kollektorzone 24« des NPN-Transistors liegt.
Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären
NPN- und PNP-Transistoren in einem Halbleiterkörper mit einem P-leitenden Substrat und einer
darauf aufgewachsenen N-Ieitenden epitaktischen Schicht, bei dem die epitaktische Schicht in Inseln
aufgeteilt wird, wobei ein NPN-Transistor durch Eindiffusion von Basis- und Emitterzone in einer
dieser Inseln angebracht wird, die die Kollektorzone dieses Transistors bildet und bei dem ein
PNP-Transistor gleichzeitig in einer zweiten Insel dadurch angebracht wird, daß nach dem Anwachsen
einer ersten Teilschicht der epitaktischen Schicht auf dem Substrat in dieser N-leitenden
Teilschicht ein P-leitendes Vordiffusionsgebiet angebracht wird, daß dann eine zweite Teilschicht
der epitaktischen Schicht abgeschieden wird, dann die Dotierstoffe aus dem Vordiffusionsgebiet zur
Bildung der P-leitenden Kollektorzone des PNP-Transistors in die zweite Teilschicht eindiffundiert
werden, und bei dem zusammen mit der Eindiffusion der Basiszone des NPN-Transistors die Emitterzone
des PNP-Transistois eindiffundiert wird, dadurch gekennzeichnet, daß bei dem PNP-Transistor
die Dotierstoffe aus dem Vordiffusionsgebiet (24a) nur über einen Teil der Dicke
der zweiten Teilschicht (22b) diffundiert werden, so daß übei der Kollektorzone (24) ein nicht umdotierter
Teil der zweiten T ,ilschicht (22b) übrig bleibt, der die Basiszone des PNP-Transistors bildet,
und daß eine dem Kcllekl r (24) zugehörende
Oberflächenzone (24b) von der Oberfläche der zweiten Teilschicht bis in das Vordiffusionsgebiet
(24a) hinein diffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem PNP-Transistor die der
Kollektorzone (24) zugehörende Oberflächenzone (24b) um die Basiszone herum angebracht
wird und zusammen mit dem Vordiffusionsgebiot (24a) die Basiszone von weiteren Teilen der epitaktischen
Schicht (22) trennt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei dem PNP-Transistor in
einem Teil der Basiszone, der sich von der Oberfläche her mindestens teilv/eise über die Dicke der
Basiszone erstreckt, die Konzentration an Dotierstoffen durch Eindiffusion weiterer Dotierstoffe
erhöht wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR112632 | 1967-06-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1764570A1 DE1764570A1 (de) | 1971-08-19 |
DE1764570B2 true DE1764570B2 (de) | 1980-01-24 |
DE1764570C3 DE1764570C3 (de) | 1980-09-18 |
Family
ID=8634219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1764570A Expired DE1764570C3 (de) | 1967-06-30 | 1968-06-28 | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren |
Country Status (10)
Country | Link |
---|---|
US (1) | US3595713A (de) |
AT (1) | AT299311B (de) |
BE (1) | BE717387A (de) |
DE (1) | DE1764570C3 (de) |
DK (1) | DK117846B (de) |
ES (1) | ES355602A1 (de) |
FR (1) | FR1559608A (de) |
GB (1) | GB1229293A (de) |
NL (1) | NL6808965A (de) |
SE (1) | SE331514B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE758682A (fr) * | 1969-11-10 | 1971-05-10 | Ibm | Procede de fabrication d'un transistor a socle |
US3723200A (en) * | 1970-01-26 | 1973-03-27 | Ibm | Epitaxial middle diffusion isolation technique for maximizing microcircuit component density |
US3869321A (en) * | 1972-01-20 | 1975-03-04 | Signetics Corp | Method for fabricating precision layer silicon-over-oxide semiconductor structure |
JPS5942463B2 (ja) * | 1972-09-22 | 1984-10-15 | ソニー株式会社 | 半導体集積回路装置 |
DE2351985A1 (de) * | 1973-10-17 | 1975-04-30 | Itt Ind Gmbh Deutsche | Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung |
DE2557911C2 (de) * | 1975-12-22 | 1982-11-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum Herstellen einer monolithisch integrierten Schaltung |
JPS56103460A (en) * | 1980-01-21 | 1981-08-18 | Mitsubishi Electric Corp | Semiconductor device |
US4318759A (en) * | 1980-07-21 | 1982-03-09 | Data General Corporation | Retro-etch process for integrated circuits |
JPS6170758A (ja) * | 1984-09-06 | 1986-04-11 | シーメンス、アクチエンゲゼルシヤフト | トランジスタ構造 |
US5889315A (en) * | 1994-08-18 | 1999-03-30 | National Semiconductor Corporation | Semiconductor structure having two levels of buried regions |
DE19709724A1 (de) * | 1997-03-10 | 1998-09-24 | Siemens Ag | Verfahren zur Erzeugung einer Transistorstruktur |
TW512526B (en) * | 2000-09-07 | 2002-12-01 | Sanyo Electric Co | Semiconductor integrated circuit device and manufacturing method thereof |
US8920403B2 (en) * | 2008-03-18 | 2014-12-30 | Anthony Doerr | Catheter with biologic adhesive injection ports and method of injecting biologic adhesive therewith |
CN107887486B (zh) * | 2017-09-26 | 2024-04-05 | 华润微集成电路(无锡)有限公司 | 一种光电晶体管及其制作方法 |
-
1967
- 1967-06-30 FR FR112632A patent/FR1559608A/fr not_active Expired
-
1968
- 1968-06-26 NL NL6808965A patent/NL6808965A/xx unknown
- 1968-06-27 GB GB1229293D patent/GB1229293A/en not_active Expired
- 1968-06-27 SE SE08756/68A patent/SE331514B/xx unknown
- 1968-06-27 DK DK310868AA patent/DK117846B/da unknown
- 1968-06-28 AT AT623468A patent/AT299311B/de not_active IP Right Cessation
- 1968-06-28 ES ES355602A patent/ES355602A1/es not_active Expired
- 1968-06-28 BE BE717387D patent/BE717387A/xx unknown
- 1968-06-28 DE DE1764570A patent/DE1764570C3/de not_active Expired
- 1968-07-01 US US741391A patent/US3595713A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
SE331514B (de) | 1971-01-04 |
GB1229293A (de) | 1971-04-21 |
ES355602A1 (es) | 1970-03-01 |
FR1559608A (de) | 1969-03-14 |
NL6808965A (de) | 1968-12-31 |
BE717387A (de) | 1968-12-30 |
DK117846B (da) | 1970-06-08 |
US3595713A (en) | 1971-07-27 |
AT299311B (de) | 1972-06-12 |
DE1764570A1 (de) | 1971-08-19 |
DE1764570C3 (de) | 1980-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3889245T2 (de) | Integrierter und kontrollierter Leistungs-MOSFET. | |
DE1764464C3 (de) | Verfahren zur Herstellung eines lateralen Transistors | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2242026A1 (de) | Mis-feldeffekttransistor | |
DE2507366C3 (de) | Verfahren zur Unterdrückung parasitärer Schaltungselemente | |
DE68928087T2 (de) | Substratsstruktur für zusammengesetztes Halbleiterbauelement | |
DE3686310T2 (de) | Dielektrisch isoliertes integriertes halbleiterbauelement und herstellungsverfahren. | |
EP0007923A1 (de) | Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors | |
EP0001586A1 (de) | Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung | |
DE1764570C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE1207014C2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2510593A1 (de) | Integrierte halbleiter-schaltungsanordnung | |
DE2133976B2 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE1764578C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor | |
DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
DE68928763T2 (de) | Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC | |
DE2600375C3 (de) | Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung | |
DE2527076A1 (de) | Integriertes schaltungsbauteil | |
DE2419817A1 (de) | Verfahren zur herstellung bipolarer transistoren | |
DE2627922A1 (de) | Halbleiterbauteil | |
DE19523333A1 (de) | Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen | |
DE2541161A1 (de) | Verfahren zur herstellung monolithischer komplementaerer transistoren | |
DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2627307C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |