DE1269394B - Schaltungsanordnung zur Bestimmung des Vorrangsverhaeltnisses zwischen mehreren Eingangsgroessen fuer programmgesteuerte Datenverarbeitungssysteme - Google Patents
Schaltungsanordnung zur Bestimmung des Vorrangsverhaeltnisses zwischen mehreren Eingangsgroessen fuer programmgesteuerte DatenverarbeitungssystemeInfo
- Publication number
- DE1269394B DE1269394B DEP1269A DE1269394A DE1269394B DE 1269394 B DE1269394 B DE 1269394B DE P1269 A DEP1269 A DE P1269A DE 1269394 A DE1269394 A DE 1269394A DE 1269394 B DE1269394 B DE 1269394B
- Authority
- DE
- Germany
- Prior art keywords
- priority
- module
- circuit
- priority request
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Description
BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES ^VMS PATENTAMT
Int. CL:
G06f
AUSLEGESCHRIFT
Deutsche KL: 42 m3-9/18
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
Aktenzeichen:
Anmeldetag:
Auslegetag:
1 269 394
P 12 69 394.6-53
10. Juni 1966
30. Mai 1968
P 12 69 394.6-53
10. Juni 1966
30. Mai 1968
Die Erfindung betrifft eine Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses zwischen
mehreren Eingangssignalen bei Datenverarbeitungsanlagen, insbesondere für ein Real-time-Rechensystem.
In einem solchen Rechensystem treten von Zeit zu Zeit und ohne festes Verhältnis zueinander verschiedene
Anforderungen bezüglich der Datenverarbeitungsfähigkeit der Datenverarbeitungsanlage auf.
Diese Anforderungen müssen entweder durch eine Vorrangordnung oder durch ein Vorrangsystem
zugesteuert werden, da sie nicht die Fähigkeit des Datenverarbeitungssystems auf Anforderung anzusprechen,
übersteigen können. Anforderungen bezüglich der Verarbeitungszeit an den Rechner erfolgen
als Ergebnis äußerer Anregungen. Solche Anregungen können derart auftreten, daß mehrere Anforderungen
in- und extern gleichzeitig an den Rechner gestellt werden. Beispielsweise könnten gleichzeitig
eine Anforderung von einer Bedienungsperson über ein Steuerpult, eine Anforderung durch eine Bandeinheit,
welche Daten liefert, eine Anforderung durch eine Bandeinheit, welche Daten annimmt, und eine
Anforderung aus einem Kartenlocher, der zum Lochen der nächsten Karte bereit ist, vorliegen.
Einige dieser Anforderungen, insbesondere solche von Bandeinheiten sind so beschaffen, daß sie sofort
verarbeitet werden müssen. Andere Anforderungen, wie z. B. die der Bedienungsperson am Steuerpult,
können etwas später bearbeitet werden. Vorrangstufen könnten wie folgt zugeteilt werden:
1. Für eine die Daten liefernde Bandeinheit,
2. für eine die Informationen annehmende Bandeinheit,
3. für einen Daten benötigenden Kartenlocher,
4. für die Bedienungsperson am Steuerpult.
Für diese anfordernden Aggregate ist es normalerweise nicht ohne weiteres möglich, die Zeit zu verfolgen
oder selbst das Vorhandensein der anderen anfordernden Aggregate zu überwachen. Auch die
vorherige Vorrangzuteilung ist keine zweckmäßige Lösung. Eine bessere Lösung ist die Verwendung
einer »Verzeichnis«-Einheit, durch die den verschiedenen Anforderungen eine automatische Vorrangfolge
gegeben wird. Eine solche Vorrangeinheit benötigt eine logische Vorrichtung, die auf das Auftreten
von Anforderungssignalen in Ist-Zeit in Gruppen bis zur Gesamtkapazität der Einheit ansprechen
und entsprechend einer vorher festgelegten Vorrangfolge »Anfangen«-Signale abgeben kann.
Die Vorrangschaltung sucht das erste »1«-Bit in einem binären Register auf. Eine solche Schaltung
Schaltungsanordnung zur Bestimmung des
Vorrangsverhältnisses zwischen mehreren
Eingangsgrößen für programmgesteuerte
Datenverarbeitungssysteme
Vorrangsverhältnisses zwischen mehreren
Eingangsgrößen für programmgesteuerte
Datenverarbeitungssysteme
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Arwin Bruce Lindquist, Poughkeepsie, N. Y.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 9. Juni 1965 (462 652)
wird manchmal auch die »Am weitesten links stehende 1-Schaltung« genannt, weil sie dazu verwendet
werden kann, nichtbedeutsame Nullen in hohen Stellen in einer Rechenoperation auszusondern.
Außerdem werden Vorrangschaltungen dazu benutzt, »Anfangen«-Signale auf verschiedene Unterbrechungsanforderungen
in Rechensystemen zuzuteilen. Weiter sind Vorrangschaltungen nützlich beim Weiterleiten
von Eingangswörtern zu leeren Registern in einem assoziativen Speicher.
Für ein Real-time-Übermittlungssystem bei Daten-Verarbeitungsanlagen
zur abschnittsweisen Verarbeitung mehrerer Programme verschiedenem Zeitrang mit wenigstens zwei externen Einheiten, einem
Rechenwerk, einem Speicher und einer Steuereinrichtung ist durch die deutsche Auslegeschrift
1 202 034 eine Steuerschaltung bekanntgeworden. Sie ist durch einen Zeitrangbestimmer, der die Eingangskanäle mit Zeitrangkanälen verbindet, durch einen
Zeitrangvergleicher zum Zeitrangvergleich der anstehenden Eingangsdaten, durch einen vom Zeitrangvergleicher
gesteuerten Unterbrecher und durch einen Festwertspeicher, aus dem durch den Unterbrecher
eine Befehlsfolge zur Bestimmung des nach
809 557/219
3 4
der Unterbrechung des bearbeiteten Programms ab- maß der Eigenschaften der Nebenspeicher festgeleggerufen
wird, gekennzeichnet. Sie hat außerdem ein ten Vorrangfolge unveränderlich so hergestellt wer-Wartelistenregister,
in dem einlaufende, eine Pro- den, daß bei gleichzeitigem Ankommen mehrerer grammunterbrechung fordernde Signale zu einer Übermittlungsauf ruf signale an den Eingängen ein einWarteliste
vereinigt werden. 5 ziger Ausgang ein Übermittlungsbefehlssignal emp-
Durch die deutsche Patentschrift 1191145 ist eine fängt, das eine Übermittlung zwischen dem General-Ziffernrechenmaschine
bekanntgeworden, die ge- speicher und dem vorrangigsten der gleichzeitig kennzeichnet ist durch mehrere zur Bearbeitung von- Übermittlungsaufrufsignale aussendenden Nebenspeieinander
unabhängiger Programme dienende Steuer- eher auslöst. Auch diese Schaltungsanordnung ist
systeme, von denen jeweils nur eines die Maschinen- io also durch eine nicht veränderbare Reihenfolge
tätigkeit entsprechend der Tätigkeit einer Ubertra- der Verarbeitung der Rangordnung gekennzeichnet,
gungssteuereinrichtung steuert. Die Steuerung der Außerdem ist durch die deutsche Auslegeschrift
verschiedenen HilfsSteuersysteme erfolgt dabei in 1178 623 eine programmgesteuerte datenverarbei-Abhängigkeit
von Programmen mit jeweils wenig be- tende Maschine bekanntgeworden, die im Rechendeutender
Ordnung. Die Übertragungssteuereinrich- 15 werk mehrere Befehlsregister benutzt und die dadurch
tung steuert die Maschinentätigkeit periodisch von gekennzeichnet ist, daß eine Vorrangsteuerung vordem
Hauptsteuersystem auf das HilfsSteuersystem der gesehen ist, welche die in den Befehlsregistern stebedeutendsten
Ordnung, von diesem auf das der henden Befehle nach einer vorbestimmten Rangnächstweniger
bedeutenden Ordnung bis zu dem der folge zur Ausführung bringt. Jedoch hat diese Einunbedeutendsten
Ordnung, bevor die Maschinen- ao richtung auch den Nachteil, daß der Durchlauf in
steuerung wieder auf das Hauptsteuersystem über- einer vorbestimmten Reihenfolge erfolgt. Dies macht
tragen wird. Die Abtastung der anliegenden einzel- sich vor allen Dingen bei Datenverarbeitungssystenen
vorrangigen Signale erfolgt also nach einer fest- men, die sehr viele Programme und sehr viele unabgelegten
Rangfolge, von einem Rang zum anderen. hängig voneinander arbeitende Ein- und Ausgabe-Sie
ist also nicht in der Lage, bei Auftreten einer 25 geräte- besitzen, sehr störend bemerkbar,
höherrangigen Anforderung von einer niederen Ord- Der Erfindung liegt deshalb die Aufgabe zugrunde, nung zurückzuschalten, sondern sie muß in der fest- eine einfache und leistungsfähige Vorrangschaltung gelegten Reihenfolge alle zwischenliegenden Vorrang- zu schaffen, in der kein fester Durchlauf erforderlich signale durchlaufen. Außerdem wird eine solche ist und die jeweils das ankommende Signal bearbei-Schaltungsanordnung in den niedrigen Anordnun- 30 tet, welches den höchsten Vorrang besitzt, ohne daß gen relativ langsam wegen der für das Durchlaufen eine bestimmte Durchschaltung von anderen Schalder höheren Stellen benötigten Zeit. ^tungen erst erforderlich ist. Die Sicherung des bis
höherrangigen Anforderung von einer niederen Ord- Der Erfindung liegt deshalb die Aufgabe zugrunde, nung zurückzuschalten, sondern sie muß in der fest- eine einfache und leistungsfähige Vorrangschaltung gelegten Reihenfolge alle zwischenliegenden Vorrang- zu schaffen, in der kein fester Durchlauf erforderlich signale durchlaufen. Außerdem wird eine solche ist und die jeweils das ankommende Signal bearbei-Schaltungsanordnung in den niedrigen Anordnun- 30 tet, welches den höchsten Vorrang besitzt, ohne daß gen relativ langsam wegen der für das Durchlaufen eine bestimmte Durchschaltung von anderen Schalder höheren Stellen benötigten Zeit. ^tungen erst erforderlich ist. Die Sicherung des bis
Durch die deutsche Auslegeschrift 1189 294 ist dahin abgelaufenen Verarbeitungsvorgangs wird auf
eine weitere Prioritätsermittlungsvorrichtung für bekannte Weise vorgenommen.
Real-time-Systeme bekanntgeworden, welche Tor- 35 Die erfindungsgemäße Lösung der Aufgabe besteht
schaltungen steuert, die den Eingang und Ausgang nun darin, daß die Schaltungsanordnung zur Be-
von Informationen über ein oder mehrere der Ein- Stimmung des Vorrangverhältnisses von Vorrang-
und Ausgangssignale steuern. Sie ist außerdem da- anforderungssignalen aus mehreren Ebenen von
durch gekennzeichnet, daß sie eine Unterprioritäts- Schaltungsmoduln mit Sperr- und Freigabegliedern
einrichtung einschließt, welche durch Signale von 40 besteht, daß in den Ebenen Eingänge für die Vor-
den Ein- und Ausgabewerken gesteuert wird, und die ranganforderungssignale und Ausgänge für die frei-
die zeitliche Aufeinanderfolge der Kanäle bestimmt, gegebenen Startsignale vorhanden sind und daß die
über die Datenübermittlungen stattfinden können. Ebenen untereinander vorwärts und rückwärts elek-
Die Steuerung der Unterprioritätseinrichtung er- irisch gekoppelt sind.
folgt dabei über einen Eingabe-Flip-Flop, einen Aus- 45 Bei der Erfindung handelt es sich um eine modugabe-Flip-Flop,
einen Extern-Unterbrech-Flip-Flop, lare Pyramidenvorrangschaltung, welche eine zufälwelche
ihrerseits durch Rücksteuersignale der den lige Gruppe von parallelen Vorranganforderungsverschiedenen
Kanälen zugeordneten Steuerleitungen Signalen empfängt und ein dem höchstrangigen Vorgesteuert
werden. Daraus ist zu erkennen, daß jedoch ranganforderungssignal entsprechendes Startsignal
auch diese Schaltung den sehr großen Nachteil hat, 50 erzeugt, d. h. also, daß Vorranganforderungssignale
daß sie nur wenige Prioritäten echt, d. h. in der auf der Grundlage der Vorrangposition der Anforde-Rangfolge
der anfallenden Signale mit den entspre- rungssignale anstatt nach ihrer Ankunftzeit erzeugt
chenden Prioritäten verarbeiten kann. werden.
Durch die deutsche Auslegeschrift 1152 837 ist Die erfindungsgemäße Schaltungsanordnung zeicheine
weitere elektronische Rechenmaschine zur In- 55 net sich durch besonders hohe Geschwindigkeit und
formationsverarbeitung mit einem Generalspeicher relativ niedrigen technischen Aufwand aus. Ein wei-
und mit ihm über mindestens einen zum Informa- terer Vorteil besteht in ihrer Modularität, die es
tionsaustausch bestimmten Übermittlungskanal ver- ermöglicht, ein einziges Schaltungsmodul mehrfach
bundenen Nebenspeichern, wobei jeder übertragenen zu schalten, um eine Vorrangschaltung einer beErmittlung
ein elektrisches Übermittlungsrufsignal 60 stimmten Größe zu bilden.
vorausgeht, bekanntgeworden, die dadurch gekenn- Die Erfindung wird nachstehend an Hand der in
zeichnet ist, daß Vorrangstromkreise mit ebensovie- der Zeichnung dargestellten Ausführungsbeispiele
len Eingängen wie Ausgängen in der Anzahl der erklärt. In den Zeichnungen zeigt
Nebenspeicher an ihren Eingängen, die von jedem Fig. 1 ein logisches Blockschaltdiagramm eines
der Nebenspeicher herkommenden Übermittlungs- 65 Schaltungsmoduls,
rufsignale empfangen und zwischen den Eingängen F i g. 2 ein logisches Blockdiagramm eines verall-
und Ausgängen eine Reihe von Koinzidenzschaltun- gemeinerten pyramidenförmigen Vorrangschaltungsgen
aufweisen, deren Verbindungen nach einer ge- moduls,
F i g. 3 ein Blockdiagramm einer pyramidenförmigen Vorrangschaltung,
F i g. 4, 5, 6, 7 schematische Blockdiagramme von pyramidenförmigen Vorrangschaltungsmoduln, die
so angeordnet sind, daß sie sich für verschiedene Eingangs- und Ausgangsschaltungsanforderungen
eignen,
F i g. 4 eine Schaltung mit Komplementeingang und Regulärausgang,
F i g. 5 eine Schaltung mit Reguläreingang und Komplementausgang,
F i g. 6 eine Schaltung mit Reguläreingang und Regulärausgang,
F i g. 7 eine Schaltung mit Komplementeingang und Komplementausgang. ·
Bevor die einzelnen Erfindungsgegenstände an Hand der Zeichnungen näher beschrieben werden,
soll zunächst nur das Prinzip gezeigt werden. Jeder Pyramidenschaltungsmodul umfaßt eine Gruppe
von logischen Schaltungen zum Verknüpfen der Vorranganforderungseingangssignale mit Startsignalen
für den Modul, sowie eine logische Schaltung, die zum Erzeugen des Vorranganforderungssignals für
den Modul dient. Die Moduln sind als Pyramide angeordnet, wobei jeder Modul den Vorrang je nach
seinem Rang und den ihm zugeführten Anforderungssignalen anfordert. Die Modulvorranganforderungssignale
werden logisch verarbeitet, um ein Modulvorrangstartsignal für den höchstrangigen Modul,
der derzeit angeregt ist, zu bilden. Das Modulvorrangstartsignal wird im Modul mit dem ursprünglichen
Vorranganforderungssignal und mit den Komplementen höherrangiger Vorranganforderungssignale
verknüpft, um das endgültige Vorrangstartsignal für die höchstrangige Anforderung zu erzeugen.
Vorranganforderungssignale A1 bis A 5 (s. F i g. 1)
werden jeweils direkt einer Gruppe von »Start«- Signale erzeugenden logischen Und-Schaltungen 101
bis 105 zugeführt, die alle direkt an die Oder-Schaltung 106 angeschlossen sind. Das Ausgangssignal
der Oder-Schaltung 106 dient als Modulvorranganforderungssignal, und zwar fordert es ein »Startsignal
für ein Modul und ein Sperrsignal für alle niedriger rangierenden Moduln an. Die Ausgangssignale
gleichartiger Oder-Schaltungen von höherem Vorrang werden über Moduln höherer Stufe gesendet,
um ein Sperrsignal über die Leitung 111 zu erzeugen. Jedes Vorranganforderungssignal A1 bis
A 4 wird jeweils über Inverter 107 bis 110 jeder der niedrigerrangigen »Anfangen«-Und-Schaltungen 102
bis 105 des Moduls zugeführt.
Ein »Start«-Signal entsteht beim Bestehen folgender drei Bedingungen:
1. Kein höherstelliger Modul empfängt ein Vorranganforderungssignal.
2. Keine höhere Position innerhalb des Moduls empfängt ein Vorranganforderungssignal.
3. Ein Vorranganforderungssignal wird angelegt. Innerhalb des Moduls gibt es keine durch einen
Durchlauf zwischen Positionen verursachte logische Verzögerung. Die ganz pyramidenförmige Vorrangschaltung
ist eine Pyramide aus Moduln mit zwei oder drei höheren Modulebenen und einer untersten
Modulebene (s. Fig. 3).
Die logische Verzögerung in der ganzen Vorrangschaltung ist die durch eine Oder-Schaltung und
einen Inverter in jeder Ebene von Moduln bewirkte.
F i g. 1 zeigt den Aufbau eines Pyramidenvorrangschaltungsmoduls in einer Anordnung für logische
Schaltungen mit bis zu fünf Eingängen. Die »Start«- Und-Schaltungen 101 bis 105 sind jeweils so angeordnet,
daß sie auf das Vorliegen der ihnen entsprechenden Vorranganforderungssignale A1 bis A S
in Abwesenheit jedes der jeweils höherrangigen Vorranganforderungssignale, wie es durch die Inverter
107 bis 110 signalisiert wird, ansprechen. Die Modulvorranganforderungs-Oder-Schaltung
106 spricht an auf ein beliebiges der Vorranganforderungssignale Al bis AS und erzeugt ein Signal, das als Modulvorranganforderungssignal
B1 bezeichnet ist. Dieses Signal bestimmt, welcher Modul ein Modulvorrang-
»Anfang«-Signal, wie z.B. GBl, erhalten soll. Zum Beispiel spricht die »Anfangen«-Und-Schaltung 101
an auf die Koinzidenz des Signals GB1, des Modulvorrang-»Anfangen«-Signals
für den Modul von Fig. 1, welches das Fehlen eines Vorranganforderungssignals
in jedem höherrangigen Modul anzeigt, und des Vorranganforderungssignals A1 und erzeugt
das »Anfangen«-Signal GAl. Das Anforderungssignal A1 durchläuft ebenfalls den Inverter 107 und
wird dann als ~ΚΪ als Eingangssignal jeder der höherrangigen
Vorrang-Und-Schaltungen 102 bis 105 des Moduls zugeführt. Die »Anfangen«-Und-Schaltung
102 erzeugt das »Anfangen«-Signal auf folgende Eingangssignale hin:
GB1 Modulvorrang-» Anf angen«-Signal.
"ÄT Komplement eines Vorranganforderungssignals
in der nächsthöherrangigen Position innerhalb des Moduls.
A 2 Vorranganforderungssignal für die Position.
Die »Anfangen«-Und-Schaltung 103 erzeugt das »Anfangen«-Signal GA 3 beim Vorliegen folgender
Eingangssignale:
GB1 Modulvorrang-ÄAnfangene-Signal.
~ÄT Komplement eines Vorranganforderungssignals
in der höchsten Position innerhalb des Moduls.
Ά7! Komplement eines Vorranganforderungssignals
in Position 2.
A 3 Vorranganforderungssignal für die Position.
Die »Anfangen«-Und-Schaltung 104 erzeugt »Anfangen«-Signale GA 4 auf folgende Eingangssignale
hin:
GB1 Modulvorrang-» Anf angen«-Signal.
~ÄT Komplement eines Vorranganforderungssignals
in der nächsthöheren Position innerhalb des Moduls.
Ä~T. Komplement von A 2.
IT3~ Komplement von A 3.
A 4 Vorranganforderungssignal für die Position.
Die »Anfangen«-Und-Schaltung 105 erzeugt »Anfangen«-Signale GA S auf folgende Eingangssignale
hin:
GB1 Modulvorrang-» Anf angen«-Signal.
~Ä\ Komplement eines Vorranganforderungssignals in der höchsten Position innerhalb des Moduls.
~Ä\ Komplement eines Vorranganforderungssignals in der höchsten Position innerhalb des Moduls.
/Γ2 Komplement von A 2.
Z3 Komplement von A 3.
~ΆΆ Komplement von A 4.
(A 5 Prioritätsanforderungssignal für die Position. Dieses Signal wird indirekt verwendet und ist ein Teil des Signals GBl.)
Z3 Komplement von A 3.
~ΆΆ Komplement von A 4.
(A 5 Prioritätsanforderungssignal für die Position. Dieses Signal wird indirekt verwendet und ist ein Teil des Signals GBl.)
Verallgemeinerter Pyramidenvorrangschaltungsmodul
(Fig· 2)
F i g. 2 zeigt den Aufbau eines Pyramidenvorrangschaltungsmoduls
in einer Anordnung für logische Schaltungen mit bis zu K Eingängen im allgemeinen
Falle. »AnfangenÄ-Und-Schaltungen 201 bis 205 sind jeweils so angeordnet, daß sie auf das Vorliegen
der ihnen entsprechenden Vorranganforderungssignale A1 bis A K in Abwesenheit jedes der jeweils
fangen«-Signale in 125 Positionen erzeugt. Die zweite Ebene besteht aus fünf Moduln 326 bis 330, die
jeder die Informationen annehmen, welche eine oder mehrere Positionen eines aus einer zuge-5
ordneten Gruppe von fünf Moduln eine Anforderung stellen, und allen niedrigerrangigen Positionen die
Fähigkeit geben, »Anfangen«-Ausgangssignale zu sperren.
Die dritte Ebene ist ein einziger Modul 331, der
höherrangigen Vorranganforderungssignale anspre- io die Ordnung unter den fünf Moduln 326 bis 330 in
chen, die durch die Ausgangssignale der Inverter 207 der zweiten Ebene aufrechterhält,
bis 210 angezeigt wird. Alle Moduln gleichen einander. Die Moduln auf
Zum Beispiel spricht die »Anfangen«-Und-Schal- den oberen Ebenen empfangen »Modulvorranganfortung
201 an auf die Koinzidenz des Signals GB1, das derungen« aus den der Oder-Schaltung 106 entspredas
Fehlen jeglicher Vorranganforderungssignale in 15 chenden Oder-Schaltungen.
höherrangigen Moduln anzeigt, mit dem Vorrang- Der Wirkungsweise der in F i g. 1 und 3 dar-
anforderungssignal A1 und erzeugt das »Anfangen«- gestellten Schaltung wird nachfolgend eingehender
Signal GA1. erklärt.
Die »Anfangen^c-Und-Schaltung 202 erzeugt das Die große Pyramidenvorrangschaltung spricht an
»Anfangen«-Signal GA 2 beim Vorliegen folgender 20 auf das Auftreten eines oder mehrerer Vorranganfor-Eingangssignale:
derungssignale, indem sie ein »Anfangen«-Signal für
die höchstrangige Anforderung liefert. Es sei angenommen, daß ein einziges Anforderungssignal auf-
£2 tritt, z.B. in Position4. Das Vorranganforderungs-
25 signal A 4 wird dem vierten Eingang des Moduls 301
Die »Anfangen«-Und-Schaltung 203 erzeugt das zugeführt. Dieses Eingangssignal gelangt dann zur
»Anfangen«-Signal GA 3 auf folgende Eingangs- Und-Schaltung 104 (F i g. 1) des Moduls und zu der
signale hin: Oder-Schaltung 106. Das Ausgangssignal der Oder-
Schaltung 106 gelangt als »Grundebenen-Modulvor-30 ranganforderungs«-SignaljBl zum Modul 326. Das
der Oder-Schaltung 106 des Moduls 326 zugeführte
λ 3 Signal Bl bewirkt, daß ein Modulvorranganforde-
rungssignal für die zweite Ebene Cl dem Modul 331
Die »Anfangen«-Und-Schaltung 204 erzeugt das in der dritten Ebene zugeführt wird. Das Modul-
»Anfangen«-Signal GA(K-1) auf folgende Ein- 35 anforderungssignalCl für die zweite Ebene wird
gangssignale hin: der Oder-Schaltung 106 des Moduls 331 zugeleitet.
Das Ausgangssignal dieser Oder-Schaltung wird als Eingangssignal wieder den Und-Schaltungen zugeführt,
zu denen die Und-Schaltungen 101 des Mo-40 duls331 gehört, so daß an dieser Und-Schaltung
Eingangssignale koinzidieren und sie das »Anfangen«-
Signal GCl erzeugt. Dieses Signal GCl wird den Und-Schaltungen zugeführt, zu denen die Und-■
Die »AnfangenÄ-Und-Schaltung 205 spricht auf Schaltung 101 des Moduls 326 gehört, so daß an
das Vorranganforderungssignal AK selbst dann an, 45 dieser Eingangssignale koinzidierten und sie das »Anwenn
die Verbindung nicht direkt ist. Das Vorrang- fangen«-Signal GBl erzeugt. Dieses Signal GBl
anforderungssignal gelangt direkt zur Oder-Schaltung wird den »Anfangen«-Und-Schaltungen 101 bis 105
206, die das Modulvorranganforderungssignal 2? 1 er- für die Grundebene des Moduls 301 zugeleitet. An
zeugt. Dieses Modulvorranganforderungssignal hat den Und-Schaltungen 101 bis 105 liegt kein koinziein
Modulvorrang-»Anfangen«-Signal GB1 zum Er- 50 dierendes Vorranganforderungssignal höheren Rangebnis,
falls der Modul der ranghöchste der den Vor- ges vor. Die Inverter 107 bis 109 liefern alle entrang
anfordernden Moduln ist. Das Modulvorrang- sprechende »Keine Anforderung«-Signale. Die »An-
»Anfangen«-Signal GB1 veranlaßt zusammen mit fangene-Und-Schaltung 104 wird betätigt durch eine
den Komplementen der Vorranganforderungssignale vollkommene Koinzidenz der Eingangssignale ~Ä1,
für alle niedrigeren Ränge die »Anfangen«-Und- 55 Ά1, ~Α3, A 4 und GB1. Daher erzeugt die Schaltung
Schaltung 205 zur Erzeugung des »Anfangen«-Signals 104 ihr Ausgangssignal GA 4.
GAK. Es können weitere Vorranganforderungssignale
F i g. 3 zeigt den Aufbau einer großen Pyramiden- auftreten, die ebenso behandelt werden und die gleivorrangschaltung,
die aus einer Gruppe der in Fig. 2 chen Resultate zur Folge haben. Falls jedoch zwei
gezeigten Moduln besteht. Die Moduln sind in einer 60 Vorranganforderungssignale gleichzeitig angeboten
pyramidenförmigen Modulanordnung aufgebaut. werden, erhält nur das höchstrangige Vorranganfor-Diese
Vorrangschaltung ist für 125 Anforderungs- derungssignal den »Anfangen«-Befehl. eingangssignal ausgelegt und besteht aus drei Ebenen Es sei z.B. angenommen, daß an Position 15 ein
von Moduln zu je fünf Positionen. Die logischen Vorranganforderungssignal gleichzeitig mit der ZuSchaltungen
in den Moduln können jeweils bis zu 65 führung eines anderen Vorranganforderungssignals
fünf Eingangssignale annehmen. zur Position 4 empfangen wird.
25 Moduln 301 bis 325 bilden die unterste Ebene, Der Signalweg für Position 4 entspricht dem oben
die Anforderungseingangssignale annimmt und »An- angegebenen. Der Signalweg für Position 15 umfaßt
-TT
A(K—V\
die Moduln 303, 326 und 331. Die Signale Bl und
GBl liegen vor; die »Anfangen-x-Und-Schaltungen
von Modul 301 sind betätigt. Das Signal S3 liegt
vor; der Modul 326 liefert das Signal GB1, aber kein
Signal GB 3. Die »Anfangens-Und-Schaltungen des
Moduls 303 sind nicht betätigt, und daher besteht kein Weg für das »Anfangen«-Signal GA 15. Die
»Anfangem-c-Und-Schaltung 105 im Modul 303 ist
nicht voll bestätigt. Das Vorranganforderungssignal 4 hat einen höheren Rang als das Vorranganforderungssignal
15 und wird daher zum Ausgang weitergeleitet.
Es sei nun angenommen, daß alle 125 Vorranganforderungssignale gleichzeitig angeboten werden.
Alle Eingänge jedes Moduls 301 bis 325 sind erregt, und es werden Ausgangssignale B1 bis #25 erzeugt.
Alle Eingänge jedes Moduls 326 bis 330 sind erregt, und es werden Ausgangssignale Cl bis C 5 erzeugt.
Alle Eingänge des Moduls 331 sind erregt, und dieser koppelt das Signal Dl zu sich selbst zurück.
Das Signal Dl betätigt die »Anfangen«-Und-Schaltungen 101 bis 105 des Moduls 331. Aber nur
die »Anfangen«-Und-Schaltung 101 erzeugt ein Ausgangssignal, da ihr Ausgangssignal über den Inverter
107 die anderen »Anfangen«-Und-Schaltungen 102 as
bis 105 des Moduls unwirksam macht. Die »Anfangen«-Und-Schaltung 101 erzeugt das Ausgangssignal
GCl.
Das Signal GCl betätigt die »Anfangen«-Und-Schaltungen 101 bis 105 des Moduls 326. Aber nur
die »Anfangen«-Und-Schaltung 101 erzeugt ein Ausgangssignal, da ihr Ausgangssignal über den Inverter
107 die anderen »Anfangen«-Und-Schaltungen 102 bis 105 des Moduls unwirksam macht. Die »Anfangen«-Und-Schaltung
101 erzeugt das Ausgangssignal GBl.
Das Signal GB1 betätigt die »Anfangen«-Und-Schaltungen
101 bis 105 des Moduls 301. Aber nur die »Anfangen«-Und-Schaltung 101 erzeugt ein Ausgangssignal,
da ihr Ausgangssignal über den Inverter 107 die anderen »Anfangen«-Und-Schaltungen 102
bis 105 des Moduls unwirksam macht. Die »Anfangen«-Und-Schaltung 101 erzeugt das Ausgangssignal
Keine der »Anfangen«-Und-Schaltungen in den Moduln 302 bis 325 und 327 bis 330 erzeugt ein
Ausgangssignal, weil die Signale GB 2 bis GB 25
bzw. GC 2 bis GC 5 nicht vorliegen.
F i g. 4 bis 8 zeigen Pyramidenvorrangschaltungsmoduln
zur Verwendung mit verschiedenen Eingangs- und Ausgangsbedingungen. Die Moduln bestehen
aus Schaltungen der Form der Und-Inverter- und Oder-Inverter-Schaltungen.
Der in F i g. 4 gezeigte Modul verwendet Oder-Inverter-Schaltungen
401 bis 405 für die »Anfangen«-Ausgangsebene und Und-Inverter-Schaltungen
406 bis 410 an den anderen Stellen. Er empfängt komplementäre Vorranganforderungssignale und erzeugt
reguläre Ausgangssignale.
Der in F i g. 5 gezeigte Modul verwendet Und-Inverter-Schaltungen 501 bis 510 überall mit Ausnahme
der Oder-Inverter-Schaltung 506 für das Modulvorranganforderungssignal.
Er empfängt reguläre Vorranganforderungssignale und liefert komplementäre Ausgangssignale.
Der in F i g. 6 gezeigte Modul verwendet Oder-Inverter-Schaltungen
601 bis 606 und Und-Inverter-Schaltungen 607 bis 610. Er empfängt reguläre Vorranganforderungssignale
und liefert reguläre Ausgangssignale.
Der in F i g. 7 gezeigte Modul verwendet nur Und-Inverter-Schaltungen.
Er empfängt komplementäre Vorranganforderungssignale und liefert komplementäre Ausgangssignale.
Der Modul kann auch aus anderen Arten von logischen Schaltungen aufgebaut werden, um verschiedene
Eingangs- und Ausgangsbedingungen wahrzunehmen, ohne daß das Prinzip der Erfindung verlassen
wird.
Claims (9)
1. Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses nach Prioritäten zwischen
mehreren Vorranganforderungssignalen durch Freigeben eines Vorranges mit einem zum entsprechenden
Vorranganforderungssignal gehörenden Startsignal für programmgesteuerte Rechenanlagen,
insbesondere für Real-time-Rechensysteme, dadurch gekennzeichnet, daß
die Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses von Vorranganforderungssignalen
aus mehreren Ebenen (A, B, C usw.) von Schaltungsmoduln (301 bis 331) mit Sperr-
und Freigabegliedern (101 bis 105 bzw. 201 bis 205) besteht, daß in den Ebenen Eingänge für
die Vorranganforderungssignale und Ausgänge für die freigegebenen Startsignale vorhanden sind
und daß die Ebenen miteinander vorwärts und rückwärts elektrisch gekoppelt sind.
2. Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses nach Anspruch 1, dadurch
gekennzeichnet, daß die Schaltungsmoduln einen Modulvorranganforderungssignalausgang aufweisen,
der mit dem Eingang des jeweils nächsthöheren Schaltungsmoduls verbunden ist, und
daß ein Modulvorrangsperreingang vorhanden ist, der mit dem Modulvorranganforderungsausgang
des jeweils nächsthöheren Moduls zwecks Sperrung oder Freigabe verbunden ist.
3. Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses nach den Ansprüchen 1
und 2, dadurch gekennzeichnet, daß die Schaltungsmodule aus Sperr- und Freigabeschaltgliedern
(A 1 bis A K), die gegebenenfalls ein Startsignal auf ein an den Eingängen des Moduls liegendes
Vorranganforderungssignal liefern, aus Invertern (107 bis 110 bzw. 207 bis 210), die das
Komplement eines am Eingang eines bestimmten Sperr- und Freigabeschaltgliedes liegenden Vorranganforderungssignals
über Leitungen allen höherrangigeren Sperr- und Freigabeschaltgliedern innerhalb eines Moduls zuleiten und aus
einem Schaltglied (106 bzw. 206) zur Erzeugung des Modulvorranganforderungssignals aus allen
am Modul anliegenden Vorranganforderungssignalen bestehen.
4. Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses nach den Ansprüchen 1
bis 3, dadurch gekennzeichnet, daß jedem Sperr- und Freigabeschaltglied innerhalb eines Moduls
einen Eingang für das Modulvorranganforderungssignal des nächsthöheren Moduls, einen Eingang
für das Vorranganforderungssignal mit entsprechender Priorität und je einen Eingang für
das Komplement aller Vorranganforderungs-
809 557/219
signale, die am Modul mit anderen Prioritäten anliegen, aufweist.
5. Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses nach den Ansprüchen 1
bis 4, dadurch gekennzeichnet, daß ein Modul mit «Eingängen für die Vorranganforderungssignale
aus n—l Inyertern (107 bis 110 bzw. 207 bis 210) zur Invertierung und Weiterleitung der
Vorranganforderungssignale, aus einem n-eingängigen Oder-Schaltkreis (106 bzw. 206) zur BiI-dung
des Modulvorranganforderungssignals und aus η Und-Schaltungen als Sperr- und Freigabeschaltglieder
deren Eingänge von 2 bis η um jeweils 1 ansteigen, besteht.
6. Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses nach Anspruch 5, dadurch
gekennzeichnet, daß die Sperr- und Freigabeschaltglieder eines Moduls aus Oder-Inverter-Schaltungen
und daß das Modulvorranganforderungssignal bildende Schaltglied aus einer Und-Inverter-Schaltung
besteht.
7. Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses nach Anspruch 5, dadurch
gekennzeichnet, daß die Sperr- und Freigabeschaltglieder aus Und-Inverter-Schaltungen und
daß das Modulvorranganforderungssignal erzeugende Schaltglied aus einer Oder-Inverter-Schaltung
besteht, wobei die Komplemente der niederrangigeren Vorranganforderungssignale auf
die höherrangigeren Sperr- und Freigabeschaltglieder wirken.
8. Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses nach Anspruch 5, dadurch
gekennzeichnet, daß die Sperr- und Freigabeschaltglieder sowie die das Modulvorranganforderungssignal
erzeugende Schaltung als Oder-Inverter-Schaltkreise ausgeführt sind, wobei die Komplemente der höherrangigeren Vorranganforderungssignale
auf die Sperr- und Freigabeschaltkreise der niederrangigeren Vorranganforderungssignale
wirken.
9. Schaltungsanordnung zur Bestimmung des Vorrangverhältnisses nach Anspruch 5, dadurch
gekennzeichnet, daß die Sperr- und Freigabeschaltglieder sowie das das Modulvorranganforderungssignal
erzeugende Schaltglied aus Und-Inverter-Schaltungen bestehen, wobei die Komplemente
der höherrangigeren Vorranganforderungssignale auf die Eingänge der niederrangigeren
Und-Inverter-Schaltungen zurückgeführt werden.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1152 837;
Internationale Elektronische Rundschau, Nr. 5, 1964, S. 277 bis 284;
Electronics, Heft vom 15.2.1963, S. 45 bis 60.
Deutsche Auslegeschrift Nr. 1152 837;
Internationale Elektronische Rundschau, Nr. 5, 1964, S. 277 bis 284;
Electronics, Heft vom 15.2.1963, S. 45 bis 60.
Hierzu 2 Blatt Zeichnungen
809 557/219 5.68 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US462652A US3353160A (en) | 1965-06-09 | 1965-06-09 | Tree priority circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1269394B true DE1269394B (de) | 1968-05-30 |
Family
ID=23837254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEP1269A Pending DE1269394B (de) | 1965-06-09 | 1966-06-10 | Schaltungsanordnung zur Bestimmung des Vorrangsverhaeltnisses zwischen mehreren Eingangsgroessen fuer programmgesteuerte Datenverarbeitungssysteme |
Country Status (4)
Country | Link |
---|---|
US (1) | US3353160A (de) |
DE (1) | DE1269394B (de) |
FR (1) | FR1482466A (de) |
GB (1) | GB1130233A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1292164B (de) * | 1967-07-07 | 1969-04-10 | Ibm | Schaltungsanordnung zum Empfangen und Auswerten von Anforderungssignalen mit unterschiedlichem Vorrang |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3483522A (en) * | 1966-05-26 | 1969-12-09 | Gen Electric | Priority apparatus in a computer system |
US3626427A (en) * | 1967-01-13 | 1971-12-07 | Ibm | Large-scale data processing system |
US3543242A (en) * | 1967-07-07 | 1970-11-24 | Ibm | Multiple level priority system |
US3534339A (en) * | 1967-08-24 | 1970-10-13 | Burroughs Corp | Service request priority resolver and encoder |
NL154023B (nl) * | 1969-02-01 | 1977-07-15 | Philips Nv | Prioriteitscircuit. |
US3643229A (en) * | 1969-11-26 | 1972-02-15 | Stromberg Carlson Corp | Interrupt arrangement for data processing systems |
US3832692A (en) * | 1972-06-27 | 1974-08-27 | Honeywell Inf Systems | Priority network for devices coupled by a multi-line bus |
JPS5226124A (en) * | 1975-08-22 | 1977-02-26 | Fujitsu Ltd | Buffer memory control unit |
DE2659662C3 (de) * | 1976-12-30 | 1981-10-08 | Ibm Deutschland Gmbh, 7000 Stuttgart | Prioritätsstufengesteuerte Unterbrechungseinrichtung |
FR2443101A1 (fr) * | 1978-11-30 | 1980-06-27 | Ibm France | Perfectionnement aux systemes de selection d'interface prioritaire |
US4251879A (en) * | 1979-05-02 | 1981-02-17 | Burroughs Corporation | Speed independent arbiter switch for digital communication networks |
FR2482331B1 (fr) * | 1980-05-06 | 1986-03-21 | Thomson Csf Mat Tel | Procede d'arbitration centralisee, et arbitreur centralise pour systeme multiprocesseur |
EP0044765B1 (de) * | 1980-07-08 | 1985-06-05 | Thomson-Csf Telephone | Verfahren und Einrichtung zur prioritätsgesteuerten Auswahl verschiedener Teilsysteme |
US4814979A (en) * | 1981-04-01 | 1989-03-21 | Teradata Corporation | Network to transmit prioritized subtask pockets to dedicated processors |
US4667307A (en) * | 1983-11-14 | 1987-05-19 | Digital Equipment Corporation | Circuit for selecting and locking in operation function circuitry |
DE3477072D1 (en) * | 1984-09-05 | 1989-04-13 | Siemens Ag | Arrangement for priority allocation |
GB2167583B (en) * | 1984-11-23 | 1988-11-02 | Nat Res Dev | Apparatus and methods for processing an array of items of data |
FR2619940A1 (fr) * | 1987-08-26 | 1989-03-03 | Centre Nat Rech Scient | Circuit arborescent a architecture en pipe-line cloisonnable |
US5032984A (en) * | 1988-09-19 | 1991-07-16 | Unisys Corporation | Data bank priority system |
US4926313A (en) * | 1988-09-19 | 1990-05-15 | Unisys Corporation | Bifurcated register priority system |
US5089957A (en) * | 1989-11-14 | 1992-02-18 | National Semiconductor Corporation | Ram based events counter apparatus and method |
US5301333A (en) * | 1990-06-14 | 1994-04-05 | Bell Communications Research, Inc. | Tree structured variable priority arbitration implementing a round-robin scheduling policy |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1152837B (de) * | 1957-07-31 | 1963-08-14 | Bull Sa Machines | Elektronische Maschine zur Informationsverarbeitung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL225541A (de) * | 1957-04-10 | 1900-01-01 |
-
1965
- 1965-06-09 US US462652A patent/US3353160A/en not_active Expired - Lifetime
-
1966
- 1966-05-23 GB GB22826/66A patent/GB1130233A/en not_active Expired
- 1966-05-27 FR FR7843A patent/FR1482466A/fr not_active Expired
- 1966-06-10 DE DEP1269A patent/DE1269394B/de active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1152837B (de) * | 1957-07-31 | 1963-08-14 | Bull Sa Machines | Elektronische Maschine zur Informationsverarbeitung |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1292164B (de) * | 1967-07-07 | 1969-04-10 | Ibm | Schaltungsanordnung zum Empfangen und Auswerten von Anforderungssignalen mit unterschiedlichem Vorrang |
Also Published As
Publication number | Publication date |
---|---|
GB1130233A (en) | 1968-10-09 |
US3353160A (en) | 1967-11-14 |
FR1482466A (fr) | 1967-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1269394B (de) | Schaltungsanordnung zur Bestimmung des Vorrangsverhaeltnisses zwischen mehreren Eingangsgroessen fuer programmgesteuerte Datenverarbeitungssysteme | |
DE1549532C2 (de) | Unterbrechungs-Direktorschalrwerk für eine Datenverarbeitungsanlage mit mehreren Rechenanlagen und mehreren perpheren Geräten | |
DE1178623C2 (de) | Programmgesteuerte datenverarbeitende Maschine | |
EP0048767A1 (de) | Prioritätsstufengesteuerte Unterbrechungseinrichtung | |
DE3508291A1 (de) | Realzeit-datenverarbeitungssystem | |
DE2332734A1 (de) | Datenverarbeitungssystem | |
DE1499175B2 (de) | Steuereinrichtung in einem mehrspezies rechner | |
DE2912738A1 (de) | System mit direkter uebertragung zwischen subsystemen | |
DE1424762B2 (de) | Datenverarbeitungsanlage | |
DE3535436C2 (de) | ||
DE2731188A1 (de) | Datenverarbeitungssystem | |
DE1200581B (de) | Programmunterbrechungssystem fuer eine elektronische Rechenmaschine | |
DE102016008985B4 (de) | Servosteuersystem mit Lernsteuereinrichtung mit Funktion zur Optimierung einer Lernspeicherzuordnung | |
DE1549437A1 (de) | Datenverarbeitendes System aus mehreren miteinander verbundenen Datenverarbeitungsanlagen | |
DE2164793A1 (de) | Verfahren und Datenverarbeitungsanlage zur Steuerung einer Vielzahl von Eingabe/ Ausgabe-Einheiten mittels eine Zentraleinheit | |
DE3750045T2 (de) | Unterbrechungssteuerungsvorrichtung für eine virtuelle Maschine mit einer Vielzahl von Verarbeitungseinheiten. | |
DE3727035C2 (de) | ||
DE3727017A1 (de) | Synchronisiervorrichtung fuer prozessoren | |
DE2854782A1 (de) | Datenverarbeitungssystem | |
EP0062141B1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
DE1524111B2 (de) | Elektronische Datenverarbeitungsanlage | |
DE1524181B2 (de) | Auswahlvorrichtung fuer ein und ausgabegeraete einer daten verarbeitungsanlage | |
DE3048414A1 (de) | "schaltungsanordnung fuer eine datenverarbeitungsanlage" | |
DE2252182A1 (de) | Schnittstellenmultiplexer | |
DE1524127B2 (de) | Mehrfachrechenanlage mit internen verbindungsleitungen zwischen den datenverarbeitungsgeraeten |