Nothing Special   »   [go: up one dir, main page]

DE112007000352T5 - Mehrchip-Modul für Batterie-Leistungsregelung - Google Patents

Mehrchip-Modul für Batterie-Leistungsregelung Download PDF

Info

Publication number
DE112007000352T5
DE112007000352T5 DE200711000352 DE112007000352T DE112007000352T5 DE 112007000352 T5 DE112007000352 T5 DE 112007000352T5 DE 200711000352 DE200711000352 DE 200711000352 DE 112007000352 T DE112007000352 T DE 112007000352T DE 112007000352 T5 DE112007000352 T5 DE 112007000352T5
Authority
DE
Germany
Prior art keywords
chip
module
power transistor
power
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200711000352
Other languages
English (en)
Inventor
Edwin Man Fai Lee
Jeongil Lee
Myoungho Bucheon Lee
Bigildis San Jose Dosdos
Charles Milpitas Suico
David Chong Sook Lim
Adriano M. Campbell Vilas-Boas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112007000352T5 publication Critical patent/DE112007000352T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • H02J7/04—Regulation of charging current or voltage
    • H02J7/06—Regulation of charging current or voltage using discharge tubes or semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H01M10/0525—Rocking-chair batteries, i.e. batteries with lithium insertion or intercalation in both electrodes; Lithium-ion batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2200/00—Safety devices for primary or secondary batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Battery Mounting, Suspending (AREA)
  • Protection Of Static Devices (AREA)
  • Power Sources (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Mehrchip-Modul mit:
mindestens einem integrierten Schaltungs-Chip (IC-Chip),
mindestens einem Leistungs-Chip,
einer metallischen Chipträgerstruktur, die Anschlüsse und mindestens zwei unabhängige, elektrisch voneinander isolierte Chipmontage-flächen enthält, wobei die mindestens zwei unabhängigen Chipmontageflächen eine erste Unterlage zum Montieren mindestens eines IC-Chips und eine zweite Unterlage zum Montieren mindestens eines Leistungs-Chips enthält, und
Bonddrähten, die mehr als einen Durchmesser haben und den mindestens einen IC-Chip und den mindestens einen Leistungs-Chip mit den Anschlüssen verbinden.

Description

  • Diese Patentanmeldung ist eine nicht-vorläufige Patentanmeldung und beansprucht die Priorität der provisorischen U.S. Patentanmeldung Nr. 60/773 034, angemeldet am 13. Februar 2006, und die hier in ihrer Gesamtheit für alle Zwecke durch Bezug eingeschlossen ist.
  • Hintergrund
  • Es existieren verschiedene Schutzmechanismen für Lithium-Ionen-Batterien. Wird eine Lithium-Ionen-Batterie überladen, sind starke exothermische Reaktionen möglich und die Brandgefahr steigt an.
  • Um ein Überladen einer Lithium-Ionen-Batterie zu vermeiden, wird eine Batterieschutzschaltung benutzt. Eine solche Batterieschutzschaltung, von der ein Beispiel in 1 gezeigt ist, enthält häufig neben anderen Komponenten zwei FET-Schalter (Feldeffekttransistor-Schalter) 122, 124 und ein Steuer-IC (Integrierte Schaltung) 120. Ein FET verhindert, dass Strom in die Batterie fließt, während der andere verhindert, dass Strom von der Batterie fließt, es sei denn, dass das Steuer-IC dies zulässt.
  • Mehrchip-Module, die Steuer-ICs und MOSFETs enthalten, sind bekannt. Es können jedoch eine Vielzahl von Verbesserungen vorgenommen werden. Zum Beispiel enthalten einige konventionelle Mehrchip-Module Anschlüsse an allen vier Seiten der Gehäuse. Dies führt zu größeren Modulen, was unerwünscht ist, weil solche Module in kleinen elektronischen Geräten wie zellularen Telefonen benutzt werden sollen. Die Größen der Mehrchip-Module können reduziert werden, aber dies reduziert die Stromführkapazität der Chips, die in solchen Gehäusen benutzt werden können.
  • Somit sind verbesserte Mehrchip-Module erforderlich.
  • Ausführungen der Erfindung befassen sich mit den oben genannten und anderen Problemen einzeln und im Gesamten.
  • Kurze Zusammenfassung
  • Ausführungen der Erfindung sind auf Mehrchip-Module, Verfahren zur Herstellung von Mehrchip-Modulen sowie auf Systeme und Anordnungen gerichtet, die die Mehrchip-Module enthalten.
  • Eine Ausführung der Erfindung ist gerichtet auf ein Mehrchip-Modul mit mindestens einem integrierten Schaltungs-Chip (IC-Chip), mindestens einem Leistungs-Chip und einer metallischen Chipträgerstruktur, die Anschlüsse enthält. Die Chipträgerstruktur enthält mindestens zwei unabhängige, elektrisch voneinander isolierte Chipmontageflächen. Die mindestens zwei unabhängigen Chipmontageflächen weisen eine erste Fläche zum Montieren mindestens eines IC-Chips und eine zweite Fläche zum Montieren mindestens eines Leistungs-Chips auf. Das Mehrchip-Modul kann außerdem Bonddrähte aufweisen, die mehr als einen Durchmesser haben und den mindestens einen IC-Chip und den mindestens einen Leistungs-Chip mit den Anschlüssen verbinden.
  • Eine andere Ausführung der Erfindung ist auf ein Mehrchip-Modul für den Batterieschutz gerichtet mit einem integrierten Schaltungs-Chip und mindestens einem Leistungs-Chip, der in einem einzigen Gehäuse angeordnet ist zum Regulieren des Ladens und Entladens einer Batterie. Das Gehäuse kann aus einem Gießmaterial gebildet sein. Der integrierte Schaltungs-Chip und der mindestens eine Leistungs-Chip bilden mindestens einen Teil einer Schaltung. Erforderliche externe Verbindungen zu der Schaltung sind auf vier Anschlüsse beschränkt.
  • Eine andere Ausführung der Erfindung ist auf ein Mehrchip-Modul gerichtet, mit einem integrierten Schaltungs-Chip, einem ersten Leistungstransistor, einem zweiten Leistungstransistor, einer ersten Verbindungsstruktur, die den integrierten Schaltungs-Chip mit dem ersten Leistungstransistor koppelt, mit einer zweiten Verbindungsstruktur, die den integrierten Schaltungs-Chip mit dem zweiten Leistungstransistor koppelt, und mit einer Chipträgerstruktur. Die Chipträgerstruktur enthält einen ersten Anschluss, einen zweiten Anschluss, einen dritten Anschluss und einen vierten Anschluss, wobei der integrierte Schaltungs-Chip, der erste Leistungstransistor und der zweite Leistungstransistor auf der Chipträgerstruktur montiert sind. Ein Gießmaterial bedeckt mindestens einen Teil des integrierten Schaltungs-Chips, den ersten Leistungstransistor, den zweiten Leistungstransistor, die erste Verbindungsstruktur und die zweite Verbindungsstruktur. Der erste Anschluss stellt eine elektrische Verbindung zu dem ersten Leistungstransistor und der zweite Anschluss eine elektrische Verbindung zu dem zweiten Leistungstransistor her. Die ersten und zweiten Anschlüsse befinden sich an einem ersten Ende des Mehrchip-Moduls und die dritten und vierten Anschlüsse an einem zweiten Ende des Mehrchip-Moduls. Mindestens eine der Chipmontageflächen hat keine externen Anschlüsse, Montageflächen oder andere Chipmontageflächen entlang der beiden einander gegenüberliegenden Seiten der Fläche.
  • Weitere Ausführungen der Erfindung sind auf Verfahren zur Herstellung der oben beschriebenen Mehrchip-Module sowie auf Anordnungen und Systeme gerichtet, die solche Module benutzen.
  • Andere Ausführungen der Erfindung können unter Bezug auf die Figuren und durch die nachfolgende detaillierte Beschreibung erläutert werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt eine konventionelle Batterieschutzschaltung.
  • 2 zeigt eine perspektivische Ansicht eines Mehrchip-Moduls gemäß einer Ausführung der Erfindung. Innere Komponenten in dem Mehrchip-Modul sind ebenso gezeigt.
  • 3 zeigt eine Seitenansicht des Moduls der 2.
  • 4(a) bis 4(e) zeigen Perspektivansichten von Komponenten in dem Mehrchip-Modul. 4(a) bis 4(e) erläutern einen Verfahrensablauf zur Herstellung des Mehrchip-Moduls der 2.
  • 5 zeigt eine Batterieschutzschaltung, die das Mehrchip-Modul der 2 enthält.
  • 6 zeigt ein Schaltbild für den Mehrchip-Modul der 2.
  • 7 zeigt eine Bodenansicht eines Mehrchip-Moduls.
  • 8 zeigt eine elektrische Anordnung mit einem Schaltungssubstrat und dem auf dem Schaltungssubstrat montierten Mehrchip-Modul der 2.
  • 9 zeigt ein System mit einer Lithium-Ionen-Batterie, die mit der elektrischen Anordnung der 8 gekoppelt ist.
  • 10(a) zeigt einen Grundriss einer anderen Modulausführung von unten.
  • 10(b) zeigt eine Perspektivansicht der Chipträgerstruktur und des in dem Modul der 10(a) benutzten Chips von unten.
  • 10(c) zeigt eine Perspektivansicht der in 10(b) gezeigten Chipträgerstruktur von oben.
  • Detaillierte Beschreibung
  • Es wird die Integration eines Leistungshalbleiterschalters und eines Steuer-ICs zum Regulieren des Ladens einer Batterie, wie einer Zellulartelefonbatterie, wird beschrieben. In Ausführungen der Erfindung wird ein Mehrchip-Modul mit einem kleinen Formfaktor beschrieben, der auf eine Miniatur-Schaltungsplatine montiert werden kann. Die Miniatur-Schaltungsplatine kann mit dem Anschlussende eines Batteriepaketes verbunden werden. Das Mehrchip-Modul kann einen Teil einer Batterieschutzschaltung bilden.
  • Wie oben bemerkt, zeigt 1 eine konventionelle Batterieschutzschaltung. Einige haben diskrete Komponenten benutzt, um die Schaltung nach 1 darzustellen. Werden viele diskrete Komponenten benutzt, um die Schaltung nach 1 zu bilden, kann die gebildete Schutzschaltung dazu führen, dass sie einen verhältnismäßig großen Raum beansprucht. Zum Beispiel ist auf der Schaltungsplatine nur für den diskreten IC und die Leistungs-MOSFETs ein Minimum von acht Lötflächen erforderlich.
  • Ausführungen der Erfindung konzentrieren sich auf eine Maximierung der Chipfläche, die innerhalb eines kompakten Gehäuses (zum Beispiel von 2 mm × 5 mm) eines Mehrchip-Moduls eingeschlossen ist. Die Anzahl der externen Anschlüsse in dem Mehrchip-Modul und die internen Signalführungsmerkmale sind innerhalb des Gehäuses minimiert.
  • Eine Anzahl verschiedener Merkmale kann zu einem kompakten Mehrchip-Modul dieser Art führen. Erstens kann die Chipmontagefläche der Anschlussrahmenstruktur für den Leistungs-MOSFET sich vollständig von einem Rand des Mehrchip-Moduls zu dem anderen erstrecken. Dies erlaubt eine Maximierung der Größe des Leistungs-Chips auf der Chipmontagefläche, wodurch das Stromführungsvermögen des Leistungs-MOSFETs maximiert wird. Zweitens sind weder von dem Leistungs-Chip noch von dem IC-Chip „Abwärtsbondungen" zu der Chipträgerstruktur vorhanden. Drittens werden Verbindungen zwischen dem IC und dem Leistungs-MOSFET durch Chip-zu-Chip-Verbindungen (d. h. Drahtverbindungen) hergestellt. Viertens wird die Anzahl von externen Anschlüssen und Signalführungselementen zu der Chipmontagefläche des MOSFET minimiert. Durch Minimieren der externen Anschlüsse und Vermeiden von „Abwärtsbondungen" wird die Fläche innerhalb des Gehäuses maximiert, was einen größeren MOSFET zulässt. Die erhöhte Größe des Leistungs-MOSFETs reduziert den Durchlasswiderstand, was die Leistungs-verluste minimiert und die Erwärmung reduziert. Hierdurch wird letzten Endes die genutzte Energie der Batterie erhöht.
  • Die Mehrchip-Module nach den Ausführungen der Erfindung können auch einen speziellen diagnostischen Prüfmodus aufweisen. Um eine Stromüberhöhung zu vermeiden, wird die Schaltzeit des MOSFET durch den Treiber-IC verlangsamt. Eine normale Betriebsfähigkeitsprüfung würde in Ausführungen der Erfindung eine Prüfzeit von 1200 ms benötigen. Ein Anschluss des Mehrchip-Moduls, der für den normalen Betrieb nicht benutzt wird, ist mit einer Fläche auf dem IC verbunden und ermöglicht es dem IC, die Schaltzeit um einen Faktor von 10 zu skalieren, wodurch die Gültigkeitsprüfungszeit auf 120 ms reduziert wird. Die reduzierte Prüfzeit erhöht den Durchsatz bei der Gültigkeitsprüfung und reduziert die Herstellkosten des Produktes. In den Ausführungen der Erfindung kann ein optionaler fünfter Anschluss in dem Mehrchip-Modul neben der Montagefläche des IC ausschließlich die Funktion haben, den IC in einen speziellen diagnostischen Prüfmodus zu setzen.
  • 2 zeigt ein Mehrchip-Modul 200 nach einer Ausführung der Erfindung. Wie 2 zeigt, hat das Mehrchip-Modul 200 eine längliche Form und enthält ein erstes Längsende 200(a) und ein zweites, gegenüberliegendes Längsende 200(b). Das Mehrchip-Modul 200 kann in Ausführungen der Erfindung ein Längenverhältnis von größer als 1 haben. Wie später noch im Detail beschrieben wird, minimiert dieser besondere Formfaktor den Raum, wenn es in einer elektrischen Anordnung in Verbindung mit einer aufladbaren Batterie benutzt wird.
  • Das Mehrchip-Modul 200 enthält eine Chipträgerstruktur 210. Die Chipträgerstruktur 210 in diesem Beispiel enthält eine erste Montagefläche 210(a)-1 und eine zweite Montagefläche 210(a)-2, die durch einen Spalt 214 voneinander getrennt sind. Der Spalt 214 isoliert die erste und die zweite Montagefläche 210(a)-1 und 210(a)-2 elektrisch voneinander, so dass irgendwelche Chips, die sich auf diesen Flächen befinden, durch die Chipträgerstruktur 210 nicht direkt elektrisch miteinander verbunden sind.
  • In anderen Ausführungen muss der Spalt 214 nicht vorhanden sein. Zum Beispiel wäre es möglich, nur eine einzige Montagefläche vorzusehen und dann eine dielektrische Schicht unter einem oder beiden irgendwelcher Chips vorzusehen, die auf der einzigen Montagefläche montiert sind. Die dielektrische Schicht würde dann die Bodenflächen der Chips elektrisch voneinander isolieren.
  • Die Chipträgerstruktur 210 enthält außerdem Verbindungsstege 224. (Bezugszeichen 224 zeigt auf Beispiele von Verbindungsstegen, in diesem speziellen Beispiel sind es 6 Verbindungsstege auf einer Seite des Gehäuses und 12 Verbindungsstege insgesamt in dem Gehäuse.) Die Verbindungsstege 224 erstrecken sich lateral von der ersten und der zweiten Chipmontagefläche 210(a)-1, 210(a)-2 fort. Diese Verbindungsstege 224 können benutzt werden, in einer Anordnung von Chipträgerstrukturen während der Verarbeitung viele Chipträgerstrukturen miteinander zu verbinden.
  • Wie 2 zeigt, enthält die Chipträgerstruktur 210 zwei Anschlüsse 210(b)-1 und 210(b)-2 (z. B. erste und zweite Anschlüsse) an einem Längsende der Chipträgerstruktur 210 und an einem Längsende des Moduls 200. Die Chipträgerstruktur 210 enthält außerdem zwei Anschlüsse 210(b)-3 und 210(b)-4 (z. B. dritte und vierte Anschlüsse) an dem anderen Längsende der Chipträgerstruktur 210 und dem Modul 200. Ein optionaler Prüfanschluss 21(c)0 ist lateral gegenüber der zweiten Chipmontagefläche 210(a)-2 angeordnet. Wie 2 zeigt, sind nur vier notwendige Anschlüsse 210(b)-1, 210(b)-2, 210(b)-3 und 210(b)-4 in dem Modul 200 vorgesehen.
  • In diesem Beispiel sind die Anschlüsse 21(b)-10, 210(b)-2, 210(b)-3 und 210(b)-4 von den ersten und zweiten Chipmontageflächen 210(a)-1, 210(a)-2 getrennt, aber sie könnten mit ihnen verbunden werden (d. h. integral mit ihnen), wenn das Modul 200 in einer anderen Art von Schaltung benutzt wird.
  • Die Chipträgerstruktur 210 kann irgendein geeignetes Material enthalten, einschließlich Kupfer und dessen Legierungen. In einigen Ausführungen kann die Chipträgerstruktur 210 mit Ni Pd Au vorplattiert oder mit einem lötbaren Material (z. B. Sn) plattiert sein.
  • Der Halbleiterchip 204 enthält Leistungstransistoren und ist auf der ersten Chipmontagefläche 210(a)-1 montiert. Ein Steuer-IC 215 ist auf der zweiten Chipmontagefläche 210(a)-2 montiert.
  • In dieser Ausführung enthält der Halbleiterchip 204 mit den Leistungstransistoren einen ersten MOSFET 204(m)-1, der eine erste Source-Region 204(s)-1 und eine erste Gate-Region 204(g)-1 auf einer ersten Fläche des Chips 204 sowie eine Drain-Region 204(d) auf einer zweiten Fläche des Chips 204 aufweist. Der erste MOSFET wäre in diesem Beispiel ein Vertikal-MOSFET, weil sich die Source-Region 204(s)-1 und die Drain-Region 204(d) auf entgegengesetzten Seiten des Chips 204 befinden. In diesem Beispiel läge die erste Fläche des Chips entfernt von der Chipträgerstruktur 210, während die zweite Fläche des Chips 204 in der Nähe der Chipträgerstruktur 210 liegt.
  • Während Leistungs-MOSFETs im Detail beschrieben werden, kann irgendein geeigneter Vertikal-Leistungstransistor in Ausführungen der Erfindung benutzt werden. Vertikal-Leistungstransistoren schließen VDMOS-Transistoren und bipolare Vertikal-Transistoren ein. Ein VDMOS-Transistor ist ein MOSFET, der zwei oder mehr durch Diffusion geformte Halbleiterregionen aufweist. Er hat eine Source-Region, eine Drain-Region und ein Gate. Das Bauelement ist in der Weise vertikal, dass die Source-Region und die Drain-Region sich auf entgegengesetzten Flächen des Halbleiterchips befinden. Das Gate kann eine Trench-Gate-Struktur oder eine planare Gate-Struktur haben und ist auf derselben Fläche wie die Source-Region gebildet. Trench-Gate-Strukturen werden bevorzugt, da diese schmäler sind und weniger Raum als planare Gate-Strukturen beanspruchen. Während des Betriebes fließt der Strom in einem VDMOS-Bauelement von der Source-Region zu der Drain-Region im Wesentlichen rechtwinklig zu den Chipflächen.
  • Der Halbleiterchip 204 enthält außerdem einen zweiten MOSFET 204(m)-2, der eine zweite Source-Region 204(s)-2 und eine zweite Gate-Region 204(g)-2 auf der ersten Fläche des Chips 204 aufweist. Der zweite MOSFET 204(m)-2 enthält außerdem eine Drain-Region 204(d) auf einer zweiten Fläche des Chips 204. In diesem Beispiel sind der erste und zweite MOSFET 204(m)-1 und 204(m)-2 auf einem gemeinsamen Substrat angeordnet und haben einen gemeinsamen Drain. (in 2 sind die die Diffusions-Regionen definierenden Flächen wie die Source-Regionen in dem Chip 204 nicht dargestellt.) Die Drain-Region 204(d) der ersten und zweiten MOSFETs 204(m)-1 und 204(m)-2 kann elektrisch mit der Montagefläche 210(a)-1 gekoppelt werden.
  • In dem speziellen Beispiel der 2 sind zwei MOSFETs in einem einzigen Chip untergebracht. In anderen Ausführungen jedoch kann nur ein MOSFET in dem Chip 204 vorgesehen sein oder zwei getrennte Chips können auf der ersten Chipmontagefläche 210(a) angeordnet sein. Obgleich zwei MOSFETs gezeigt sind, ist es zusätzlich möglich, in anderen Ausführungen nur ein MOSFET zu benutzen, wenn die Endanwendung sich von der Batterieschutzschaltung nach 1 unterscheidet.
  • Eine Anzahl von Verbindungsstrukturen kann benutzt werden, um die Chips elektrisch miteinander zu koppeln und/oder die Chips elektrisch mit den Anschlüssen zu verbinden. Beispiele solcher Verbindungsstrukturen schließen Drähte oder leitende Clips ein. Solche Verbindungsstrukturen können irgendein geeignetes Material, einschließlich Edelmetall wie Gold, enthalten, oder Metalle wie Kupfer oder dessen Legierungen. In dem Mehrchip-Modul 200 nach 2 sind die Verbindungsstrukturen in der Form von Drähten ausgebildet.
  • In 2 ist zu sehen, dass eine Mehrzahl von Drähten 206(a)-1, 206(a)-2 mit einem ersten Durchmesser die Source-Regionen 204(s)-1, 204(s)-2 des MOSFETs mit den Anschlüssen 210(b)-1, 210(b)-2 elektrisch verbindet. Drähte 220, 222 mit einem zweiten Durchmesser können den IC-Chip 215 elektrisch mit den Anschlüssen 210(b)-3, 210(b)-4 verbinden. Die mit den Source-Regionen 204(s)-1, 204(s)-2 verbundenen Drähte 206(a)-1, 206(a)-2 haben einen größeren Durchmesser als die mit dem IC-Chip 215 verbundenen Drähte 220, 222, weil erstere mehr Strom führen als letztere.
  • Zusätzliche Drähte, die in dem Mehrchip-Modul 200 vorhanden sein können, schließen Drähte 218(g)-1, 218(g)-2 ein, die den IC-Chip 215 mit den Gate-Regionen 204(g)-1, 204(g)-2 verbinden. Ein weiterer Draht 208(s)-1 koppelt den IC-Chip 215 elektrisch mit der Source-Region 204(s)-1 eines der MOSFETs in dem Chip 204. Noch ein weiterer Draht 212 koppelt den Prüfanschluss 210(c) mit dem IC-Chip 215.
  • Das Gießmaterial 202 bedeckt zumindest einen Teil der Chipträgerstruktur 210, den Leistungstransistor-Chip 204 und den IC-Chip 215. Das Gießmaterial 202 kann ein Epoxid-Material enthalten oder irgendein anderes geeignetes Material. Wie 2 zeigt, erstrecken sich die Anschlussenden der Anschlüsse 210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4 nicht über die lateralen Flächen des Gießmaterials hinaus. Das in 2 gezeigte Mehrchip-Modul 200 kann als MLP (microlead package = Mikroanschlussgehäuse) bezeichnet werden.
  • In dem Mehrchip-Modul 200 der 2 sind keine „Abwärtsbondungen" oder Drahtbondungen nach unten zur Montagefläche 210(a)-1 vorhanden. Zum Beispiel wird ein Draht 208(s)-1 benutzt, um den IC-Chip 215 mit der Source-Region 204(s)-1 des ersten MOSFET 204(m)-1 in dem Chip 204 über die oberen Flächen der Chips 204, 215 zu verbinden. Weil keine „Abwärtsbondung" in dem Mehrchip-Modul 200 vorhanden ist, kann der Raum, der sonst für die Abwärtsbondung benutzt würde, durch den Chip 204 genutzt werden, wodurch die Größe des Chips 204 innerhalb der Grenzen des Mehrchip-Moduls 200 maximiert werden kann.
  • Das Mehrchip-Modul 200 kann auch einen optionalen Spezialprüfanschluss 210(c) enthalten. Das Gehäuse kann mit dem Prüfanschluss 210(c) schneller geprüft werden. Unter Benutzung des Prüfanschlusses 210(c) kann der IC-Chip 215 reprogrammiert werden, so dass die Prüfung schneller durchgeführt werden kann. Wie oben erläutert, kann mit diesem Merkmal die Prüfung bis zu zehnmal schneller als ohne den Prüfanschluss 210(c) erfolgen.
  • 3 zeigt eine Seitenansicht des in 2 gezeigten Moduls. Die Komponenten in 3 werden unter Bezug auf die 2 beschrieben, und gleiche Bezugszeichen bezeichnen die gleichen Elemente. 3 zeigt zusätzlich eine teilweise geätzte Region 210(d) (z. B. eine halbgeätzte Region) der Chipträgerstruktur 210. Das Gießmaterial 202 füllt den durch die halbgeätzte Region 210(d) gebildeten Raum aus und das Gießmaterial 202 kann die Chipträgerstruktur 210 in der Position fixieren. Ein Nassätzverfahren kann benutzt werden, um die halbgeätzten Regionen 210(d) zu bilden, wie es allgemein bekannt ist.
  • 3 zeigt außerdem, dass die untere Außenfläche der Anschlussrahmenstruktur 210 im Wesentlichen koplanar mit der Außenfläche des Gießmaterials 202 sein kann. Das Mehrchip-Modul 200 kann direkt auf einer Schaltungsplatine oder dergleichen montiert werden und die exponierte Fläche der Chipträgerstruktur 210 kann dazu dienen, Wärme vom Leistungschip 204 zu einer darunter liegenden Fläche auf der Schaltungsplatine (nicht gezeigt) zu übertragen.
  • Ein Verfahren zur Herstellung des Moduls 200 kann nun unter Bezug auf die 4(a) bis 4(e) beschrieben werden.
  • 4(a) zeigt eine Chipträgerstruktur 210 einschließlich einer ersten Chipmontagefläche 210(a)-1 und einer zweiten Chipmontagefläche 210(a)-2. Diese Chipträgerstruktur 210 kann in geeigneter Weise einschließlich Ätzen, Stanzen usw. hergestellt werden.
  • Wie 4(b) zeigt, wird dann ein leitfähiges Material 230(a)-1, 230(a)-2, wie durch Silber gefülltes Epoxid oder Lötmaterial (mit Blei oder bleifrei), auf die erste und zweite Chipmontagefläche 210(a)-1 bzw. 210(a)-2 aufgebracht. Der leitende Klebstoff 230(a)-1, 230(a)-2 kann auf die erste und zweite Chipmontagefläche 210(a)-1 bzw. 210(a)-2 durch ein Beschichtungsverfahren oder ein anderes Aufbringverfahren aufgebracht werden. Der Klebstoff kann in anderen Ausführungen auch elektrisch nicht-leitend sein.
  • Wie 4(c) zeigt, werden die Chips 204, 215 dann auf den ersten und zweiten Chipmontageflächen 210(a)-1 und 210(a)-2 befestigt. Jedes geeignete Verfahren einschließlich eines Aufnahme- und Platzierverfahrens kann benutzt werden, die Chips 204, 215 auf den Chipmontageflächen 210(a)-1 und 210(a)-2 zu montieren.
  • Wie 4(d) zeigt, werden die vorher beschriebenen Drähte (z. B. einschließlich der Drähte 206(a)-1, 206(a)-2) sowohl an den Chips 204, 215 als auch an den Anschlüssen der Chipträgerstruktur 210 gebondet, wie vorher beschrieben wurde. Geeignete Drahtbondungsverfahren (z. B. Ultraschallbondung) sind dem Fachmann auf diesem Gebiet bekannt.
  • Wie 4(e) zeigt, wird dann Gießmaterial 202 um mindestens einen Teil der Chipträgerstruktur 210, die Chips 204, 215 und die verschiedenen Drähte (z. B. 206(a)-1, 205(a)-2) unter Anwendung eines konventionellen Gießverfahrens gegossen.
  • 5 zeigt ein Schaltbild, das das vorher beschriebene Mehrchip-Modul 200 enthält. In den 2 und 5 entspricht B- dem Anschluss 210(b)-1, P- entspricht dem Anschluss 210(b)-2, Vdd entspricht dem Anschluss 21(b)-30 und VM entspricht dem Anschluss 210(b)-4. Das Mehrchip-Modul 200 in 5 enthält vorteilhafterweise viele der Komponenten der Schaltung nach 1. Das Mehrchip-Modul 200 macht es leichter, die Batterieschutzschaltung zu bilden, weil viele der Komponenten der Schaltung in einem einzigen Modul mit kleinem Formfaktor enthalten sind.
  • 6 zeigt die innere Schaltung der Komponenten des Moduls 200. In 6 sind ein IC-Chip 215 und zwei MOSFETs 204(m)-1, 204(m)-2 zu sehen, die durch den IC-Chip 215 gesteuert werden. Wie aus den 2 und 6 zu sehen ist, kann der Anschluss Vss des IC-Chips mit dem Draht 208(s)-1, der Anschluss DO mit dem Draht 218(g)-1, der Anschluss VM mit dem Draht 222 und der Anschluss CO mit 218(g)-2 verbunden werden. Es ist auch leichter, das Modul 200 auf einer Schaltungsplatine zu montieren, als viele diskrete Komponenten.
  • 7 zeigt eine Bodenansicht des Moduls 200. In dieser Figur ist der vorher beschriebene Prüfanschluss nicht gezeigt. Wie 7 zeigt, enthält die Bodenfläche des Moduls 200 sowohl exponierte Flächen der Chipmontageflächen 210(a)-1 und 210(a)-2 als auch exponierte Flächen der Anschlüsse 210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4. Wie gezeigt, ist die Außenfläche des Gießmaterials 202 im Wesentlichen koplanar mit den exponierten Außenflächen der Anschlüsse 210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4 und den Chipmontageflächen 210(a)-1 und 210(a)-2. Wie gezeigt, kann ein Maß etwa 2 mm und ein anderes Längsmaß etwa 5 mm betragen. Das Modul in diesem Beispiel hat ein Längen-Breiten-Verhältnis (aspect ratio) von mehr als 2.
  • 8 zeigt eine elektrische Anordnung 300 mit einer Schaltungsplatine 302 und darauf montiertem Modul 200. Andere elektrische Komponenten 304 können auch auf der Schaltungsplatine 302 montiert werden.
  • 9 zeigt ein System, das die vorher beschriebene elektrische Anordnung 300 enthält, die mit einer Lithium-Ionen-Batterie 400 verbunden ist. Wie 8 und 9 zeigen, erlaubt es der spezielle Formfaktor des Moduls 200, dass die mit der Lithium-Ionen-Batterie 400 benutzte Batterieschutzschaltung kompakt ist.
  • 10(a) zeigt einen Grundriss einer anderen Ausführung eines Moduls von unten. 10(b) zeigt eine Perspektivansicht der Chipträgerstruktur und des in dem Modul in 10(a) benutzten Chips von oben. 10(c) zeigt eine Perspektivansicht der Chipträgerstruktur nach 10(b) von oben. In den 10(a) bis 10(c) sind viele der Bezugszeichen bereits oben beschrieben worden.
  • Die Ausführung nach 10(a) kann ähnlich zu den Ausführungen nach den 2 bis 4 sein. In dieser Ausführung hat das Modul jedoch einen Prüfanschluss 210(c) am Ende des Moduls und nicht an der Seite des Moduls (z. B. wie in 2). In diesem Beispiel liegt der Prüfanschluss 210(c) zwischen den Anschlüssen 210(b)-3 und 210(b)-4. Wie auch in den 10(b) und 10(c) gezeigt, kann die Chipträgerstruktur 210 weniger Verbindungsstege 224 haben als die Chipträgerstruktur 210, die in Verbindung mit den 2 bis 4 beschrieben wurde (z. B. 3 Verbindungsstege pro Seite anstelle von 6 Verbindungsstegen pro Seite). Diese Änderungen können helfen, (im Vergleich zu den Ausführungen, die unter Bezug auf die 2 bis 4 beschrieben wurden) mechanische Spannungen während des Sägevorgangs zu reduzieren. Auch durch Vorsehen des Prüfanschlusses 210(c) am Ende des Moduls kann die zweite Chipmontagefläche 210(a)-2 breiter ausgebildet werden und einen größeren IC-Chip aufnehmen.
  • Darüber hinaus sind die Anschlüsse 210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4 in der Chipträgerstruktur 210 der 10(b)–10(c) geringfügig länger als in der Chipträgerstruktur 210 der 2 bis 4. Durch Benutzen längerer Anschlüsse kann die Größe der Lötverbindungen zwischen dem Modul und der Schaltungsplatine vergrößert werden.
  • Die Multichip-Module nach den Ausführungen der Erfindung können in verschiedenen Systemen wie drahtlosen Telefonen, Laptop-Rechnern, Server-Rechnern, Stromversorgungen usw. benutzt werden.
  • Eine Benutzung von „ein", „eine", „einer" oder „der", „die", „das" soll „ein oder mehrere" bedeuten, es sei denn, dass das Gegenteil angegeben wird.
  • Die obige Beschreibung dient der Erläuterung und ist nicht einschränkend gemeint. Viele Variationen der Erfindung werden dem Fachmann nach Durchsicht der Beschreibung einfallen. Der Schutzumfang der Erfindung soll deshalb nicht aufgrund der obigen Beschreibung, sondern stattdessen anhand der gültigen Ansprüche unter Berücksichtigung des vollen Umfangs oder der Äquivalente bestimmt werden.
  • Zusammenfassung
  • MEHRCHIP-MODUL FÜR BATTERIE-LEISTUNGSREGELUNG
  • Ein Mehrchip-Modul, geeignet für die Benutzung in einer Batterieschutzschaltung. Das Mehrchip-Modul enthält einen integrierten Schaltungs-Chip, einen ersten Leistungstransistor, einen zweiten Leistungstransistor, eine erste Verbindungsstruktur, die den integrierten Schaltungs-Chip mit dem ersten Leistungstransistor koppelt, eine zweite Verbindungsstruktur, die den integrierten Schaltungs-Chip mit dem zweiten Leistungstransistor koppelt, eine Anschlussrahmenstruktur, die einen ersten Anschluss, einen zweiten Anschluss, einen dritten Anschluss und einen vierten Anschluss enthält, wobei der integrierte Schaltungs-Chip, der erste Leistungstransistor und der zweite Leistungstransistor auf der Chipträgerstruktur montiert sind. Ein Gießmaterial bedeckt mindestens einen Teil des integrierten Schaltungs-Chips, den ersten Leistungs-transistor, den zweiten Leistungstransistor, die erste Verbindungsstruktur und die zweite Verbindungsstruktur.

Claims (20)

  1. Mehrchip-Modul mit: mindestens einem integrierten Schaltungs-Chip (IC-Chip), mindestens einem Leistungs-Chip, einer metallischen Chipträgerstruktur, die Anschlüsse und mindestens zwei unabhängige, elektrisch voneinander isolierte Chipmontage-flächen enthält, wobei die mindestens zwei unabhängigen Chipmontageflächen eine erste Unterlage zum Montieren mindestens eines IC-Chips und eine zweite Unterlage zum Montieren mindestens eines Leistungs-Chips enthält, und Bonddrähten, die mehr als einen Durchmesser haben und den mindestens einen IC-Chip und den mindestens einen Leistungs-Chip mit den Anschlüssen verbinden.
  2. Modul nach Anspruch 1, mit einer Drahtbondverbindung von einem Chip zu einem anderen Chip.
  3. Modul nach Anspruch 1, wobei Chipmontageflächen auf der Rückseite des Moduls freiliegen und das Modul ein Epoxid-Gießmaterial enthält.
  4. Modul nach Anspruch 1, wobei die Chipträgerstruktur einen speziellen Prüfanschluss hat.
  5. Modul nach Anspruch 1, wobei mindestens eine der Chipmontageflächen keine externen Anschlüsse, Montageflächen oder andere Chipmontageflächen entlang der beiden einander gegenüberliegenden Seiten der Unterlage aufweist.
  6. Batterieschutz-Mehrchip-Modul mit: einem integrierten Schaltungs-Chip, einem Leistungs-Chip zum Regulieren des Ladens und Entladens einer gegenüber dem Mehrchip-Modul externen Batterie, der in einem einzigen Gehäuse angeordnet ist, wobei der integrierte Schaltungs-Chip und der mindestens eine Leistungs-Chip mindestens einen Teil einer Schaltung bilden, und wobei die erforderlichen externen Verbindungen zu der Schaltung auf vier Anschlüsse beschränkt sind.
  7. Mehrchip-Modul mit: einem integrierten Schaltungs-Chip, einem ersten Leistungstransistor, einem zweiten Leistungstransistor, einer ersten Verbindungsstruktur, die den integrierten Schaltungs-Chip mit dem ersten Leistungstransistor koppelt, einer zweiten Verbindungsstruktur, die den integrierten Schaltungs-Chip mit dem zweiten Leistungstransistor koppelt, einer Chipträgerstruktur, die einen ersten Anschluss, einen zweiten Anschluss, einen dritten Anschluss und einen vierten Anschluss enthält, wobei der integrierte Schaltungs-Chip, der erste Leistungstransistor und der zweite Leistungstransistor auf der Chipträgerstruktur montiert sind, und einem Gießmaterial, das mindestens einen Teil des integrierten Schaltungs-Chips, den ersten Leistungstransistor, den zweiten Leistungstransistor, die erste Verbindungsstruktur und die zweite Verbindungsstruktur bedeckt, wobei der erste Anschluss eine elektrische Verbindung zu dem ersten Leistungstransistor und der zweite Anschluss eine elektrische Verbindung zu dem zweiten Leistungstransistor herstellt, und wobei die ersten und zweiten Anschlüsse sich an einem ersten Ende des Mehrchip-Moduls befinden und die dritten und vierten Anschlüsse sich an einem zweiten Ende des Mehrchip-Moduls befinden.
  8. Mehrchip-Modul nach Anspruch 7, wobei der Chipträger ferner einen Prüfanschluss sowie eine Bondstruktur aufweist, die den Prüfanschluss und den integrierten Schaltungs-Chip elektrisch koppelt, und wobei die Anschlüsse der Chipträgerstruktur nur den Prüfanschluss sowie die ersten, zweiten, dritten und vierten Anschlüsse enthalten.
  9. Mehrchip-Modul nach Anspruch 7, wobei das Mehrchip-Modul eine längliche Form und ein Längen-Breiten-Verhältnis von größer als 1 aufweist.
  10. Mehrchip-Modul nach Anspruch 7, wobei der erste Leistungstransistor und der zweite Leistungstransistor sich in einem einzigen Chip befinden und der erste Leistungstransistor und der zweite Leistungstransistor Vertikal-Leistungs-MOSFETs sind.
  11. Mehrchip-Modul nach Anspruch 7, wobei die ersten und zweiten Bondstrukturen Drähte sind und dass die Chipträgerstruktur eine erste Chipmontagefläche und eine zweite Chipmontagefläche aufweist, der integrierte Schaltungs-Chip auf der ersten Chipmontagefläche montiert ist und die ersten und zweiten Leistungstransistoren sich in einem oder mehreren Chips befinden, wobei der eine oder die mehreren Chips auf der zweiten Chipmontagefläche montiert sind.
  12. Mehrchip-Modul nach Anspruch 11, wobei die Chipträgerstruktur ferner einen Prüfanschluss aufweist, der mit dem integrierten Schaltungs-Chip elektrisch gekoppelt ist.
  13. Mehrchip-Modul nach Anspruch 11, wobei eine Außenfläche der Chipträgerstruktur durch das Gießmaterial hindurch exponiert ist.
  14. Elektrische Schaltungsanordnung mit einer Schaltungsplatine und dem Mehrchip-Modul nach Anspruch 7, das auf der Schaltungsplatine montiert ist.
  15. System mit der elektrischen Schaltungsanordnung nach Anspruch 14 und einer aufladbaren Batterie, die mit der elektrischen Schaltungsanordnung gekoppelt ist.
  16. Verfahren mit folgenden Schritten: Erhalten einer Chipträgerstruktur mit einem ersten Anschluss, einem zweiten Anschluss, einem dritten Anschluss und einem vierten Anschluss, Montieren eines ersten integrierten Schaltungs-Chips auf der Chipträgerstruktur, Montieren mindestens eines Halbleiterchips mit einem ersten Leistungstransistor und einem zweiten Leistungstransistor auf der Chipträger-struktur, Befestigen einer ersten Verbindungsstruktur an dem integrierten Schaltungs-Chip und dem ersten Leistungstransistor, Befestigen einer zweiten Verbindungsstruktur an dem integrierten Schaltungs-Chip und dem zweiten Leistungstransistor, Gießen eines Materials um zumindest einen Teil des integrierten Schaltungs-Chips, den ersten Leistungstransistor, den zweiten Leistungstransistor, die erste Verbindungsstruktur und die zweite Verbindungsstruktur, um ein Mehrchip-Modul zu formen, wobei der erste Anschluss eine elektrische Verbindung zu dem ersten Leistungstransistor und der zweite Anschluss eine elektrische Verbindung zu dem zweiten Leistungstransistor herstellt, und wobei die ersten und zweiten Anschlüsse sich an einem ersten Ende des Mehrchip-Moduls befinden und die dritten und vierten Anschlüsse sich an einem zweiten Ende des Mehrchip-Moduls befinden.
  17. Verfahren nach Anspruch 16, bei dem die Chipträgerstruktur ferner einen Prüfanschluss enthält und bei dem das Verfahren ferner das Befestigen einer dritten Verbindungsstruktur mit dem integrierten Schaltungs-Chip und den Prüfanschluss einschließt.
  18. Verfahren nach Anspruch 16, ferner mit einem Montieren des Mehrchip-Moduls auf einer Schaltungsplatine.
  19. Verfahren mit folgenden Schritten: Erhalten einer metallischen Chipträgerstruktur mit Anschlüssen, mindestens zwei unabhängigen, elektrisch voneinander isolierten Chipmontageflächen, wobei die mindestens zwei unabhängigen Chipmontageflächen eine erste Fläche zum Montieren mindestens eines IC-Chips und eine zweite Fläche zum Montieren mindestens eines Leistungs-Chips enthalten, Montieren des mindestens einen IC-Chips auf der ersten Fläche, Montieren des mindestens einen Leistungs-ICs auf der zweiten Fläche, Befestigen von Bonddrähten, die mehr als einen Durchmesser haben, an dem mindestens einen IC-Chip und an dem mindestens einen Leistungs-Chip sowie den Anschlüssen.
  20. Verfahren nach Anspruch 19, ferner mit einem Gießen eines Gießmaterials um mindestens einen Teil der metallischen Chipträgerstruktur, des mindestens einen IC-Chips, des mindestens einen Leistungs-ICs und um die Bonddrähte.
DE200711000352 2006-02-13 2007-02-09 Mehrchip-Modul für Batterie-Leistungsregelung Withdrawn DE112007000352T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US77303406P 2006-02-13 2006-02-13
US60/773,034 2006-02-13
US11/672,728 2007-02-08
US11/672,728 US7868432B2 (en) 2006-02-13 2007-02-08 Multi-chip module for battery power control
PCT/US2007/061931 WO2007095468A2 (en) 2006-02-13 2007-02-09 Multi-chip module for battery power control

Publications (1)

Publication Number Publication Date
DE112007000352T5 true DE112007000352T5 (de) 2009-04-02

Family

ID=38367524

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200711000352 Withdrawn DE112007000352T5 (de) 2006-02-13 2007-02-09 Mehrchip-Modul für Batterie-Leistungsregelung

Country Status (8)

Country Link
US (2) US7868432B2 (de)
JP (1) JP2009527109A (de)
KR (1) KR101399481B1 (de)
CN (2) CN102354690A (de)
DE (1) DE112007000352T5 (de)
MY (1) MY144406A (de)
TW (1) TWI435507B (de)
WO (1) WO2007095468A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013203280A1 (de) * 2013-02-27 2014-08-28 Bayerische Motoren Werke Aktiengesellschaft Hochvolt-Energiespeichermodul und Verfahren zur Herstellung des Hochvolt-Energiespeichermoduls

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5291864B2 (ja) * 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
US8097945B2 (en) * 2007-11-21 2012-01-17 Lynda Harnden, legal representative Bi-directional, reverse blocking battery switch
US20100252918A1 (en) * 2009-04-06 2010-10-07 Jiang Hunt H Multi-die package with improved heat dissipation
US9257467B2 (en) * 2009-12-16 2016-02-09 Samsung Electronics Co., Ltd. Image sensor modules, methods of manufacturing the same, and image processing systems including the image sensor modules
CN102130098B (zh) * 2010-01-20 2015-11-25 飞思卡尔半导体公司 双管芯半导体封装
US9418919B2 (en) * 2010-07-29 2016-08-16 Nxp B.V. Leadless chip carrier having improved mountability
US8614503B2 (en) * 2011-05-19 2013-12-24 International Rectifier Corporation Common drain exposed conductive clip for high power semiconductor packages
CN102956509A (zh) * 2011-08-31 2013-03-06 飞思卡尔半导体公司 功率器件和封装该功率器件的方法
JP5412559B2 (ja) * 2012-06-15 2014-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8723300B2 (en) 2012-08-13 2014-05-13 Fairchild Semiconductor Corporation Multi-chip module power clip
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
CN104218633B (zh) 2013-06-01 2017-01-04 快捷半导体(苏州)有限公司 电池管理和保护系统
EP2822063B1 (de) * 2013-07-01 2017-05-31 Samsung SDI Co., Ltd. Schutzvorrichtung für ein Batteriepack und Verfahren zur Herstellung der Schutzvorrichtung
US9142432B2 (en) 2013-09-13 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package structures with recesses in molding compound
CN105098132A (zh) * 2014-05-15 2015-11-25 (株)Itm半导体 电池保护电路组件
DE102014212247A1 (de) * 2014-06-26 2015-12-31 Robert Bosch Gmbh Elektrischer Verbinder für ein Batteriemodul
JP6379778B2 (ja) * 2014-07-15 2018-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104332465B (zh) * 2014-09-03 2017-05-17 江阴芯智联电子科技有限公司 一种3d封装结构及其工艺方法
US10845407B2 (en) * 2018-06-25 2020-11-24 Intel Corporation Scalable infield scan coverage for multi-chip module for functional safety mission application
CN111834350B (zh) * 2019-04-18 2023-04-25 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法
JP7538097B2 (ja) * 2021-09-13 2024-08-21 株式会社東芝 半導体装置

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956821A (en) * 1975-04-28 1976-05-18 Fairchild Camera And Instrument Corporation Method of attaching semiconductor die to package substrates
US4058899A (en) * 1976-08-23 1977-11-22 Fairchild Camera And Instrument Corporation Device for forming reference axes on an image sensor array package
US4382221A (en) * 1979-12-14 1983-05-03 Reynolds William R Battery charger for a backup power circuit
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4890153A (en) * 1986-04-04 1989-12-26 Fairchild Semiconductor Corporation Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package
US4720396A (en) * 1986-06-25 1988-01-19 Fairchild Semiconductor Corporation Solder finishing integrated circuit package leads
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4839717A (en) * 1986-12-19 1989-06-13 Fairchild Semiconductor Corporation Ceramic package for high frequency semiconductor devices
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US4796080A (en) * 1987-07-23 1989-01-03 Fairchild Camera And Instrument Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
US5327325A (en) * 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5328079A (en) * 1993-03-19 1994-07-12 National Semiconductor Corporation Method of and arrangement for bond wire connecting together certain integrated circuit components
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
US6049126A (en) * 1995-12-14 2000-04-11 Nec Corporation Semiconductor package and amplifier employing the same
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
JP2885213B2 (ja) * 1997-01-23 1999-04-19 日本電気株式会社 半導体集積回路
US5703463A (en) * 1997-02-18 1997-12-30 National Semiconductor Corporation Methods and apparatus for protecting battery cells from overcharge
US6184585B1 (en) * 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6424035B1 (en) * 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
KR100335480B1 (ko) * 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
JP4617524B2 (ja) * 1999-10-29 2011-01-26 ミツミ電機株式会社 電池保護装置
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
JP2001320009A (ja) * 2000-05-10 2001-11-16 Matsushita Electric Ind Co Ltd 半導体装置
US6556750B2 (en) * 2000-05-26 2003-04-29 Fairchild Semiconductor Corporation Bi-directional optical coupler
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
TW511257B (en) * 2000-12-11 2002-11-21 Chino Excel Technology Corp Flip-chip mounting method for decreasing conducting resistance in power transistor of charging battery protection circuit
KR100374629B1 (ko) * 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6891257B2 (en) * 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) * 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6449174B1 (en) * 2001-08-06 2002-09-10 Fairchild Semiconductor Corporation Current sharing in a multi-phase power supply by phase temperature control
US6774465B2 (en) * 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6642738B2 (en) * 2001-10-23 2003-11-04 Fairchild Semiconductor Corporation Method and apparatus for field-effect transistor current sensing using the voltage drop across drain to source resistance that eliminates dependencies on temperature of the field-effect transistor and/or statistical distribution of the initial value of drain to source resistance
US6747445B2 (en) * 2001-10-31 2004-06-08 Agere Systems Inc. Stress migration test structure and method therefor
US6674157B2 (en) * 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) * 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US6867489B1 (en) * 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
CN100474539C (zh) * 2002-03-12 2009-04-01 费查尔德半导体有限公司 晶片级涂覆的铜柱状凸起
US7183616B2 (en) * 2002-03-31 2007-02-27 Alpha & Omega Semiconductor, Ltd. High speed switching MOSFETS using multi-parallel die packages with/without special leadframes
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US6841852B2 (en) * 2002-07-02 2005-01-11 Leeshawn Luo Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6806580B2 (en) * 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
US6909298B2 (en) * 2003-04-07 2005-06-21 Silicon Laboratories, Inc. Test socket with integral inductor and method of manufacturing using such a test socket
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
WO2004102628A2 (en) * 2003-05-08 2004-11-25 The Trustees Of Columbia University In The City Of New York Examiner
JP4248953B2 (ja) 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7034385B2 (en) * 2003-08-05 2006-04-25 International Rectifier Corporation Topless semiconductor package
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4489485B2 (ja) 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
US20070132075A1 (en) * 2005-12-12 2007-06-14 Mutsumi Masumoto Structure and method for thin single or multichip semiconductor QFN packages
KR200412109Y1 (ko) 2006-01-13 2006-03-22 주식회사 아이티엠반도체 배터리 보호기능을 구비한 패키징 아이씨

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013203280A1 (de) * 2013-02-27 2014-08-28 Bayerische Motoren Werke Aktiengesellschaft Hochvolt-Energiespeichermodul und Verfahren zur Herstellung des Hochvolt-Energiespeichermoduls
US9923184B2 (en) 2013-02-27 2018-03-20 Bayerische Motoren Werke Aktiengesellschaft High-voltage energy storage module and method for producing the high-voltage energy storage module

Also Published As

Publication number Publication date
WO2007095468A3 (en) 2008-05-15
US20070187807A1 (en) 2007-08-16
US20110078899A1 (en) 2011-04-07
TW200737640A (en) 2007-10-01
US7868432B2 (en) 2011-01-11
JP2009527109A (ja) 2009-07-23
MY144406A (en) 2011-09-15
US8003447B2 (en) 2011-08-23
CN101443979B (zh) 2013-05-22
TWI435507B (zh) 2014-04-21
CN102354690A (zh) 2012-02-15
KR101399481B1 (ko) 2014-05-27
CN101443979A (zh) 2009-05-27
KR20080105077A (ko) 2008-12-03
WO2007095468A2 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
DE112007000352T5 (de) Mehrchip-Modul für Batterie-Leistungsregelung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE112009000425B4 (de) Mikromodule mit integrierten Dünnfilminduktoren und Verfahren zum Herstellen dieser
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE112007000832T5 (de) Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102008008514A1 (de) Multichipmodul
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE112007000994T5 (de) Halbleiterplättchengehäuse einschließlich mehrerer Plättchen und einer gemeinsamen Verbindungsstruktur
DE102014117953B4 (de) Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür
DE102008029644A1 (de) Halbleiterbauelement
DE112007001992T5 (de) Halbleiterchip-Package mit gestapelten Chips und Wärmesenkenaufbauten
DE102008035911A1 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE112009000605T5 (de) Halbleiterchip-Baugruppe mit IC-Treiber und Brücke
DE102008046095A1 (de) Vereinzelter Halbleiterbaustein

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130808

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee