DE10306290B4

DE10306290B4 - Arrangement for radio signal despreading in a radio communication system with code-division multiple access method

Info

Publication number: DE10306290B4
Application number: DE2003106290
Authority: DE
Inventors: Hans Dr. Dieterich; Thomas Dr. Frey; Joachim Schmid; Christoph Dr. Schreyögg
Original assignee: Nokia Siemens Networks GmbH and Co KG
Current assignee: Nokia Solutions and Networks GmbH and Co KG
Priority date: 2003-02-14
Filing date: 2003-02-14
Publication date: 2008-01-24
Anticipated expiration: 2023-02-15
Also published as: DE10306290A1

Abstract

Anordnung zur Funksignalentspreizung bei einem Funkkommunikationssystem mit Code-Vielfachzugriffsverfahren
– bestehend aus einer Präambledetektionseinrichtung (PRDEC), einer Fingerentspreizeinrichtung (FENT) und einer Pfadbeobachtungs-/Pfadnachführeinrichtung (PBPN),
– bei der die jeweiligen Einrichtungen jeweils eine Serienschaltung, bestehend aus einer Korrelationseinrichtung (COR1, COR2, COR3) zur Eingangschipentspreizung, einer Rotationseinrichtung (ROT1, ROT2, ROT3) zur Kompensation einer durch einen Empfängerfrequenzoffset verursachten Phasendrehung und einer kohärenten Accumulationseinrichtung (ACC-C1, ACC-C2, ACC-C3) zur Durchführung einer wiederholten kohärenten Addition aufweisen,
– bei der an jede Serienschaltung als Eingangssignal jeweils aus Antennendaten (AD) der Funksignale gebildete komplexe Eingangschips (EINC) mit einer binären Realteil- und mit einer binären Imaginärteilwortlänge von jeweils N Bit und mit einem jeweils zugeordneten binären Wertebereich W von –2^N-1 ≤ W ≤ 2^N-1 – 1 angeschaltet sind,
– bei der jede einzelne Korrelationseinrichtung (COR1, COR2, COR3) Mittel zur Durchführung einer gesättigten Signalentspreizung beinhaltet, mit deren Hilfe aus den Eingangschips (EINC) bitbreitenreduzierte komplexe Signale (b100, ..., b300) gebildet werden,...Arrangement for radio signal despreading in a radio communication system with code-division multiple access method
Consisting of a preamble detection device (PRDEC), a finger spreader (FENT) and a path observation / path tracking device (PBPN),
In which the respective devices each have a series circuit consisting of a correlation device (COR1, COR2, COR3) for input chip spreading, a rotation device (ROT1, ROT2, ROT3) for compensating a phase rotation caused by a receiver frequency offset and a coherent accumulation device (ACC-C1, ACC-C2, ACC-C3) for performing a repeated coherent addition,
- Complex input chips (EINC) formed with each series circuit as an input signal from each antenna data (AD) of the radio signals with a binary real part and a binary imaginary part word length of each N bit and with a respective associated binary value range W of -2 ^N-1 ≤ W ≤ 2 ^N-1 - 1 are turned on,
In which each individual correlation device (COR1, COR2, COR3) contains means for carrying out a saturated signal despreading, with whose aid bit-width-reduced complex signals (b100,..., B300) are formed from the input chips (EINC),

Description

Die Erfindung betrifft eine Anordnung zur Funksignalentspreizung bei einem Funkkommunikationssystem mit Code-Vielfachzugriffsverfahren gemäß dem Oberbegriff des Patentanspruchs 1.The The invention relates to an arrangement for radio signal despreading in a radio communication system with code-division multiple access method according to the generic term of claim 1

Beim neu einzuführenden UMTS-FDD-Standard ist seitens einer als NodeB bezeichneten Basisstation Hardware zur Entspreizung von Teilnehmersignalen notwendig. Die Entspreizung ist aufgrund von aufwändigen Rechenoperationen nur mit Hilfe von kostenintensiver Hardware, die im allgemeinen eine Vielzahl von hochkomplexen anwenderspezifischen Bauelementen (ASIC) aufweist, zu realisieren. Insbesondere werden anwenderspezifische Bauelemente zur Verarbeitung von Signalen mit großen Bitbreiten benötigt.At the new to be introduced UMTS FDD standard is provided by a base station called NodeB Hardware for despreading subscriber signals necessary. The Despreading is only due to complex arithmetic operations with the help of cost-intensive hardware, which is generally a variety of highly complex custom devices (ASIC), to realize. In particular, user-specific components for Processing of signals with large bit widths needed.

Die Entspreizung von Teilnehmersignalen wird mit Hilfe von Algorithmen zur Präambledetektion, zur Fingerentspreizung und zur Pfadbeobachtung bzw. Pfadnachführung durchgeführt.The Despreading of subscriber signals is done using algorithms for preamble detection, performed for finger spread and path observation or path tracking.

Mit Hilfe der Präambledetektion wird bei UMTS-FDD ein Aufbau eines Übertragungskanals eingeleitet. Dazu sendet eine Mobilstation ein vordefiniertes Nachrichtenformat, das einerseits eine sogenannte Präamble und andererseits einen der Präamble nachfolgenden Nachrichtenteil aufweist. Die Präambledetektion bestimmt eine in der Präamble enthaltene Signatur, die Information zur Decodierung des nachfolgenden Nachrichtenteils enthält. Außerdem wird mit Hilfe der Präambledetektion ein Verzögerungsleistungsdichtespektrum für einen Rake-Empfänger bestimmt, mit dessen Hilfe der Nachrichtenteil decodiert wird.With Help of preamble detection In UMTS-FDD a structure of a transmission channel is initiated. For this purpose, a mobile station sends a predefined message format, on the one hand a so-called preamble and on the other hand a the preamble having subsequent message part. The preamble detection determines one contained in the preamble Signature, the information for decoding the subsequent message part contains. Furthermore is done with the help of preamble detection a delay power density spectrum for one Rake receiver determines with the help of which the message part is decoded.

Mit Hilfe der Fingerentspreizung werden empfangene Datensymbole eines einzelnen Teilnehmers entspreizt.With Help of finger spread are received data symbols of a individual participant despreads.

Mit Hilfe der Pfadnachführung werden zusätzlich zur Fingerentspreizung zeitlich frühere und zeitlich spätere Datensymbole eines Kontrollkanals entspreizt und Informationen für eine Nachführung eines Fingerentspreiz-Zeitpunkts gewonnen. Bei der Pfadbeobachtung wird ein Verzögerungsleistungsdichtespektrum des Teilnehmers bestimmt und daraus eine zeitliche Lage für Finger des Rake-Receivers ermittelt.With Help of path tracking be additional Fingerdspreizung time earlier and later in time data symbols despreads a control channel and information for tracking a Fingerentspreiz-time gained. When the path is watching a delay power density spectrum of the participant and determines a temporal position for fingers of the rake receiver.

Aus WO 01/05050 A1 ist eine Anordnung zur Funksignalentspreizung bei einem Funkkommunikationssystem mit Codevielfachzugriffsverfahren bekannt. Diese enthält neben einer Präambeldirektionseinrichtung eine Einrichtung zur Verarbeitung von Daten und Kontrollsignalen, sowie einen Kanalschätzer.Out WO 01/05050 A1 An arrangement for radio signal despreading in a radio communication system with code division multiple access method is known. This contains not only a preamble routing device but also a device for processing data and control signals, as well as a channel estimator.

Aus EP 1 128 568 A2 ist eine Synchronisierung für ein so genanntes "spread-spectrum"-Kommunikationssignal bekannt. Dabei wird ein empfangenes Signal nach einer Filterung und einer Abtastung korreliert und einer so genannten "Symbol Integrating Unit" zugeführt, die mit Hilfe einer "Frequency Offset Estimating Section" gesteuert wird.Out EP 1 128 568 A2 For example, synchronization is known for a so-called spread-spectrum communication signal. In this case, a received signal is correlated after a filtering and a sampling and fed to a so-called "symbol integrating unit", which is controlled by means of a "Frequency Offset Estimating Section".

Aus WO 02/093764 A1 ist ein Verfahren zum Verarbeiten von CDMA-Daten-paketen bekannt. Dabei werden durch "Mittel zum Begrenzen von Datenwerten" die Datenwerte auf einen Maximalwert begrenzt, um Überläufe bei einer durchzuführenden Skalierung zu vermeiden.Out WO 02/093764 A1 A method for processing CDMA data packets is known. The data values are limited to a maximum value by "means for limiting data values" in order to avoid overflows in the case of a scaling to be carried out.

Es ist Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung der eingangs genannten Art in der Weise auszubilden, dass die zur Entspreizung benötigten Algorithmen kostengünstig realisiert werden können.It Object of the present invention, a circuit arrangement of the aforementioned type in such a way that the Despreading needed Algorithms cost-effective can be realized.

Die Aufgabe der Erfindung wird durch die Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.The The object of the invention is characterized by the features of the claim 1 solved. Advantageous developments are specified in the subclaims.

Mit Hilfe der erfindungsgemäßen Anordnung werden die zur Entspreizung benötigten Algorithmen bitgenau und kostengünstig in einem gemeinsamen anwenderspezifischen Bauelement, einem sogenannten ASIC, implementiert.With Help the arrangement of the invention needed for despreading Algorithms bit accurate and cost-effective in a common user-specific component, a so-called ASIC, implemented.

Bei der erfindungsgemäßen Anordnung werden Ressourcen dadurch eingespart, dass Bitbreiten von Signalen für einzelne Algorithmenstufen auf ein Minimum reduziert werden, wobei gleichzeitig Leistungseinbussen gegenüber einer Fliesskommaimplementierung vermieden werden.at the inventive arrangement Resources are saved by the fact that bit widths of signals for individual Algorithm levels are reduced to a minimum, while at the same time Performance losses compared a Fliesskommaimierung be avoided.

Die reduzierten Bitbreiten ermöglichen die Implementierung der oben genannten Algorithmen zur Teilnehmersignalentspreizung in einem gemeinsamen ASIC-Baustein, der aufgrund der reduzierten Bitbreiten eine geringe Komplexität und eine geringe Gatteranzahl aufweist.The allow reduced bit widths the implementation of the above-mentioned subscriber signal despreading algorithms in a common ASIC device, due to the reduced bit widths a low complexity and a small number of gates.

Im Folgenden wird ein Ausführungsbeispiel der vorliegenden Erfindung anhand einer Zeichnung näher erläutert. Dabei zeigen:in the Below is an embodiment of the Present invention explained in more detail with reference to a drawing. Showing:

1 eine Präambledetektionseinrichtung einer erfindungsgemäßen Anordnung zur Funksignalentspreizung, 1 a preamble detection device of an inventive arrangement for radio signal despreading,

2 eine Fingerentspreizeinrichtung der erfindungsgemäßen Anordnung, 2 a Fingerentspreizeinrichtung the inventive arrangement,

3 eine Pfadbeobachtungs-/Pfadnachführeinrichtung der erfindungsgemäßen Anordnung zur Funksignalentspreizung, 3 a path observation / path tracking device of the inventive arrangement for radio signal despreading,

4 die in einem gemeinsamen ASIC-Bauelement realisierte erfindungsgemäße Anordnung zur Funksignalentspreizung unter Verwendung der in den Figuren 1 bis 3 beschriebenen Einrichtungen, und 4 the device according to the invention for radio signal despreading realized in a common ASIC device using the in the figures 1 to 3 described facilities, and

5 eine Tabelle mit Konstanten eines bevorzugten Betragsbildungsverfahren für die in den Figuren 1 und 3 dargestellten Betragsbildungseinrichtungen. 5 a table of constants of a preferred magnitude forming method for those in the figures 1 and 3 amount formation facilities.

1 zeigt eine Präambledetektionseinrichtung PRDEC einer erfindungsgemäßen Anordnung zur Funksignalentspreizung, die seriell aufeinanderfolgend eine Correlationseinrichtung COR1, eine Rotationseinrichtung ROT1, eine kohärente Akkumulationseinrichtung ACC-C1, eine Einrichtung zur Fast-Hadamard-Transformation FHT und eine nicht kohärente Akkumulationseinrichtung ACC-NC1 aufweist. 1 Figure 4 shows a preamble detection device PRDEC of a radio signal despreading arrangement according to the invention, comprising serially successively a correlation device COR1, a rotation device ROT1, a coherent accumulation device ACC-C1, a device for fast Hadamard transformation FHT and a non-coherent accumulation device ACC-NC1.

Nachfolgend werden Abkürzungen für Zahlenformate binärer Signale angegeben, die in der weiteren Beschreibung verwendet werden:

csN :==: „complex signed", vorzeichenbehaftete Binärzahlen mit einer Wortlänge von 2*N Bit zur Darstellung komplexer Signale, denen für den Realteil mit einer Wortlänge von N Bit und für den Imaginärteil mit einer Wortlänge von N Bit jeweils ein binärer Wertebereich von [–2^N-1; 2^N-1 – 1] zugeordnet ist,
{csN} :==: „complex signed – gesättigt", vorzeichenbehaftete Binärzahlen mit einer Wortlänge von 2*N Bit zur Darstellung komplexer „gesättigter" Signale, denen für den Realteil mit einer Wortlänge von N Bit und für den Imaginärteil mit einer Wortlänge von N Bit jeweils ein binärer Wertebereich von [–2^N-1; 2^N-1 – 1] zugeordnet ist, wobei zur Sättigung einem Signal, dessen ursprünglicher Binärwert des Realteils bzw. des Imaginärteils den unteren Grenzwert –2^N-1 unterschreitet, der untere Grenzwert als neuer Binärwert fest zugeordnet wird und wobei einem Signal, dessen ursprünglicher Binärwert des Realteils bzw. des Imaginärteils den oberen Grenzwert 2^N-1 – 1 überschreiten, der obere Grenzwert als neuer Binärwert fest zugeordnet wird,
uN :==: positive Binärzahlen mit einer Wortlänge von N Bit und mit einem zugeordneten binären Wertebereich von [0; 2^N-1] zur Darstellung reeller Signale,
{uN} :==: positive Binärzahlen mit einer Wortlänge von N Bit und mit einem zugeordneten binären Wertebereich von [0; 2^N-1] zur Darstellung reeller „gesättigter" Signale, wobei einem Signal, dessen ursprünglicher Binärwert den unteren Grenzwert 0 unterschreitet, der untere Grenzwert als neuer Binärwert fest zugeordnet wird und wobei einem Signal, dessen ursprünglicher Binärwert den oberen Grenzwert 2^N-1 überschreitet, der obere Grenzwert als Binärwert fest zugeordnet wird, und
c1 :==: zur Darstellung von Signalen einer Entspreizsequenz mit einem zugeordnetem Wertebereich von c1 ∊ {1 + j, –1 + j, 1 – j, –1 – j}.

The following are abbreviations for number formats of binary signals used in the further description:

csN: ==: "Complex signed", signed binary numbers with a word length of 2 * N bits for the representation of complex signals, for which the real part with a word length of N bits and for the imaginary part with a word length of N bits each have a binary value range of [-2 ^N ]. ¹ , 2 ^N-1 - 1] is assigned,
{csN}: ==: "Complex signed - saturated", signed binary numbers with a word length of 2 * N bits for representing complex "saturated" signals, each for the real part with a word length of N bits and for the imaginary part with a word length of N bits each a binary value range of [-2 ^N-1 ; 2 ^N-1 - 1], wherein for saturation a signal whose original binary value of the real part or the imaginary part falls below the lower limit -2 ^N-1 , the lower limit is assigned as a new binary value and a signal whose original binary value of the real part or the imaginary part exceed the upper limit value 2 ^N-1 - 1, the upper limit value is assigned as a new binary value,
uN: ==: positive binary numbers having a word length of N bits and having an associated binary value range of [0; 2 ^N-1 ] for representing real signals,
{uN}: ==: positive binary numbers having a word length of N bits and having an associated binary value range of [0; 2 ^N-1 ] for representing real "saturated" signals, wherein a signal whose original binary value falls below the lower limit 0, the lower limit is assigned as a new binary value and a signal whose original binary value is the upper limit 2 ^N-1 exceeds, the upper limit is assigned as a binary value, and
c1: ==: for representing signals of a despreading sequence with an associated value range of c1 ε {1 + j, -1 + j, 1 - j, -1 - j}.

Die Korrelationseinrichtung COR1 beinhaltet eine Entspreizeinrichtung 101 und eine erste Additionseinrichtung 201, wobei aus Antennendaten AD von Funksignalen gebildete komplexe Eingangschips EINC im Zahlenformat cs8 an die Entspreizeinrichtung 101 als Eingangssignale angeschaltet sind. Der Entspreizeinrichtung 101 wird ebenfalls eine Entspreizsequenz ENTS1 im Zahlformat c1 zugeführt, wobei mit Hilfe der Entspreizeinrichtung 101 die Eingangschips EINC entspreizt und auf das gesättigte Zahlenformat {cs8} abgebildet werden. Die Entspreizung erfolgt beispielsweise durch eine konjugiert komplexe Multiplikation der Entspreizsequenz ENTS1 mit den Eingangschips EINC, wobei im Ergebnis ein sogenanntes „Least-Significant-Bit" nicht weiterverwendet, d.h. verworfen, wird.The correlator COR1 includes a despreader 101 and a first adder 201 , wherein complex input chips formed from antenna data AD of radio signals EINC in the number format cs8 to the despreader 101 are turned on as input signals. The despreader 101 a despreading sequence ENTS1 is also supplied in the number format c1, with the aid of the despreader 101 the input chips EINC despreads and on the saturated number format {cs8}. The despreading takes place, for example, by a complex conjugate multiplication of the despreading sequence ENTS1 with the input chips EINC, as a result of which a so-called "least significant bit" is not reused, ie discarded.

Wie oben beschrieben erhält ein entspreiztes Signal, dessen Binärwert des Realteils bzw. des Imaginärteils kleiner als der untere Grenzwert des binären Wertebereichs ist (hier also kleiner als –2^8-1 ist) als Binärwert den unteren Grenzwert –2^8-1 fest zugeordnet. Hingegen erhält ein entspreiztes Signal, dessen Binärwert des Realteils bzw. des Imaginärteils größer als der obere Grenzwert des binären Wertebereichs ist (hier also größer als 2^8-1 – 1 ist) als Binärwert den oberen Grenzwert 2^8-1 – 1 fest zugeordnet. Eine derartige Abbildung mit entsprechender Zuordnung wird als Sättigung bezeichnet.As described above, a despread signal whose binary value of the real part or the imaginary part is smaller than the lower limit of the binary value range (here, less than -2 ^8-1 ) is fixedly assigned the lower limit -2 ^8-1 as a binary value. By contrast, a despread signal whose binary value of the real part or the imaginary part is greater than the upper limit of the binary value range (in this case greater than 2 ^8-1 - 1) is assigned as a binary value the upper limit 2 ^8-1 - 1 fixed. Such a map with corresponding assignment is called saturation.

Die Entspreizeinrichtung 101 bildet komplexe Signale a100 bis a163 im gesättigten Zahlformat {cs8}, die an die erste Additionseinrichtung 201 gelangen. Die Sättigung der komplexen Signale a100 bis a163 ist aufgrund einer stattfindenden Vorzeichenänderung, die durch die Entspreizung bedingt wird, notwendig.The despreader 101 forms complex signals a100 to a163 in the saturated number format {cs8}, which are sent to the first adder 201 reach. The saturation of the complex signals a100 to a163 is necessary due to an occurring sign change, which is caused by the despreading.

Mit Hilfe der ersten Additionseinrichtung 201 werden jeweils vier der Signale a100 bis a163 gemäß folgender Formeln zu komplexen Signalen b100 bis b115 aufaddiert: b100 = a100 + a116 + a132 + a148; b101 = a101 + a117 + a133 + a149; b115 = a115 + a131 + a147 + a163. With the help of the first addition device 201 in each case four of the signals a100 to a163 are added to complex signals b100 to b115 according to the following formulas: b100 = a100 + a116 + a132 + a148; b101 = a101 + a117 + a133 + a149; b115 = a115 + a131 + a147 + a163.

Diese Additionen erfolgen ohne Genauigkeitsverlust und ohne Sättigung, so dass die ausgangsseitigen komplexen Signale b100 bis b115 der ersten Additionseinrichtung 201 das Zahlformat cs10 aufweisen und als Eingangssignale an die der Kor relationseinrichtung COR1 nachgeschaltete Rotationseinrichtung ROT1 gelangen. In der Rotationseinrichtung ROT1 wird eine durch einen Empfängerfrequenzoffset verursachte Phasendrehung kompensiert.These additions are made without loss of accuracy and without saturation, so that the output-side complex signals b100 to b115 of the first adder 201 have the number format cs10 and enter as input signals to the Kor relativeseinrichtung COR1 downstream rotation device ROT1. In the rotation device ROT1, a phase rotation caused by a receiver frequency offset is compensated.

Die Rotationseinrichtung ROT1 weist für jedes der komplexen Signale b100 bis b115 jeweils einen Multiplikator 301 und eine dem Multiplikator 301 nachgeschaltete Bitschiebeeinrichtung 401 auf, wobei jedes einzelne der komplexen Signale b100 bis b115 an den jeweils zugeordneten Multiplikator 301 als Eingangssignal angeschaltet ist. Jedem einzelnen Multiplika tor 301 sind als weitere Eingangssignale komplexe Rotationskoeffizienten ROTK1 im cs8-Zahlformat zugeführt.The rotator ROT1 has one multiplier for each of the complex signals b100 to b115 301 and one to the multiplier 301 downstream bit shift device 401 wherein each of the complex signals b100 to b115 is applied to the respectively assigned multiplier 301 is turned on as an input signal. Each individual multiplier goal 301 are supplied as further input signals complex rotation coefficient ROTK1 in cs8 number format.

Mit Hilfe der jeweiligen Multiplikatoren 301 werden komplexe Signale c100 bis c115 im gesättigten Zahlenformat {cs17} gemäß der Formeln: c100 = b100·ROTK1, c101 = b101·ROTK1, c115 = b115·ROTK1. gebildet, die den jeweiligen Bitschiebeeinrichtungen 401 zugeführt sind. Mit Hilfe einer 7-Bit-Shift-Right-Operation werden sogenannte „Least Significant Bits" der komplexen Signale c100 bis c115 verworfen und komplexe Signale d100 bis d115 im Zahlenformat cs10 erzeugt.With the help of the respective multipliers 301 become complex signals c100 to c115 in the saturated number format {cs17} according to the formulas: c100 = b100 · ROTK1, c101 = b101 · ROTK1, c115 = b115 · ROTK1. formed, which the respective Bitschiebeeinrichtungen 401 are fed. With the aid of a 7-bit shift-right operation, so-called "least significant bits" of the complex signals c100 to c115 are discarded and complex signals d100 to d115 are generated in the number format cs10.

Die komplexen Signale d100 bis d115 gelangen als Eingangssignale an die der Rotationseinrichtung ROT1 nachgeschaltete kohärente Accumulationseinrichtung ACC-C1. Mit Hilfe der kohärente Accumulationseinrichtung ACC-C1 wird die Folge der komplexen Signale d100 bis d115 insgesamt NACCPRE-mal aufaddiert, wobei die Variable NACCPRE von außen einstellbar ist. Die Einrichtungen COR1 und ROT1 stellen die komplexen Signale d100 bis d115 für diese Addition entsprechend bereit.The complex signals d100 to d115 arrive as input signals the coherent accumulation device connected downstream of the rotation device ROT1 ACC-C1. With the help of the coherent Accumulator ACC-C1 is the result of complex signals d100 to d115 total added NACCPRE times, where the variable NACCPRE from the outside is adjustable. The devices COR1 and ROT1 represent the complex Signals d100 to d115 for this addition ready accordingly.

Die kohärente Akkumulationseinrichtung ACC-C1 weist für jedes einzelne der komplexen Signale d100 bis d115 jeweils eine Additionseinrichtung 501, einen kohärenten Zwischenspeicher 511, der mit „0" vorbelegt ist, und eine Bitschiebeeinrichtung 601 auf.The coherent accumulator ACC-C1 has an adder for each of the complex signals d100 to d115 501 , a coherent cache 511 , which is pre-assigned with "0", and a bit shifter 601 on.

Stellvertretend für die komplexen Signale d100 bis d115 betrachtet, ist das Signal d100 an die zugeordnete Additionseinrichtung 501 angeschaltet, mit deren Hilfe ein komplexes Signal e100 im Zahlenformat cs16 gebildet wird. Zur Durchführung der NACCPRE-maligen Addition ist die Additionseinrichtung 501 ausgangsseitig einerseits über den kohärenten Zwischenspeicher 511 zur Additionseinrichtung 501 zurückgeführt und andererseits an die Bitschiebeeinrichtung 601 angeschaltet. Das komplexe Signal e100 wird nach Durchführung einer NACCPRE-maligen Addition gebildet und an die Bitschiebeeinrichtung 601 geführt. Die Variable NACCPRE ist dabei von außen einstellbar.Considered representative of the complex signals d100 to d115, the signal d100 is to the associated adder 501 connected, with the aid of which a complex signal e100 in the number format cs16 is formed. To perform the NACCPRE-time addition, the adder is 501 On the output side, on the one hand, via the coherent buffer 511 to the addition device 501 returned and on the other hand to the bit shifter 601 turned on. The complex signal e100 is formed after performing a NACCPRE-time addition and to the bit shifter 601 guided. The variable NACCPRE is externally adjustable.

Mit Hilfe der Bitschiebeeinrichtung 601 wird durch eine x1 Bit Shift-Right-Operation ein komplexes Signal f100 im gesättigten Zahlenformat {cs10} gebildet, wobei eine Anzahl von Bitschieboperationen über eine Variable x1 benutzerspezifisch von außen einstellbar ist.With the help of the bit shift device 601 is formed by a x1 bit shift-right operation, a complex signal f100 in the saturated number format {cs10}, wherein a number of bit shift operations via a variable x1 user-specific externally adjustable.

Zusammenfassend werden aus den komplexen Signalen d100 bis d115 im Zahlenformat cs10 durch wiederholte Addition wiederum komplexe Signale f100 bis f115 im gesättigten Zahlenformat {cs10} gebildet, die als Eingangssignale an eine Einrichtung zur Fast-Hadamard-Transformation FHT angeschaltet sind.In summary, the complex signals d100 to d115 in the number format cs10 become complex sigs by repeated addition nal f100 to f115 in the saturated number format {cs10}, which are connected as inputs to a device for fast Hadamard transformation FHT.

Eine dort durchgeführte Fast-Hadamard-Transformation ist beispielsweise in „Principles of Spread Spectrum Communications", A.J. Viterbi, Addision Wesley, 1995, näher erläutert. Die Einrichtung zur Fast-Hadamard-Transformation FHT bildet ohne Genauigkeitsverlust komplexe Signale g100 bis g115 im Zahlenformat cs14, die als Eingangssignale an die nichtkohärente Akkumulationseinrichtung ACC-NC1 angeschaltet sind. Mit Hilfe der nichtkohärente Akkumulationseinrichtung ACC-NC1 wird eine Folge von aus den komplexen Signale g100 bis g115 gewonnener reeller Signale h100 bis h115 insgesamt NCACCPRE-mal betragsmäßig aufaddiert, wobei die Variable NCACCPRE von außen einstellbar ist. Die vorherigen Einrichtungen stellen die komplexen Signale g100 bis g115 entsprechend für die wiederholte Addition bereit.A carried out there Fast-Hadamard transformation is described, for example, in "Principles of Spread Spectrum Communications ", A.J. Viterbi, Addison Wesley, 1995, explained in more detail. The device for Fast Hadamard transform FHT forms without loss of accuracy complex signals g100 to g115 in the number format cs14, which are used as input signals the noncoherent Accumulator ACC-NC1 are turned on. With the help of noncoherent Accumulator ACC-NC1 will be a consequence of out of the complex Signals g100 to g115 obtained real signals h100 to h115 added up in total NCACCPRE times, where variable NCACCPRE is externally adjustable. The previous ones Devices adjust the complex signals g100 to g115 accordingly for the repeated addition ready.

Die nichtkohärente Akkumulationseinrichtung ACC-NC1 weist für jedes komplexe Signal g100 bis g115 jeweils eine Betragsbildungseinrichtung 801, eine Additionseinrichtung 901 und einen Zwischenspeicher 911 auf, der mit „0" vorbelegt ist.The non-coherent accumulation means ACC-NC1 has an amount-forming means for each complex signal g100 to g115, respectively 801 , an addition device 901 and a cache 911 on, which is pre-assigned with "0".

Stellvertretend für die komplexen Signale g100 bis g115 betrachtet, gelangt das komplexe Signal g100 im Zahlenformat cs14 an die Betragsbildungseinrichtung 801, mit deren Hilfe ein reelles Signal h100 im Zahlenformat u14 gebildet wird.Considered as representative of the complex signals g100 to g115, the complex signal g100 in the number format cs14 reaches the magnitude-forming device 801 , by means of which a real signal h100 is formed in the number format u14.

Die Betragsbildung erfolgt beispielsweise durch die nachfolgend beschriebene Näherung:
Bei einem komplexen Signal mit einem Realteil I und einem Imaginärteil Q gilt zur Schätzung des Signalbetrags Mag näherungsweise: Mag ≌ Alpha·max(|I|, |Q|) + Beta·min(|I|, |Q|) The amount is formed, for example, by the approximation described below:
For a complex signal with a real part I and an imaginary part Q, approximately the following applies to estimate the signal amount Mag: Mag ≌ Alpha · max (| I |, | Q |) + Beta · min (| I |, | Q |)

Dabei sind "Alpha" und "Beta" Konstanten, deren Werte in Abhängigkeit eines zulässigen RMS-Fehlers, eines „peak errors" oder in Abhängigkeit einer Komplexität einer Implementierung wählbar sind.there are "alpha" and "beta" constants whose Values in dependence a valid RMS error, a "peak errors "or in dependence a complexity an implementation are selectable.

Die oben dargestellte Absolutwertoperation „faltet" gewissermaßen ein komplexes Signal in einen Bereich von 0°–90° und die durchgeführte Min- bzw. Max-Operation „faltet" gewisser maßen das komplexe Signal in einen Bereich von 0°–45°. Innerhalb dieser Grenzen ist eine lineare Kombination des Realteils I mit dem Imaginärteil Q eine gute Näherung an die Signalamplitude Mag.The The absolute value operation shown above, to a certain extent, "folds in" a complex signal a range of 0 ° -90 ° and the conducted Min or Max operation "folds" the complex one way Signal in a range of 0 ° -45 °. Within of these limits is a linear combination of the real part I with the imaginary part Q is a good approximation the signal amplitude Mag.

Mit Hilfe eines Programms wurden beispielsweise die nachfolgend in 5 angegebenen Werte für Alpha und Beta ermittelt. Nähere Informationen zur beschriebenen Betragsbildung sind beispielsweise dem Internet entnehmbar unter www.dspguru.com/comp.dsp/tricks/alg/mag est.htm.With the help of a program, for example, the following in 5 determined values for alpha and beta. Further information on the described amount formation can be found, for example, on the Internet at www.dspguru.com/comp.dsp/tricks/alg/mag est.htm.

Nach erfolgter Betragsbildung wird das reelle Signal h100 der Additionseinrichtung 901 zugeführt und nach Durchführung einer NCACCPRE-maligen Addition ein reelles Signal i100 im gesättigten Zahlenformat {u16) gebildet. Zur Durchführung der NCACCPRE-maligen Addition ist die Addiereinrichtung 901 ausgangseitig über den Zwischenspeicher 911 an die Additionseinrichtung 901 zurückgeführt. Das reelle Signal i100 gelangt zusammen mit weiteren entsprechend aus den Signalen g101 bis g115 gebildeten Signalen i101 bis i115 über einen in 4 beschriebenen Ausgangsschnittstellenblock ASB an einen digitalen Signalprozessor DSP zur weiteren Verarbeitung.After the magnitude has been formed, the real signal h100 becomes the adder 901 and, after performing an NCACCPRE addition, a real signal i100 is formed in the saturated number format {u16). For performing the NCACCPRE-times addition, the adder is 901 on the output side via the buffer 911 to the addition device 901 recycled. The real signal i100, along with further signals i101 to i115 formed correspondingly from the signals g101 to g115, arrives via an in 4 described output interface block ASB to a digital signal processor DSP for further processing.

Jedes einzelne reelle Signal i100 bis i115 entspricht einem Korrelationsergebnis von einer von sechzehn Präamblesignaturen, wobei mit Hilfe des digitalen Signalprozessors DSP eine gesendete Signatur und ein Verzögerungsleistungsdichtespektrum vollends detektiert wird.each single real signal i100 to i115 corresponds to a correlation result one of sixteen preamble signatures, wherein with the aid of the digital signal processor DSP a sent Signature and a delay power density spectrum completely is detected.

2 zeigt eine Fingerentspreizeinrichtung FENT einer erfindungsgemäßen Anordnung zur Funksignalentspreizung, die seriell aufeinanderfolgend eine Korrelationseinrichtung COR2, eine Rotationseinrichtung ROT2 und eine kohärente Akkumulati onseinrichtung ACC-C2 aufweist. Die Fingerentspreizeinrichtung FENT ist zur Verarbeitung von Spreizfaktoren SF∊{4, 8, 16, 32, 64, 128, 256} vorgesehen. 2 shows a Fingerentspreizeinrichtung FENT a device according to the invention for radio signal despreading, the series sequentially comprises a correlation device COR2, a rotation device ROT2 and a coherent Akkumulati onseinrichtung ACC-C2. The finger spreader FENT is provided for processing spreading factors SFε {4, 8, 16, 32, 64, 128, 256}.

Die Korrelationseinrichtung COR2 beinhaltet eine Entspreizeinrichtung 102 und eine erste Additionseinrichtung 202, wobei aus Antennendaten von Funksignalen gebildete komplexe Eingangschips EINC im Zahlenformat cs8 an die Entspreizeinrichtung 102 als Eingangssignale angeschaltet sind. Der Entspreizeinrichtung 102 wird ebenfalls eine Entspreizsequenz ENTS2 im Zahlenformat c1 zugeführt, wobei mit Hilfe der Entspreizeinrichtung 102 die Eingangschips EINC entspreizt und auf das gesättigte Zahlenformat {cs8} abgebildet werden. Die Entspreizung erfolgt beispielsweise durch eine konjugiert komplexe Multiplikation der Entspreizsequenz ENTS2 mit den Eingangschips EINC, wobei im Ergebnis ein sogenanntes „Least-Significant-Bit" nicht weiterverwendet, d.h. verworfen, wird.The correlator COR2 includes a despreader 102 and a first adder 202 in which complex input chips EINC formed in the number format cs8 to the despreader device from antenna data of radio signals 102 are turned on as input signals. The despreader 102 a despreading sequence ENTS2 in the number format c1 is also supplied, with the aid of the despreader 102 the input chips EINC despread and mapped to the saturated number format {cs8}. The despreading takes place, for example, by a complex conjugate multiplication of the despreading sequence ENTS2 with the input chips EINC, as a result of which a so-called "least significant bit" is no longer used, ie discarded.

Wie oben beschrieben, werden einem entspreizten Signal, dessen Binärwert des Realteils bzw. des Imaginärteils kleiner als –2^8-1 ist, als Binärwert der untere Grenzwert –2^8-1 fest zugeordnet, während einem entspreizten Signal, dessen Binärwert des Realteils bzw. des Imaginärteils größer als 2^8-1 – 1 ist, als Binärwert der obere Grenzwert 2^8-1 – 1 fest zugeordnet wird.As described above, a despread signal whose binary value of the real part and the imaginary part is less than -2 ^8-1 , as a binary value, the lower limit -2 ^8-1 fixed, during a despread signal whose binary value of the real part or of the imaginary part greater than 2 ^8-1 - 1 is, as a binary value, the upper limit 2 ^8-1 - 1 is assigned permanently.

Abhängig vom Spreizfaktor SF gelangen insgesamt NACCFENT = min (SF, 64) ausgangsseitige komplexe Signale a200 der Entspreizeinrichtung 102 im gesättigten Zahlformat {cs8} an die erste Additionseinrichtung 202. Die Sättigung der komplexen Signale a200 wird durch die Entspreizung bedingt.Depending on the spreading factor SF, a total of NACCFENT = min (SF, 64) output complex signals a200 of the despreading device 102 in saturated number format {cs8} to the first adder 202 , The saturation of the complex signals a200 is caused by despreading.

Bei einem Spreizfaktor SF = 4 werden beispielsweise vier aufeinanderfolgende entspreizte Eingangschips zum komplexen Signal a200 zusammengefasst, das an den ersten Accumulator 202 gelangt.For example, with a spreading factor SF = 4, four consecutive despread input chips are combined to form the complex signal a200, that is to say the first accumulator 202 arrives.

Mit Hilfe der ersten Additionseinrichtung 202 werden die NACCFENT komplexen Signale a200 in Abhängigkeit vom Spreizfaktor SF zu einem komplexen Signal b200 im Zahlenformat cs14 aufaddiert, wobei diese Additionen ohne Genauigkeitsverlust und ohne Sättigung erfolgt.With the help of the first addition device 202 For example, the NACCFENT complex signals a200 are added as a function of the spreading factor SF to form a complex signal b200 in the number format cs14, these additions taking place without loss of accuracy and without saturation.

Das komplexe Signal b200 gelangt als Eingangssignal an die der Korrelationseinrichtung COR2 nachgeschaltete Rotationseinrichtung ROT2, in der eine durch einen Empfängerfrequenzoffset verursachte Phasendrehung kompensiert wird.The complex signal b200 passes as an input to the correlator COR2 downstream rotation device ROT2, in which one by a Receiver Frequency Offset caused phase shift is compensated.

Die Rotationseinrichtung ROT2 besteht aus einem Multiplikator 302, dem eingangsseitig das komplexe Signal b200 zugeführt wird, und aus einer dem Multiplikator 302 nachgeschalteten Bitschiebeeinrichtung 402. Dem Multiplikator 302 sind als weitere Eingangssignale komplexe Rotationskoeffizienten ROTK2 im Zahlenformat cs8 zugeführt.The rotation device ROT2 consists of a multiplier 302 to which the complex signal b200 is applied on the input side, and from a multiplier 302 downstream bit shift device 402 , The multiplier 302 are supplied as further input signals complex rotation coefficient ROTK2 in the number format cs8.

Mit Hilfe des Multiplikators 302 wird gemäß der Formel c200 = b200·ROTK2 ein gesättigtes komplexes Signal c200 im gesättigten Zahlenformat {cs21} gebildet, das der Bitschiebeeinrichtung 402 zugeführt ist. Mit dessen Hilfe erfolgt eine 7-Bit-Shift-Right-Operation, wobei sogenannte „Least Significant Bits" des komplexen Signals c200 verworfen werden.With the help of the multiplier 302 According to the formula c200 = b200 · ROTK2, a saturated complex signal c200 is formed in the saturated number format {cs21}, that of the bit shifter 402 is supplied. With its help, a 7-bit shift-right operation, whereby so-called "least significant bits" of the complex signal c200 are discarded.

Das mit Hilfe der Bitschiebeeinrichtung 402 gebildete komplexe Signal d200 gelangt als Eingangssignal an die der Rotati onseinrichtung ROT2 nachgeschaltete kohärente Accumulationseinrichtung ACC-C2.This with the help of the bit shift device 402 formed complex signal d200 passes as an input to the Rotati onseinrichtung ROT2 downstream coherent Accumulationseinrichtung ACC-C2.

Mit Hilfe der kohärenten Accumulationseinrichtung ACC-C2 wird für Spreizfaktoren SF = 128 und SF = 256 am komplexen Signal d200 eine zweifache bzw. vierfache Akkumulation durchgeführt. Für alle weiteren Spreizfaktoren SF wird für das eingangsseitige komplexe Signal d200 nur eine Bitbreitenanpassung durchgeführt.With Help the coherent Accumulation device ACC-C2 is used for spreading factors SF = 128 and SF = 256 at the complex signal d200 a double or quadruple Accumulation performed. For all further spreading factors SF is for the input-side complex Signal d200 performed only one bit width adjustment.

Die kohärente Akkumulationseinrichtung ACC-C2 weist für das komplexe Signal d200 eine Additionseinrichtung 502, einen kohärenten Zwischenspeicher 512, der mit „0" vorbelegt ist, und eine Bitschiebeeinrichtung 602 auf.The coherent accumulator ACC-C2 has an adder for the complex signal d200 502 , a coherent cache 512 , which is pre-assigned with "0", and a bit shifter 602 on.

Das komplexe Signal d200 ist an die Additionseinrichtung 502 angeschaltet, die ausgangsseitig über den kohärenten Zwischenspeicher 512 zur Additionseinrichtung 502 zurückgeführt und andererseits an die Bitschiebeeinrichtung 602 angeschaltet ist.The complex signal d200 is to the adder 502 turned on, the output side of the coherent cache 512 to the addition device 502 returned and on the other hand to the bit shifter 602 is turned on.

Ein durch Addition gebildetes komplexes Signal e200 im Zahlenformat cs16 gelangt an die Bitschiebeeinrichtung 602, mit deren Hilfe eine x2 Bit Shift-Right-Operation zur Bildung eines komplexen Signals f200 im gesättigten Zahlenformat {cs8} durchgeführt wird. Die Anzahl von Bitschieboperationen ist über eine Variable x2 benutzerspezifisch von außen einstellbar.An addition-formed complex signal e200 in the number format cs16 reaches the bit shifter 602 , which performs an x2 bit shift-right operation to form a complex signal f200 in the saturated number format {cs8}. The number of bit shift operations can be set user-specifically from the outside via a variable x2.

Bei einem Spreizfaktoren SF = 128 werden zwei Additionen und bei einem Spreizfaktor SF = 256 werden vier Additionen mit Hilfe der Additionseinrichtung 502 und mit Hilfe des Zwischenspeichers 512 durchgeführt. Für die Spreizfaktoren SF = 4, 8, 16, 32 und 64 wird nur ein Additionsdurchgang in der Additionseinrichtung 502 mit Hilfe des mit „0" vorbelegten Zwischenspeichers 512 durchgeführt. Dadurch erfolgt hier eine Bitbreitenvergrößerung des komplexen Signals d200 bzw. eine Umsetzung des dem komplexen Signal d200 zugeordneten Zahlenformats cs14 auf das dem komplexen Signal e200 zugeordnete Zahlenformat cs16.With a spreading factor SF = 128, two additions become and with a spreading factor SF = 256, four additions are made by means of the addition means 502 and with the help of the cache 512 carried out. For the spreading factors SF = 4, 8, 16, 32 and 64, only one addition pass is made in the adder 502 with the help of the buffer preset with "0" 512 carried out. This results in a bit width enlargement of the complex signal d200 or a conversion of the number format cs14 assigned to the complex signal d200 to the number format cs16 assigned to the complex signal e200.

Zusammenfassend wird aus dem komplexen Signal d200 im Zahlenformat cs14 ein komplexes Signal f200 im Zahlenformat {cs8) gebildet, das über eine von außen steuerbare Umschalteinrichtung UM an den in 4 beschriebenen Ausgangsschnittstellenblock ASB gelangt. In einer zweiten Schaltstellung der Umschalteinrichtung UM wird dem Ausgangsschnittstellenblock ASB wahlweise das komplexe Signal e200 im Zahlenformat cs16 zugeführt.In summary, a complex signal f200 in the number format {cs8) is formed from the complex signal d200 in the number format cs14, which is transmitted via a switchable external switching device UM to the in 4 described output interface block ASB passes. In a second switching position of the switching device UM, the output interface block ASB is optionally supplied with the complex signal e200 in the number format cs16.

3 zeigt eine Pfadbeobachtungs-/Pfadnachführeinrichtung PBPN der erfindungsgemäßen Anordnung zur Funksignalentspreizung, die seriell aufeinanderfolgend eine Korrelationseinrichtung COR3, eine Rotationseinrichtung ROT3, eine kohärente Akkumulationseinrichtung ACC-C3 und eine nichtkohärente Akkumulationseinrichtung ACC-NC3 aufweist. 3 shows a path observation / Pfadnachführeinrichtung PBPN the inventive arrangement for radio signal despreading serially successively a correlation means COR3, a rotation means ROT3, a coherent accumulation means ACC-C3 and a non-coherent accumulation means ACC-NC3.

Die Korrelationseinrichtung COR3 beinhaltet eine Entspreizeinrichtung 103 und eine erste Additionseinrichtung 203, wobei aus Antennendaten von Funksignalen gebildete komplexe Eingangschips EINC im Zahlenformat cs8 als Eingangssignal an die Entspreizeinrichtung 103 angeschaltet sind. Der Entspreizeinrichtung 103 wird außerdem eine Entspreizsequenz ENTS3 im Zahlformat c1 zugeführt, wobei mit Hilfe der Entspreizeinrichtung 103 die Eingangschips EINC entspreizt und auf das gesättigte Zahlenformat {cs8} abgebildet werden.The correlator COR3 includes a despreader 103 and a first adder 203 , wherein complex input chips formed from antenna data of radio signals EINC in the number format cs8 as input to the despreading 103 are turned on. The despreader 103 In addition, a despreading sequence ENTS3 in the number format c1 is fed, with the aid of the despreader 103 the input chips EINC despread and mapped to the saturated number format {cs8}.

Die Entspreizung erfolgt beispielsweise durch eine konjugiert komplexe Multiplikation der Entspreizsequenz ENTS3 mit den Eingangschips EINC, wobei im Ergebnis ein sogenanntes „Least-Significant-Bit" nicht weiterverwendet, d.h. verworfen, wird.The Despreading occurs, for example, by a complex conjugate Multiplication of the despreading sequence ENTS3 with the input chips EINC, as a result, a so-called "least significant bit" is not further used, i.e. discarded.

Wie oben beschrieben werden entspreizten Signalen, deren Binärwert des Realteils bzw. des Imaginärteils kleiner als –2^8-1 ist, als Binärwert der untere Grenzwert –2^8-1 fest zugeordnet, während entspreizten Signalen, deren Binärwert des Realteils bzw. des Imaginärteils größer als 2^8-1 – 1 ist, als Binärwert der obere Grenzwert 2^8-1 – 1 fest zugeordnet wird.As described above, despread signals whose binary value of the real part and the imaginary part are smaller than -2 ^8-1 are fixedly assigned as a binary value the lower limit value -2 ^8-1 , while despread signals whose binary value of the real part and the imaginary part are larger as 2 ^8-1 - 1, as a binary value, the upper limit 2 ^8-1 - 1 is fixed.

Jeweils 64 ausgangsseitige komplexe Signale a300 bis a363 der Entspreizeinrichtung 103 gelangen an die erste Additionseinrichtung 203. Die Sättigung der Signale a300 bis a363 ist aufgrund der Entspreizung notwendig.Each 64 output-side complex signals a300 to a363 of the despreader 103 arrive at the first addition means 203 , The saturation of the signals a300 to a363 is necessary due to despreading.

Mit Hilfe der ersten Additionseinrichtung 203 wird eine Addition der Signale a300 bis a363 zu einem Signal b300 durchgeführt, das ein Zahlenformat cs14 aufweist und das als Eingangssignal an die der Korrelationseinrichtung COR3 nachgeschaltete Rotationseinrichtung ROT3 gelangt. In der Rotationseinrichtung ROT3 wird eine durch einen Empfängerfrequenzoffset verursachte Phasendrehung kompensiert.With the help of the first addition device 203 an addition of the signals a300 to a363 to a signal b300 is carried out, which has a number format cs14 and which passes as an input signal to the correlator COR3 downstream rotation device ROT3. In the rotator ROT3, a phase rotation caused by a receiver frequency offset is compensated.

Die Rotationseinrichtung ROT3 besteht aus einem Multiplikator 303, dem eingangsseitig das komplexe Signal b300 zugeführt wird und aus einer dem Multiplikator 303 nachgeschalteten Bitschiebeeinrichtung 403. Dem Multiplikator 303 sind als weitere Eingangssignale Rotationskoeffizienten ROTK3 im Zahlformat cs8 zugeführt.The rotation device ROT3 consists of a multiplier 303 , to the input side of which the complex signal b300 is supplied and from a multiplier 303 downstream bit shift device 403 , The multiplier 303 are supplied as further input signals rotation coefficient ROTK3 in the number format cs8.

Mit Hilfe des Multiplikators 303 wird gemäß der Formel c300 = b300·ROTK3 ein komplexes Signal c300 im gesättigten Zahlenformat {cs21} gebildet, das an die Bitschiebeeinrichtung 403 angeschaltet ist. Mit deren Hilfe wird eine 7-Bit-Shift-Right-Operation durchgeführt, wodurch die „Least Significant Bits" des komplexen Signals c300 verworfen werden.With the help of the multiplier 303 According to the formula c300 = b300 · ROTK3, a complex signal c300 in the saturated number format {cs21} is formed, which is sent to the bit shifter 403 is turned on. With their help, a 7-bit shift-right operation is performed, which discards the "least significant bits" of the complex signal c300.

Ein mit Hilfe der Bitschiebeeinrichtung 403 gebildetes komplexes Signal d300 im Zahlenformat cs14 gelangt als Eingangssignal an die der Rotationseinrichtung ROT3 nachgeschaltete kohärente Accumulationseinrichtung ACC-C3. Mit Hilfe der kohärente Accumulationseinrichtung ACC-C3 wird das Signal d300 insgesamt NACCPBPN-mal aufaddiert, wobei die Variable NACCPBPN von außen einstellbar ist. Die vorherigen Einrichtungen stellen das komplexe Signal d300 entsprechend zur Addition bereit.One with the help of the bit shift device 403 formed complex signal d300 in number format cs14 passes as an input to the the rotary device ROT3 downstream coherent accumulator ACC-C3. With the aid of the ACC-C3 coherent accumulation device, the signal d300 is added up in total NACCPBPN times, whereby the variable NACCPBPN can be set externally. The previous devices provide the complex signal d300 accordingly for addition.

Die kohärente Akkumulationseinrichtung ACC-C3 weist eine Additionseinrichtung 503, einen kohärenten Zwischenspeicher 513, der mit „0" vorbelegt ist, und eine Bitschiebeeinrichtung 603 auf.The coherent accumulator ACC-C3 has an adder 503 , a coherent cache 513 , which is pre-assigned with "0", and a bit shifter 603 on.

Das komplexe Signal d300 ist an die Additionseinrichtung 503 angeschaltet, mit deren Hilfe nach NACCPBPN-maliger Addition ein komplexes Signal e300 im gesättigten Zahlenformat {cs20} gebildet wird. Zur Durchführung der NACCPBPN-maligen Addition ist die Additionseinrichtung 503 ausgangseitig über den kohärenten Zwischenspeicher 513 zur Additionseinrichtung 503 zurückgeführt.The complex signal d300 is to the adder 503 With the aid of NACCPBPN addition, a complex signal e300 in the saturated number format {cs20} is formed. To perform the NACCPBPN-times addition, the adder is 503 on the output side via the coherent buffer 513 to the addition device 503 recycled.

Das komplexe Signal e300 gelangt an die Bitschiebeeinrichtung 603, mit deren Hilfe eine x3 Bit Shift-Right-Operation durchgeführt und ein komplexes Signal f300 im gesättigten Zahlenformat {cs16} gebildet wird. Die jeweilige Anzahl von Bit schieboperationen ist über eine Variable x3 benutzerspezifisch von außen einstellbar.The complex signal e300 is sent to the bit shifter 603 , which performs an x3 bit shift-right operation and forms a complex signal f300 in the saturated number format {cs16}. The respective number of bit shift operations is user-specifically externally adjustable via a variable x3.

Das komplexe Signal f300 gelangt als Eingangssignal an die nichtkohärente Akkumulationseinrichtung ACC-NC3. Mit Hilfe der nichtkohärenten Akkumulationseinrichtung ACC-NC3 wird ein aus dem komplexen Signal f300 gewonnenes reelles Signal h300 insgesamt NCACCPBPN-mal aufaddiert, wobei die Variable NCACCPBPN von außen einstellbar ist. Die vorherigen Einrichtungen stellen das komplexe Signal f300 entsprechend für die wiederholte Addition bereit.The complex signal f300 passes as an input to the non-coherent accumulation means ACC NC3. With the help of non-coherent Accumulator ACC-NC3 becomes one out of the complex signal f300 recovered real signal h300 total NCACCPBPN times added, where the variable NCACCPBPN from the outside is adjustable. The previous facilities make the complex Signal f300 corresponding to the repeated addition ready.

Die nichtkohärente Akkumulationseinrichtung ACC-NC3 weist eine Betragsbildungseinrichtung 803, eine Additionseinrichtung 903 und einen Zwischenspeicher 913 auf. Das komplexe Signal f300 gelangt an die Betragsbildungseinrichtung 803, mit deren Hilfe das reelle Signal h300 im Zahlenformat u16 gebildet wird. Die Betragsbildung erfolgt dabei beispielsweise wie vorstehend in 1 beschrieben.The non-coherent accumulation device ACC-NC3 has a magnitude-forming device 803 , an addition device 903 and a cache 913 on. The complex signal f300 is applied to the magnitude-forming device 803 , with whose help the real signal h300 is formed in the number format u16. The amount is formed, for example, as in above 1 described.

Nach erfolgter Betragsbildung wird das reelle Signal h300 der Additionseinrichtung 903 zugeführt und ein nach NCACCPBPN-maliger Addition gebildetes reelles Signal i300 im gesättigten Zahlenformat {u16} gebildet. Zur Durchführung der NACCPBPN-maligen Addition ist die Additionseinrichtung 903 ausgangsseitig über den Zwischenspeicher 913 zur Additionseinrichtung 903 zurückgeführt. Das reelle Signal i300 gelangt über den in 4 beschriebenen Ausgangsschnittstellenblock ASB an einen digitalen Signalprozessor DSP.After the magnitude has been formed, the real signal h300 becomes the adder 903 and a real signal i300 formed after NCACCPBPN addition in the saturated number format {u16} is formed. To perform the NACCPBPN-times addition, the adder is 903 on the output side via the buffer 913 to the addition device 903 recycled. The real signal i300 gets over the in 4 described output interface block ASB to a digital signal processor DSP.

Das komplexe Signal i300 ist mit verschiedenen Eingangschipsequenzen generierbar, um ein geeignetes Verzögerungsleistungsdichtespektrum zu erhalten, bzw. um frühere und spätere Pfadbeobachtungsergebnisse bzw. Pfadnachführungsergebnisse zu erhalten.The complex signal i300 is with different input chip sequences can be generated to provide a suitable delay power density spectrum or earlier and later path observation results or path tracking results receive.

4 zeigt eine erfindungsgemäße Anordnung zur Funksignalentspreizung in einem ASIC-Bauelement ASIC für ein Funkkommunikationssystem mit Code-Vielfachzugriffsverfahren unter Verwendung der in den Figuren 1 bis 3 beschriebenen Präambledetektionseinrichtung PRDEC, Fingerentspreizeinrichtung FENT und Pfadbeobachtungs-/Pfadnachführeinrichtung PBPN. 4 shows an inventive arrangement for radio signal despreading in an ASIC component ASIC for a radio communication system with code-multiple access method using the in the figures 1 to 3 described preamble detection device PRDEC, finger spreader FENT and path observation / path tracking device PBPN.

Das anwenderspezifische Bauelement ASIC weist einen Eingangsschnittstellenblock ESB, einen Ausgangsschnittstellenblock ASB, die Präambledetektionseinrichtung PRDEC, die Fingereinspreizeinrichtung FENT, die Pfadbeobachtungs-/Pfadnachführeinrichtung PBPN und eine Steuereinrichtung STG auf.The user-specific component ASIC has an input interface block ESB, an output interface block ASB, the preamble detection device PRDEC, the finger spreading device FENT, the path watching / path tracking device PBPN and a control device STG.

Dem Eingangsschnittstellenblock ESB sind Antennendaten AD von Funksignalen zugeführt, die mit Hilfe des Eingangsschnittsellenblocks ESB in Eingangschips EINC umgesetzt werden.the Input interface block ESB are antenna data AD of radio signals supplied with the input interface block ESB in input chips EINC be implemented.

Die Eingangschips EINC werden als Eingangssignale der Präambledetektionseinrichtung PRDEC, der Fingereinspreizeinrichtung FENT und der Pfadbeobachtungs-/Pfadnachführeinrichtung PBPN zugeführt, deren Ausgangssignale über den Ausgangsschnittstellenblock ASB an einen digitalen Signalprozessor DSP zur weiteren Verarbeitung gelangen.The Input chips EINC are used as input signals of the preamble detection device PRDEC, the finger spreading device FENT and the path watching / path tracking device PBPN supplied their output signals via the output interface block ASB to a digital signal processor DSP for further processing.

Die Steuereinrichtung STG liefert jeweils benötigte Steuersignale für die Präambledetektionseinrichtung PRDEC, die Fingerentspreizeinrichtung FENT, die Pfadbeobachtungs-/Pfadnachführeinrichtung PBPN, den Eingangsschnittstellenblock ESB und für den Ausgangsschnittstellenblock ASB.The Control device STG supplies respectively required control signals for the preamble detection device PRDEC, the finger spreader FENT, the path-watching / path tracking device PBPN, the input interface block ESB and for the output interface block ASB.

5 zeigt eine Tabelle mit Konstanten Alpha und Beta eines bevorzugten Betragsbildungsverfahren für die in den Figuren 1 und 3 dargestellten Betragsbildungseinrichtungen 801 bzw. 803, wobei das bevorzugt verwendete Betragsbildungsverfahren der Figurenbeschreibung der 1 zu entnehmen ist. 5 Figure 9 shows a table of constants alpha and beta of a preferred magnitude forming method for those in the figures 1 and 3 amount formation facilities 801 respectively. 803 , wherein the preferably used amount forming method of the figure description of 1 can be seen.

Claims

Arrangement for radio signal despreading in a radio communication system with code multiple access method - consisting of a preamble detection device (PRDEC), a finger spreader (FENT) and a path observation / path tracking device (PBPN), - in which the respective devices each have a series circuit consisting of a correlation device (COR1 , COR2, COR3) for input chip spreading, rotation means (ROT1, ROT2, ROT3) for compensating a phase rotation caused by a receiver frequency offset and a coherent accumulation means (ACC-C1, ACC-C2, ACC-C3) for performing a repeated coherent addition, - In the case of each series circuit as an input signal from each antenna data (AD) of the radio signals formed complex input chips (EINC) with a binary real part and with a binary imaginary part word length of each N bit and with a respectively associated binary Werteberei ch W of -2 ^N-1 ≦ W ≦ 2 ^N-1 - 1 are switched on, - in which each individual correlation device (COR1, COR2, COR3) includes means for performing a saturated signal despreading, with the aid of which the input chips (EINC) bit-width-reduced complex signals (b100, ..., b300) are formed, which are connected to the respectively downstream rotation means (ROT1, ROT2, ROT3) as input signals, - in which each individual rotation means (ROT1, ROT2, ROT3) means for performing a saturated signal multiplication, by means of which from the input signals (b100, ..., b300) of the rotation means (ROT1, ROT2, ROT3) bit-width-reduced complex signals (d100, ..., d300) are formed, which are connected to the respectively downstream coherent Accumulationseinrichtung (ACC-C1, ACC-C2, ACC-C3) are turned on as inputs, - in which each individual coherent accumulation means (ACC-C1, ACC-C2, ACC-C3) means for performing a saturated bit shift operation by means of which complex signals (e100,..., e300.) formed from the input signals (d100,..., d300) of the coherent accumulation means (ACC-C1, ACC-C2, ACC-C3) are formed by repeated addition ), wherein a saturation is performed such that a binary value of a complex signal which exceeds an upper limit of an associated binary value range, the upper limit is fixed, and that the binary value of the complex signal, a lower limit of the associated binary value range, the lower limit value is fixedly assigned, characterized in that, in the case of the preamble detection device (PRDEC), the correlation device (COR1) has a despreader ( 101 ) and one at outputs of the despreader ( 101 ) activated addition device ( 201 ), - that the despreader ( 101 ) of the correlation device (COR1) on the input side, both the complex input chips (EINC) and a Despreading sequence (ENTS1) are fed, - that the despreader ( 101 ) of the correlator (COR1) comprises a total of 2 ^N-2 outputs for 2 ^N-2 complex signals (a100, a163) connected to corresponding 2 ^N-2 inputs of the adder ( 201 ), - that the despreader ( 101 ) of the correlation device (COR1) is designed in such a way that by conjugated complex multiplication of the input chips (EINC) with the despreading sequence (ENTS1), which has an associated value range W of Wε (1 + j, -1 + j, 1-j, - 1 - j}, complex signals (a100,..., A163) formed are mapped to a binary value range W of -2 ^N-1 ≦ W ≦ 2 ^N-1-1 , where the signal formed by multiplication is a least -Significant bit is discarded, - that the addition device ( 201 ) of the correlation device (COR1) is designed such that in each case 2 ^N-6 input-side complex signals (a100, ..., a163) by means of an addition to each complex signal (b100, ..., b115) with a both real and imaginary binary value range of -2 ^{N + 1} ≦ W ≦ 2 ^{N + 1} - 1, which arrive on the input side of the rotation device (ROT1), - that in the preamble detection device (PRDEC) the rotation device (ROT1) for each input side Signal (b100, ..., b115) a multiplication device ( 301 ) and a bit shifter ( 401 ), wherein the multiplication device ( 301 ) the input-side signal (b100, b115) and complex rotation coefficients (ROTK1) are connected to a real and imaginary binary value range W of -2 ^N-1 ≤ W ≤ 2 ^N-1 - 1, - that the multiplication device ( 301 ) of the rotation device (ROT1) and the bit shift device ( 401 ) of the rotation device (ROT1) are designed such that a complex signal (c100,..., c115) formed by complex multiplication of the input signal (b100, b115) with the complex rotation coefficients (ROTK1) is real as well as imaginary to a binary one Value range W of -2 ^{N + 8} ≦ W ≦ 2 ^{N + 8} - 1 is shown saturated and that by means of the bit shifter ( 401 ) a complex signal (d100, ..., d115) with a real and imaginary binary value range W of -2 ^{N + 1} ≦ W ≦ 2 ^{N + 1} - 1 is formed, which is input to the coherent accumulation means (ACC -C1), - that in the preamble detection device (PRDEC), the coherent accumulation device (ACC-C1) for each input-side signal (d100, ..., d115) an addition device ( 501 ) to which the input-side signal (d100, d115) is turned on, and a serial-connected bit shifter ( 601 ) as well as a buffer ( 511 ), over which an output signal (e100, ..., e115) formed by addition of the addition device ( 501 ) for performing a repeated addition to the addition device ( 501 ), that the addition device ( 501 ) of the coherent accumulator (ACC-C1) and the bit shifter ( 601 ) of the coherent accumulation means (ACC-C1) are configured such that a complex output signal (e100, ..., e115) formed by repeated addition of the. Addition device ( 501 ) has both a real and an imaginary binary value range W of -2 ^{N + 7} ≦ W ≦ 2 ^{N + 7-1} and that with the aid of the bit shift device ( 601 ) the complex signal (e100, e115) formed by repeated addition is mapped onto a complex signal (f100, f115) with a real and imaginary binary value range W of -2 ^{N + 1} ≤ W ≤ 2 ^{N + 1} - 1 is, the input side of a coherent Accumula tion device (ACC-C1) connected downstream device for fast Hadamard transformation (FHT) is turned on.

Arrangement according to Claim 1, characterized in that in the finger spreader (FENT) and in the path observation / path tracking device (PBPN) the correlation device (COR2, COR3) has a despreader ( 102 . 103 ) and an addition device connected to outputs of the despreader ( 202 . 203 ), wherein the despreading device on the input side both the complex input chips (EINC) and a despreading sequence (ENTS2, ENTS3) are supplied.

Arrangement according to claim 2, characterized in that the despreader ( 102 . 103 ) in such a way that by conjugated complex multiplication of the input chips (EINC) with the despreading sequence (ENTS2, ENTS3), which has an associated value range W of Wε {1 + j, -1 + j, 1 - j, -1 - j }, formed complex signals (a100, ..., a363) are mapped to a binary value range W of W ≤ 2 ^N-1 - 1 saturated, wherein the signal formed by multiplication, a least significant bit is discarded.

Arrangement according to Claim 2 or 3, characterized in that the despreader device associated with the path observation / path tracking device (PBPN) ( 103 ) has a total of 2 ^N-2 outputs for 2 ^N-2 complex signals (a300, ..., a363) connected to corresponding 2 ^N-2 inputs of the adder ( 203 ), that the addition device (PBPN) associated with the path observation / path tracking device (PBPN) ( 203 ) is designed such that all the input-side complex signals (a300, ..., a363) by means of an addition to exactly one complex signal (b300) with a both real and imaginary added ordered binary value range W of -2 ^{N + 5} ≤ W ≤ 2 ^{N + 5} - 1 summarized, the input side reaches the rotation device (ROT3).

Arrangement according to Claim 1 or 4, characterized in that the rotation device (ROT3) assigned to the path observation / path tracking device (PBPN) has a multiplication device (B300) for each input-side signal (B300). 303 ) and a bit shifter ( 403 ), wherein the multiplication device ( 303 ) the input side signal (b300) and complex rotation coefficients (ROTK3) are connected to a real and imaginary binary value range W of -2 ^N-1 ≤ W ≤ 2 ^N-1 - 1.

Arrangement according to Claim 5, characterized in that the multiplication device (PBPN) assigned to the path observation / path tracking device (PBPN) ( 303 ) and bit shift device ( 403 ) are configured so that a complex signal (c300) formed by complex multiplication of the input side signal (b300) with the complex rotation coefficients (ROTK3) both real and imaginary to a binary value range W of -2 ^{N + 12} ≤ W ≤ 2 ^{N +12} - 1 is shown saturated and that by means of the bit shifter ( 403 ), a complex signal (d300) having a real and imaginary binary value range W of -2 ^{N + 5} ≦ W ≦ 2 ^{N + 5} - 1 is formed, which is connected on the input side to the coherent accumulation device (ACC-C3).

Arrangement according to one of the preceding claims, characterized in that the coherent accumulation device (ACC-C3) assigned to the path observation / path tracking device (PBPN) has an addition device (D300) for each input-side signal (D300). 503 ), to which the input-side signal (d300) is turned on, and a serial-connected bit shifter ( 603 ) as well as a buffer ( 513 ), via which an output signal (e300) of the addition device formed by addition ( 503 ) for performing a repeated addition to the addition device ( 503 ) is returned.

Arrangement according to claim 1, characterized in that the device for fast Hadamard transformation (FHT) is designed such that from the input-side complex signals (f100, ..., f115) complex signals (g100, ..., g115) be formed of the same number, both real and imaginary an associated range W of -2 ^{N + 5} ≤ W ≤ 2 ^{N + 5} - 1 and the complex signals formed by transformation (g100, ..., g115) on the input side to a the device for fast Hadamard transformation (FHT) downstream non-coherent Accumulationseinrichtung (ACC-NC1) are turned on.

Arrangement according to Claim 7, characterized in that the addition device (PBPN) assigned to the path observation / path tracking device (PBPN) 503 ) and bit shift device ( 603 ) such that a complex output signal (e300) formed by repeated addition of the addition device ( 503 ) both real and imaginary to a binary value range W of -2 ^{N + 11} ≤ W ≤ 2 ^{N + 11} - 1 is shown saturated and that by means of the bit shifter ( 603 ) the complex signal (e300) formed by repeated addition is mapped onto a complex signal (f300) having a binary value range W of -2 ^{N + 7} ≦ W ≦ 2 ^{N + 7} - 1 both real and imaginary, the input side is connected to one of the coherent Accumulationseinrichtung (ACC-C3) downstream non-coherent Accumulationseinrichtung (ACC-NC3).

Arrangement according to one of claims 1, 8 or 9, characterized in that the non-coherent accumulation device (ACC-NC1, ACC-NC3) associated with the preamble detection device (PRDEC) and the path observation / path tracking device (PBPN) for each input-side signal (g100, ..., g115, f300) an amount-forming device ( 801 . 803 ) to which the input side signal (g100, ..., g115, f300) is turned on, one of the magnitude-forming means ( 801 . 803 ) serial addition device ( 901 . 903 ) and a cache ( 911 . 913 ), over which an output signal (e100, ..., e115, e300) formed by addition of the addition device ( 901 . 903 ) for performing a repeated addition to the addition device ( 901 . 903 ) is returned.

Arrangement according to Claim 10, characterized in that the amount-forming device (PRDEC) assigned to the preamble detection device ( 801 ) and adder ( 901 ) are configured such that, with the aid of the amount-forming device ( 801 ) a real signal (h100, h115) having an associated binary value range W of 0 ≦ W ≦ 2 ^{N + 6 is} formed and the signal thus formed is supplied to the adder ( 901 ), with the aid of which a real signal (i100,..., i115) formed after repeated addition is mapped to a binary value range W of 0 ≦ W ≦ 2 ^{N + 8 in a} saturated manner.

Arrangement according to Claim 10, characterized in that the amount-forming device (PBPN) assigned to the path observation / path tracking device ( 803 ) and adder ( 903 ) are configured such that, with the aid of the amount-forming device ( 803 ) a real signal (h300) with an associated binary value range W of 0 ≦ W ≦ 2 ^{N + 8 is} formed and the signal thus formed is supplied to the adder ( 903 ) is connected, by means of which a real signal formed after repeated addition (i300) is mapped to a binary value range W of 0 ≦ W ≦ 2 ^{N + 8} saturated.

Arrangement according to claim 2 or 3, characterized in that - the spreader device (FENT) associated with the finger spreader (FENT) 102 ) has exactly one output which is connected to exactly one input of the adder ( 202 ), and the Fingerentspreizeinrichtung ( 102 ) is configured such that complex signals formed from successive input chips (EINC) are combined depending on the spreading factor by means of an addition to exactly one complex signal (a200) and both real and imaginary to a binary value range W of -2 ^N-1 ≤ W ≤ 2 ^N-6 - 1 are shown saturated, and - that the associated addition device ( 202 ) is designed such that, as a function of the spreading factor, successive complex signals (a200) of the despreading device ( 102 ) are combined by means of an addition to a complex signal (b200) with a real and imaginary binary value range W of W ≦ 2 ^{N + 5} - 1, and this is done with the aid of the addition device ( 202 ) complex signal (b200) arrives on the input side to the rotation device (ROT2).

Arrangement according to Claim 13, characterized in that the rotation device (ROT2) assigned to the finger-spreading device (FENT) has a multiplication device (B200) for the input-side signal (B200). 302 ) and a bit shifter ( 402 ), wherein on the one hand the input-side signal (b200) and on the other hand complex rotation coefficients (ROTK2) with a real and imaginary binary value range W of -2 ^N-1 ≦ W ≦ 2 ^N-4 - 1 are connected to the multiplication device, - that the multiplication device ( 302 ) and the bit shifter ( 402 ) are configured such that a complex signal (c200) formed by complex multiplication of the input side signal (b200) with the complex rotation coefficients (ROTK2) is saturated to a binary value range W of -2 ^{N + 12} ≤ W ≤ 2 ^{N + 12-1} and that by means of the bit shifter ( 402 ) a complex signal (d200) is formed with a real and imaginary binary value range W of -2 ^{N + 5} ≦ W ≦ 2 ^{N + 5} - 1, which is connected on the input side to the coherent accumulation device (ACC-C2).

Arrangement according to Claim 14, characterized in that the coherent accumulation device (ACC-C2) assigned to the finger-spreading device (FENT) has an addition device (D200) for the input-side complex signal (d200). 502 ), to which the input-side complex signal (d200) is turned on, and one of the adder ( 502 ) downstream bit shifter ( 602 ) as well as a buffer ( 512 ), over which an output signal (e200) formed by addition of the addition device ( 502 ) for performing a repeated addition to the addition device ( 502 ), and - that the addition means ( 502 ) and bit shift device ( 602 ) such that a complex output signal (e200) formed by repeated addition of the addition device ( 502 ) has both a real and an imaginary binary value range W of -2 ^{N + 7} ≦ W ≦ 2 ^{N + 7-1} and that with the aid of the bit shift device ( 602 ) the complex signal (e200) formed by repeated addition is mapped onto a complex signal (f200) having a binary value range W of -2 ^N-1 ≦ W ≦ 2 ^N-1-1 both real and imaginary.