Nothing Special   »   [go: up one dir, main page]

DE10261600B4 - Halbleiterbauteil und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauteil und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10261600B4
DE10261600B4 DE10261600.0A DE10261600A DE10261600B4 DE 10261600 B4 DE10261600 B4 DE 10261600B4 DE 10261600 A DE10261600 A DE 10261600A DE 10261600 B4 DE10261600 B4 DE 10261600B4
Authority
DE
Germany
Prior art keywords
region
trench
conductor
conductivity type
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10261600.0A
Other languages
English (en)
Other versions
DE10261600A1 (de
Inventor
Katsuva Tabuchi
Naoto Fujishima
Mutsumi Kitamura
Akio Sugi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10261600A1 publication Critical patent/DE10261600A1/de
Application granted granted Critical
Publication of DE10261600B4 publication Critical patent/DE10261600B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauteil (1), umfassend: einen in einem Halbleitersubstrat (50, 150) eines ersten Leitfähigkeitstyps geschaffenen Graben (51, 151); eine Quellenregion (61, 161) eines zweiten Leitfähigkeitstyps, die im Substratoberflächenbereich an der Außenseite des Grabens gebildet ist; eine Basisregion (62, 162) des ersten Leitfähigkeitstyps, die unterhalb der Quellenregion an der Außenseite des Grabens gebildet ist; eine Driftregion (60, 160) des zweiten Leitfähigkeitstyps, die unterhalb der Basisregion entlang den Seitenteilen des Grabens an dessen Außenseite gebildet ist; eine Abflußregion (58, 158) des zweiten Leitfähigkeitstyps, die im Bodenbereich des Grabens gebildet ist; einen Steuerregion-Isolierfilm (59, 83, 159, 183), der innerhalb des Grabens entlang seinen Seitenteilen und teilweise seinem Bodenteil gebildet ist und im Graben-Bodenteil dicker ist als an den Graben-Seitenteilen; einen ersten Leiter (52, 152), der an der Innenseite des Steuerregion-Isolierfilms gebildet ist; einen zweiten Leiter (63, 163), der an der Innenseite des ersten Leiters unter Zwischenlage eines Zwischenschicht-Isolierfilms (65, 165) gebildet ist und elektrisch mit der Abflußregion verbunden ist; eine Steuerelektrode (53), die elektrisch mit dem ersten Leiter verbunden ist; eine Quellenelektrode (54, 154), die elektrisch mit der Quellenregion verbunden ist; und eine Abflußelektrode (55, 155), die elektrisch mit dem zweiten Leiter verbunden ist, wobei der Steuerregion-Isolierfilm an der Unterseite des ersten Leiters (52, 152) einen Teil (83, 183) aufweist, der zum zweiten Leiter (63, 163) zu zunehmend dicker wird.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauteil und ein Verfahren zu seiner Herstellung und betrifft speziell eine bevorzugte Technologie zur Anwendung an einem Leistungs-MOSFET mit niedrigem Durchlaß Widerstand (Feldeffekttransistor mit isolierter Steuerelektrode), beispielsweise einem lateralen Graben-Leistungs-MOSFET, der mit einer Steuerelektrode innerhalb des Grabens versehen ist, welcher in einer Halbleitersubstratfläche gebildet ist. Ein solcher MOSFET eignet sich für den Gebrauch mit einer integrierten Schaltung, die hohe Ströme bei einer hohen Durchbruchspannung steuert, wie beispielsweise einem Schaltstrom-IC, einem IC zum Treiben eines Kraftfahrzeug-Leistungssystems oder einem IC zum Treiben eines Flachbildschirms.
  • Die Bedeutung von Leistungs-ICs mit eingebauten Leistungs-MOSFETs ist mit der rapiden Zunahme von tragbaren Vorrichtungen und dem Fortschritt der Hochgeschwindigkeits-Kommunikationstechnologie angestiegen. Die Erwartung war, daß bekannte Konstitutionen von Leistungs-ICs mit einem in eine Steuerschaltung integrierten lateralen Leistungs-MOSFET, bei dem das Leistungs-MOSFET Element mit einer Steuertreiberschaltung kombiniert ist, zu einer Miniaturisierung, einem niedrigen Leistungsverbrauch, einer höheren Zuverlässigkeit und einer Kostenreduktion führt. Die Entwicklung von lateralen Leistungs-MOSFETs hoher Betriebsqualität, die auf einem CMOS-Prozeß beruhen, ist mit diesem Ziel energisch weitergetrieben worden.
  • MOSFETs mit einer Grabenkonstitution sind bekannt als Technologie zum Erhöhen des Integrationsgrads durch Vermindern der Elemententeilung oder Erhöhen der Packungsdichte. Im Artikel ”A Trench Lateral Power MOSFET using Self-aligned Trench Bottom Contact Holes” (IEDM '97 Digest, Seiten 359 bis 362, 1997) hat der Erfinder der vorliegenden Erfindung einen lateralen Leistungs-MOSFET vorgeschlagen, bei dem eine Grabenstruktur angewandt wird und der im folgenden als ”lateraler Graben-Leistungs-MOSFET” bezeichnet wird. Er weist einen aktiven Bereich auf, in dem ein Strom getrieben wird, sowie einen Steuerbereich, in dem Steuer-Polysilicium auf einer Substratoberfläche abgelagert ist. Entlang der inneren Umfangsfläche eines Grabens ist ein Steueroxidfilm angeordnet, welcher in einem p–-Substrat gebildet ist, und innerhalb des Steuer-Oxidfilms ist das Steuer-Polysilicium gebildet. Am Grund des Grabens bzw. an dessen Außenumfang befinden sich n+-Diffusionsregionen, die als Abflußregion bzw. als Quellenregion dienen. Die Abflußregion ist umgeben von einer n–-Diffusionsregion, und zwar so, daß die untere Hälfte des Grabens eingerahmt wird, und diese n–-Diffusionsregion ist ihrerseits umgeben durch eine p–-Diffusionsregion, die als p-leitender Körper dient. An der Außenseite der Quellenregion ist eine p+-Diffusionsregion gebildet, und darunter liegt eine p-Basisregion. In der unteren Hälfte des Grabens befindet sich ein dicker Oxidfilm, der dazu ausgebildet ist, eine Durchbruchspannung von 80 V aufrechtzuerhalten. Der Durchlaßwiderstand beträgt 80 mΩ·mm2 pro Flächeneinheit, und die Elemententeilung beträgt 4 μm, also angenähert die Hälfte im Vergleich zu einem üblichen lateralen MOSFET mit einer Durchbruchspannung von 80 V.
  • Es ist oft erwünscht, eine Grabenstruktur bei einem lateralen Leistungs-MOSFET anzuwenden, dessen Durchbruchspannung niedriger als 80 V beispielsweise 30 V beträgt, mit dem Zweck, die Elemententeilung zu reduzieren, also die Packungsdichte zu erhöhen. Bei Anwendung des beschriebenen MOSFET Aufbaus für eine Durchbruchspannung unter 80 V tritt jedoch das folgende Problem auf: Ist der die Durchbruchspannung bestimmende Oxidfilm für eine Durchbruchspannung von 80 V dimensioniert, so wird die Gesamtgröße des Bauteils höher als im Fall einer optimierten Dicke der Oxidschicht, und es ergeben sich Probleme bei der Charakteristik des Bauteils wie ein zu hoher Verdrahtungswiderstand und dergleichen um das Element. Auch die Fläche des Steuerbereichs ist größer, als wenn die die Durchbruchspannung bestimmende Oxidschicht optimiert ist, mit dem Ergebnis, daß die parasitäre Steuerelektrodenkapazität und die Ansteuerverluste zu hoch sind. Außerdem wird bei der Herstellung des bekannten MOSFETs ein nur mäßig tiefer Graben gebildet und seine Seitenflächen sind durch einen Nitridfilm geschützt, woraufhin ein weiterer tieferer Graben gezogen wird, auf daß die thermische Oxidation durchgeführt werden kann. Der Herstellungsprozeß zur Bildung des dicken Oxidfilms zum Aufrechterhalten der Durchbruchspannung ist also kompliziert, was zu einer Verschlechterung der Ausbeute führen kann.
  • In US 6316807 B1 ist ein lateraler-Graben MISFET offenbart, wobei die Steuerelektrode, der Kanal und die Driftregion an Seitenwänden des Grabens ausgebildet sind und unter Nutzung einer sich selbst justierenden Grabenbodenkontaktöffnung eine Quelle am Grabenboden kontaktiert wird.
  • US 5122848 A offenbart einen vertikalen FET mit isoliertem Steuerkontakt, der eine Kanalregion aufweist, wobei eine Gatestruktur entlang der Seitenwand des Grabens in einem P-dotierten Halbleitersubstrat gebildet ist.
  • Die zuvor genannten Probleme werden durch ein Halbleiterbauteil nach Anspruch 1 und ein Verfahren nach den Ansprüchen 4 und 7 gelöst. Die Ansprüche 2, 3, 5, 6, 8 bis 10 beziehen sich auf vorteilhafte Weiterbildungen der Erfindungsgegenstände wie sie in den unabhängigen Ansprüchen 1, 4 und 7 definiert sind.
  • Die beschriebenen Probleme haben zur Erfindung geführt, durch die ein Halbleiterbauteil mit einem lateralen Graben-Leistungs-MOSFET gebildet werden soll, der für eine niedrigere Durchbruchspannung als 80 V optimiert ist; hierfür wird ein Herstellungsverfahren angegeben, das einfacher als für einen konventionellen lateralen Graben-Leistungs-MOSFET mit 80 V Durchbruchspannung ist. Die Elemententeilung und der Durchlaßwiderstand pro Flächeneineinheit sollen niedriger sein als bei einem konventionellen lateralen Leistungs-MOSFET, auch bei einer Durchbruchspannung unter 80 V.
  • Um dieses Ziel zu erreichen, werden ein Graben und eine Driftregion in einem Halbleitersubstrat gebildet und in einer dem aktiven Bereich entsprechenden Region wird ein Teil des Grabengrunds selektiv oxidiert, um einen dicken Steuerregion-Isolierfilm zu bilden. Der Steuerregion-Isolierfilm wird gleichförmig dünn entlang der Seitenfläche des Grabens gebildet, und innerhalb dieses Isolierfilms wird beiderseits ein erster Leiter aufgebracht, der als Steuerregion-Polysilicium (polykristallines Silicium) dienen soll. Dann werden eine Basisregion und eine Quellenregion sowie am Bodenteil des Grabens eine Abflußregion, und an der Innenseite des ersten Leiters über einen Zwischenschicht-Isolierfilm ein zweiter Leiter, der als Abfluß-Polysilicium dienen soll, gebildet. Im Rahmen der Erfindung wird der Steuerregion-Isolierfilm am Bodenteil des Grabens, also am Grabengrund, entlang der Unterseite des Steuerregion-Polysiliciums zum Abfluß-Polysilicium zu immer dicker. Im Fall eines Halbleiterbauteils, bei dem ein Graben-MOSFET und eine planarer MOSFET auf dem selben Substrat integriert sind, werden die Schritte des selektiven Oxidieren des Grabenbodens und des selektiven Oxidieren zum Zweck des Separierens der Elemente gemeinsam durchgeführt.
  • Gemäß der Erfindung kann der MOSFET in den Seitenteilen des Grabens durch Selbstjustierung gebildet werden, und insofern ist eine genaue Maskenausrichtung nur beim Schritt der selektiven Oxidation an der Bodenfläche des Grabens notwendig. Die Elemententeilung wird dadurch reduziert. Außerdem besteht anders als beim bekannten lateralen Graben-Leistungs-MOSFET für 80 V Durchbruchspannung kein Bedarf für einen dicken Oxidfilm zur Erzielung der hohen Durchbruchspannung, wodurch die Steuerregionfläche kleiner wird und die Elementengröße abnimmt. Auch muß beim Herstellungsprozeß die Grabenätzung nur einmal durchgeführt werden.
  • Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Vergleich zum Stand der Technik unter Bezugnahme auf die Zeichnung. Es zeigen:
  • 1 eine Draufsicht auf einen lateralen Graben-Leistungs-MOSFET gemäß einer ersten Ausführungsform der Erfindung unter Darstellung seiner Hauptkomponenten;
  • 2 einen Querschnitt in einer Ebene C-C in 1;
  • 3 einen Querschnitt in einer Ebene D-D in 1;
  • 4 einen Querschnitt unter Darstellung der Hauptteile in einem Verfahrensschritt der Herstellung des lateralen Graben-Leistungs-MOSFETs gemäß der ersten Ausführungsform;
  • 5 bis 14 Querschnittdarstellungen entsprechend 4 unter Veranschaulichung aufeinanderfolgender weiterer Herstellungsschritte bei der Herstellung des MOSFETs gemäß der ersten Ausführungsform, in Schnittebenen, die den Ebenen C-C bzw. D-D in 1 entsprechen;
  • 15 bis 17 Querschnitte in der Ebene C-C in 1 durch Beispiele von abgewandelten Querschnittsstrukturen bei der ersten Ausführungsform;
  • 18 als Kennlinien die Beziehungen zwischen drei Parametern t1, t2 und tp des MOSFETs gemäß der ersten Ausführungsform;
  • 19 als Kennlinien die Beziehung des Durchlaßwiderstands und der Durchbruchspannung des MOSFETs gemäß der ersten Ausführungsform;
  • 20 einen Querschnitt durch den aktiven Bereich des Halbleiterbauteils gemäß einer zweiten Ausführungsform der Erfindung unter Darstellung seiner Struktur;
  • 21 bis 30 Querschnittdarstellungen entsprechend 4 unter Veranschaulichung aufeinanderfolgender weiterer Herstellungsschritte bei der Herstellung des lateralen Graben-Leistungs-MOSFETs gemäß der zweiten Ausführungsform;
  • 31 eine Draufsicht auf die Struktur eines lateralen Graben-Leistungs-MOSFETs gemäß dem Stand der Technik;
  • 32 einen Querschnitt in einer Ebene A-A in 31 unter Darstellung der Struktur des aktiven Bereichs des MOSFETs nach 31;
  • 33 einen Querschnitt in einer Ebene B-B in 31 unter Darstellung der Struktur der Steuerregion.
  • Zunächst wird unter Bezugnahme auf die 31 bis 33 der Stand der Technik nach dem Artikel ”A Trench Lateral Power MOSFET using Self-aligned Trench Bottom Contact Holes” (IEDM '97 Digest, Seiten 359 bis 362, 1997) veranschaulicht. Der dort beschriebene laterale Graben-Leistungs-MOSFET, ist in 31 in einer Draufsicht darstellt. 32, eine Schnittansicht in einer Ebene A-A in 31, zeigt den Aufbau eines im folgenden als ”aktiver Bereich” bezeichneten Bereichs, in dem eine Quellenelektrode und eine Abflußelektrode mit einem Halbleiter verbunden sind und eine Steuerelektrode vorhanden ist, wobei ein Strom gesteuert wird, und 33, eine Schnittansicht in einer Ebene B-B in 31, zeigt die Struktur eines im folgenden als ”Steuerbereich” bezeichneten Bereichs, in dem Steuer-Polysilicium auf einer Substratoberfläche abgelagert ist.
  • Die Fig.n zeigen einen MOSFET 202 mit einem Aufbau, bei dem entlang der inneren Umfangsfläche von Gräben 21 jeweils ein Steuerregion-Oxidfilm 22 angeordnet ist, welcher in einem p–-Substrat 20 gebildet ist, wobei innerhalb des Steuerregion-Oxidfilms 22 ein Steuerregion-Polysilicium 23 gebildet ist und am Grund des Grabens 21 eine n+-Diffusionsregion 29, die als Abflußregion dient, und an dessen Außenumfang eine n+-Diffusionsregion 27, die als Quellenregion dient, gebildet sind. Die n+-Diffusionsregion 29 (Abflußregion) ist umgeben von einer n–-Diffusionsregion 28 (n–-Abflußregion), und zwar so, daß davon die untere Hälfte des Grabens 21 eingerahmt wird, und diese n–-Diffusionsregion 28 ist ihrerseits umgeben von einer p–-Diffusionsregion 31, die als p-leitender Körper dient.
  • An der Außenseite der n+-Diffusionsregion 27 (Quellenregion) ist eine p+-Diffusionsregion 32 gebildet, und darunter befindet sich eine p-Basisregion 33. In der unteren Hälfte des Grabens 21 befindet sich ein dicker Oxidfilm 34, der dazu ausgebildet ist, die Durchbruchspannung aufrechtzuerhalten. In den 31 bis 33 bezeichnet das Bezugszeichen 24 die Quellenelektrode, das Bezugszeichen 25 die Abflußelektrode, das Bezugszeichen 26 einen Zwischenschicht-Oxidfilm, das Bezugszeichen 35 eine Steuerelektrode, die Bezugszeichen 36 und 37 jeweils Kontaktteile, das Bezugszeichen 38 eine n+-Diffusionsregion und die Bezugszeichen 39 und 40 jeweils Zwischenschicht-Oxidfilme. Dieser laterale Graben-Leistungs-MOSFET 202 hat bei einem Durchlaßwiderstand 80 mΩ·mm2 pro Flächeneinheit, eine Durchbruchspannung von 80 V.
  • Auch bei einem lateralen Leistungs-MOSFET, dessen Durchbruchspannung weniger als 80 V beispielsweise 30 V beträgt, kann eine Grabenstruktur erwünscht sein. Der Zweck hiervon ist es, die Elemententeilung zu reduzieren, also die Packungsdichte zu erhöhen. Da der in den 31 bis 33 dargestellte MOSFET 202 jedoch für eine Durchbruchspannung von 80 V dimensioniert ist, tritt bei unveränderter Anwendung für eine Durchbruchspannung unter 80 V eine deutliche Überdimensionierung auf: Für eine Durchbruchspannung unter 80 V könnte der die Durchbruchspannung bestimmende Oxidfilm 34 dünner gemacht werden, als es für die Durchbruchspannung von 80 V erforderlich ist, und infolgedessen kann die Größe des gesamten Bauteils reduziert werden. Wird jedoch das Bauteil für eine Durchbruchspannung von 80 V dimensioniert, so wird die Gesamtgröße des Bauteils höher als im Fall einer optimierten Dicke der Oxidschicht 34, und es ergeben sich Probleme bei der Charakteristik des Bauteils wie ein erhöhter Verdrahtungswiderstand und dergleichen um das Element. Auch die Fläche der Steuerregion muß größer gehalten werden als wenn die die Durchbruchspannung bestimmende Oxidschicht 34 für eine niedrigere Durchbruchspannung optimiert wird, mit dem Ergebnis, daß die parasitäre Steuerelektrodenkapazität und die Ansteuerverluste ansteigen. Außerdem wird bei der Herstellung des beschriebenen MOSFETs 202 ein zunächst nur mäßig tiefer Graben gebildet und seine Seitenflächen werden durch einen Nitridfilm geschützt, woraufhin ein weiterer tieferer Graben gezogen wird, damit die thermische Oxidation durchgeführt werden kann. Der Herstellungsprozeß zur Bildung des dicken Oxidfilms 34 zum Aufrechterhalten der Durchbruchspannung ist also kompliziert, was zu einer Verschlechterung der Ausbeute führen kann.
  • Weiterhin unter Bezugnahme auf die Zeichnung, werden im folgenden Ausführungsformen der Erfindung im einzelnen beschrieben. Es wird darauf hingewiesen, daß die Ausführungsformen zwar anhand der Beschreibung eines ersten p-leitenden Halbleiters und eines zweiten n-leitenden Halbleiters beschrieben werden, die Erfindung ist jedoch auch im entgegengesetzten Fall anwendbar.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht auf einen lateralen Graben-Leistungs-MOSFET 1 gemäß einer ersten Ausführungsform der Erfindung unter Darstellung seiner Hauptkomponenten. Dieser hat gemäß, wie 1 zeigt, eine Struktur, bei der in einem p-leitenden Substrat 50 eine Anzahl von Gräben 51 in einer Streifenformation gebildet sind und Steuerregion-Polysilicium 52 so angeordnet ist, daß es diese Gräben 51 quer kreuzt, und auf der Substratoberfläche sind eine Steuerelektrode 53, eine Quellenelektrode 54 in Kammform und eine Abflußelektrode 55 in Kammform gebildet.
  • Das Steuerregion-Polysilicium 52 ist elektrisch mit der Steuerelektrode 53 über einen Kontaktteil 56 verbunden. In in 1 nicht dargestellter Weise ist die Abflußelektrode 55 elektrisch mit dem Polysilicium innerhalb des Grabens 51 über ein Kontaktteil verbunden. Dieses Polysilicium ist elektrisch mit einer n+-Diffusionsregion 58 verbunden, die als Abflußregion am Grund des Grabens 51 dient. Die Quellenelektrode 54 ist elektrisch über einen Kontaktteil 57 mit einer n+-Diffusionsregion 61 verbunden, die als Quellenregion dient. In 1 ist die Region des Substratoberflächenteils, der außerhalb des Grabens 51 liegt, eine p-leitende Basisregion 62. Die Region des Substratoberflächenteils, die außerhalb der p+-Diffusionsregionen 41 und des Grabens 51 liegt, ist eine n+-Diffusionsregion.
  • Als nächstes wird die Querschnittsstruktur des aktiven Bereichs, der einen elektrischen Strom als MOSFET treibt, beschrieben. 2 zeigt einen Schnitt in einer Ebene C-C in 1 unter Veranschaulichung des Aufbaus des aktiven Bereichs. Entlang der Seitenfläche des Grabens 51 ist in im wesentlichen gleichförmiger Dicke ein Steuerregion-Oxidfilm 59 gebildet, der als Steuerregion-Isolierfilm dient. Dieser Oxidfilm 59 bedeckt auch die Bodenfläche des Grabens 51 und ist dort dicker als an den Seitenflächen des Grabens 51. Das Symbol 83 in 2 bezeichnet den dicken Steuerregion-Oxidfilm am Bodenflächenteil. Das Steuerregion-Polysilicium 52, das als erster Leiter dient, ist entlang der Innenseite des Steuerregion-Oxidfilms 59 im wesentlichen von der Oberseite bis zum Grund des Grabens 51 gebildet. Es erstreckt sich bis zu einer Steuerregion, die später unter Bezugnahme auf 3 beschrieben wird.
  • Die Region außerhalb der unteren Hälfte des Grabens 51 ist eine n-leitende Diffusionsregion 60, die als n-leitende Driftregion dient. In ihr ist im Mittelteil des Bodens des Grabens 51 eine n+-Diffusionsregion 58 gebildet, die als Abflußregion dient und die elektrisch mit der Abflußelektrode 55 über ein Abfluß-Polysilicium 63 verbunden ist, das im Graben 51 vorhanden ist und als zweiter Leiter dient. Das Abfluß-Polysilicium 63 ist vom Steuerregion-Polysilicium 52 durch einen Zwischenschicht-Oxidfilm 65 innerhalb des Grabens 51 isoliert, der als Zwischenschicht-Isolierfilm dient.
  • Der Bereich außerhalb der oberen Hälfte des Grabens 51 ist eine p-leitende Basisregion 62, und oberhalb dieser p-leitenden Basisregion 62 ist im Substrat-Oberflächenbereich eine n+-Diffusionsregion 61 gebildet, die als Quellenregion dient. Diese Region 61 ist mit der Quellenelektrode 54, die an der Substratoberfläche gebildet ist, elektrisch verbunden, und die p-leitende Basisregion 52 ist elektrisch über die p+-Diffusionsregion 41 in einer anderen planaren Position, in der die n+-Diffusionsregion 61 fehlt, mit der Quellenelektrode 54 verbunden. In 2 ist noch ein Zwischenschicht-Oxidfilm (Zwischenschicht-Isolierfilm) 66 gezeigt.
  • Es wird nun der Aufbau des Steuerregionbereichs an der Substratoberfläche, an der das Steuerregion-Polysilicium 52 abgelagert ist, als Querschnittsstruktur beschrieben. 3 stellt einen Schnitt in der Ebene D-D in 1 dar und veranschaulicht den Aufbau dieses Steuerregionbereichs. Der Bereich außerhalb des Grabens 51 ist dort die beschriebene n-leitende Diffusionsregion 60. Der Steuerregion-Oxidfilm 59 ist entlang den Seitenflächen und der Bodenfläche des Grabens 51 gebildet. Er bedeckt weiterhin die Substratoberfläche. Gemäß 3 ist dieser Oxidfilm 59 entlang den Seitenflächen und der Bodenfläche des Grabens 51 mit gleichförmiger Dicke gebildet. Der Teil des Steuerregion-Oxidfilms 59, der die Bodenfläche des Grabens 51 bedeckt, kann aber auch dicker ausgebildet sein als der Teil an den Graben-Seitenflächen, ebenso wie beim Aufbau des in 2 gezeigten aktiven Bereichs. Über der Oberfläche des Oxidfilm 59 ist das Steuerregion-Polysilicium 52 gebildet, und zwar sowohl über der Substratoberfläche als auch an den Innenflächen des Grabens 51.
  • Auf das Steuerregion-Polysilicium 52 ist auf dessen Oberfläche ein Zwischenschicht-Oxidfilm 67 laminiert. Das schon beschriebenen Abfluß-Polysilicium 63 ist innerhalb des Grabens 51 in dem Teil, der vom Zwischenschicht-Oxidfilm 67 umschlossen ist, unter Zwischenlage des Oxidfilms 65 eingesetzt. Der im Zusammenhang mit 2 erwähnte Zwischenschicht-Oxidfilm 66 ist zwischen der Abflußelektrode 55 auf dem Abfluß-Polysilicium 63 und der Steuerelektrode 53 ausgebildet.
  • Der Steuerregionbereich und der aktive Bereich existieren mit dem beschriebenen Aufbau am selben Bauelement. In diesem Fall sind die Dimensionen jedes Teils und die Verunreinigungs-Oberflächenkonzentrationen folgendermaßen, wobei es hierfür aber keine speziellen Begrenzungen gibt und die folgenden Angaben nur Beispiele sind: Die Gräben 51 sind 2 μm tief und 3 μm breit. Die Teilung, also die Abstände zwischen den Gräben 51 betragen 3 μm, und die p-leitende Basisregion 62 und die n+-Diffusionsregion 61, die als Quellenregion dient, sind in den Substrat-Oberflächenbereichen zwischen diesen 3 μm breiten Gräben 51 gebildet. Die Diffusionstiefe der p-leitenden Basis 62 ist 1 μm tief und ihre Oberflächenkonzentration beträgt 1·1018 cm–3. Die n+-Diffusionsregion 58 (die Abflußregion) und die n+-Diffusionsregion 61 (die Quellenregion) haben jeweils eine Diffusionstiefe von 0,2 μm und eine Oberflächenkonzentration von 1·1020 cm–3. Die Diffusionstiefe der n-Diffusionsregion 60 (Driftregion) beträgt 2 μm und ihre Oberflächenkonzentration ist 2·1016 cm–3.
  • Der Oxidfilm 59 an den Seitenflächen der Gräben 51 ist 0,02 μm dick. Der Steuerregion-Oxidfilm 83 an den Bodenflächen der Gräben 51 wird entlang der Unterseite des Steuerregion-Polysiliciums 52 zum Abfluß-Polysilicium 63 zu, das als Abflußelektrode dient, zunehmend dicker. Wird die Dicke dieses Oxidfilms 83 am Punkt an der Unterseite des Steuerregion-Polysiliciums 53, der dem Abfluß-Polysilicium 63 am nächsten liegt, zu t1 angenommen (siehe 2), dann ist dieses t1 beispielsweise 0,22 μm. Wird die Dicke des Steuerregion-Polysiliciums als tp angenommen (siehe 2), so beträgt dieses tp beispielsweise 0,3 μm.
  • Im folgenden wird der Herstellungsprozeß des lateralen Graben-Leistungs-MOSFETs 1 gemäß der ersten Ausführungsform beschrieben. Die 4 bis 14 zeigen in Querschnittansichten die Hauptteile in den aufeinander folgenden Herstellungsschritten des MOSFETs 1. In diesen Figuren ist allerdings nur jeweils ein einziger Graben 51 dargestellt. Als erstes wird auf dem p-leitenden Substrat 50, das einen spezifischen Widerstand von 12 Ωcm hat, ein Maskier-Oxidfilm 71 mit einer Dicke von beispielsweise 1 μm aufgewachsen. Ein Teil dieses Maskier-Oxidfilms 71 wird selektiv entfernt, um den Grabenformierungsteil freizulegen. Dieser verteilte Maskier-Oxidfilm 71 dient dann als Maske, um eine Vielzahl von Gräben 51 herzustellen, die gemäß dem Beispiel 3 μm breit sind und in Intervallzwischenräumen von beispielsweise 3 μm gebildet werden, und zwar durch RIE (Reactive Ion Etching, reaktives Ionenätzen). Sodann wird mit Hilfe der schrägen Ionenimplantation die n-leitende Diffusionsregion 60, die als Driftregion dient, an den Seitenflächen- und Bodenflächenteilen des Grabens 51 im Substrat 50 gebildet (4).
  • Nun wird der Maskier-Oxidfilm 71 restlich entfernt und sodann ein Puffer-Oxidfilm 81 mit einer Dicke von beispielsweise 0,03 μm gebildet und auf diesem ein Nitridfilm 82 mit einer Dicke von beispielsweise 0,15 μm abgelagert. Sodann wird Fotoresist aufgebracht und anschließend in einem Teil der Bodenfläche des Grabens 51 im aktiven Bereich durch Belichtung und Entwicklung selektiv entfernt, um eine Resistmaske zu bilden. Mit Hilfe dieser Resistmaske wird ein Teil des Nitridfilms 82 an der Bodenfläche des Grabens 51 im aktiven Bereich entfernt. Gleichzeitig kann der Nitridfilm auf der Bodenfläche des Grabens 51 auch im Steuerbereich entfernt werden. Anschließend wird der Rest der Resistmaske entfernt, mit dem Ergebnis, daß der Puffer-Oxidfilm 81 im aktiven Bereich an einem Teil der Graben-Bodenfläche freigelegt ist. Wird der Abstand zwischen diesem freigelegten Bereich des Puffer-Oxidfilms 81 – oder in anderen Worten, dem Bereich, in dem der Nitridfilm 82 an der Grabenbodenfläche im aktiven Bereich entfernt worden ist – und dem Rand der Grabenbodenfläche mit t2 bezeichnet, dann gilt: t2 beträgt beispielsweise 0,5 μm oder mehr (5).
  • Als nächstes wird die thermische Oxidation bei beispielsweise 1000°C durchgeführt, wobei der restliche Nitridfilm 82 als Maske dient, mit dem Ziel, in dem vom Nitridfilm 82 freigelegten Öffnungsteil einen selektiv oxidierten Film mit einer Dicke von beispielsweise 0,6 μm zu bilden. Dieser selektiv oxidierte Film bildet den dicken Steuerregion-Oxidfilm 83 am Grabengrund, also der Bodenfläche des Grabens. Anschließend werden der Nitridfilm 82 und der Puffer-Oxidfilm 81 entfernt (6).
  • Als nächstes werden die Seitenflächen des Grabens 51 durch Opfer-Oxidation gereinigt, woraufhin der Steuerregion-Oxidfilm 59 mit einer Dicke von beispielsweise 0,02 μm an den Seitenflächen und der Bodenfläche des Grabens 51 gebildet wird. Der Steuerregion-Oxidfilm 59 erstreckt sich auch über die Substratoberfläche. Anschließend wird Polysilicium 72 mit einer Dicke von beispielsweise 0,3 μm auf dem Steuerregion-Oxidfilm 59 abgelagert (7). Auf diesem Polysilicium 72 wird dann mit einer Dicke von beispielsweise 0,4 μm der Zwischenschicht-Oxidfilm 67 aufgebracht und dann Fotoresist aufgebracht, wodurch eine Resistmaske 73 selektiv im Steuerbereich nur durch Belichtung und Entwicklung des Fotoresists gebildet wird. Im aktiven Bereich wird der Resist entfernt. Die Resistmaske 73 dient dazu, den Zwischenschicht-Oxidfilm 67 selektiv zu entfernen. Durch diesen Prozeß wird dieser Oxidfilm 67 im aktiven Bereich entfernt, um das Polysilium 72 freizulegen (7). Im Steuerbereich verbleiben derweil der Zwischenschicht-Oxidfilm 67 und die Resistmaske 73 in unveränderter Weise (8).
  • Anschließend werden durch anisotropes Ätzen die restliche Resistmaske 73 entfernt und das Polysilicium 72 zurückgeätzt. Durch diesen Prozeß wird im aktiven Bereich das Polysilicium 72 überall außer an den Graben-Seitenflächen entfernt, so daß es also nur an den Graben-Seitenflächen verbleibt. Dieses restliche Polysilicium 72 bildet das Steuerregion-Polysilium 52 im aktiven Bereich. Bei diesem Ätzschritt werden die oberen Ränder des restlichen Polysiliciums 72 im aktiven Bereich so überätzt, daß sie niedriger sind als die Oberfläche des Grabens 51 oder in anderen Worten, niedriger sind als die ursprüngliche Substratoberfläche. Der obere Rand des Polysiliciums 72 wird also niedriger als die Oberseite des Steuerregion-Oxidfilms 59 an der Substratoberfläche, und zwar um eine Dimension tov (wobei tov das Abmaß des Überätzens ist).
  • Sodann wird anschließend an die Ionenimplantation an der Substratoberfläche ein Eintreiben durchgeführt. Als Ergebnis werden im aktiven Bereich die p-Basisregion 62 mit beispielsweise einer Diffusionstiefe von 1 μm und einer Oberflächenkonzentration von 1·1018 cm–3, die n+-Diffusionsregion 61 (Quellenregion) mit beispielsweise einer Diffusionstiefe von 0,2 μm und einer Oberflächenkonzentration von 1·1020 cm–3 und die p+-Diffusionsregion 41 mit beispielsweise einer Diffusionstiefe von 0,2 μm und einer Oberflächenkonzentration von 1·1020 cm–3 gebildet. Die n+Diffusionsregion 61 und die p+-Diffusionsregion 41 werden getrennt, indem man während der Ionenimplantation eine passende Resistmaske anwendet (9). Im Steuerbereich wird während dieser Schritte das Ätzen des Polysiliciums 72 verhindert durch den Zwischenschicht-Oxidfilm 67, und somit bleibt das Polysilicium 72 unverändert und dient als das Steuerregion-Polysilicium (10).
  • Als nächstes wird durch ein Filmformationsverfahren wie LPCVD oder P-TEOS in einer Atmosphäre von angenähert 400°C der Zwischenschicht-Oxidfilm 65 auflaminiert. Durch die Anwendung eines solchen Filmformationsverfahrens ist die Wachstumsrate des Zwischenschicht-Oxidfilms 65 innerhalb des Grabens 51 angenähert 50% der Wachstumsrate dieses Films 65 außerhalb des Grabens 51, also auf der Substratoberfläche. Als Ergebnis wird derjenige Teil des Oxidfilms 65, der an der Bodenfläche des Grabens 51 abgelagert wird, dünner als der Teil dieses Film auf der Substratoberfläche (11 mit dem aktiven Bereich, 12 mit dem Steuerbereich).
  • Anschließend wird Fotoresist aufgetragen und dann an einem Teil der Bodenfläche des Grabens 51 im aktiven Bereich durch Belichtung und Entwicklung wieder entfernt, um eine Resistmaske zu bilden. Mit Hilfe dieser Resistmaske wird ein Teil des Zwischenschicht-Oxidfilms 65 und des dicken Steuerregion-Oxidfilms 83 am Grabengrund im aktiven Bereich selektiv entfernt, um ein Kontaktloch zu schaffen, das durch die Oxidfilme 65 und 83 hindurchverläuft. Anschließend wird die restliche Resistmaske entfernt. Sodann wir die als Abflußregion dienende n+-Diffusionsregion 58 am Bodenteil des Grabens 51 in der aktiven Region durch Ionenimplantation gebildet (13 für den aktiven Bereich, 14 für den Steuerbereich).
  • Anstelle der Durchführung der selektiven Entfernung des Zwischenschicht-Oxidfilms 65 durch fotolithographische Technik und Ätzen kann das Kontaktloch auch durch Entfernen der Oxidfilme 65 und 83 durch Selbstjustierung aufgrund der Kombination der Filmdicke des dicken Steuerregion-Oxidfilms 83 am Grabengrund, des Polysiliciums 72, das als Steuer-Polysilicium 52 dient, und des Zwischenschicht-Oxidfilms 65 hergestellt werden.
  • Als nächstes wird das Polysilicium 63 im Graben 51 abgelagert und zurückgeätzt, um begraben zu werden, woraufhin über seiner gesamten Oberfläche der Zwischenschicht-Oxidfilm 66 gebildet wird. In diesem Film 66 werden Kontaktlöcher geöffnet und Metall wird zum Herstellen der Steuerelektrode 53, der Quellenelektrode 54 und der Abflußelektrode 55 eingebracht. Durch die Durchführung aller dieser beschriebenen Schritte wird der laterale Graben-Leistungs-MOSFET 1 fertiggestellt, mit der in 2 gezeigten Schnittstruktur des aktiven Bereichs und der in 3 gezeigten Schnittstruktur des Steuerbereichs.
  • Es werden nun drei abgewandelte Beispiele der Kombination der erwähnten drei Parameter t1, t2 und tp genannt, und die Querschnittstrukturen dieser Beispiele in der Ebene C-C in 1 sind in den 15 bis 17 gezeigt. Bei einem ersten Beispiel gemäß 15 ist die Bemessung: t1 = 0,1 μm, t2 ≥ 0,7 μm und tp = 0,3 μm. Bei diesem ersten Beispiel wird ebenso wie bei der Schnittstruktur gemäß 2 der Steuerregion-Oxidfilm 83 am Grabengrund und entlang der Unterseite des Steuerregion-Polysiliciums 52 zum Abschluß-Polysilicium 63 zu zunehmend dicker.
  • Bei einem zweiten Beispiel, das in 16 dargestellt ist, liegt die Bemessung vor: t1 = 0,04 μm, t2 ≥ 0,9 μm und tp = 0,3 μm. Bei diesem zweiten Beispiel wird der Steuerregion-Oxidfilm 83 am Grabengrund, aber im wesentlichen erst entlang einem Teil der Unterseite des Steuerregion-Polysiliciums 52 zum Abschluß-Polysilicium 63 zu zunehmend dicker.
  • Bei einem in 17 dargestellten dritten Beispiel gilt: t1 = 0,02 μm, t2 ≥ 1,0 μm und tp = 0,3 μm. Bei diesem dritten Beispiel ist der Steuerregion-Oxidfilm 83 am Grabengrund entlang der Unterseite des Steuerregion-Polysiliciums 52 noch gleichförmig dick, er wird also noch nicht entlang der Unterseite des Polysiliciums 52 zum Abfluß-Polysilicium 63 zu dicker.
  • Im folgenden werden die Ergebnisse einer Betrachtung des bevorzugten Bereichs der drei Parameter t1, t2 und tp oder der gegenseitigen Beziehung zwischen ihnen erläutert. 18 zeigt Charakteristiken in Form des Ergebnisses einer Untersuchung für den Wert von t1, bei den Bereichen 0,2 μm ≤ tp ≤ 0,7 μm und 0,18 μm ≤ t2 ≤ 1,4 μm. Der Wert von t2 ist hier auf mindestens 0,18 μm gesetzt aufgrund der Tatsache, daß der Filmdicke des Puffer-Oxidfilms 81 und die Filmdicke des Nitridfilms 82 in der Summe 0,18 μm betragen.
  • Wie aus 18 ersichtlich ist, beträgt der Wert von t1 0,02 μm, wenn t2 = tp + 0,7 μm. In anderen Worten, ist die Dicke t1 des Steuerregion-Oxidfilms 83 am Punkt, der an der Unterseite des Steuerregion-Polysiliciums 52 am nächsten beim Abfluß-Polysilicium 63 liegt, 0,02 μm. Wie oben erläutert, ist der Teil des Steuerregion-Oxidfilms 59, der die Seitenflächen des Grabens 51 bedeckt, 0,02 μm dick. Wenn also t2 = tp + 0,7 μm, so ist der Steuerregion-Oxidfilm 83 an dem Punkt, der an der Unterseite des Steuerregion-Polysiliciums 52 am nächsten am Abfluß-Polysilicium 63 liegt, ebenso dick wie der Steuerregion-Oxidfilm 59, der die Seitenflächen des Grabens 51 bedeckt.
  • Ist t = tp + 0,6 μm, so beträgt der Wert von t1 wenigstens 0,03 μm. Ist t2 = tp + 0,4 μm, so beträgt der Wert von t1 wenigstens 0,07 μm. Ist t2 = tp + 0,2 μm, so beträgt der Wert von t1 wenigstens 0,18 μm. Erfüllt also der Wert von t2 die Beziehung 0,18 μm ≤ t2 ≤ tp + 0,6 μm, so ist der Steuerregion-Oxidfilm 83 an dem Punkt, der an der Unterseite des Steuerregion-Polysiliciums 52 am nächsten am Abfluß-Polysilicium 63 liegt, dicker als der Teil des Steuerregion-Oxidfllms 59, der die Seitenflächen des Grabens 51 bedeckt.
  • Weiterhin wurde bei einer Untersuchung der Durchbruchspannung des lateralen Graben-Leistungs-MOSFETs ermittelt, daß die Durchbruchspannung am höchsten ist, wenn der Wert von t2 folgende Beziehung erfüllt: 0,18 μm ≤ t2 ≤ tp + 0,2 μm, und ist am zweithöchsten wenn tp + 0,2 μm ≤ t2 ≤ tp + 0,4 μm, und ist weiterhin am nächsthöchsten, wenn tp + 0,4 μm ≤ t2 ≤ tp + 0,6 μm. Die Ursachen für diese Verbesserung der Durchbruchspannung sind, daß die Filmdicke des Steuerregion-Oxidfilms 83 in der Nachbarschaft des Abfluß-Polysiliciums 63 zunimmt und daß bei der selektiven Oxidation zum Erzeugen des Steuerregion-Oxidfilms 83 der Grabeneckteil am Grabengrund abgerundet wird. Weiterhin ist die Ursache für den aufeinanderfolgenden Anstieg der Durchbruchspannung wie oben erwähnt, daß die Filmdicke des Steuerregion-Oxidfilms 83 in der Nachbarschaft des Abfluß-Polysiliciums 63 in gleicher Aufeinanderfolge dicker wird.
  • 19 zeigt Charakteristiken der Beziehung des Durchlaßwiderstands RonA und der Durchbruchspannung BV des lateralen Graben-Leistung-MOSFETs der ersten Ausführungsform mit dem beschriebenen Parameter t1. Die Filmdicke tp des Steuerregion-Polysiliciums 52 ist hier auf 0,3 μm eingestellt. Der Durchlaßwiderstand liegt im wesentlichen konstant bei 13 mΩ·mm2, unabhängig vom Wert t1. Der Grund für diesen ziemlich konstanten Durchlaßwiderstand ist, daß der Widerstand im Kanalbereich der p-leitenden Basisregion 62, die dem Steuerregion-Oxidfilm 59 an den Seitenwänden des Grabens gegenüberliegt, den Durchlaß-Widerstand bestimmt. Die Durchbruchspannung beträgt 15 V wenn der Wert von t1 der gleiche ist wie die Filmdicke des Steuerregion-Oxidfilms 59 an den Seitenwänden des Grabens (0,02 μm), und wird mit zunehmenden t1 höher und überschreitet 30 V wenn der Wert von t1 0,37 μm oder höher ist.
  • Gemäß der ersten oben beschriebenen Ausführungsform wird der MOSFET an den Seitenteilen des Grabens 51 durch Selbstjustierung gebildet. Insofern ist eine genaue Maskenausrichtung nur beim selektiven Oxidationsprozeß zum Bilden des dicken Steuerregion-Oxidfilms 83 an der Bodenfläche des Grabens notwendig. Die Elemententeilung kann damit reduziert, beziehungsweise die Packungsdichte erhöht werden. Auch muß bei der ersten Ausführungsform kein dicker Oxidfilm an den Seitenteilen des Grabens gebildet werden, um eine hohe Durchbruchspannung zu erzielen, im Gegensatz zum lateralen Graben-Leistungs-MOSFET nach dem Stand der Technik mit 80 V Durchbruchspannung (siehe 31 bis 33); somit können die Steuerregion-Flächengröße und die Elementengröße kleiner als bei jenem MOSFET mit 80 V Durchbruchspannung gemacht werden. Als Ergebnis können charakteristische Verschlechterungen wie erhöhte Verluste oder erhöhter Leitungswiderstand und dergleichen vermieden werden, die dann auftreten können, wenn ein bekannter lateraler Graben-Leistungs-MOSFET zur Verwendung mit einer Durchbruchspannung 80 V als MOSFET für eine Durchbruchspannung von 30 V verwendet wird.
  • Weiterhin wird bei der ersten Ausführungsform die parasitäre Kapazität verringert, die zwischen dem Substrat und dem Element auftritt, und wird der parasitäre Verdrahtungswiderstand vermindert, und zwar aufgrund der Tatsache, daß die Verdrahtungslängen von Steuerung, Quelle und Abfluß verkürzt werden. Die Geschwindigkeit des Schaltelements kann dadurch erhöht und der Schaltwiderstand erniedrigt werden. Auch kann der Effekt des Rauschens in benachbarten Elementen reduziert werden. Weiterhin muß gemäß der ersten Ausführungsform das Grabenätzen beim Herstellungsprozeß nur ein einziges Mal durchgeführt werden und somit ist dann die Herstellung aufgrund eines einfacheren Herstellungsprozesses als bei dem bekannten lateralen Graben-Leistungs-MOSFET mit 80 V Durchbruchspannung, bei dem das Grabenätzen zweimal durchgeführt wird, möglich. Eine Verschlechterung der Ausbeute kann also vermieden werden.
  • Zweite Ausführungsform
  • Es wird nun ein Halbleiterbauteil beschrieben, bei dem der laterale Graben-Leistungs-MOSFET gemäß der ersten Ausführungsform auf das selbe Substrat integriert wird wie sowohl ein planarer p-MOSFET (der im folgenden als PMOS bezeichnet wird) und ein planarer n-MOSFET (der im folgenden als NMOS bezeichnet wird). 20 stellt einen Querschnitt durch den aktiven Bereich diese Halbleiterbauteils dar. Wie 20 zeigt, ist dieses Halbleiterbauteil so aufgebaut, daß von den drei Elementen lateraler Graben-Leistungs-MOSFET 101, PMOS 102 und NMOS 103 wenigstens eines auf dem p-leitenden Substrat 150 hergestellt wird. 20 zeigt jeweils einen dieser MOSFETs. Die drei MOSFETs 101, 102 und 103 sind voneinander durch einen die Elemente separierenden selektiv aufoxidierten Film 193 getrennt.
  • Als erstes wird der Aufbau des lateralen Graben-Leistungs-MOSFETs 101 beschrieben. In einem p-leitenden Substrat 150 ist ein p-leitender Topf- oder Wannenbereich 110 gebildet, innerhalb dessen der MOSFET 101 gebildet ist. Der MOSFET 101 weist einen Graben 151 auf, entlang dessen Seitenflächen in gleichförmiger Dicke als Steuerregion-Isolierfilm ein Steuerregion-Oxidfilm 159 gebildet ist, der an der Bodenfläche des Grabens 151 mit einem Steuerregion-Oxidfilm 183 zusammenhängt. Dieser Oxidfilm 183 am Grabengrund ist so geformt, daß er dicker ist als der Steuerregion-Oxidfilm 159 an den Grabenseitenflächen. Steuerregion-Polysilicium 152 , das als erster Leiter dient, ist im wesentlichen von der Oberseite bis zum Grund des Grabens 151 entlang der Innenseite des Steuerregion-Oxidfilms 159, der an den Seitenflächen des Grabens 151 sitzt, angeordnet.
  • Der Bereich außerhalb der unteren Hälfte des Grabens 151 ist eine n-leitende Diffusionsregion 160, die als n-leitende Driftregion dient. Der genannte p-Topf- oder Wannenbereich 110 befindet sich außenseitig von dieser Diffusionsregion 160. Es ist zu beachten, das der laterale Graben-Leistungs-MOSFET 101 im p-leitenden Teil auf der Außenseite eines n-leitenden Wannenbereichs 120 (der später beschrieben wird) des PMOS 102 gebildet sein kann, anstatt innerhalb des p-leitenden Wannenbereichs 110. Im zentralen Teil des Bodens des Grabens 151 ist innerhalb der n-leitenden Diffusionsregion 160 als n+-Diffusionsregion 158 die Abflußregion angeordnet. Diese n+-Diffusionsregion 158 (Abflußregion) ist mit einem Abfluß-Polysilicium 163 verbunden, das als zweiter Leiter dient und an der Innenseite des Steuerregion-Polysiliciums 152 unter Zwischenlage eines Zwischenschicht-Oxidfilms 165, der als Zwischenschicht-Isolierfilm dient, angeordnet ist. Das Abfluß-Polysilicium 163 ist mit einer Abflußelektrode 155 verbunden. Der Zwischenschicht-Oxidfilm 165 bedeckt die Substratoberfläche, und auf ihn ist ein weiterer Zwischenschicht-Oxidfilm 166 laminiert.
  • Im Bereich außerhalb der oberen Hälfte des Grabens 151 befindet sich eine p-leitende Basisregion 162, und auf dieser ist im Oberflächenbereich des Substrats eine n+-Diffusionsregion 161 gebildet, die als Quellenregion dient und die elektrisch mit einer auf der Substratoberfläche gebildeten Quellenelektrode 154 verbunden ist. Die p-leitende Basisregion 162 ist elektrisch mit der Quellenelektrode 154 in einer unterschiedlichen planaren Position verbunden, in der die n+-Diffusionsregion 161 nicht vorhanden ist. Die Schnittstruktur der Steuerregion des lateralen Graben-Leistungs-MOSFETs 101 gleicht der in 3 gezeigten nach der ersten Ausführungsform, also des MOSFETs 1, und braucht deshalb hier nicht noch mal beschrieben zu werden. Der aktive Bereich und der Steuerbereich der beschriebenen Strukturen sind im lateralen Graben-Leistungs-MOSFET 101 im selben Element vorhanden.
  • Als nächstes wird der Aufbau des PMOS 102 beschrieben. Der PMOS 102 ist innerhalb des n-leitenden Wannenbereichs 120 ausgebildet, der seinerseits im p-leitenden Substrat 150 vorhanden ist. Zwei p+-leitende Diffusionsregionen 121, 121 dienen als Quellenregion bzw. als Abflußregion (im folgenden auch als ”Quellen-/Abfluß-Region” bezeichnet), und dazwischen liegt eine Kanalregion so, daß sie die beiden p+-Diffusionsregionen 121, 121 verbindet oder überlappt; über diesen Diffusionsregionen 121, 121 ist ein Steuerregion-Oxidfilm 129 gebildet, der als Steuerregion-Isolierfilm dient, und auf dem Steuerregion-Oxidfilm 129 ist Polysilicium 125 aufgebracht, das als erster Leiter dient. Das Steuerregion-Polysilicium 125 ist elektrisch mit einer Steuerelektrode 123 verbunden.
  • Auf jeder der p+-Diffusionsregionen 121 sitzt mit elektrischem Kontakt eine Quellen-/Abfluß-Elektrode 124 auf, die also als Quellenelektrode oder als Abflußelektrode dient. Die Steuerelektrode 123 und die Quellen-/Abfluß-Elektroden 124 sind gegeneinander elektrisch durch die Zwischenschicht-Oxidfilme 165 und 166 isoliert. Im in 20 gezeigten Beispiel kontaktiert der n-leitende Wannenbereich 120 den p-leitenden Wannenbereich 110 an der Unterseite des selektiv aufoxidierten Films 193. Es ist jedoch zu beachten, daß auch dann, wenn kein p-leitender Wannenbereich 110 vorhanden ist, der n-leitende Wannenbereich 120 an der Unterseite des selektiv oxidierten Films 193 endet.
  • Als nächstes wird der Aufbau des NMOS 103 beschrieben. Der NMOS 103 ist innerhalb des oder eines weiteren p-leitenden Wannenbereichs 110 gebildet. Als Quellen-/Abfluß-Region sind zwei n+-Diffusionsregionen 111, 111 gebildet, zwischen denen eine Kanalregion liegt, die somit die Regionen 111, 111 überspannt, und über denen ein Steuerregion-Oxidfilm 119 gebildet ist, der als Steuerregion-Isolierfilm dient. Es ist zu beachten, daß der NMOS 103, anstatt innerhalb des p-leitenden Wannenbereichs 110, auch im p-leitenden Teil an der Außenseite des n-leitenden Wannenbereichs 120 des PMOS 102 gebildet sein kann.
  • Auf dem Steuerregion-Oxidfilm 119 ist als erster Leiter Steuerregion-Polysilicium 115 aufgeschichtet, das elektrisch mit einer Steuerelektrode 113 verbunden ist. Mit jeder der n+-Diffusionsregionen 111 ist eine Quellen-/Abfluß-Elektrode 114 elektrisch verbunden, die als Quellenelektrode oder als Abflußelektrode dient. Die Steuererelektrode 113 und die Quellen-/Abfluß-Elektroden 114 sind voneinander elektrisch durch die genannten Zwischenschicht-Oxidfilme 165, 166 isoliert.
  • Jeder Teil des lateralen Graben-Leistungs-MOSFETs 101 hat die folgenden Dimensionen und Oberflächen Verunreinigungskonzentrationen beim beschriebenen Ausführungsbeispiel, wenngleich es hierfür keine speziellen Grenzen gibt, so daß sämtliche Maßangaben nur Beispiele sind: der Graben 151 ist 2 μm tief und 3 μm breit. Die Grabenteilung beträgt 3 μm. Die p-leitende Basisregion 162 und die n+-leitende Diffusionsregion 161, die als Quellenregion dient, sind in den Oberflächenbereichen des Substrats auf den beiden Seiten des 3 μm breiten Grabens 151 gebildet. Die Diffusionstiefe der p-leitenden Basisregion 162 beträgt 1 μm und sie hat eine Oberflächenkonzentration von 1·1018 cm–3, und die n+-Diffusionsregion 158 (Abflußregion) sowie die n+-Diffusionsregion 161 (Quellenregion) haben jeweils eine Diffusionstiefe von 0,2 μm und eine Oberflächenkonzentration von 1·1020 cm–3. Die Diffusionstiefe der n-leitenden Diffusionsregion 160 (Driftregion) beträgt 2 μm und ihre Oberflächenkonzentration ist 2·1016 cm–3.
  • Der p-leitende Wannenbereich 110 hat, wiederum beispielhaft, eine Diffusionstiefe von 6 μm und eine Oberflächenkonzentration von 1·1017 cm–3. Der Steuerregion-Oxidfilm 159 ist an den Seitenflächen des Grabens 151 0,02 μm dick, und der Steuerregion-Oxidfilm 183 am Grund des Grabens 151 hat eine entlang der Unterseite des Steuerregion-Polysiliciums 152 zum Abfluß-Polysilicium 163 hin progressiv zunehmende Dicke. Der Steuerregion-Oxidfilm 183 ist am Punkt der Unterseite der Steuerregion-Polysiliciums 152, der am nächsten beim Abfluß-Polysilicium 163 liegt, 0,22 μm dick, und das Steuerregion-Polysilicium 152 ist 0,3 μm dick.
  • Der PMOS 102 hat die folgenden beispielhaften Dimensionierungen und Oberflächen Verunreinigungskonzentrationen, wobei es auch hier keine speziellen Begrenzungen gibt: die Diffusionstiefe des n-leitenden Wannenbereichs 120 beträgt 6 μm und seine Oberflächenkonzentration ist 1·1017 cm–3. Die p+-Diffusionsregionen 121 haben eine Diffusionstiefe von 0,3 μm und eine Oberflächenkonzentration von 1·1020 cm–3. Der Steuerregion-Oxidfilm 129 ist 0,02 μm dick und das Steuerregion-Polysilicium 125 ist 0,3 μm dick.
  • Der NMOS 103 hat die folgenden beispielhaften Dimensionierungen und Oberflächen Verunreinigungskonzentrationen, wobei es auch hier keine speziellen Begrenzungen gibt: der p-leitende Wannenbereich 110 hat eine Diffusionstiefe und eine Oberflächenkonzentration wie oben dargelegt. Die n+-Diffusionsregionen 111 haben eine Diffusionstiefe von 0,3 μm und eine Oberflächenkonzentration von 1·1020 cm–3. Der Steuerregion-Oxidfilm 119 ist 0,02 μm dick, das Steuerregion-Polysilicium 115 ist 0,3 μm dick und der die Elemente trennende selektiv oxidierte Film 193 ist 0,6 μm dick.
  • Es wird nun der Herstellungsprozeß des Halbleiterbauteils gemäß der zweiten Ausführungsform beschrieben. Die 21 bis 30 stellen Querschnitte dar, die die wesentlichen Herstellungsschritte des Halbleiterbauteils der zweiten Ausführungsform zeigen. Es ist zu beachten, daß in jeder dieser Figuren jeweils eines der drei Elemente, nämlich der laterale Graben-Leistungs-MOSFET 101, der PMOS 102 oder der NMOS 103 dargestellt ist.
  • Zunächst wird auf dem p-leitenden Substrat 150 mit einem spezifischen Widerstand von 12 Ωcm ein beispielsweise 0,03 μm dicker Pufferoxidfilm gebildet und auf diesem ein Nitridfilm von 0,15 μm beispielsweise durch CVD (chemische Dampfablagerung) niedergeschlagen. Hierauf wird Fotoresist aufgebracht, der dann belichtet und entwickelt wird, um eine Resistmaske für das Bilden des n-leitenden Wannenbereichs 120 herzustellen. Unter Verwendung dieser Resistmaske wird im Gebiet, in dem der n-leitende Wannenbereich 120 gebildet werden soll, der dortige Teil des Nitridfilms selektiv entfernt. Nachdem dann die Resistmaske entfernt worden ist, wird Phosphor auf das p-leitende Substrat 150 beispielsweise mit Hilfe der Ionenimplantation eingeführt, wobei der restliche Nitridfilm als Maske dient.
  • Anschließend wird in einem Diffusionsofen Hitze von beispielsweise 900°C angewandt, um das zu dotierende Gebiet des Wannenbereichs 120 mit einem 0,4 μm dicken Oxidfilm zu bedecken, woraufhin der restliche Nitridfilm entfernt wird. Hierdurch wird eine Maske zum Herstellen des p-leitenden Wannenbereichs 110 auf der Substratoberfläche gebildet. Nun wird auf das p-leitende Substrat 150 beispielsweise mit Hilfe der Ionenimplantation Bor eingeführt, wobei der Oxidfilm als Maske dient. Sodann wird in einem Diffusionsofen bei beispielsweise 1100°C eine Hitzebehandlung durchgeführt. Hierdurch werden der p-leitende Wannenbereich 110 und der n-leitende Wannenbereich 120 im p-leitenden Substrat 150 fertiggestellt. Anschließend wird der Oxidfilm, der als Ionenimplantationsmaske gedient hatte, entfernt (21).
  • Als nächstes wird auf der Substratoberfläche durch CVD oder dergleichen ein beispielsweise 0,4 μm dicker Maskenoxidfilm 171 aufgewachsen und ein Teil davon selektiv entfernt, um im p-leitenden Wannenbereich 110 Grabenbildungsbereiche zu öffnen. Der derart ein Muster bildende Maskenoxidfilm 171 dient als Maske zur Herstellung einer Vielzahl der Gräben 151 mit Öffnungsbreiten von beispielsweise 3 μm mit Hilfe der Technik RIE, bei Intervallen von beispielsweise 3 μm. Dann wird unter Anwendung der schrägen Ionenimplantation die n-leitende Diffusionsregion 160 an der Bodenfläche und den Seitenflächenteilen jedes Grabens 151 im Substrat 150 gebildet. Diese Region 160 dient als Driftregion (22).
  • Es folgt die Entfernung des Maskenoxidfilms 171, woraufhin ein Pufferoxidfilm 181 mit einer Dicke von beispielsweise 0,03 μm gebildet wird, auf dem ein beispielsweise 0,15 μm dicker Nitridfilm 182 aufgebracht wird. Sodann wird Fotoresist angewandt und durch eine Belichtung und Entwicklung ein Teil des Fotoresists an der Bodenfläche des Grabens 151 im aktiven Bereich und an den Grenzbereichen des aktiven Bereichs zwischen den Wannenbereichen 110 und 120 selektiv entfernt, um eine Resistmaske zu bilden, durch deren Verwendung ein Teil des Nitridfilms 182 am Grabengrund im aktiven Bereich und die Grenzteile des Nitridfilms zwischen den Wannenregionen 110 und 120 selektiv entfernt werden. Hierbei kann auch der Nitridfilm am Grund des Grabens 151 im Steuerbereich entfernt werden.
  • Sodann wird die restliche Resistmaske entfernt. Durch diesen Schritt wird der Pufferoxidfilm 181 in einem Teil des Grunds oder der Bodenfläche des Grabens 151 im aktiven Bereich, sowie an den Grenzbereichen zwischen den Wannenbereichen 110 und 120 freigelegt. Hierbei ist der Abstand t2 an der Bodenfläche des Grabens 151 im aktiven Bereich zwischen dem freigelegten Teil des Pufferoxidfilms 181, in welchem Teil der Nitridfilm 182 entfernt worden ist, und dem Rand dieser Bodenfläche mindestens beispielsweise 0,5 μm. Außerdem wird in den Bereichen, die die Grenze zwischen den Wannenbereichen 110 und 120 enthalten, der Pufferoxidfilm 181 auf eine Breite von beispielsweise 5 μm durch die Entfernung des Nitridfilms 182 freigelegt (23).
  • Anschließend wird bei beispielsweise 1000°C eine thermische Oxidation durchgeführt, wobei der restliche Nitridfilm 182 als Maske dient und die Öffnungsteile des Nitridfilms 182 selektiv oxidiert werden. Hierdurch wird der Steuerregion-Oxidfilm 183 an der Bodenfläche des Grabens 151 mit einer Dicke von beispielsweise 0,6 μm gebildet und wird der die Elemente trennende selektiv oxidierte Film 193 in den Grenzbereichen zwischen den Wannenregionen 110 un 120 gebildet. Anschließend werden der Nitridfilm 182 und der Pufferoxidfilm 181 entfernt (24).
  • Dann wird anschließend an eine Reinigung der Seitenflächen des Grabens 151 und der Substratoberfläche durch Opferoxidation auf der Substratoberfläche und auf den Seitenflächen und der Bodenfläche des Grabens 151 der Steuerregion-Oxidfilm 159 mit einer Dicke von beispielsweise 0,02 μm gebildet und anschließend auf dem Steuerregion-Oxidfilm 159 und dem die Elemente trennenden selektiv oxidierten Film Polysilicium 172 aufgebracht. Hierauf wird Fotoresist aufgebracht und anschließend belichtet und entwickelt, um selektiv eine Resistmaske 168 nur an den Teilen der Bildung der Steuerelektrode des PMOS 102 und des NMOS 103 und am Bereich der Bildung des lateralen Graben-Leistungs-MOSFETs 101 zu bilden (25).
  • Unter Verwendung der Resistmaske 168 wird das Polysilicium 172 mit Hilfe von anisotropem Ätzen zurückgeätzt, wodurch es von den Bereichen, in denen der PMOS 102 und der NMOS 103 gebildet werden, entfernt wird mit Ausnahme der Teile, die die Steuerelektroden werden sollen, so daß hierdurch das Polysilicium 172 nur für die Steuerelektroden bleibt. Dieses verbleibende Polysilicium 172 wird das Steuerregion-Polysilicium 125 des PMOS 102 und das Steuerregion-Polysilicium 115 des NMOS 103 (26).
  • Sodann wird die Resistmaske 168 entfernt, so daß das Polysilicium 172 an der Oberfläche des Bereichs für die Bildung des MOSFETs 101 freigelegt wird. Es wird wiederum Fotoresist aufgetragen und durch Belichtung und Entwicklung diese Fotoresists auf der Substratoberfläche eine Resistmaske 173 gebildet, die den aktiven Bereich des MOSFETs 101 ausspart. Unter Ausnützung dieser Resistmaske 173 wird das Polysilicium 172 durch anisotropes Ätzen zurückgeätzt. Aufgrund dieses Prozesses wird das Polysilicium 172 vom aktiven Bereich des MOSFETs 101 mit Ausnahme der Seitenflächen des Grabens 151 so entfernt, daß es nur an diesen Seitenflächen des Grabens 151 zurückbleibt. Dieses verbleibende Polysilicium 172 wird das Steuerregion-Polysilicium 152 im aktiven Bereich. Bei diesem Ätzprozeß wird der obere Rand des restlichen Polysiliciums im aktiven Bereich überätzt, so daß er niedriger wird als die Oberseite des Grabens 151, oder anders ausgedrückt als die ursprüngliche Substratoberfläche. Hierdurch wird auch der obere Rand des Polysiliciums 172 niedriger als der obere Rand des Steuerregion-Oxidfilms 159 an der Substratoberfläche (27).
  • Als nächstes wird beispielsweise Bor auf der Substratoberfläche Ionenimplantiert, um die p-leitende Basisregion 162 zu bilden. Auf die Entfernung der Resistmaske 173 hin wird wieder Fotoresist aufgetragen und durch Belichtung und Entwicklung des Fotoresists eine Resistmaske selektiv nur auf dem Bereich zur Bildung des PMOS 102 erzeugt, woraufhin beispielsweise Arsen Ionen-implantiert wird. Die Resistmaske wird dann entfernt und neues Fotoresist aufgetragen, wobei eine Resistmaske durch Belichtung und Entwicklung des Fotoresists hergestellt wird, die selektiv nur im Gebiet der Bildung des PMOS 102 geöffnet ist. Sodann wird beispielsweise BF2 Ionen-implantiert, und dann die Resistmaske entfernt.
  • Es wird nun eine Treib-Hitzebehandlung (drive heat treatment) in einem Diffusionsofen bei beispielsweise 800°C durchgeführt. Hierdurch werden die p-leitende Basisregion 162 und die n+-leitende Diffusionsregion 161 (Quellenregion) im aktiven Bereich des MOSFETs 101 mit jeweiligen Diffusionstiefen und Oberflächenkonzentrationen von beispielsweise 1 μm und 1·1018 cm–3 beziehungsweise 0,2 μm und 1·1020 cm–3 gebildet. Außerdem werden im PMOS 102 die p+-leitenden Diffusionsregionen 121 mit einer Diffusionstiefe von beispielsweise 0,2 μm und einer Oberflächenkonzentration von 1·1020 cm–3 gebildet. Im NMOS 103 werden derweil die n+-Diffusionsregionen 111 mit einer Diffusionstiefe von beispielsweise 0,2 μm und einer Oberflächenkonzentration von beispielsweise 1·1020 cm–3 gebildet (28).
  • Nun wird durch einen Filmformierungsprozeß wie LPCVD oder P-TEOS in einer Atmosphäre von angenähert 400°C der Zwischenschicht-Oxidfilm 165 auflaminiert. Durch die Anwendung eines solchen Filmformierungsverfahrens ist die Wachstumsrate des Zwischenschicht-Oxidfilms 165 im Graben 151 nur angenähert 50% der Wachstumsrate dieses Films außerhalb des Grabens 151, nämlich auf der Substratoberfläche. Als Ergebnis ist der Teil der Oxidschicht 165, der an der Bodenfläche des Grabens 151 gebildet wird, dünner als der Teil auf der Substratoberfläche (29).
  • Sodann wird wieder Fotoresist aufgebracht und durch Entfernen eines Teils des Fotoresists an der Bodenfläche des Grabens 151 im aktiven Bereich mit Hilfe einer Belichtung und einer Entwicklung eine Resistmaske geschaffen, mit deren Hilfe ein Teil des Zwischenschicht-Oxidfilms 165 und des dicken Steuerregion-Oxidfilms 183 am Grabenboden im aktiven Bereich selektiv entfernt wird, um ein Kontaktloch zu schaffen, das durch die Filme 165 und 183 hindurch verläuft. Anschließend wird die restliche Resistmaske entfernt (30).
  • Als nächstes wird die n+-Diffusionsregion 158, die als Abflußregion dient, im Bodenbereich des Grabens 151 im aktiven Bereich des Elements mit Hilfe der Ionenimplantation geschaffen. Anstelle einer Herstellung des Kontaktlochs durch selektives Entfernen des Zwischenschicht-Oxidfilms 165 mittels fotolithographischer Technik und Ätzen kann dieses Kontaktloch auch gebildet werden durch Abtragen des Zwischenschicht-Oxidfilms 165 und des dicken Steuerregion-Oxidfilms 183 durch Selbstjustierung aufgrund der Kombination der Filmdicke des Films 183 am Grabengrund, des als Steuerregion-Polysilicium 152 dienenden Polysiliciums 172 und des Zwischenschicht-Oxidfilms 165.
  • Sodann wir Polysilicium aufgebracht und so zurückgeätzt, daß es durch das Polysilicium 163 im Graben 151 begraben ist, woraufhin der Zwischenschicht-Oxidfilm 166 über seiner gesamten Oberfläche hergestellt wird. In diesem Oxidfilm 166 werden Kontaktlöcher geöffnet und wird Metall eingebracht, um die Quellenelektrode 154 und die Abflußelektrode 155 des MOSFETs 101, die Steuerelektrode 123 und die Quellen-/Abflußelektrode 124 des PMOS 102, und die Steuerelektrode 113 und die Quellen-/Abflußelektrode 114 des NMOS 103 zu bilden. Durch die Durchführung aller dieser Schritte wird das Halbleiterbauteil geschaffen, das den lateralen Graben-Leistungs-MOSFET 101, den PMOS 102 und den NMOS 103 umfaßt, die die Querschnittsstruktur im aktiven Bereich aufweisen, wie sie in 20 dargestellt ist.
  • Für den lateralen Graben-Leistungs-MOSFET 101 sind wiederum eine Betrachtung des bevorzugten Bereichs des Parameters t2, der Filmdicke tp des Steuerregion-Polysiliciums 152 und der Dicke t1 des Steuerregion-Oxidfilms 183 am Punkt der Unterseite des Steuerregion-Polysiliciums 152, der am nächsten bei dem Abfluß-Polysilicium 163 liegt, und die gegenseitige Beziehung dieser Parameter von Bedeutung. Bei einer Untersuchung des Werts von t1 in den Bereichen 0,2 μm ≤ tp ≤ 0,7 μm und 0,18 μm ≤ t2 ≤ 1,4 μm ergaben sich ähnliche Ergebnisse wie die bei der ersten Ausführungsform. Demnach ist, wenn 0,18 μm ≤ t2 ≤ tp + 0,6 μm, der Steuerregion-Oxidfilm 183 an dem Punkt an der Unterseite des Steuerregion-Polysiliciums 152, der am nächsten am Abfluß-Polysilicium 163 liegt, dicker als der Teil des Steuerregion-Oxidfilms 159, der die Seitenfläche des Grabens 151 bedeckt.
  • Bei einer Untersuchung der Durchbruchspannung des lateralen Graben-Leistungs-MOSFETs 101 wurde ermittelt, daß ähnlich wie bei der ersten Ausführungsform die Durchbruchsspannung am höchsten ist, wenn 0,18 μm ≤ t2 ≤ tp + 0,2 μm, am zweithöchsten ist, wenn tp + 0,2 μm ≤ t2 ≤ tp + 0,4 μm, und weiterhin am nächsthöchsten ist, wenn tp + 0,4 μm ≤ t2 ≤ tp + 0,6 μm. Die Gründe für diese Verbesserung der Durchbruchspannung sind die größere Dicke des Steuerregion-Oxidfilms 183 in der Nachbarschaft des Abfluß-Polysiliciums 163 und die Tatsache, daß bei der selektiven Oxidation zum Erzeugen des Steuerregion-Oxidfilms 183 die Grabeneckteile der Bodenfläche des Grabens 151 abgerundet werden. Weiterhin ist es ein Grund für die aufeinanderfolgende Erhöhung der Durchbruchspannung wie erläutert, daß die Filmdicke des Steuerregion-Oxidfilms 183 in der Nachbarschaft des Abfluß-Polysiliciums 163 in gleicher Aufeinanderfolge dicker wird.
  • Es wurde auch die Beziehung des Durchlaßwiderstands und der Durchbruchspannung des lateralen Graben-Leistungs-MOSFETs 101 zum erwähnten Parameter t1 untersucht. Die Filmdicke des Steuerregion-Polysiliciums 152 ist auf 0,3 μm gesetzt. Wie bei der ersten Ausführungsform ist der Durchlaßwiderstand unabhängig vom Wert von t1 im wesentlichen konstant bei angenähert 13 Ωmm2. Der Grund dafür daß der Durchlaßwiderstand im wesentlichen konstant ist, ist, daß er im wesentlichen vom Widerstand der p-leitenden Basisregion 162, die dem Steuerregion-Oxidfilm 159 an den Grabenseitenwänden zugewandt ist, im Kanalbereich bestimmt wird. Die Durchbruchspannung beträgt 15 V, wenn der Wert t1 gleich der Filmdicke des Steuerregion-Oxidfilms 159 an den Seitenwänden des Grabens (0,02 μm) ist, und wird höher, wenn t1 zunimmt, wobei sie 30 V überschreitet, wenn der Wert von t1 0,37 μm überschreitet.
  • Gemäß der zweiten beschriebenen Ausführungsform wird also ein Halbleiterbauteil geschaffen, das die drei Elemente, nämlich den lateralen Graben-Leistungs-MOSFET 101, den PMOS 102 und den NMOS 103 auf dem selben Substrat integriert enthält, wodurch man also dieses Halbleiterbauteil erhält.
  • Bei der zweiten Ausführungsform können der die Elemente trennende selektiv oxidierte Film 193 und der dicke Steueroxidfilm 183 am Grabengrund des MOSFETS 101 im selben Schritt der selektiven Oxidation hergestellt werden, wodurch der Herstellungsprozeß vereinfacht ist.
  • Außerdem können bei der zweiten Ausführungsform die Miniaturisierung, ein niedriger Energieverbrauch, eine hohe Zuverlässigkeit und eine Kostenreduktion in höherem Maße erreicht werden als bei einem Leistungs-IC nach dem Stand der Technik, bei dem ein lateraler Leistungs-MOSFET und eine Steuerschaltung integriert sind.
  • Die beschriebene Erfindung kann in verschiedener Weise modifiziert werden. Beispielsweise können die Dimensionen, die Oberflächekonzentrationen und dergleichen jedes Teils in der ersten und in der zweiten Ausführungsform entsprechend den Gebrauchserfordernissen unterschiedlich festgesetz werden.
  • Gemäß der Erfindung kann ein MOSFET an den Seitenteilen des Grabens unter Selbstjustierung gebildet werden. Eine genaue Maskenausrichtung ist deshalb nur beim Schritt der selektiven Oxidation der Bodenfläche des Grabens notwendig. Die Elemententeilung kann hierdurch reduziert werden. Da außerdem keine Notwendigkeit besteht, zum Erzielen einer hohen Durchbruchspannung einen dicken Oxidfilm zu bilden, was im Gegensatz zum lateralen Graben-Leistungs-MOSFET nach dem Stand der Technik mit einer Durchbruchspannung von 80 V der Fall ist, können die Steuerbereichsfläche und die Elementengröße im Vergleich zu diesem bekannten MOSFET mit 80 V Durchbruchspannung dimensionsmäßig reduziert werden. Als Folge kann eine Verschlechterung der Charakteristik, die auftreten kann, wenn ein 80 V MOSFET nach dem Stand der Technik als MOSFET für 30 V Durchbruchspannung verwendet wird, vermieden werden. Auch muß beim Herstellungsprozeß das Grabenätzen nur einmal durchgeführt werden, und somit ergibt sich eine vereinfachte Herstellung mit Hilfe eines einfacheren Prozesses als dem der Herstellung des beschriebenen 80-V-MOSFETs, bei dem das Grabenätzen zweimal durchgeführt wird. Die Produktivität kann also erhöht werden und eine Verschlechterung der Ausbeute vermieden werden.
  • Gemäß der Erfindung kann, wie in der zweiten Ausführungsform gezeigt ist, ein Halbleiterbauteil hergestellt werden, bei dem auf dem selben Substrat die drei verschiedenen Elemente lateraler Graben-Leistungs-MOSFET, PMOS und NMOS integriert sind. Der Herstellungsschritt für den die Elemente separierenden selektiv oxidierten Film und der Herstellungsschritt der Herstellung des dicken Steuerregion-Oxidfilms am Grabengrund können gemeinsam durchgeführt werden, wodurch das Herstellungsverfahren vereinfacht wird. Es kann ein Leistungs-IC erhalten werden, der kleiner ist, weniger Energie verbraucht, zuverlässiger ist und weniger kostet als der bekannte Leistungs-IC, in dem ein lateraler Leistungs-MOSFET und eine Steuerschaltung integriert sind.

Claims (10)

  1. Halbleiterbauteil (1), umfassend: einen in einem Halbleitersubstrat (50, 150) eines ersten Leitfähigkeitstyps geschaffenen Graben (51, 151); eine Quellenregion (61, 161) eines zweiten Leitfähigkeitstyps, die im Substratoberflächenbereich an der Außenseite des Grabens gebildet ist; eine Basisregion (62, 162) des ersten Leitfähigkeitstyps, die unterhalb der Quellenregion an der Außenseite des Grabens gebildet ist; eine Driftregion (60, 160) des zweiten Leitfähigkeitstyps, die unterhalb der Basisregion entlang den Seitenteilen des Grabens an dessen Außenseite gebildet ist; eine Abflußregion (58, 158) des zweiten Leitfähigkeitstyps, die im Bodenbereich des Grabens gebildet ist; einen Steuerregion-Isolierfilm (59, 83, 159, 183), der innerhalb des Grabens entlang seinen Seitenteilen und teilweise seinem Bodenteil gebildet ist und im Graben-Bodenteil dicker ist als an den Graben-Seitenteilen; einen ersten Leiter (52, 152), der an der Innenseite des Steuerregion-Isolierfilms gebildet ist; einen zweiten Leiter (63, 163), der an der Innenseite des ersten Leiters unter Zwischenlage eines Zwischenschicht-Isolierfilms (65, 165) gebildet ist und elektrisch mit der Abflußregion verbunden ist; eine Steuerelektrode (53), die elektrisch mit dem ersten Leiter verbunden ist; eine Quellenelektrode (54, 154), die elektrisch mit der Quellenregion verbunden ist; und eine Abflußelektrode (55, 155), die elektrisch mit dem zweiten Leiter verbunden ist, wobei der Steuerregion-Isolierfilm an der Unterseite des ersten Leiters (52, 152) einen Teil (83, 183) aufweist, der zum zweiten Leiter (63, 163) zu zunehmend dicker wird.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß die Driftregion (60, 160) sich entlang den Seitenteilen des Grabens (51, 151) erstreckt.
  3. Halbleiterbauteil (101) nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleiterbauteil zusammen mit einem planaren MOSFET (102, 103) auf dem selben Substrat (150) ausgebildet sind.
  4. Verfahren zum Herstellen eines Halbleiterbauteils, umfassend die folgenden Verfahrensschritte: Bilden eines Grabens (51) im Oberflächenbereich eines Halbleitersubstrats (50) eines ersten Leitfähigkeitstyps; Bilden einer Driftregion (60) eines zweiten Leitfähigkeitstyps um den Umfang des Grabens; Bilden eines Nitridfilm (82) innerhalb des Grabens und auf der Substratoberfläche; in zumindest einem Bereich, der einem aktiven Bereich entspricht, Entfernen eines Teils derjenigen Nitridfilmpartie, die den Bodenbereich des Grabens bedeckt; Durchführen einer selektiven Oxidation unter Ausnützung des Nitridfilms als Maske; Bilden eines Steuerregion-Isolierfilms (59) innerhalb des Grabens entlang dessen Seitenflächen; Bilden eines ersten Leiters (52) entlang der Oberfläche des Steuerregion-Isolierfilms; Zurückätzen des ersten Leiters in dem Bereich, der dem aktiven Bereich entspricht, derart, daß der erste Leiter nur an den Seitenflächen des Grabens verbleibt; Bilden einer Basisregion (62) des ersten Leitfähigkeitstyps und einer Quelleregion (61) des zweiten Leitfähigkeitstyps im Bereich der Substratoberfläche an der Außenseite des Grabens; Bilden eines Zwischenschicht-Isolierfilms (65) an der Innenseite des ersten Leiters und selektives Entfernen des Bodenteils des Zwischenschicht-Isolierfilms in demjenigen Bereich, der dem aktiven Bereich entspricht, um so eine Abflußregion (58) des zweiten Leitfähigkeitstyps am Bodenteil des Grabens zu bilden; und innerhalb des Grabens Herstellen eines zweiten Leiters, (63), der elektrisch mit der Abflußregion verbunden ist, wobei das Bilden des Steuerregion-Isolierfilms derart ausgeführt wird, dass der Steuerregion-Isolierfilm an der Unterseite des ersten Leiters (52, 152) einen Teil (83, 183) aufweist, der zum zweiten Leiter (63, 163) zu zunehmend dicker wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß bei Durchführung der selektiven Oxidation unter Verwendung des Nitridfilms (82) als Maske sich der Nitridfilm bis zur Bodenfläche des Grabens (51) erstreckt und daß die Beziehung zwischen der Schichtdicke tp des ersten Leiters (52) und dem Abstand t2 vom Rand der Bodenfläche des Grabens bis zum Bereich, in dem der Nitridfilm entfernt worden ist, der folgenden Beziehung genügt: 0,18 μm ≤ t2 ≤ tp + 0,6 μm; oder vorzugsweise 0,18 μm ≤ t2 ≤ tp + 0,4 μm; oder noch mehr bevorzugt 0,18 μm ≤ t2 ≤ tp + 0,2 μm.
  6. Verfahren nach Anspruch 4 oder 5, gekennzeichnet durch den Verfahrensschritt des Bildens eines weiteren Zwischenschicht-Isolierfilms (66) auf der Oberfläche des Substrats (50) und des Öffnens von Kontaktlöchern in diesem Zwischenschicht-Isolierfilm zum Herstellen einer Steuerelektrode (53), die elektrisch mit dem ersten Leiter (52) verbunden ist, einer Abflußelektrode (55), die elektrisch mit dem zweiten Leiter (63) verbunden ist, und einer Quellenelektrode (54), die elektrisch mit der Quellenregion (61) verbunden ist.
  7. Verfahren zu Herstellung eines Halbleiterbauteils, wobei das Halbleiterbauteil mit einem Graben-MOSFET (101) und einem planaren MOSFET (102, 103), die auf dem selben Substrat (150) integriert werden, das einen ersten Leitfähigkeitstyp aufweist, hergestellt wird, umfassend die Verfahrensschritte: Bilden eines Wannenbereichs (120) eines zweiten Leitfähigkeitstyps in einem Teil des Oberflächenbereichs des Substrats; Herstellen eines Grabens (151) innerhalb eines Graben-MOSFETFormationsbereichs außerhalb des Wannenbereichs; Bilden einer Driftregion (160) des zweiten Leitfähigkeitstyps innerhalb des Graben-MOSFET Formationsbereichs und um die Peripherie des Grabens; Bilden eines Nitridfilms (182) auf der Substratoberfläche und an der Innenseite des Grabens, Entfernen – in wenigstens einem einem aktiven Bereich entsprechenden Bereich – eines Teils dieses Nitridfilms 1. am Bodenteil des Grabens und 2. in den Grenzbereichen des Nitridfilms zwischen jedem der Graben-MOSFETs und dem planaren MOSFET Element auf der Substratoberfläche, und Bilden eines selektiv oxidierten Films (193) unter Verwendung des verbliebenen Nitridfilms als Maske; Bilden eines Steuerregion-Isolierfihns (159, 183) auf der Substratoberfläche und an der Innenseite des Grabens; Bilden eines ersten Leiters (152, 172) entlang der Oberfläche des Steuerregion-Isolierfilms auf der Substratoberfläche und an der Innenseite des Grabens; Zurückätzen des ersten Leiters in dem dem aktiven Bereich entsprechenden Bereich derart, daß auf der Substratoberfläche der erste Leiter (115, 1255) als Steuerelektroden-Leiter in einem Teil des Bereichs verbleibt, in dem kein selektiv oxidierter Film gebildet wurde, und derart, daß in dem Bereich, in dem der Graben gebildet ist, der erste Leiter nur (152) an den Seitenflächen des Grabens verbleibt; Bilden einer Basisregion (162) des ersten Leitfähigkeitstyps und einer Quellenregion (161) des zweiten Leitfähigkeitstyps im Formierungsbereich des Graben-MOSFETs im Substratoberflächenbereich an der Außenseite des Grabens; Bilden einer Quellen-/Abflußregion (121) des ersten Leitfähigkeitstyps, die als Quelle oder als Abfluß dient, innerhalb des Wannenbereichs im Formierungsbereich des planaren MOSFETs; Bilden einer Quellen-/Abflußregion (111) des zweiten Leitfähigkeitstyps, die als Quelle oder als Abfluß dient, außerhalb des Wannenbereichs im Formierungsbereich des planaren MOSFETs; Bilden eines Zwischenschicht-Isolierfilns (165) über dem Steuerelektroden-Leiter (115, 125) im Formierungsbereich des planaren MOSFETs und an der Innenseite des ersten Leiters (152, 172) innerhalb des Grabens; selektives Entfernen, im dem aktiven Bereich entsprechenden Bereich, des Bodenteils des Zwischenschicht-Isolierfilms innerhalb des Grabens zur Bildung einer Abflußregion (158) des zweiten Leitfähigkeitstyps im Bodenteil des Grabens; und innerhalb des Grabens Herstellen eines zweiten Leiters (163), der elektrisch mit der Abflußregion verbunden ist, wobei das Bilden des Steuerregion-Isolierfilms derart ausgeführt wird, dass der Steuerregion-Isolierfilm an der Unterseite des ersten Leiters (52, 152) einen Teil (83, 183) aufweist, der zum zweiten Leiter (63, 163) zu zunehmend dicker wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß bei Durchführung der selektiven Oxidation unter Verwendung des Nitridfilms (182) als Maske sich der Nitridfilm bis zur Bodenfläche des Grabens (151) erstreckt und daß die Beziehung zwischen der Schichtdicke tp des ersten Leiters (152) und dem Abstand t2 vom Rand der Bodenfläche des Grabens bis zum Bereich, in dem der Nitridfilm entfernt worden ist, der folgenden Beziehung genügt: 0,18 μm ≤ t2 ≤ tp + 0,6 μm; und oder vorzugsweise 0,18 μm ≤ t2 ≤ tp + 0,4 μm; oder noch mehr bevorzugt 0,18 μm ≤ t2 tp + 0,2 μm.
  9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Schritt des Bildens der Quellenregion (161) mit dem zweiten Leitfähigkeitstyp innerhalb des Graben-MOSFET Formierungsbereichs und der Schritt des Bildens des Quellen-/Abflußregion (111) des zweiten Leitfähigkeitstyps außerhalb des Wannenbereichs (120) innerhalb des Formierungsbereich des planaren MOSFETs identische Schritte sind.
  10. Verfahren nach einem der Ansprüche 7 bis 9, gekennzeichnet durch die Verfahrensschritte, daß ein weiterer Zwischenschicht-Isolierflim (166) auf der Substratoberfläche gebildet wird und in diesem Film Kontaktlöcher geschaffen werden zum Bilden einer Steuerelektrode, die elektrisch mit dem ersten Leiter (152) verbunden ist, einer Abflußelektrode (155), die elektrisch mit dem zweiten Leiter (163) verbunden ist, einer Quellenelektrode (154), die elektrisch mit der Quellenregion (161) verbunden ist, einer Quellen-/Abfluß-Elektrode (124), die elektrisch mit der Quellen-/Abflußregion (121) des ersten Leitfähigkeitstyps verbunden ist, und einer Quellen-/Abfluß-Elektrode (114), die elektrisch mit der Quellen-/Abflußregion (111) des zweiten Leitfähigkeitstyps verbunden ist.
DE10261600.0A 2001-12-18 2002-12-18 Halbleiterbauteil und Verfahren zu seiner Herstellung Expired - Fee Related DE10261600B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01-384904 2001-12-18
JP2001384904 2001-12-18

Publications (2)

Publication Number Publication Date
DE10261600A1 DE10261600A1 (de) 2003-07-10
DE10261600B4 true DE10261600B4 (de) 2014-08-14

Family

ID=19187770

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10261600.0A Expired - Fee Related DE10261600B4 (de) 2001-12-18 2002-12-18 Halbleiterbauteil und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (2) US7012301B2 (de)
DE (1) DE10261600B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7482654B2 (en) * 2004-04-20 2009-01-27 International Rectifier Corporation MOSgated power semiconductor device with source field electrode
JP2008504697A (ja) * 2004-06-25 2008-02-14 インターナショナル レクティファイアー コーポレイション ソースフィールド電極を有するｍｏｓゲートが設けられているパワー半導体デバイス
US7554153B2 (en) * 2006-03-07 2009-06-30 International Rectifier Corporation Power semiconductor device
US20090020813A1 (en) * 2007-07-16 2009-01-22 Steven Howard Voldman Formation of lateral trench fets (field effect transistors) using steps of ldmos (lateral double-diffused metal oxide semiconductor) technology
US8108805B2 (en) * 2010-03-26 2012-01-31 Tokyo Electron Limited Simplified micro-bridging and roughness analysis
CN101840935B (zh) * 2010-05-17 2012-02-29 电子科技大学 Soi横向mosfet器件
EP2728612A4 (de) * 2011-06-30 2015-03-11 Fuji Electric Co Ltd Verfahren zur herstellung einer halbleitervorrichtung
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
JP7071878B2 (ja) 2018-05-29 2022-05-19 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122848A (en) * 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434435A (en) * 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
US6271080B1 (en) * 1999-12-16 2001-08-07 International Business Machines Corporation Structure and method for planar MOSFET DRAM cell free of wordline gate conductor to storage trench overlay sensitivity
JP4797265B2 (ja) * 2001-03-21 2011-10-19 富士電機株式会社 半導体装置および半導体装置の製造方法
DE10223822A1 (de) * 2001-05-30 2002-12-05 Fuji Electric Co Ltd Halbleiterbauteil und Verfahren zu seiner Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122848A (en) * 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device
US12100764B2 (en) * 2019-02-07 2024-09-24 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
DE10261600A1 (de) 2003-07-10
US20030132460A1 (en) 2003-07-17
US7012301B2 (en) 2006-03-14
US20060110875A1 (en) 2006-05-25
US7256086B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
DE112004000872B4 (de) Anordnung eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE68918619T2 (de) Verfahren zum Herstellen eines selbstisolierenden source/drain-Kontaktes in einem MOS-Transistor.
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE10211690A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10203164A1 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10220359A1 (de) Siliziumkarbidhalbleitervorrichtung und Herstellungsverfahren
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE10261600B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20111006

Owner name: FUJI ELECTRIC CO., LTD, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20111006

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20111006

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20111006

Representative=s name: BOEHMERT & BOEHMERT, 28209 BREMEN, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee