Nothing Special   »   [go: up one dir, main page]

DE10248224B4 - Verfahren zur Justage und zur Belichtung eines Halbleiterwafers - Google Patents

Verfahren zur Justage und zur Belichtung eines Halbleiterwafers Download PDF

Info

Publication number
DE10248224B4
DE10248224B4 DE10248224A DE10248224A DE10248224B4 DE 10248224 B4 DE10248224 B4 DE 10248224B4 DE 10248224 A DE10248224 A DE 10248224A DE 10248224 A DE10248224 A DE 10248224A DE 10248224 B4 DE10248224 B4 DE 10248224B4
Authority
DE
Germany
Prior art keywords
exposure
semiconductor wafer
layer
exposure field
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10248224A
Other languages
English (en)
Other versions
DE10248224A1 (de
Inventor
Martin Rössiger
Jens Stäcker
Thorsten Schedel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10248224A priority Critical patent/DE10248224B4/de
Priority to US10/686,848 priority patent/US6861331B2/en
Publication of DE10248224A1 publication Critical patent/DE10248224A1/de
Application granted granted Critical
Publication of DE10248224B4 publication Critical patent/DE10248224B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Verfahren zur Justage und zur Belichtung eines Halbleiterwafers mit einem Strukturmuster in einem Belichtungsgerät, umfassend die Schritte:
a) Bereitstellen des Halbleiterwafers mit wenigstens einem Belichtungsfeld, auf welchem eine erste Schicht angeordnet ist, in welcher jeweils wenigstens eine Justiermarke zur Ausrichtung eines Halbleiterwafers in dem Belichtungsgerät zur Belichtung des Belichtungsfeldes gebildet ist,
b) Bilden einer Meßstruktur mit einer ersten Lageposition in dem Belichtungsfeld in der ersten Schicht,
c) Anwenden eines chemischen oder physikalischen Prozesses wenigstens auf das Belichtungsfeld mit der Meßstruktur,
d) Messen einer zweiten Lageposition der Meßstruktur nach dem Anwenden des Prozesses,
e) Vergleich der ersten und der zweiten Lageposition zur Bestimmung eines den Einfluss des angewendeten Prozesses auf die Position der Messtruktur in dem Belichtungsfeld charakterisierenden Unterschiedes,
f) Laden des Halbleiterwafers in das Belichtungsgerät und Justieren des Halbleiterwafers anhand der wenigstens einen Justiermarke zur Festlegung einer Belichtungsposition für das Belichtungsfeld,
g) Korrigieren...

Description

  • Die Erfindung betrifft ein Verfahren zur Justage und zur Belichtung eines Halbleiterwafers mit einem Strukturmuster in einem Belichtungsgerät.
  • Aufgrund der stetig steigenden Anforderungen bei der Herstellung integrierter Schaltungen werden die zulässigen Toleranzabweichungen in bezug auf die Strukturbreiten der gebildeten Strukturelemente sowie der relativen Lagegenauigkeiten nachfolgend übereinander gebildeter Strukturelemente zunehmend enger. Bei der lithographischen Projektion der Strukturen beispielsweise von einer Maske auf Halbleiterwafer oder andere plattenförmige Objekte wie beispielsweise Flat-Panels etc. werden daher auf den Halbleiterwafern Justiermarken in X- und Y-Richtung strukturiert. Mit Hilfe dieser Justiermarken können die in einer Ebene der Schaltung gebildeten Strukturelemente mit denjenigen Strukturelementen einer weiteren Ebene, welche in einer lithographischen Projektion aktuell gebildet werden sollen, in bezug auf die Positionierung in Übereinstimmung gebracht werden.
  • Im allgemeinen kann zu diesem Zweck der den Halbleiterwafer aufnehmende Substrathalter bewegt werden. Die gebildeten Justiermarken werden dabei in dem Belichtungsgerät mit z.B. eingeblendeten Referenzmarken, welche eine Positionierung der von der Maske zu projizierenden Strukturelemente repräsentieren, verglichen werden. Der Vorgang des Ausrichtens des Halbleiterwafers wird auch Alignment genannt. Justiermarken werden auch als Alignment-Marken bezeichnet.
  • Wie bereits aus der Druckschrift DE 44 14 369 C2 bekannt ist, können Justiermarken auch zur Korrektur einer nachfolgenden Belichtung eingesetzt werden. Dazu werden die aus Linsenverzeichnungen des betreffenden Linsensystems resultierenden Lageverschiebungen der Justiermarken ermittelt und bei der Berechung einer Korrektur der Belichtungsposition für die nachfolgend zu projizierende Ebene berücksichtigt.
  • Bevor es üblicherweise zu einer Belichtung eines bereits aufgebrachten photoempfindlichen Lackes in einem lithographischen Projektionsschritt kommt, finden auf den Halbleiterwafer und damit auch auf den Justiermarken, welche die gebilde ten Strukturen der zuletzt aufgebrachten und strukturierten Schicht in bezug auf ihre Position repräsentieren, weitere physikalische oder chemische Prozesse statt. Diese Prozesse können zu einer Einebnung oder Verformung zur Bildung von Asymmetrien in den Justiermarken oder auch einer Verschiebung der Originalmarke in bezug auf die neu aufgetragene Schicht führen. Besonders im Fall des Auftretens von Asymmetrien ist es möglich, daß eine Lageverschiebung des Mittelpunktes einer oder mehrerer Justiermarken unbeabsichtigt herbeigeführt wird.
  • Beispiele für physikalische oder chemische Prozesse, die einen nachteilhaften Effekt auf die Lage oder die Form einer Justiermarke haben können, sind die Abscheidung von Schichten wie etwa Aluminium oder Kupfer, chemisch mechanische Polierschritte die etwa die Wolfram- oder Oxidpolierung oder auch Resist-Spin-Effekte beim Aufbringen photoempfindlicher Lacke vor der eigentlichen Belichtung. Das Ergebnis der Verschiebung von Justiermarken ist, daß der Halbleiterwafer in dem Belichtungsgerät auf eine Position ausgerichtet wird, welche nicht derjenigen Position der tatsächlich unter einer aufgebrachten oder modellierten Schicht verborgenen Justiermarke entspricht. Vielmehr wird die Justierposition des Wafers von den auf die Signaturen der Justiermarken in einer übergeordneten oder modellierten Schicht einwirkenden Prozessen beeinflußt. Im Falle einer Metallabscheidung können beispielsweise statistische Verteilungen in bezug auf die Lagegenauigkeit in Höhe von 80-100 nm (3-σ-Fehler) vorkommen, wenn keine Korrekturen bei der Justage angewendet werden.
  • Die auf die Justiermarken einwirkenden Prozesse bewirken oftmals Signaturen, die einen systematischen Effekt in Abhängigkeit von der Position der Justiermarken auf den Halbleiterwafer widerspiegeln. Ein Beispiel stellen radiale Effekte dar, welche z.B. bei der Abscheidung einer Schicht auf dem Halbleiterwafer vorkommen können. Auch in Polieranlagen bestimmten Aufbaus kann es zu einer radialen Ausbildung von Ver schiebungen kommen. Je weiter eine Justiermarke bzw. ein Strukturelement zum Rande des Halbleiterwafers hin angeordnet ist, desto stärker wird die Abbildung der Justiermarke bzw. des Elementes in der abgeschiedenen Schicht zum Rande hin verschoben. Es findet eine Lagerverschiebung in Form einer vergrößernden Abbildung der unterliegnden Strukturen in die aktuelle Schicht statt (engl. Magnification). Das Ausmaß dieser Effekte, d.h. die Stärke der Lageveränderung der Justiermarken, besitzt im allgemeinen einen linearen Zusammenhang mit der Position auf dem Wafer, beispielsweise dem Radius.
  • Belichtungsgeräte wie Wafer-Scanner oder Wafer-Stepper sind zumeist mit der Möglichkeit versehen, lineare Korrekturen bei der Justage zur Belichtung einzelner Belichtungsfelder durchzuführen. Hierbei können die Rotation, die Translation, die genannte Magnification und der Wafer-Skew auskorrigiert werden. Anhand von globalen Justierparametern werden in Abhängigkeit von der Position des Belichtungsfeldes auf dem Wafer die entsprechenden Korrekturen vorgenommen.
  • Durch diese linearen Korrekturen ist es gelungen die 3-σ-Fehler in X- und Y-Richtung auf dem Wafer erheblich zu reduzieren. An dem genannten Beispiel der Metall-Abscheidung konnten die entsprechenden Fehler-Werte für die Lagegenauigkeit beispielsweise auf etwa 20 nm gesenkt werden. Aufgrund der weiter steigenden Anforderungen in bezug auf die zu erreichende Lagegenauigkeit werden jedoch in naher Zukunft auch diese reduzierten Werte durch vorgegebene Toleranzgrenzen erreicht.
  • Es ist daher die Aufgabe der vorliegenden Erfindung ein Verfahren zur Verfügung zu stellen, mit dem der Restfehler in der Lagegenauigkeit eines lithographischen Strukturierungsprozesses, welche von Einwirkungen chemisch, mechanisch oder physikalisch durchgeführter Prozesse auf die Justiermarken eines Halbleiterwafers herrührt, weiter zu reduzieren.
  • Die Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1 zur Justage und zur Belichtung eines Halbleiterwafers mit einem Strukturmuster in einem Belichtungsgerät, umfassend die Schritte:
    • a) Bereitstellen des Halbleiterwafers mit wenigstens einem Belichtungsfeld, auf welchem eine erste Schicht angeordnet ist, in welcher jeweils wenigstens eine Justiermarke zur Ausrichtung eines Halbleiterwafers in dem Belichtungsgerät zur Belichtung des Belichtungsfeldes gebildet ist,
    • b) Bilden einer Meßstruktur mit einer ersten Lageposition in dem Belichtungsfeld in der ersten Schicht,
    • c) Anwenden eines chemischen oder physikalischen Prozesses wenigstens auf das Belichtungsfeld mit der Meßstruktur,
    • d) Messen einer zweiten Lageposition der Meßstruktur nach dem Anwenden des Prozesses,
    • e) Vergleich der ersten und der zweiten Lageposition zur Bestimmung eines den Einfluss des angewendeten Prozesses auf die Position der Meßstruktur in dem Belichtungsfeld charakterisierenden Unterschiedes,
    • f) Laden des Halbleiterwafers in das Belichtungsgerät und Justieren des Halbleiterwafers anhand der wenigstens einen Justiermarke zur Festlegung einer Belichtungsposition für das Belichtungsfeld,
    • g) Korrigieren der Belichtungsposition des Belichtungsfeldes in dem Belichtungsgerät in Abhängigkeit von dem Unterschied zum Ausgleich des Einflusses des angewendeten Prozesses,
    • h) Durchführen der Belichtung mit der korrigierten Belichtungsposition,
    • i) Wiederholen der Schritte a) bis h) zur Korrektur wenigstens zweier weiterer Belichtungsfelder, wobei die jeweils angewendeten Korrekturen eine nichtlineare Abhängigkeit von der Position des ersten und des jeweils wenigstens einen weiteren Belichtungsfeldes auf dem Halbleiterwafer aufweisen,
    sowie durch ein Verfahren gemäß Nebenanspruch 9.
  • Es werden für die Belichtung einzelner Belichtungsfelder individuelle Korrekturen von zunächst auf Justiermarken justierten Belichtungspositionen einzelner Belichtungsfelder in einem Belichtungsgerät aufgrund verbliebener Restfehler unterschiedlich von den anzuwendenden Korrekturen für jeweils benachbarte Belichtungsfelder durchgeführt. Die Korrektur kann dabei in Abhängigkeit von der Position des Belichtungsfeldes auf dem Halbleiterwafer ausgewählt werden. Insbesondere wird eine nichtlineare Funktion der Position auf dem Halbleiterwafer für den Umfang der Korrektur ausgewählt.
  • Würde gemäß dem Stand der Technik eine Vergrößerung (Magnifikation) oder Rotation mit einem globalen, d.h. für den gesamten Halbleiterwafer gültigen, Vergrößerungs-/Verkleinerungs- bzw. Rotationswert durchgeführt, so wird erfindungsgemäß in Abhängigkeit vom Ort auf dem Wafer, beispielsweise dem Radiusabstand vom Mittelpunkt des Wafers, jedem Belichtungsfeld ein individueller Korrekturwert zugeordnet und mit diesem die Justage durchgeführt. Nichtlineare, systematische Effekte, welche durch ihre bisherige Nichtberücksichtigung gemäß dem Stand der Technik in den Restfehler eingingen, können dadurch auf vorteilhafte Weise eliminiert oder wenigstens erheblich reduziert werden.
  • Das erfindungsgemäß Verfahren sieht vor, daß zusätzlich zu den Justiermarken zur Durchführung des Alignments in dem Belichtungsgerät weitere Meßstrukturen bzw. -marken gebildet werden, welche anschließend zur Bestimmung der Lageveränderung durch den einwirkenden Prozeß beispielsweise in einem speziellen Mikroskopmeßgerät untersucht werden. Die Meßstrukturen werden zunächst in einer ersten Schicht gebildet, in welcher auch die Justiermarken gebildet sind. Um Belichtungsfelder einzeln korrigieren zu können, werden in den betreffenden Belichtungsfeldern jeweils Justier- und Meßstrukturen in der ersten Schicht gebildet. Je nachdem, ob durch einen Abscheideprozeß eine zweite Schicht aufgebracht wird oder durch einen Polierprozeß, etc. die vorhandene erste Schicht nachmodelliert wird, wird mit dem Mikroskopmeßgerät die vorher in einem lithographischen Schritt vorgegebene Lagepositi on der gebildeten Meßstruktur mit der nach Durchführung des Prozesses gemessenen Lageposition verglichen.
  • Die Belichtungsposition ist die Position des zu belichtenden Belichtungsfeldes relativ zum Strahlengang des Projektionsapparates. Sie entspricht einer Koordinateneinstellung eines in der XY-Ebene verfahrbaren Substrathalters, auf welchem der Halbleiterwafer während einer Belichtung gelagert ist. Durch eine Justierung (Schritt f) auf die Justiermarken werden die Justiermarkenpositionen im Koordinatensystem des Substrathalters aufgenommen. Eine erfindungsgemäße Korrektur (Schritt g) der an diesen Justiermarkenpositionen festgehaltenen Belichtungsposition findet beispielsweise statt, indem die Justiermarkenpositionen um den in Schritt (e) bestimmten Unterschied – umgerechnet auf das Koordinatensystem des Substrathalters – datentechnisch verändert werden. Mit den neuen, datentechnisch geänderten Justiermarkenpositionen wird der Substrathalter zum Einstellen der Belichtungsposition verfahren.
  • Erfindungsgemäß wird die bisher durchgeführte lineare, globale Korrektur durch eine nichtlineare Korrektur ersetzt. Zusätzlich zu der Ableitung einer solchen nichtlinearen Funktion aus den Messungen (Schritt d), bei welcher immer noch eine funktionelle Abhängigkeit der Korrektur eines Belichtungsfeldes von einem benachbarten Belichtungsfeld besteht, ist gemäß einer Ausgestaltung der Erfindung auch vorgesehen, eine völlig unabhängige Korrektur der Belichtungsfelder voneinander individuell vorzunehmen, also eine „shot"-feine Korrektur.
  • Gemäß verschiedenen Ausgestaltungen ist dies mittels verschiedener Methoden möglich. Eine Methode besteht darin, mittels eines Rasterelektronenmikroskops (Scanning Electron Microscope, SEM) die durch den Prozeß modellierte, d.h. über formte Topographie detailliert zu untersuchen und mit Referenzpositionen zu vergleichen.
  • Alternativ kann auch eine Meßstruktur gebildet werden, welche mehrere Teilstrukturen, d.h. erste und zweite Meßstrukturen umfaßt, von denen nur z.B. die erste Teil-Meßstruktur in einem Ätzprozeß freigeätzt wird. Die ursprüngliche, tieferliegende Meßstruktur kann von dem Meßgerät somit erfaßt werden. Diese wird dann mit den modellierten Meßstrukturen verglichen. Hierbei ist wichtig, daß der Abstand der Teil-Meßstrukturen voneinander bei der Bildung der Meßstrukturen bereits bekannt ist. Daher braucht in dem nachfolgenden Meßprozeß zur Bestimmung der Lagepositionen wiederum nur der relative Abstand der freigeätzten von den nicht geätzten Teilstrukturen gemessen zu werden, um diesen zuletzt mit dem ursprünglichen, lithographisch strukturierten Abstand vergleichen zu können. Der sich daraus ergebende Unterschied beziffert das Maß der Lageverschiebung durch den einwirkenden Prozeß. Die vorgeschlagene Meßstruktur mit frei- und nicht freigelegten Teilstrukturen wird auch intrinsische Box genannt.
  • Bei dem einwirkenden Prozeß kann es sich um z.B. um Abscheideprozesse wie CVD (chemical vapor deposition), PECVD (Physically enhanced CVD), etc., handeln. Es ist auch ein epitaktische Schichtwachstum denkbar. Ein weiterer einwirkender Prozeß betrifft das chemisch-mechanische Polieren (CMP). Auch das Aufbringen von beispielsweise photoempfindlichen Lackschichten (Resists) ist eingeschlossen.
  • Gemäß einer besonders vorteilhaften Ausgestaltung der vorliegenden Erfindung wird die Justage für den dem Prozeß nachfolgenden Lithographieschritt für jedes Belichtungsfeld derart durchgeführt, daß der gemessene Unterschied, welcher beispielsweise einen Betrag und eine Richtung als Vektor umfaßt, unmittelbar als Korrekturwert verwendet wird, wobei lediglich zum Ausgleich der Lageverschiebung das Vorzeichen des Richtungsvektors genau umgedreht wird, so daß der Richtungsvektor in die genau entgegengesetzte Richtung bei gleichem Betrage zeigt. Diese Korrektur wird allerdings erst angewandt, nachdem eine Justage auf die in gleichem Maße wie die Meßstruktu ren überformten Justiermarken in der ersten bzw. zweiten Schicht durchgeführt wurde. Die daraus bestimmte erste Belichtungsposition wird um den Korrekturwert – in dieser Ausgestaltung der den Vektor des Unterschiedes entgegengesetzte Richtungsvektor – zur Bestimmung einer zweiten Belichtungsposition nachjustiert.
  • Die somit vorgeschlagene Methode ermöglicht durch die Positionsabhängige Korrektur der Belichtungsfelder nach einer Justage auf überformte Justiermarken mit Hilfe eines vor der Durchführung eines lithographischen Projektionsschrittes durchgeführten Meßprozesses für die Prozessierung des gleichen Wafers eine Fehlerreduktion. Die vorliegende Erfindung entspricht somit einem Advanced Process Control (APC) Verfahren. Es kann vorteilhaft mit anderen Verfahren kombiniert werden, bei welchen aus einer vorherigen Messung einer charakteristischen Größe auf dem Wafer Korrekturen von Parametern in dem Lithographieschritt durchgeführt werden. Beispielsweise können aus Prozeßparameterschwankungen in dem lithographischen Track Ausgleichswerte für Belichtungsparameter gefunden werden, welche dann auf dem gleichen Wafer angewendet werden.
  • Gemäß einer weiteren Ausgestaltung der vorliegenden Erfindung können die Korrekturen für die Folgen eines auf dem Wafer angewendeten Prozesses auch auf einem nachfolgenden, späteren Wafer angewendet werden. Dies bietet sich besonders dann an, wenn entweder Langzeiteffekte aufgrund des durchgeführten Prozesses auftreten oder aber geräteabhängige systematische Effekte auftreten, welche für das betreffende Gerät stets wiederkehrend zu der gleichen Signatur bzw. Überformung der Justier- und Meßstrukturen führen. Im letzteren Falle müßte dann nicht jedesmal für die betreffenden Belichtungsfelder die Bestimmung der Lagepositionen nach dem überformenden Prozeß durchgeführt werden. Vielmehr könnten die einmal beispielsweise in einem Anlagenkontrolltest aufgenommenen Daten in einer Datenbank gespeichert und in einem Belichtungs schritt für das betreffende Belichtungsfeld, welches die gleiche Position auf dem Halbleiterwafer aufweist und in dem gleichen Prozeßgerät den Prozeß erfahren hat, abgerufen werden.
  • Langzeiteffekte treten beispielsweise bei Metallebenen auf, die durch Vorzugsrichtungen bei der Abscheidung in einer Anlage entstehen. Diese Vorzugsrichtungen hängen vom jeweilgen technischen Aufbau der Anlagen ab.
  • Gemäß diesem Aspekt werden also die Verfahrensschritte zur Bestimmung des Unterschiedes und die Verfahrensschritte zur Anwendung des Unterschiedes auf eine Korrektur der Justage des Belichtungsfeldes an getrennten, ersten und zweiten Halbleiterwafern durchgeführt, denn die Produktion des Produktes wird im allgemeinen nicht derart lange angehalten werden können, so daß der gleiche Wafer auf diese Lageverschiebungen hin überprüft werden könnte.
  • Die Erfindung soll nun anhand eines Ausführungsbeispiels mit Hilfe einer Zeichnung näher erläutert werden. Darin zeigen:
  • 1 eine Karte der Lageverschiebungen auf einem Halbleiterwafer in Draufsicht (oben) und in Diagrammen (unten) getrennt nach radialen Expansions- und tangentialen Rotationsanteilen: nach Abscheidung einer Metallschicht und nach anschließend unkorrigierter Belichtung gemäß dem Stand der Technik,
  • 2 wie 1, jedoch nach Anwendung einer für den Wafer globalen, linearen Korrektur der Justage gemäß dem Stand der Technik,
  • 3 wie 1, jedoch nach Anwendung einer für jedes Belichtungsfeld individuellen, nichtlinearen Korrektur gemäß der vorliegenden Erfindung. Es soll eine Metallschicht auf ein Interlayer-Dielektrikum abgeschieden und anschließend chemisch-mechanisch poliert werden. Anschließend ist eine lithographische Strukturierung in einem Belichtungsschritt vorgesehen.
  • Der Halbleiterwafer wird bereitgestellt, wobei er bereits in dem Interlayer-Dielektrikum als erster Schicht Justiermarken sowie Meßstrukturen aufweist. Es wird der Abscheide- und der Polierprozeß zur Bildung einer zweiten Schicht durchgeführt. Sämtliche Strukturelemente sowie die Justier- und Meßstrukturen werden durch den Abscheide- und Polierprozeß überformt. Die Justier- und Meßstrukturen sind aber noch in der obersten Schicht zur Durchführung einer Overlay-Messung sowie einer Justage erkennbar.
  • Der Halbleiterwafer wird nun in einem weiteren Belichtungsgerät mit einer Freibelichtungsmaske an Teilbereichen der Meßstrukturen freigeätzt. Dadurch werden für die Durchführung einer Messung in einem Overlay-Meßmikroskop Teile der ursprünglichen Meßstrukturen in der unterliegenden Schicht, dem Interlayer-Dielektrikum sichtbar.
  • In dem Overlay-Meßgerät wird der Abstand der freigeätzten von den nicht freigeätzten Strukturen gemessen. In einem weiteren Schritt wird dieser gemessene Abstand mit dem ursprünglich bekannten Abstand der Teilstrukturen innerhalb des Interlayer-Dielektrikums verglichen. Der Unterschied der beiden Abstände gibt die Lageverschiebung in X- und Y-Richtung wieder.
  • Für sämtliche mit den Meßstrukturen versehenen Belichtungsfelder werden die gemessenen Unterschiede in dem Meßgerät aufgenommen. In den in den 13 gezeigten Karten und Diagrammen ist dargestellt, wie sich die Unterschiede auf den nun durchzuführenden Belichtungsschritt auswirken – je nachdem ob eine erfindungsgemäße nichtlineare Korrektur höherer Ordnung bzw. „shot"-fein angewendet wird (3), ob ei ne globale, lineare Korrektur angewendet wird (2) oder ob überhaupt keine Korrektur angewendet wird (1).
  • Im oberen Teil der 1 bis 3 ist jeweils die Draufsicht auf einen 300 mm-Wafer die durch einen Abscheideprozeß einer Metallebene entstandene Lageverschiebung von Meßstrukturen gezeigt. Es handelt sich in diesen Abbildungen um Meßstrukturen, welche über wenigstens zwei Ebenen, nämlich der Metallebene und der unterliegenden Schichtebene ausgedehnt sind. Die durch die Pfeile gekennzeichneten Lageverschiebungen geben den Unterschied zwischen den in den beiden Ebenen strukturierten Teilstrukturen nach dem Abscheide- und dem Lithographieschritt wieder. Es handelt sich hierbei also nicht um die erfindungsgemäßen Meßstrukturen, sondern um Meßstrukturen zur Wiedergabe des Ergebnisses des erfindungsgemäßen Verfahrens. Die Pfeillängen entsprechen den Beträgen der Lageverschiebungen. Ein Maßstab ist in den 13 jeweils unten rechts in oberen Karte eingezeichnet.
  • 1 zeigt den Fall, bei welchem überhaupt keine Korrektur der Belichtungspositionen der in der Justage für die Durchführung eines Belichtungsschrittes angewendet wurde.
  • Wie in 1 im oberen Teil zu sehen ist, findet bei dem Abscheideprozeß der Metallebene eine rotationsähnliche Verschiebung der Meßstrukturen und somit anzunehmender Weise auch der Strukturelemente einer betreffenden Schaltung statt. Die Rotation ist im wesentlichen linear, wie in dem unteren Teil der 1 zu sehen ist. Aufgetragen sind die einzelnen Meßwerte für die Lageverschiebung in Abhängigkeit von der Radiusposition der betreffenden Meßstruktur.
  • Der in 1 dargestellt Testwafer besitzt einen 3-σ-Restfehler an Lagegenauigkeit (Overlay) von 90,2 nm in X-Richtung und 88,6 nm in Y-Richtung.
  • Wie in 1, unterer Teil auch gezeigt ist, bilden die radialen Anteile (Wafer Expansion) Unabhängigkeit vom Radius einen nicht linearen Zusammenhang.
  • In 2 ist in einer zu 1 analogen Darstellungsform der Fall dargestellt, bei dem eine lineare Korrekturmethode gemäß dem Stand der Technik für die Justage des mit einer Metallschicht bedeckten Wafers bei der Belichtung angewendet wurde. Hierzu wurde aus allen Meßwerten eine mittlere Rotation von –0.399 ppm ermittelt und als globaler Parameter auf die Gesamtheit der Belichtungsfelder für die Korrektur bei der Justage in einem Belichtungsgerät eingesetzt. Wie im unteren Teil der 2 zu sehen ist, konnte damit die Rotation im wesentlichen auskorrigiert werden, so daß lediglich eine statistische Streuung in der Gesamtheit der Werte überbleibt.
  • Ein weiterer Parameter, die Vergrößerung (Magnifikation) wurde aus den ursprünglichen Daten wie beispielsweise den in 1 gezeigten ebenfalls ermittelt, mit welchem radiale Effekte korrigiert werden können. Für die Vergrößerung (Magnifikation) in X- bzw. Y-Richtung wurden Werte von 0.032 bzw. 0.038 ppm gefunden und ebenfalls bei der Belichtung zur Korrektur auch angewendet. Das entsprechende Diagramm in 2, unterer Teil, zeigt, daß sich durch diese lineare Korrektur jedoch nur wenig Änderung in dem radialen Verlauf der radialen Verschiebungseffekte zeigen. Obwohl offensichtlich ein systematischer Effekt vorliegt, kann durch die bisherige Korrekturmethode der Eingang dieses systematischen Effektes in den Restfehler nicht verhindert werden. Der 3-σ-Restfehler beträgt gemäß dieser Methode immer noch 19,0 nm in X-Richtung und 19,2 nm in Y-Richtung.
  • 3 zeigt das Ergebnis nach Anwendung der erfindungsgemäßen Methode auf den in gleicher Weise wie in 1 und 2 prozessierten Halbleiterwafer. Dabei wurde mit einer intrinsic box auf dem Halbleiterwafer der in 1 gezeigte Zu stand in einer Messung ermittelt und die einzelnen Belichtungsfelder gemäß dem sich daraus ergebenen Unterschied bei der Justage für eine Belichtung auskorrigiert. Zur Vereinfachung wurde für das vorliegende Beispiel durch Mittelung eine vom Wafermittelpunkt ausgehende radiale Funktion ermittelt, aus welcher sich mit umgekehrten Vorzeichen die Korrekturwerte ergeben. Die Mittelung erfolgte über einen als Winkel von 360° für einen gegebenen Waferradius. Für jede Belichtungsfeldposition, z.B. den Mittelpunkt eines Belichtungsfeldes, konnte der entsprechende Funktionswert abgelesen und nach der Justage auf die überformten Justiermarken auf das Alignment aufgerechnet werden.
  • Im oberen Teil von 3 ist deutlich zu sehen, daß die einzelnen Lageveränderungen nur eine statistische Streuung zeigen, mit Ausnahme zweier Randbereiche im oberen und unteren Teil des Halbleiterwafers. Letzteres findet seine Ursache darin, daß keine tangentiale Korrektur durchgeführt wurde.
  • Im unteren Teil der 3 ist zu sehen, daß sowohl die radialen wie auch die tangentialen Effekte (Rotation) im wesentlichen auskorrigiert wurden. Um diesen Erfolg zu erreichen, muß dort für jedes Belichtungsfeld einzeln eine Verschiebung (Translation), Vergrößerung (Magnifikation), Rotation etc. berechnet und angewendet werden. Als Resultat ergibt sich durch Anwendung der erfindungsgemäßen Methode ein 3-σ-Restfehler von 13,4 nm in X-Richtung bzw. 16,6 nm in Y-Richtung. Somit ist eine deutliche Verbesserung feststellbar.
  • Durch eine unmittelbare Anwendung des für ein Belichtungsfeld in den ersten Verfahrensschritten gemessenen Unterschiedes – versehen mit einem negativen Vorzeichen – als Korrekturwert für die Justageschritte ergibt sich eine weitere Verbesserung, wenn das erfindungsgemäße Verfahren im Rahmen einer Advanced Process Control (APC) Strategie für den gleichen Wafer angewendet wird, für welchen die Werte auch gemessen wurden.

Claims (10)

  1. Verfahren zur Justage und zur Belichtung eines Halbleiterwafers mit einem Strukturmuster in einem Belichtungsgerät, umfassend die Schritte: a) Bereitstellen des Halbleiterwafers mit wenigstens einem Belichtungsfeld, auf welchem eine erste Schicht angeordnet ist, in welcher jeweils wenigstens eine Justiermarke zur Ausrichtung eines Halbleiterwafers in dem Belichtungsgerät zur Belichtung des Belichtungsfeldes gebildet ist, b) Bilden einer Meßstruktur mit einer ersten Lageposition in dem Belichtungsfeld in der ersten Schicht, c) Anwenden eines chemischen oder physikalischen Prozesses wenigstens auf das Belichtungsfeld mit der Meßstruktur, d) Messen einer zweiten Lageposition der Meßstruktur nach dem Anwenden des Prozesses, e) Vergleich der ersten und der zweiten Lageposition zur Bestimmung eines den Einfluss des angewendeten Prozesses auf die Position der Messtruktur in dem Belichtungsfeld charakterisierenden Unterschiedes, f) Laden des Halbleiterwafers in das Belichtungsgerät und Justieren des Halbleiterwafers anhand der wenigstens einen Justiermarke zur Festlegung einer Belichtungsposition für das Belichtungsfeld, g) Korrigieren der Belichtungsposition des Belichtungsfeldes in dem Belichtungsgerät in Abhängigkeit von dem Unterschied zum Ausgleich des Einflusses des angewendeten Prozesses, h) Durchführen der Belichtung mit der korrigierten Belichtungsposition, i) Wiederholen der Schritte a) bis h) zur Korrektur wenigstens zweier weiterer Belichtungsfelder, wobei die jeweils angewendeten Korrekturen eine nichtlineare Abhängigkeit von der Position des ersten und des jeweils wenigstens einen weiteren Belichtungsfeldes auf dem Halbleiterwafer aufweisen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Korrektur der Belichtungsposition der Belichtungsfelder jeweils – dem Betrage nach gleich dem Unterschied durchgeführt wird, – der Richtung nach entgegengesetzt dem Unterschied durchgeführt wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2 dadurch gekennzeichnet, daß zur Anwendung des Prozesses ein chemisch-mechanischer Polierprozeß des Halbleiterwafers durchgeführt wird.
  4. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der chemische oder physikalische Prozeß als Abscheideprozeß zur Abscheidung einer zweiten Schicht derart durchgeführt wird, daß die Meßstruktur in der zweiten Schicht erkennbar ist.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß – eine zweite Meßstruktur in einem ersten Abstand von der ersten Meßstruktur in dem Belichtungsfeld in der ersten Schicht gebildet wird, – nach der Abscheidung der zweiten Schicht die zweite Meßstruktur in einem Ätzschritt von der zweiten Schicht zur Festlegung einer Referenzstruktur freigeätzt wird, – bei der Messung der zweiten Lageposition ein zweiter Abstand der ersten Meßstruktur in der zweiten Schicht zu der zweiten Struktur in der ersten Schicht bestimmt wird, – bei dem Vergleich zur Bestimmung des Unterschiedes der erste Abstand mit dem zweiten Abstand verglichen wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Messung der Lageposition mit einem Rasterelektronenmikroskop durchgeführt wird.
  7. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Messung der Lageposition durch eine Bestimmung des elektrischen Widerstandes einer Meßstruktur durchgeführt wird.
  8. Verfahren nach einem der Ansprüche 5 bis 6, dadurch gekennzeichnet, daß die erste und die zweite Meßstruktur in einem Sägerahmenbereich eines wenigstens eine zu bildende elektrische Schaltung umfassenden Belichtungsfeldes gebildet wird.
  9. Verfahren zur Justage und zur Belichtung eines ersten Halbleiterwafers mit einem Strukturmuster in einem Belichtungsgerät, umfassend die Schritte: a) Bereitstellen eines zweiten Halbleiterwafers mit wenigstens einem ersten Belichtungsfeld, auf welchem eine erste Schicht angeordnet ist und in welcher jeweils wenigstens eine Justiermarke zur Ausrichtung eines Halbleiterwafers in einem Belichtungsgerät zur Belichtung des Belichtungsfeldes gebildet ist, b) Bilden einer Meßstruktur mit einer ersten Lageposition in dem ersten Belichtungsfeld in der ersten Schicht, c) Anwenden eines chemischen oder physikalischen Prozesses wenigstens auf das erste Belichtungsfeld mit der Meßstruktur, d) Messen einer zweiten Lageposition der Meßstruktur nach dem Anwenden des Prozesses, e) Vergleich der ersten und der zweiten Lageposition zur Bestimmung eines den Einfluss des angewendeten Prozesses auf die Position der Meßstruktur in dem Belichtungsfeld charakterisierenden Unterschiedes, f) Bereitstellen des ersten Halbleiterwafers mit einem zweiten Belichtungsfeld zur Durchführung einer Belichtung in einem Belichtunggerät, wobei das zweite Belichtungsfeld die gleiche relative Position auf dem ersten Halbleiterwafer aufweist wie das erste Belichtungsfeld auf dem zweiten Halbleiterwafer, g) Justieren des ersten Halbleiterwafers anhand der wenigstens einen Justiermarke zur Festlegung einer Belichtungsposition für das zweite Belichtungsfeld, h) Korrigieren der Belichtungsposition des zweiten Belichtungsfeldes in dem Belichtungsgerät in Abhängigkeit von dem bestimmten Unterschied zum Ausgleich des Einflusses des angewendeten Prozesses, i) Korrigieren der Belichtungsposition des Belichtungsfeldes in dem Belichtungsgerät in Abhängigkeit von dem bestimmten Unterschied zum Ausgleich des Einflusses des angewendeten Prozesses, j) Wiederholen der Schritte a) bis i) zur Korrektur wenigstens zwei weiterer Belichtungsfelder, wobei die jeweils angewendeten Korrekturen eine nichtlineare Abhängigkeit von der Position des jeweiligen Belichtungsfeldes auf dem ersten Halbleiterwafer aufweisen.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Korrektur der Belichtungsposition der zweiten Belichtungsfelder jeweils – dem Betrage nach gleich dem Unterschied durchgeführt wird, – der Richtung nach entgegengesetzt dem Unterschied durchgeführt wird.
DE10248224A 2002-10-16 2002-10-16 Verfahren zur Justage und zur Belichtung eines Halbleiterwafers Expired - Fee Related DE10248224B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10248224A DE10248224B4 (de) 2002-10-16 2002-10-16 Verfahren zur Justage und zur Belichtung eines Halbleiterwafers
US10/686,848 US6861331B2 (en) 2002-10-16 2003-10-16 Method for aligning and exposing a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10248224A DE10248224B4 (de) 2002-10-16 2002-10-16 Verfahren zur Justage und zur Belichtung eines Halbleiterwafers

Publications (2)

Publication Number Publication Date
DE10248224A1 DE10248224A1 (de) 2004-05-13
DE10248224B4 true DE10248224B4 (de) 2005-08-04

Family

ID=32102784

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10248224A Expired - Fee Related DE10248224B4 (de) 2002-10-16 2002-10-16 Verfahren zur Justage und zur Belichtung eines Halbleiterwafers

Country Status (2)

Country Link
US (1) US6861331B2 (de)
DE (1) DE10248224B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236579B2 (en) * 2007-03-14 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for lithography alignment
US8440475B2 (en) * 2008-08-01 2013-05-14 Qimonda Ag Alignment calculation
US9543223B2 (en) 2013-01-25 2017-01-10 Qoniac Gmbh Method and apparatus for fabricating wafer by calculating process correction parameters
US9360778B2 (en) 2012-03-02 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for lithography patterning
US11366397B2 (en) * 2013-07-10 2022-06-21 Qoniac Gmbh Method and apparatus for simulation of lithography overlay
CN109994393B (zh) * 2017-12-29 2021-07-13 长鑫存储技术有限公司 测量点补偿值的计算方法、装置及设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4414369C2 (de) * 1993-04-26 1996-09-19 Mitsubishi Electric Corp Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung vom Mehrschichttyp

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636077A (en) * 1983-04-15 1987-01-13 Matsushita Electric Industrial Co., Ltd. Aligning exposure method
DE69521107T2 (de) * 1994-11-29 2001-10-31 Canon K.K., Tokio/Tokyo Ausrichtverfahren und Halbleiterbelichtungsverfahren
US6144719A (en) * 1996-01-22 2000-11-07 Canon Kabushiki Kaisha Exposure method, exposure device and device producing method
JPH1154407A (ja) * 1997-08-05 1999-02-26 Nikon Corp 位置合わせ方法
US6563565B2 (en) * 1997-08-27 2003-05-13 Nikon Corporation Apparatus and method for projection exposure
JPH11176749A (ja) * 1997-10-09 1999-07-02 Canon Inc 露光方法およびデバイス製造方法
AU2549899A (en) * 1998-03-02 1999-09-20 Nikon Corporation Method and apparatus for exposure, method of manufacture of exposure tool, device, and method of manufacture of device
JP4434372B2 (ja) * 1999-09-09 2010-03-17 キヤノン株式会社 投影露光装置およびデバイス製造方法
TW588414B (en) * 2000-06-08 2004-05-21 Toshiba Corp Alignment method, overlap inspecting method and mask
US6699630B2 (en) * 2000-07-07 2004-03-02 Nikon Corporation Method and apparatus for exposure, and device manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4414369C2 (de) * 1993-04-26 1996-09-19 Mitsubishi Electric Corp Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung vom Mehrschichttyp

Also Published As

Publication number Publication date
DE10248224A1 (de) 2004-05-13
US6861331B2 (en) 2005-03-01
US20040082085A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
EP0931241B1 (de) Verfahren zur korrektur der messfehler einer koordinaten-messmaschine
DE102007000999B4 (de) Verfahren zur Beseitigung von Fehlerquellen der Systemkorrektur einer Koordinaten-Messmaschine
DE102007042272B4 (de) Verfahren zur Korrektur der durch die Verzeichnung eines Objektivs verursachten Messfehler
DE10248224B4 (de) Verfahren zur Justage und zur Belichtung eines Halbleiterwafers
DE10295954T5 (de) Belichtungsverfahren unter Verwendung einer komplementär unterteilten Maske, Belichtungsvorrichtung, Halbleiterbauteil und Verfahren zum Herstellen desselben
DE112005003585B4 (de) Verfahren und System für die Fotolithografie
DE10147880B4 (de) Verfahren zur Messung einer charakteristischen Dimension wenigstens einer Struktur auf einem scheibenförmigen Objekt in einem Meßgerät
DE102007038702A1 (de) Verfahren und System zum Reduzieren der Überlagerungsfehler in Belichtungsfeldern mittels APC-Steuerungsstrategien
DE10345471B4 (de) Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät
DE102004032933B3 (de) Mittelpunktbestimmung von drehsymmetrischen Justiermarken
DE10304674B4 (de) Verfahren zum Belichten eines Substrates mit einem den optischen Proximity-Effekt ausgleichenden Strukturmuster
DE69227160T2 (de) Verfahren zur Belichtung einer Modellplatine mit Ausrichtmuster
EP1700169A1 (de) Direkte justierung in maskalignern
DE102017219217B4 (de) Masken für die Mikrolithographie, Verfahren zur Bestimmung von Kantenpositionen der Bilder der Strukturen einer derartigen Maske und System zur Durchführung eines derartigen Verfahrens
DE102004063522A1 (de) Verfahren zur Korrektur von strukturgrößenabhängigen Platzierungsfehlern bei der photolithographischen Projektion mittels eines Belichtungsapparats und dessen Verwendung
DE102004022329B3 (de) Verfahren zur dynamischen Dosisanpassung in einem lithographischen Projektionsapparat und Projektionsapparat
DE10335816B4 (de) Verfahren zur Justage eines Substrates vor der Durchführung eines Projektionsschrittes in einem Belichtungsgerät
DE10345524B4 (de) Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops
DE10350708B4 (de) Verfahren zur Bestimmung eines Translationsfehlers eines Waferscanners bei der photolithographischen Strukturierung eines Halbleiterwafers
WO2003087943A2 (de) Verfahren zur herstellung einer auf ein belichtungsgerät angepassten maske
DE10253919B4 (de) Verfahren zur Justage eines Substrates in einem Gerät zur Durchführung einer Belichtung
DE102007063649B4 (de) Verfahren zum Erzeugen von Strukturen in einem Resistmaterial und Elektronenstrahlbelichtungsanlagen
DE10345238B4 (de) Justiermarke zur Ausrichtung eines Halbleiterwafers in einem Belichtungsgerät und deren Verwendung
DE102006022361B4 (de) Verfahren zum mehrfachen Bestrahlen eines Resists
DE102005007280B4 (de) Verfahren zum Bestimmen einer kritischen Dimension einer lateral strukturierten Schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee