DE10238265A1

DE10238265A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number: DE10238265A1
Application number: DE10238265A
Authority: DE
Inventors: Seiichiro Ishio
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-08-22
Filing date: 2002-08-21
Publication date: 2003-03-27
Anticipated expiration: 2022-08-22
Also published as: US6686634B2; DE10238265B4; US20030038328A1; JP2003069044A; US6875673B2; JP4306162B2; US20040113173A1

Abstract

Bei einem integrierten Drucksensor, welcher ein Halbleitersubstrat enthält, das ein p-Typ Einkristallsiliziumsubstrat und eine n-Typ Epitaxialschicht besitzt, bei welchem ein Abschnitt durch elektrochemisches Ätzen geätzt wird, um ein Diaphragma zu erlangen, wird eine Störstellendiffusionsschicht für eine Trennung gebildet, welche die n-Typ Epitaxialschicht durchdringt, die zumindest das Diaphragma definiert. Ein Ätzdraht ist auf der Oberfläche der n-Typ Epitaxialschicht mit einer Isolierung gebildet, und das erste Ende des Ätzdrahtes erstreckt sich auf die Innenseite der Oberfläche und ist mit der n-Typ Epitaxialschicht verbunden. Das zweite gegenüberliegende Ende erstreckt sich auf einen Rand des Halbleitersubstrats. Der Ätzdraht kreuzt nicht die Störstellenschicht innerhalb der Oberfläche des Halbleitersubstrats, um zu verhindern, dass der Ätzdraht mit der Störstellenschicht während des elektrochemischen Ätzens einen Kurzschluss bildet.

Description

Hintergrund der Erfindung

1. Gebiet der Erfindung

Diese Erfindung bezieht sich auf ein Halbleiterbauelement und auf ein Verfahren zu dessen Herstellung und insbesondere auf ein Halbleiterbauelement für einen Drucksensor mit einer integrierten Schaltung und auf ein Verfahren zu dessen Herstellung.

2. Beschreibung des Stands der Technik

Es sind Halbleiterbauelemente zum Erfassen eines Drucks mit einem durch elektrochemisches Ätzen gebildeten Diaphragma bekannt. Das US-Patent Nr. 5,360,521, das US-Patent Nr. 5,525,549 und die provisorische japanische Patentanmeldung Nr. 6-45618 offenbaren diesen Typ von Halbleiterbauelementen.
Insbesondere wird ein Halbleiterwafer bereitgestellt, welcher eine erste Halbleiterschicht (p-Typ Siliziumschicht) mit einer ersten Leitfähigkeit und eine zweite Halbleiterschicht (n-Typ Siliziumschicht) mit einer zweiten Leitfähigkeit enthält, welche mit der ersten Halbleiterschicht beschichtet ist. Als nächstes wird eine integrierte Schaltung für jede Chipeinheit auf dem Halbleiterwafer gebildet. Als nächstes wird ein Diaphragma durch elektrochemisches Ätzen an jeder Chipeinheit gebildet. Danach wird der Halbleiterwafer entlang von Einritzlinien geschnitten, um die Halbleiterchips bereitzustellen.
Während dieses Prozesses wird auf einer Oberfläche des Halbleiterwafers ein Draht aus Al oder dergleichen für ein chemisches Ätzen an jeder Chipeinheit gebildet. Die erste Halbleiterschicht wird zur Bildung eines hohlen Abschnitts partiell entfernt, um das Diaphragma durch Anlegen einer Spannung an den Draht zum Bewirken des elektrochemischen Ätzens zu bilden.
In jeder Chipeinheit sind Störstellendiffusionsschichten wie eine p⁺-Störstellendiffusionsschicht gebildet, um jeweilige Elemente in der integrierten Schaltung voneinander zu isolieren. Die Störstellendiffusionsschicht wird gebildet, um die zweite Halbleiterschicht von der Oberfläche der zweiten Halbleiterschicht aus gegenüberliegend der ersten Halbleiterschicht bis zu der Oberfläche der ersten Halbleiterschicht zu durchdringen, welche die zweite Halbleiterschicht berührt.
Bei diesem Stand der Technik kreuzt der Draht für das elektrochemische Ätzen die Störstellendiffusionsschicht. Obwohl hier die Verdrahtung von der Störstellendiffusionsschicht mit einem Isolierfilm wie einer Oxidschicht elektrisch isoliert ist, kann der Draht mit der Störstellendiffusionsschicht an dem Kreuzungspunkt während des elektrochemischen Ätzens aufgrund von Defekten, welche in dem Isolierfilm oder dergleichen innewohnen, einen Kurzschluß bilden.
Insbesondere wird während des elektrochemischen Ätzens dem Draht eine Spannung zugeführt, um eine Vorspannung in Sperrichtung zwischen den ersten und zweiten Halbleiterschichten vorzusehen, um das Ätzen in der ersten Halbleiterschicht durchzuführen. Wenn ein Strom in dem Draht rasch ansteigt, wird das Ätzen beendet.
Wenn der Draht Kurzschlüsse mit der Störstellendiffusionsschicht an einem Kreuzungspunkt oder einem Überlappungspunkt bildet, wird der Strom von dem Draht zu der ersten Halbleiterschicht durch die Störstellendiffusionsschicht abgeleitet. Danach wird das Ätzen zu dem Zeitablauf des Ätzens beendet, so dass das gewünschte Ätzen nicht durchgeführt werden kann.
Es wird somit gefordert ein Halbleiterbauelement bereitzustellen, welches ein Diaphragma zur Druckerfassung und eine integrierte Schaltung mit einer Struktur oder einem Verfahren besitzt, welches einen Kurzschluß von dem Ätzdraht zu der ersten Halbleiterschicht durch die Störstellendiffusionsschicht während des elektrochemischen Ätzens verhindert.

Kurzfassung der Erfindung

Aufgabe der vorliegenden Erfindung ist es ein überlegenes Halbleiterbauelement und ein überlegenes Verfahren zu dessen Herstellung bereitzustellen.
Entsprechend einem ersten Gesichtspunkt der vorliegenden Erfindung wird ein Halbleiterbauelement bereitgestellt mit:
einem Halbleitersubstrat, welches eine erste Halbleiterschicht einer ersten Leitfähigkeit und eine zweite Halbleiterschicht einer zweiten Leitfähigkeit auf der ersten Halbleiterschicht enthält, wobei die erste Halbleiterschicht partiell einen hohlen Abschnitt in einer ersten Oberfläche gegenüberliegend der zweiten Halbleiterschicht besitzt, eine Oberfläche der zweiten Halbleiterschicht gegenüberliegend der ersten Halbleiterschicht erste und zweite Bereiche besitzt, wobei der erste, durch einen dünnen Abschnitt des Halbleitersubstrats definierte Bereich durch den hohlen Abschnitt bereitgestellt wird, wobei der zweite Bereich außerhalb des ersten Bereichs liegt;
einem integrierten Schaltungsabschnitt an dem zweiten Bereich;
einer Störstellendiffusionsschicht mit der ersten Leitfähigkeit, welche die zweite Halbleiterschicht von der Oberfläche der zweiten Halbleiterschicht bis zu einer zweiten Oberfläche der ersten Halbleiterschicht durchdringt, welche die zweite Halbleiterschicht berührt, eine Breite bezüglich der Oberfläche der zweiten Halbleiterschicht besitzt und sich entlang der Oberfläche der zweiten Halbleiterschicht für eine Unterteilung der zweiten Halbleiterschicht in eine Mehrzahl von Blöcken für eine Trennung erstreckt;
einem Draht mit ersten und zweiten Enden auf der Oberfläche der zweiten Halbleiterschicht, isoliert von der zweiten Halbleiterschicht mit Ausnahme des ersten Endes, welches mit der Oberfläche der zweiten Halbleiterschicht an der Innenseite der Oberfläche verbunden ist, wobei das zweite Ende sich auf einen Rand des Halbleitersubstrats erstreckt, der Draht für ein elektrochemisches Ätzen der ersten Halbleiterschicht zur Bildung des hohlen Abschnitts und des dünnen Abschnitts verwendbar ist, wobei der Draht nicht die Störstellendiffusionsschicht mit Ausnahme an dem zweiten Ende kreuzt.
Entsprechend einem zweiten Gesichtspunkt der vorliegenden Erfindung wird das Halbleiterbauelement auf der Grundlage des ersten Gesichtspunkt bereitgestellt, wobei die Störstellendiffusionsschicht einen C-förmigen Abschnitt bezüglich der Oberfläche des zweiten Halbleiters besitzt, welcher im wesentlichen den dünnen Abschnitt umgibt, wobei sich der Draht auf die Innenseite des C-förmigen Abschnitts durch eine Öffnung des C-förmigen Abschnitts erstreckt und das erste Ende mit der zweiten Halbleiterschicht an der Innenseite des C-förmigen Abschnitts verbunden ist.
Entsprechend einem dritten Gesichtspunkt der vorliegenden Erfindung wird das Halbleiterbauelement auf der Grundlage des zweiten Gesichtspunkts bereitgestellt, wobei sich die Störstellendiffusionsschicht des weiteren von beiden Enden des C-förmigen Abschnitts auf einen Rand des Halbleitersubstrats parallel als erste bzw. zweite Abschnitte erstreckt und sich des weiteren entlang Rändern des Halbleitersubstrats erstreckt, um eine äußere C-Form um den C-förmigen Abschnitt herum zu besitzen, wobei sich der Draht von dem ersten Ende an einem Raum zwischen den ersten und zweiten Abschnitten erstreckt.
Entsprechend einem vierten Gesichtspunkt der vorliegenden Erfindung wird das Halbleiterbauelement auf der Grundlage des ersten Gesichtspunkts des weiteren mit einer Diode in der zweiten Halbleiterschicht bereitgestellt, wobei der Draht mit der zweiten Halbleiterschicht durch die Diode verbunden ist, um zu verhindern, dass ein Strom von der zweiten Halbleiterschicht zu dem Draht fließt.
Entsprechend einem fünften Gesichtspunkt der vorliegenden Erfindung wird das Halbleiterbauelement auf der Grundlage des ersten Gesichtspunkts des weiteren mit einer Isolierschicht auf der Oberfläche der zweiten Halbleiterschicht mit einer Dicke t bereitgestellt, wobei der Draht auf der Isolierschicht angeordnet ist, um von der zweiten Halbleiterschicht isoliert zu sein, wobei ein minimaler Abstand zwischen dem Draht und der Störstellendiffusionsschicht größer als t mit Ausnahme der Ränder des Halbleitersubstrats ist.
Entsprechend einem sechsten Gesichtspunkt der vorliegenden Erfindung wird das Halbleiterbauelement bereitgestellt mit den Schritten:
Bereitstellen eines Halbleiterwafers, welcher eine erste Halbleiterschicht mit einer ersten Leitfähigkeit und eine zweite Halbleiterschicht mit einer zweiten Leitfähigkeit auf der ersten Halbleiterschicht enthält;
Bilden - an jeder Chipeinheit - einer Störstellendiffusionsschicht mit der ersten Leitfähigkeit, welche die zweite Halbleiterschicht von einer Oberfläche der zweiten Halbleiterschicht gegenüberliegend der ersten Halbleiterschicht bis zu einer Oberfläche der ersten Halbleiterschicht durchdringt, welche die zweite Halbleiterschicht berührt, eine vorbestimmte Breite bezüglich der Oberfläche der zweiten Halbleiterschicht besitzt und sich entlang der Oberfläche der zweiten Halbleiterschicht zum Unterteilen der zweiten Halbleiterschicht in eine Mehrzahl von Blöcken für eine Isolierung erstreckt;
Bilden eines integrierten Schaltungsabschnitts auf der Oberfläche der zweiten Halbleiterschicht an jeder Chipeinheit;
Bilden - an jeder Chipeinheit - eines Drahtes an einem ersten Ende, welches mit der zweiten Halbleiterschicht an der Innenseite der Chipeinheit verbunden ist und sich an dem zweiten gegenüberliegenden Ende auf eine von Einritzlinien erstreckt, welche die Chipeinheit definieren, wobei der Draht zwischen dem ersten Ende und dem zweiten Ende des Drahts nicht die Störstellendiffusionsschicht mit Ausnahme an dem zweiten Ende kreuzt;
Durchführen eines elektrochemischen Ätzens der ersten Halbleiterschicht mit dem Draht zur Bildung des hohlen Abschnitts und des dünnen Abschnitts; und
Schneiden des Halbleiterwafers entlang der Einritzlinien.
Entsprechend einem siebenten Gesichtspunkt der vorliegenden Erfindung wird das Halbleiterbauelement bereitgestellt mit:
einem Halbleitersubstrat, welches eine erste Halbleiterschicht mit einer ersten Leitfähigkeit und eine zweite Halbleiterschicht mit einer zweiten Leitfähigkeit auf der ersten Halbleiterschicht enthält, wobei die erste Halbleiterschicht partiell einen hohlen Abschnitt in einer ersten Oberfläche gegenüberliegend der zweiten Halbleiterschicht besitzt, eine Oberfläche der zweiten Halbleiterschicht gegenüberliegend der ersten Halbleiterschicht erste und zweite Bereiche besitzt, wobei der erste, durch einen dünnen Abschnitt des Halbleitersubstrats definierte erste Bereich durch den hohlen Abschnitt bereitgestellt wird, wobei der zweite Bereich außerhalb des ersten Bereichs liegt;
einem integrierten Schaltungsabschnitt an dem zweiten Bereich;
einer Störstellendiffusionsschicht mit der ersten Leitfähigkeit, welche die zweite Halbleiterschicht von der Oberfläche der zweiten Halbleiterschicht bis zu einer zweiten Oberfläche der ersten Halbleiterschicht durchdringt, welche, die zweite Halbleiterschicht berührt, eine Breite bezüglich der Oberfläche der zweiten Halbleiterschicht besitzt und sich entlang der Oberfläche der zweiten Halbleiterschicht für ein Unterteilen der zweiten Halbleiterschicht in eine Mehrzahl von Blöcken für eine Trennung erstreckt;
einem Draht mit ersten und zweiten Enden auf der Oberfläche der zweiten Halbleiterschicht, welcher von der zweiten Halbleiterschicht mit Ausnahme des ersten Endes isoliert ist, welches mit der Oberfläche der zweiten Halbleiterschicht an der Innenseite der Oberfläche verbunden ist, wobei sich das zweite Ende auf einen Rand des Halbleitersubstrats erstreckt, der Draht für einen elekrochemisches Ätzen der ersten Halbleiterschicht zur Bildung des hohlen Abschnitts und des dünnen Abschnitts verwendbar ist, wobei die Störstellendiffusionsschicht einen C-förmigen Abschnitt bezüglich der Oberfläche des zweiten Halbleiters besitzt, welcher im Wesentlichen den dünnen Abschnitt umgibt, wobei der Draht sich auf die Innenseite des C-förmigen Abschnitts durch eine Öffnung des C-förmigen Abschnitts erstreckt und das erste Ende mit der zweiten Halbleiterschicht an der Innenseite des C-förmigen Abschnitts verbunden ist, wobei sich die Störstellendiffusionsschicht weiter von beiden Enden des C-förmigen Abschnitts auf einen Rand des Halbleitersubstrats parallel als erste bzw. zweite Abschnitte erstreckt und sich weiter entlang von Rändern des Halbleitersubstrats erstreckt, um eine äußere C-Form um den C-förmigen Abschnitt herum zu besitzen, wobei sich der Draht von dem ersten Ende an einem Raum zwischen den ersten und zweiten Abschnitten erstreckt und wobei der Draht nicht die Störstellendiffusionsschicht mit Ausnahme an einem Nichtrandabschnitt der Oberfläche der zweiten Halbleiterschicht kreuzt.

Kurze Beschreibung der Figuren

Die Aufgabe und Merkmale der vorliegenden Erfindung werden leicht aus der folgenden detaillierten Beschreibung in Verbindung mit den zugehörigen Figuren ersichtlich, wobei:
Fig. 1 einen Aufriß im Querschnitt des integrierten Drucksensors einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 2 eine Draufsicht auf den in Fig. 1 dargestellten Drucksensor zeigt;
Fig. 3 einen partiellen Aufriß im Querschnitt des Drucksensors entlang der gestrichelten Linie A von Fig. 2 zeigt;
Fig. 4 eine Draufsicht auf den Siliziumwafer einschließlich von Chipbereichen der in Fig. 1 dargestellten integrierten Drucksensoren zeigt;
Fig. 5A einen partiellen Aufriß im Querschnitt des Siliziumwafers entlang der gestrichelten Linie B von Fig. 4 zeigt;
Fig. 5B einen partiellen Aufriß im Querschnitt des Siliziumwafers entlang der gestrichelten Linie C von Fig. 4 zeigt;
Fig. 5C einen partiellen Aufriß im Querschnitt des Siliziumwafers entlang der gestrichelten Linie D von Fig. 4 zeigt;
Fig. 6A, 6B, 7A bis 7C und 8A bis 8C partielle Aufrisse im Querschnitt des Siliziumwafers zeigen, welche Prozesse der ersten Ausführungsform veranschaulichen;
Fig. 9 zeigt eine Veranschaulichung des elektrochemischen Ätzens der ersten Ausführungsform;
Fig. 10 zeigt eine Draufsicht auf den Siliziumwafer für die integrierten Drucksensoren einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 11 zeigt einen partiellen Aufriß im Querschnitt des Siliziumwafers entlang der Linie E von Fig. 10;
Fig. 12 zeigt eine Draufsicht auf den Siliziumchip der integrierten Drucksensoren einer dritten Ausführungsform der vorliegenden Erfindung; und
Fig. 13 zeigt einen partiellen Aufriß im Querschnitt des Siliziumchips entlang Linie F von Fig. 12.
Dieselben oder entsprechende Elemente oder Teile werden über die Figuren mit ähnlichen Bezugszeichen bezeichnet.

Detaillierte Beschreibung der Erfindung

Das bevorzugte Halbleiterbauelement und das bevorzugte Verfahren zu dessen Herstellung wird anhand eines Beispiels eines Drucksensors S1 beschrieben, welcher ein Diaphragma und eine integrierte Schaltung besitzt.

Erste Ausführungsform

Fig. 1 zeigt einen Aufriß im Querschnitt des Drucksensors 1, welcher eine integrierte Schaltungsstruktur besitzt. Fig. 2 zeigt eine Draufsicht auf den Drucksensor, welcher schraffierte Abschnitte besitzt, nicht um Querschnittsabschnitte darzustellen, sondern um jeweilige Abschnitte klar darzustellen. Fig. 3 zeigt einen partiellen Aufriß im Querschnitt des Drucksensors S1 entlang der Linie A von Fig. 2.
Der Drucksensor S1 enthält ein Halbleitersubstrat (Siliziumchip) 10, welches ein p-Typ Einkristallsiliziumsubstrat 11 (erste Halbleiterschicht mit einer ersten Leitfähigkeit) enthält, und eine n-Typ Epitaxialschicht (zweite Halbleiterschicht mit einer zweiten Leitfähigkeit) 12 ist auf das p-Typ Einkristallsiliziumsubstrat 11 geschichtet.
Wie in Fig. 1 bis 3 dargestellt ist an dem mittleren Abschnitt des Siliziumchips 10 ein hohler Abschnitt 13 durch Entfernen eines Abschnitts des p-Typ Einkristallsiliziumsubstrats 11 von einer ersten Oberfläche des p-Typ Einkristallsiliziumsubstrats 11 in Richtung auf die pn-Übergangsschicht (zweite gegenüberliegende Oberfläche) durch elektrochemisches Ätzen gebildet. Dies liefert ein Diaphragma (einen dünnen Abschnitt) 14 des p-Typ Einkristallsiliziumsubstrats 11 und die n-Typ Epitaxialschicht 12 an der Position entsprechend dem hohlen Abschnitt 13.
Der Drucksensor S1 enthält des weiteren einen Glassockel, welcher auf die erste Oberfläche des p-Typ Einkristallsiliziumsubstrats 11 durch anodisches Bonden in einem Vakuum zum Verschließen des hohlen Abschnitts 13 gebondet ist, um eine Bezugsdruckkammer vorzusehen. In Fig. 3 ist der Glassockel 30 ausgelassen.
In der Oberfläche der n-Typ Epitxialschicht 12 gegenüberliegend dem p-Typ Einkristallsiliziumsubstrat 11 an dem Diaphragma 14 sind vier Meßvorrichtungen (p⁺ -Diffusionswiderstandsschichten) 15 gebildet. Strukturen der jeweiligen Dehnungsmessvorrichtungen 15 sind in derselben Richtung angeordnet und mehr als einmal gefaltet, um höhere Widerstandswerte zu besitzen, und mit der integralen Schaltung in einer Wheatstonebrücke angeschlossen.
Darüber hinaus ist um das Diaphragma 14 herum, d. h. an dem Rand der oberen Oberfläche des Siliziumchips 10, eine integrierte Schaltung 16 auf der n-Typ Epitaxialschicht 12 gebildet. Die integrierte Schaltung 16 bewirkt eine Signalverarbeitung wie ein Verstärken der Ausgangssignale der Wheatstonebrücke, welche die Dehnungsmessvorrichtungen 15 enthält, und eine Temperaturkompensation.
Die integrierte Schaltung 16 enthält Schaltungselemente wie npn-Bipolartransistoren 17, Schichtwiderstände 18, (nicht dargestellte) Basiswiderstände und (nicht dargestellte) Kondensatoren.
Der npn-Bipolartransistor 17 wird durch Bilden eines n⁺-Kollektorgebiets 19, eines p⁺-Basisgebiets 20 und eines n⁺-Emittergebiets 21 geschaffen.
Auf der Oberfläche der n-Typ Epitaxialschicht 12 gegenüberliegend dem p-Typ Einkristallsiliziumsubstrat 11 ist eine Siliziumoxidschicht (SiO₂-Schicht) 22 gebildet.
Auf der Siliziumoxidschicht 22 wird der Schichtwiderstand 18 durch Bilden eines widerstandsbehafteten Schichtmaterials wie CrSi geschaffen, welches an die Verdrahtungsstrukturen 24 (Aluminium oder dergleichen) der integrierten Schaltung 16 angeschlossen ist.
Darüber hinaus liefern die Verdrahtungsstrukturen 24 eine elektrische Verbindung zwischen den Dehnungsmessvorrichtungen 14 und der integrierten Schaltung 16 und zwischen den jeweiligen Schaltungselementen der integrierten Schaltung 16. Des weiteren sind wie in Fig. 1 dargestellt die Verdrahtungsstrukturen 24 als Kontaktstelle 25 gebildet, welche mit einem Bonddraht 26 für eine elektrische Verbindung zwischen der integrierten Schaltung 16 und dem äußeren zu verwenden ist.
In dem Siliziumchip 10 sind wie in Fig. 1 und 2 dargestellt p⁺-Störstellendiffusionsschichten (Störstellendiffusionsschichten mit einer ersten Leitfähigkeit) 27 gebildet und durchdringen die n-Typ Epitaxialschicht 12 derart, dass sie sich von der Oberfläche der n- Typ Epitaxialschicht gegenüberliegend dem p-Typ Einkristallsiliziumsubstrat 11 auf die zweite Oberfläche des p- Typ Einkristallsiliziumsubstrats 11 zu erstrecken, welches die n-Typ Epitaxialschicht 12 kontaktiert, um die n-Typ Epitaxialschicht 12 in eine Mehrzahl von Blöcken für eine Isolierung zu unterteilen. In Fig. 2 sind die p⁺ -Störstellendiffusionsschichten 27 durch Schraffur dargestellt.
Die p⁺-Störstellendiffusionsschicht 27 wird zur Trennung (Isolierung) von jeweiligen Schaltungselementen (17 oder 18) der integrierten Schaltung 16 bereitgestellt. Somit werden die jeweiligen Schaltungselemente innerhalb des Trennungsgebiets gebildet, welches Von der p⁺ -Störstellendiffusionsschicht 27 umgeben ist.
Auf der oberen Oberfläche des Siliziumchips 12, d. h. auf der Siliziumoxidschicht 22, ist ein Ätzdraht 28 mit Aluminium oder Polysilizium oder dergleichen für die Verwendung von elektrochemischem Ätzen des hohlen Abschnitts 13 gebildet. In Fig. 2 ist der Ätzdraht 28 mit gepunkteten Abschnitten dargestellt.
Wie in Fig. 2 und 3 dargestellt ist ein Ende 28a des Ätzdrahts 28 elektrisch mit der n-Typ Epitaxialschicht 12 an dem innenseitigen Abschnitt der zweiten Oberfläche der n-Typ Epitaxialschicht 12 verbunden. Der Ätzdraht 28 erstreckt sich auf die Ränder des Siliziumchips 10 wie andere Enden des Ätzdrahts 28. Der Ätzdraht 28 ist derart angeordnet, dass er die Störstellendiffusionsschicht 27 zwischen dem einen Ende 28a und dem anderen Ende 28b nicht kreuzt.
Darüber hinaus besitzt die Störstellendiffusionsschicht 27 einen C-förmigen Abschnitt 27a bezüglich der Oberfläche des zweiten Halbleiters, welcher im wesentlichen das Diaphragma 14 (dünner Abschnitt) umgibt. Der Ätzdraht 28 erstreckt sich auf die Innenseite des C-förmigen Abschnitts 27a durch eine Öffnung 27d des C-förmigen Abschnitts 27a. Das eine Ende 28a ist mit der zweiten Halbleiterschicht an der Innenseite des C-förmigen Abschnitts 27a verbunden.
Die Störstellendiffusionsschicht 27 erstreckt sich weiter von beiden Enden 27b und 27c des C-förmigen Abschnitts 27a auf einen Rand des Halbleitersubstrats 10 parallel als erste und zweite Abschnitte 27e bzw. 27f und erstreckt sich weiter in die vertikal entgegengesetzten Richtungen (in der Figur) entlang einem Rand des Halbleitersubstrats und erstreckt sich weiter entlang den übrigen Rändern, um miteinander an dem Punkt 27g verbunden zu sein, um eine äußere C- Form 27h zu besitzen, welche sich entlang den Rändern des Halbleitersubstrats um den C-förmigen Abschnitt 27a herum erstreckt, wobei sich der Ätzdraht 28 von dem einen Ende 28a zwischen den ersten und zweiten Abschnitten 27e und 27f erstreckt. Die Störstellendiffusionsschicht 28 teilt die Oberfläche der n-Typ Epitaxialschicht 12 in erste und zweite Bereiche A1 und A2. Die Abtastschaltung (Wheatstonebrücke), welche die Dehnungsmessvorrichtung 15 zum Erfassen einer physikalischen Größe wie eines Drucks enthält, ist an dem ersten Bereich A1 angeordnet, und die integrierte Schaltung (Verarbeitungsschaltung) zum Verarbeiten eines Ausgangs von der Abtastschaltung ist an dem zweiten Bereich A2 angeordnet.
Der Ätzdraht 28 ist von der n-Typ Epitaxialschicht 12 mit dem Siliziumdioxidfilm 22 außer dem einen Ende 28a isoliert. An dem einen Ende 28a besitzt der Siliziumdioxidfilm 22 ein Kontaktloch, um die Verbindung zwischen dem Ätzdraht und einem Kontaktbereich der n-Typ Epitaxialschicht 12 vorzusehen. Dabei besitzt der Siliziumdioxidfilm 22 eine Dicke t.
Darüber hinaus ist wie in Fig. 3 dargestellt an dem Kontaktbereich eine Diode 29 eine ohmschen Kontakttyps durch Bilden einer p⁺-Diffusionsschicht in der n⁺ -Diffusionsschicht in einer n-Typ Epitaxialschicht 12 gebildet. Somit ist ein Ende 28a des Ätzdrahts 28 elektrisch mit der n- Typ Epitaxialschicht 12 durch die Diode 29 verbunden.
An Rändern des Siliziumchips 10 ist ebenfalls die Störstellendiffusionsschicht 27 gebildet. Daher überlappen sich andere Enden 28b des Ätzdrahts 28 mit der Störstellendiffusionsschicht 27. Jedoch kreuzt der Ätzdraht 28 nicht die Störstellendiffusionsschicht 27 zwischen dem einen Ende 28a und den anderen Enden 28b (ausschließlich der anderen Enden). Mit anderen Worten, der Ätzdraht 28 kreuzt nicht die Störstellendiffusionsschicht 27 an dem innenseitigen Bereich (Nichtrandabschnitt) des Siliziumchips 10. Dementsprechend ist der minimale Abstand zwischen dem Ätzdraht 28 und der Störstellendiffusionsschicht 27 größer als t mit Ausnahme der Ränder des Siliziumchips 10.
Die Störstellendiffusionsschicht 27 an den Rändern des Siliziumchips 10 ist entlang der Einritzlinien 101 für einen (später erwähnten) Prozess des Zertrennens in Einzelchips angeordnet. D. h., die Störstellendiffusionsschicht 27 an den Rändern des Siliziumchips 10 wird bevorzugt zum Verhindern eines Lecks an der pn-Übergangsgrenzfläche vorgesehen. Mit anderen Worten, in Abwesenheit der Störstellendiffusionsschicht 27 kann ein Leck auftreten, da an den Rändern des Siliziumchips 10 nach dem Zertrennen in Einzelchips die pn-Übergangsgrenzfläche (die Schnittstelle zwischen dem p-Typ Einkristallsiliziumsubstrat 11 und der n- Typ Epitaxialschicht 12) mit ihrer gestörten Kristallstruktur bloßgelegt ist.
Wie oben erwähnt sind die Verdrahtungsstrukturen 24 und der Ätzdraht 28 auf dem Siliziumoxidfilm 22 gebildet, und das eine Ende 28a des Ätzdrahts 28 und notwendige Abschnitte der Verdrahtungsstrukturen 24 sind elektrisch mit der n-Typ Epitaxialschicht 12 durch Kontaktlöcher (Durchkontaktlöcher) in der Siliziumoxidschicht 22 verbunden.
Auf den Verdrahtungsstrukturen 24, dem Ätzdraht 28 und dem Siliziumoxidfilm 22 ist ein Schutzfilm 31 eines Siliziumnitratfilms oder dergleichen gebildet, um die Oberfläche des integrierten Drucksensors S1 zu schützen. Der Schutzfilm 31 ist partiell entfernt, um Öffnungen auf der Kontaktstelle aufzuweisen, mit welcher der Bonddraht 26 zu verbinden ist.
Wenn bei diesem integrierten Drucksensor S1 ein Druck auf das Diaphragma 14 aufgebracht wird, krümmt sich das Diaphragma 14. Dadurch wird in dem Diaphragma 14 eine Dehnung erzeugt, so dass die Wheatstonebücke, welche die Dehnungsmessvorrichtungen 15 enthält, ein Erfassungssignal ausgibt, welches von der integrierten Schaltung 16 verarbeitet wird. Der Ausgang der integrierten Schaltung 16 wird durch den Bonddraht 26 ausgegeben.
Vor der Beschreibung eines Verfahrens zum Herstellen des integrierten Drucksensors S1 wird die Struktur des Siliziumwafers 100 für den integrierten Drucksensor S1 unter Bezugnahme auf Fig. 4 und 5 beschrieben. Fig. 4 zeigt eine Draufsicht auf den Siliziumwafer 100, welcher Chipbereiche der integrierten Drucksensoren enthält. Fig. 5A zeigt einen partiellen Aufriß im Querschnitt des Siliziumwafers entlang der gestrichelten Linie B von Fig. 4, Fig. 5B zeigt einen partiellen Aufriß im Querschnitt des Siliziumwafer entlang der gestrichelten Linie C von Fig. 4, und Fig. 5C zeigt einen partiellen Aufriß im Querschnitt des Siliziumwafers entlang der gestrichelten Linie D von Fig. 4.
Fig. 4 stellt den Siliziumwafer (Halbleiterwafer 100) dar, welcher das p-Typ Einkristallsiliziumsubstrat 11 und die n-Typ Epitaxialschicht 12 enthält, welche auf das p-Typ Einkristallsiliziumsubstrat 11 geschichtet ist, auf welchem vier Chipeinheiten S1' mit Unterteilungen mit Einritzlinien 101 (durch gestrichelte Linien dargestellt) gebildet sind.
In dem Siliziumwafer 100 sind die Störstellendiffusionsschicht 27, die integrierten Schaltungen 16 und die Diaphragmas 14 an jeder Chipeinheit S1' gebildet. Darüber hinaus ist wie vorher erwähnt die Störstellendiffusionsschicht 27 unter den Einritzlinien 101 gebildet, die zwischen Chipeinheiten angeordnet sind. Somit sind die Störstellendiffusionsschichten 27 unter den Einritzlinien 101 teilweise geschnitten. Somit verbleiben die Störstellendiffusionsschichten 27 an Rändern des jeweiligen Siliziumchips 10.
Darüber hinaus erstreckt sich wie in Fig. 4 und 5A dargestellt an jeder Chipeinheit S1' der Ätzdraht 28 auf den innenseitigen Bereich der Chipeinheit S1' um einen Kontakt mit der n-Typ Epitaxialschicht 12 an dem einen Ende 28a davon zu bilden, und erstreckt sich entlang den Rändern der Chipeinheit S1' (vertikal in Fig. 4) auf die Einritzlinien 101 an den oberen und unteren Rändern (in Fig. 4 der Chipeinheit S1'), wobei der Ätzdraht 28 nicht die Störstellendiffusionsschicht 27 an dem innenseitigen Bereich der Chipeinheit S1' kreuzt. Dabei erstreckt sich der Ätzdraht vertikal (in Fig. 4) auf dem Siliziumoxidfilm 22 an der Stelle außer den Räumen direkt oberhalb der Störstellendiffusionsschicht 27 wie in Fig. 5B dargestellt. Ähnlich erstreckt sich der Ätzdraht 28 horizontal (in Fig. 4) auf dem Siliziumoxidfilm 22 an dem Platz außer den Räumen direkt oberhalb der Störstellendiffusionsschicht 27 wie in Fig. 5C dargestellt.
Des weiteren erstrecken sich diese Ätzdrähte 28 zu den benachbarten Chipeinheiten S1'. Somit bilden diese Ätzdrähte 28 ein Gitter, wobei jede Masche (Ätzdrahte 28) in jeder Chipeinheit S1' elektrisch mit den Maschen in den benachbarten Chipeinheiten S1' verbunden ist.
Wie oben erwähnt sind die jeweiligen integrierten Drucksensoren S1 in dem Siliziumwafer 100 an der Chipeinheit S1' gebildet. Als nächstes wird das Verfahren zur Herstellung des integrierten Drucksensors S1 unter Bezugnahme auf Fig. 6A, 6B, 7A bis 7C, 8A bis 8C und 9 beschrieben, welche Prozesse des Herstellens des integrierten Drucksensors darstellen.
Wie in Fig. 6A dargestellt wird der Siliziumwafer 100, welcher das p-Typ Einkristallsiliziumsubstrat 11 und die n- Typ Epitaxialschicht 12 enthält, die mit dem p-Typ Einkristallsiliziumsubstrat 11 beschichtet ist, bereitgestellt.
Der Siliziumwafer 100 wird den folgenden Prozessen an jeder Chipeinheit S1' unterworfen.
Zuerst wird die Störstellendiffusionsschicht 27 mit einer vorbestimmten Breite gebildet, um Trennungsgebiete zu schaffen (Trennungsdiffusionsprozess). Insbesondere wird der Siliziumoxidfilm 22 durch thermische Oxidation gebildet. Als nächstes werden Durchkontaktlöcher in dem Siliziumoxidfilm 22 an vorbestimmten Positionen durch Ätzen gebildet. Die Störstellendiffusionsschicht 27 wird durch Ioneninjizierung und thermische Diffusion unter Verwendung des Siliziumoxidfilms 22 als Maske gebildet.
Somit liefert der Trennungsdiffusionsprozess die Störstellendiffusionsschicht 27, welche die n-Typ Epitaxialschicht 12 durchdringt, die sich von der Oberfläche der n- Typ Epitaxialschicht 12 gegenüberliegend dem p-Typ Einkristallsiliziumsubstrat 11 auf das p-Typ Einkristallsiliziumsubstrat 11 mit einer ersten Leitfähigkeit erstreckt.
Als nächstes werden wie in Fig. 7A dargestellt an jeweiligen Trennungsgebieten ein p⁺-Basisgebiet 20 für den npn-Bipolartransistor 17 und eine p⁺-Diffusionsschicht 15a für den Kontakt für die Dehnungsmessvorrichtungen 15 durch Ioneninjizierung (durch Ionenimplantierung) und thermische Diffusion (Basisdiffusionsprozess) gebildet.
Als nächstes werden in einem Emitterdiffusionsprozess entsprechend Fig. 7B ein n⁺-Kollektorgebiet 19 und ein n⁺- Emittergebiet 21 für den npn-Bipolartransistor 17 durch Ioneninjizierung und thermische Diffusion auf dieselbe Weise wie in Fig. 7A dargestellt gebildet.
Als nächstes werden in einem Dehnungsmessvorrichtungsbildungsprozess p⁺-Diffusionswiderstandsschichten für Dehnungsmessvorrichtungen 15 durch Ioneninjizierung und thermische Diffusion auf dieselbe Weise wie in Fig. 7A dargestellt gebildet.
Während diesen in Fig. 7A bis 7B dargestellten Prozessen werden ebenfalls andere Schaltungselemente in der integrierten Schaltung 16 und der Diode 29 gebildet.
Beispielsweise können (nicht dargestellte) Basiswiderstände und Kondensatoren in der integrierten Schaltung 16 in dem Basisdiffusionsprozess und dem Emitterdiffusionsprozess zur selben Zeit gebildet werden. Darüber hinaus wird die Siliziumoxidschicht 22 wie in Fig. 7C dargestellt gebildet. Des weiteren werden die Schichtwiderstände 23 durch Aufdampfen oder Aufstäuben gebildet.
Als nächstes werden wie in Fig. 8A dargestellt Durchkontaktlöcher in dem Siliziumoxidfilm 22 durch Ätzen an Positionen gebildet, wo ein Kontakt zwischen in der n-Typ Epitaxialschicht 12 gebildeten Schaltungselementen und Verdrahtungsstrukturen 24 benötigt wird. Danach wird Aluminium aufgedampft, um die Verdrahtungsstrukturen 24 und die Ätzdrähte 28 zu bilden.
Die in Fig. 7A bis 7C und 8A dargestellten Prozesse bilden die integrierten Schaltungen 16 auf dem Siliziumwafer 100. Darüber hinaus bildet der in Fig. 8A dargestellte Prozess die Ätzdrähte 28 derart, dass der Ätzdraht 28 sich auf den innenseitigen Bereich der Chipeinheit S1' erstreckt, um die n-Typ Epitaxialschicht 12 an dem ersten Ende 28 davon zu berühren, und sich entlang einem Rand der Chipeinheit S1' (vertikal in Fig. 4) auf die Einritzlinien 101 an den oberen und unteren Rändern (entsprechend Fig. 4) der Chipeinheit S1' erstreckt, wobei der Ätzdraht 28 nicht die Störstellendiffusionsschicht 27 an dem innenseitigen Bereich der Chipeinheit S1' kreuzt.
Als nächstes wird der Schutzfilm 31, welcher einen Siliziumnitridfilm oder einen Siliziumoxidfilm aufweist, durch ein CVD-Verfahren oder Aufstäuben gebildet (Schutzfilmbildungsprozess). Darüber hinaus wird ein vorbestimmter (nicht dargestellter) Abschnitt des Ätzdrahts 28 entfernt, um einen Kontakt zu bilden, welcher mit dem äußeren für das elektrochemische Ätzen elektrisch verbindbar ist.
Als nächstes wird die Bodenoberfläche des Siliziumwafers 100 poliert, um eine Spiegeloberfläche zu erlangen, und danach wird eine Maske 32 einer Siliziumnitridschicht auf der Spiegeloberfläche mit einer Öffnung zur Bildung des hohlen Abschnitts 13 an jeder Chipeinheit S1' gebildet.
Als nächstes wird das elektrochemische Ätzen durchgeführt, um die in Fig. 8C dargestellte Struktur zu erlangen. Dieser Prozess entfernt Abschnitte des p-Typ Einkristallsiliziumsubstrats 11 zur Bildung des Diaphragmas 14.
Insbesondere wird wie in Fig. 9 dargestellt das elektrochemische Ätzen durchgeführt. Der Siliziumwafer 100 wird in ein Ätzmittel wie KOH und TMAH (Tetratmethylammoniumhydroxid) eingetaucht. In Fig. 9 ist lediglich eine Öffnung in der Maske 32 dargestellt. Tatsächlich gibt es jedoch Öffnungen 32 für die jeweiligen Siliziumchips 10.
Der Siliziumwafer 100 wird an einem Halteteil 201 aus Keramik oder dergleichen mit einem Wachs 202 befestigt. Das Halteteil 210 besitzt einen Draht 203 aus Platin oder dergleichen, welcher sich nach außen erstreckt. Der Draht 203 ist elektrisch mit dem Kontaktabschnitt des Ätzdrahts 28 in dem Siliziumwafer 100 verbunden.
Das Wachs 202 bedeckt die Oberflächen des Siliziumwafers 100 mit einem Öffnungsabschnitt, um die Oberfläche der Maske 32 und die Bodenoberfläche (Spiegeloberfläche) des Siliziumwafers 100 an den Öffnungen in der Maske 32 dem Lösungsmittel auszusetzen. Die Gegenelektrode 204 für ein elektrochemisches Ätzen wird ebenfalls in das Ätzmittel getaucht. Der Draht 203 und die Elektrode 204 sind an eine Stromversorgung für ein elektrochemisches Ätzen angeschlossen.
Während dieses elektrochemischen Ätzprozesses wird eine Versorgungsspannung von dem Draht 203 aufgebracht, um eine Umkehrvorspannung an dem pn-Übergang des Siliziumwafers 100 durch die Diode 29 und die n-Typ Epitaxialschicht 12 zu erzeugen.
Dieser Zustand ermöglicht, dass das p-Typ Einkristallsiliziumsubstrat 11 in dem Siliziumwafer 100 von der Oberfläche aus, welche dem Ätzmittel ausgesetzt ist, auf den pn-Übergang zu geätzt wird. Wenn das Ätzen die Nachbarschaft der pn-Übergangsgrenzfläche erreicht, wird das Ätzen gestoppt. Die Verarmungsschicht, welche sich von der pn- Übergangsgrenzfläche in das p-Typ Einkristallsiliziumsubstrat 11 erstreckt, definiert die Stopposition.
Dieser Prozess liefert das in Fig. 8C dargestellte Diaphragma 14. Die Dicke des Diaphragmas 14 wird im wesentlichen durch die Genauigkeit bei der Bildung der n-Typ Epitaxialschicht 12 und die Breite der Verarmungsschicht derart bestimmt, dass die Dicke des Diaphragmas mit hoher Genauigkeit gesteuert werden kann.
Nach diesem elektrochemischen Ätzprozess wird der Glassockel 30 auf die Bodenoberfläche des Siliziumwafers 100 durch anodisches Bonden oder dergleichen gebondet. Als nächstes wird der Siliziumwafer 100 mit dem Glassockel 30 entlang den Einritzlinien 101 an der Chipeinheit S1 in Einzelchips zertrennt (Waferschneideprozess). Als Ergebnis werden die integrierten Drucksensoren S2 hergestellt, welche die in Fig. 1 bis 3 dargestellte Struktur besitzen.
Bei dieser Ausführungsform kreuzt der Ätzdraht 28 nicht die Störstellendiffusionsschicht 27 zwischen seinen beiden Enden 28a und 28b an dem innenseitigen Bereich des Siliziumchips 10. Mit anderen Worten, es gibt keinen Kreuzungspunkt zwischen dem Ätzdraht 28 und der Störstellendiffusionsschicht 27 an dem innenseitigen Bereich des Siliziumchips 10.
Demgegenüber überlappen an den Rändern des Siliziumchips 10 die zweiten Enden 28b des Ätzdrahts 28 die Störstellendiffusionsschicht 27 an den Rändern des Siliziumchips 10.
Obwohl jedoch der Ätzdraht 28 mit der Störstellendiffusionsschicht 27 an den überlappenden Abschnitten an dem Rand des Siliziumchips 10 Kurzschlüsse bildet, ist der Abstand von dem kurzgeschlossenen Abschnitt zu der geätzten Oberfläche (der Oberfläche des p-Typ Einkristallsiliziumsubstrats 11, welches dem Ätzmittel an den Öffnungen der Maske 32 ausgesetzt ist), d. h. der Stromleckpfadabstand, groß, und die Störstellenkonzentration beträgt 10¹⁵ cm^-3, was relativ niedrig ist, so dass der Stromleckpfad einen hohen Widerstandswert besitzt. Somit ist die Intensität des Leckstroms äußerst niedrig. Dementsprechend beeinflusst dieser Kurzschluss an dem Rand des Siliziumchips 10 nicht stark das elektrochemische Ätzen.
Daher verhindert die Struktur dieser Ausführungsform im wesentlichen den Kurzschluss zwischen dem Ätzdraht 28 und der Störstellendiffusionsschicht 27 während des elektrochemischen Ätzens, so dass diese Ausführungsform den integrierten Drucksensor S1 und das Verfahren zu dessen Herstellung liefert, welches das gewünschte elektrochemische Ätzen ermöglicht.
Insbesondere ist bei dieser Ausführungsform das eine Ende 28a des Ätzdrahts elektrisch mit der n-Typ Epitaxialschicht 12 durch die Diode eines ohmschen Kontakttyps verbunden, welche geeignet ist zu verhindern, dass ein Strom von der n-Typ Epitaxialschicht 12 zu dem Ätzdraht 28 fließt.
Insbesondere kann von der Diode 29 ein Umkehrleckstrom von den Schaltungselementen 17 oder den Dehnungsmessvorrichtungen 15, welche auf der n-Typ Epitaxialschicht 12 gebildet sind, zu dem Ätzdraht 28 verhindert werden. Dies kann die Empfindlichkeit des Drucksensors und die Charakteristik der Schaltung in diesem Drucksensor verbessern.
Wie oben erwähnt wird in dem Verfahren zur Herstellung des Halbleiterbauelements ein Siliziumwafer (Halbleiterwafer) 100 bereitgestellt, welcher eine erste Halbleiterschicht 11, die eine erste Leitfähigkeit besitzt, und eine zweite Halbleiterschicht 12, welche eine zweite Leitfähigkeit besitzt, auf der ersten Halbleiterschicht enthält.
An jeder Chipeinheit S1' wird die Störstellendiffusionsschicht 27 mit der ersten Leitfähigkeit derart gebildet, dass sie die zweite Halbleiterschicht 12 von der Oberfläche der zweiten Halbleiterschicht gegenüberliegend der ersten Halbleiterschicht 11 zu der Oberfläche der ersten Halbleiterschicht 11, welche die zweite Halbleiterschicht 12 berührt, mit einer Breite bezüglich der Oberfläche der zweiten Halbleiterschicht 12 und sich entlang der Oberfläche der zweiten Halbleiterschicht 12 erstreckend durchdringt, um die zweite Halbleiterschicht 12 in eine Mehrzahl von Blöcken zur Isolierung oder Trennung zu unterteilen.
Als nächstes wird die integrierte Schaltung 16 auf der Oberfläche der zweiten Halbleiterschicht 12 an jeder Chipeinheit S1' gebildet.
An jeder Chipeinheit 527 wird der Ätzdraht derart gebildet, dass er an dem ersten Ende 28a mit der zweiten Halbleiterschicht 12 innerhalb der Chipeinheit S1' verbunden ist und sich der Ätzdraht 28 an dem zweiten gegenüberliegenden Ende 28 auf die Einritzlinie 101 zu erstreckt, welche die Chipeinheit S1' definiert, wobei der Ätzdraht zwischen dem ersten Ende 28a und dem zweiten Ende 28b des Ätzdrahts 28 nicht die Störstellendiffusionsschicht 27 außer an dem zweiten Ende 28b kreuzt.
Als nächstes wird die erste Halbleiterschicht 11 elektrochemisch mit dem Ätzdraht 28 geätzt, um den hohlen Abschnitt 13 und den dünnen Abschnitt (Diaphragma) 14 zu bilden.
Als nächstes wird der Siliziumwafer 100 entlang der Einritzlinie 101 geschnitten.

Zweite Ausführungsform

Der integrierte Drucksensor der zweiten Ausführungsform besitzt im wesentlichen dieselbe Struktur wie derjenige der ersten Ausführungsform. Der Unterschied liegt in der Struktur der Ätzdrähte 28. Fig. 10 zeigt eine Draufsicht auf den Siliziumwafer 100 für die integrierten Drucksensoren der zweiten Ausführungsform. Fig. 11 zeigt einen partiellen Aufriß im Querschnitt des Siliziumwafers 100 entlang der Linie E von Fig. 10.
Bei der ersten Ausführungsform sind die Ätzleitungen 28 jeweils vertikal und horizontal wie eine Masche eines Gitters außerhalb der Einritzlinie 101 an der Grenze zwischen einem Siliziumchip 10 und dem benachbarten Siliziumchip 10angeordnet, wobei eine Masche sich über drei folgende Chipeinheiten S1' erstreckt. Demgegenüber wird bei dieser Ausführungsform eine Ätzleitung 28 des weiteren an jedem Siliziumchip 10 vertikal (entsprechend Fig. 10) bereitgestellt, so dass sich eine Masche über zwei Chipeinheiten S1' erstreckt. Insbesondere gibt es entsprechend Fig. 10 Ätzleitungen 28 an den beiden Seiten einer vertikal (in der Figur) angeordneten Einritzlinie 101. Fig. 11 stellt diese Anordnung in einem Aufriß im Querschnitt deutlich dar. Daher besitzt jeder Siliziumchip 10 zwei vertikal angeordnete Ätzleitungen 28 an beiden vertikalen Rändern (in der Zeichnung) des Siliziumchips 10.
Wie oben erwähnt kann die Struktur der Ätzdrähte 28 auf dem Siliziumwafer 100 modifiziert werden.

Dritte Ausführungsform

Der integrierte Drucksensor der dritten Ausführungsform besitzt im wesentlichen dieselbe Struktur wie diejenige der ersten Ausführungsform. Der Unterschied besteht darin, dass die an den Rändern des Siliziumchips 10 vorgesehene Störstellendiffusionsschicht 27 ausgelassen ist und die Ätzdrähte 28 an den Umfangsrändern jedes Siliziumchips in Form einer quadratischen Masche angeordnet sind. Fig. 12 zeigt eine Draufsicht auf den Siliziumchip 10 der integrierten Drucksensoren. Fig. 13 zeigt einen partiellen Aufriß im Querschnitt des Siliziumchips 10 entlang der Linie F von Fig. 12.
Bei dieser Ausführungsform kreuzt der Ätzdraht 28 ebenfalls nicht die Störstellendiffusionsschicht 27 zwischen dem einen Ende 28a und anderen Ende 28b. Mit anderen Worten, der Ätzdraht 28 kreuzt nicht die Störstellendiffusionsschicht 27 an dem innenseitigen Bereich (Nichtrandabschnitt) des Siliziumchips 10. Diese Struktur liefert denselben Betrieb wie diejenige der ersten Ausführungsform.
Da bezüglich des Schneideprozesses des Siliziumwafers 100 keine Störstellendiffusionsschicht 27 an den Rändern des Siliziumchips 10 vorhanden ist, ist diese Ausführungsform selektiv an den Fall angepasst, bei welchem die Störung der Kristallstruktur infolge des Schneidens an der pn- Übergangsgrenzfläche an den Rändern des Siliziumchips 10 steuerbar ist.
Darüber hinaus sind bei dieser Ausführungsform die Einritzlinien 101 derart angeordnet, dass sie die Ätzdrähte 28 berühren. Danach werden die Ätzleitungen 28 in dem Prozess des Zertrennens in Einzelchips geschnitten. Währenddessen kann die Zertrennvorrichtung gehemmt werden, oder es kann ein Chip des Ätzdrahtes, welcher sich durch das Schneiden gebildet hat, an dem Rand des Siliziumchips 10 übrigbleiben, wodurch ein Leckpfad gebildet werden kann.
Bei dieser Ausführungsform können nach dem elektrochemischen Ätzprozess und vor dem Prozess des Zertrennen in Einzelchips die Ätzdrähte an dem Rand des Siliziumchips 10 durch Ätzen teilweise entfernt werden.

Modifizierung

Diese Erfindung ist auf Halbleiterbauelemente wie einen Gassensor, einen Infrarotstrahlungssensor, einen Feuchtigkeitssensor mit der integrierten Schaltung und dem Diaphragma anwendbar, welches durch elektrochemische Ätzen in dem Halbleitersubstrat gebildet wird, das eine erste Halbleiterschicht mit der ersten Leitfähigkeit und eine zweite Halbleiterschicht mit der zweiten Leitfähigkeit enthält, welche mit der ersten Halbleiterschicht beschichtet ist.

Claims

1. Halbleiterbauelement mit:
einem Halbleitersubstrat, welches eine erste Halbleiterschicht einer ersten Leitfähigkeit und eine zweite Halbleiterschicht einer zweiten Leitfähigkeit auf der ersten Halbleiterschicht enthält, wobei die erste Halbleiterschicht partiell einen hohlen Abschnitt in einer ersten Oberfläche gegenüberliegend der zweiten Halbleiterschicht besitzt, eine Oberfläche der zweiten Halbleiterschicht gegenüberliegend der ersten Halbleiterschicht erste und zweite Bereiche besitzt, wobei der erste, durch einen dünnen Abschnitt des Halbleitersubstrats definierte Bereich durch den hohlen Abschnitt bereitgestellt wird, wobei der zweite Bereich außerhalb des ersten Bereichs liegt;
einem integrierten Schaltungsabschnitt an dem zweiten Bereich;
einer Störstellendiffusionsschicht mit der ersten Leitfähigkeit, welche die zweite Halbleiterschicht von der Oberfläche der zweiten Halbleiterschicht bis zu einer zweiten Oberfläche der ersten Halbleiterschicht durchdringt, welche die zweite Halbleiterschicht berührt, eine Breite bezüglich der Oberfläche der zweiten Halbleiterschicht besitzt und sich entlang der Oberfläche der zweiten Halbleiterschicht für eine Unterteilung der zweiten Halbleiterschicht in eine Mehrzahl von Blöcken für eine Trennung erstreckt;
einem Draht mit ersten und zweiten Enden auf der Oberfläche der zweiten Halbleiterschicht, isoliert von der zweiten Halbleiterschicht mit Ausnahme des ersten Endes, welches mit der Oberfläche der zweiten Halbleiterschicht an der Innenseite der Oberfläche verbunden ist, wobei das zweite Ende sich auf einen Rand des Halbleitersubstrats erstreckt, der Draht für ein elektrochemisches Ätzen der ersten Halbleiterschicht zur Bildung des hohlen Abschnitts und des dünnen Abschnitts verwendbar ist, wobei der Draht nicht die Störstellendiffusionsschicht mit Ausnahme an dem zweiten Ende kreuzt.

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Störstellendiffusionsschicht einen C- förmigen Abschnitt bezüglich der Oberfläche des zweiten Halbleiters besitzt, welcher im wesentlichen den dünnen Abschnitt umgibt, wobei sich der Draht auf die Innenseite des C-förmigen Abschnitts durch eine Öffnung des C-förmigen Abschnitts erstreckt und das erste Ende mit der zweiten Halbleiterschicht an der Innenseite des C-förmigen Abschnitts verbunden ist.

3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass sich die Störstellendiffusionsschicht des weiteren von beiden Enden des C-förmigen Abschnitts auf einen Rand des Halbleitersubstrats parallel als erste bzw. zweite Abschnitte erstreckt und sich des weiteren entlang Rändern des Halbleitersubstrats erstreckt, um eine äußere C-Form um den C-förmigen Abschnitt herum zu besitzen, wobei sich der Draht von dem ersten Ende an einem Raum zwischen den ersten und zweiten Abschnitten erstreckt.

4. Halbleiterbauelement nach Anspruch 1, des weiteren gekennzeichnet durch eine Diode in der zweiten Halbleiterschicht, wobei der Draht mit der zweiten Halbleiterschicht durch die Diode verbunden ist, um zu verhindern, dass ein Strom von der zweiten Halbleiterschicht zu dem Draht fließt.

5. Halbleiterbauelement nach Anspruch 1, des weiteren gekennzeichnet durch eine Isolierschicht auf der Oberfläche der zweiten Halbleiterschicht mit einer Dicke t, wobei der Draht auf der Isolierschicht angeordnet ist, um von der zweiten Halbleiterschicht isoliert zu sein, wobei ein minimaler Abstand zwischen dem Draht und der Störstellendiffusionsschicht größer als t mit Ausnahme der Ränder des Halbleitersubstrats ist.

6. Verfahren zur Herstellung des Halbleiterbauelements mit den Schritten:
Bereitstellen eines Halbleiterwafers, welcher eine erste Halbleiterschicht mit einer ersten Leitfähigkeit und eine zweite Halbleiterschicht mit einer zweiten Leitfähigkeit auf der ersten Halbleiterschicht enthält;
Bilden - an jeder Chipeinheit - einer Störstellendiffusionsschicht mit der ersten Leitfähigkeit, welche die zweite Halbleiterschicht von einer Oberfläche der zweiten Halbleiterschicht gegenüberliegend der ersten Halbleiterschicht bis zu einer Oberfläche der ersten Halbleiterschicht durchdringt, welche die zweite Halbleiterschicht berührt, eine vorbestimmte Breite bezüglich der Oberfläche der zweiten Halbleiterschicht besitzt und sich entlang der Oberfläche der zweiten Halbleiterschicht zum Unterteilen der zweiten Halbleiterschicht in eine Mehrzahl von Blöcken für eine Isolierung erstreckt;
Bilden eines integrierten Schaltungsabschnitts auf der Oberfläche der zweiten Halbleiterschicht an jeder Chipeinheit;
Bilden - an jeder Chipeinheit - eines Drahtes an einem ersten Ende, welches mit der zweiten Halbleiterschicht an der Innenseite der Chipeinheit verbunden ist und sich an dem zweiten gegenüberliegenden Ende auf eine von Einritzlinien erstreckt, welche die Chipeinheit definieren, wobei der Draht zwischen dem ersten Ende und dem zweiten Ende des Drahts nicht die Störstellendiffusionsschicht mit Ausnahme an dem zweiten Ende kreuzt;
Durchführen eines elektrochemischen Ätzens der ersten Halbleiterschicht mit dem Draht zur Bildung des hohlen Abschnitts und des dünnen Abschnitts; und
Schneiden des Halbleiterwafers entlang der Einritzlinien.

7. Halbleiterbauelement mit:
einem Halbleitersubstrat, welches eine erste Halbleiterschicht mit einer ersten Leitfähigkeit und eine zweite Halbleiterschicht mit einer zweiten Leitfähigkeit auf der ersten Halbleiterschicht enthält, wobei die erste Halbleiterschicht partiell einen hohlen Abschnitt in einer ersten Oberfläche gegenüberliegend der zweiten Halbleiterschicht besitzt, eine Oberfläche der zweiten Halbleiterschicht gegenüberliegend der ersten Halbleiterschicht erste und zweite Bereiche besitzt, wobei der erste, durch einen dünnen Abschnitt des Halbleitersubstrats definierte erste Bereich durch den hohlen Abschnitt bereitgestellt wird, wobei der zweite Bereich außerhalb des ersten Bereichs liegt;
einem integrierten Schaltungsabschnitt an dem zweiten Bereich;
einer Störstellendiffusionsschicht mit der ersten Leitfähigkeit, welche die zweite Halbleiterschicht von der Oberfläche der zweiten Halbleiterschicht bis zu einer zweiten Oberfläche der ersten Halbleiterschicht durchdringt, welche die zweite Halbleiterschicht berührt, eine Breite bezüglich der Oberfläche der zweiten Halbleiterschicht besitzt und sich entlang der Oberfläche der zweiten Halbleiterschicht für ein Unterteilen der zweiten Halbleiterschicht in eine Mehrzahl von Blöcken für eine Trennung erstreckt;
einem Draht mit ersten und zweiten Enden auf der Oberfläche der zweiten Halbleiterschicht, welcher von der zweiten Halbleiterschicht mit Ausnahme des ersten Endes isoliert ist, welches mit der Oberfläche der zweiten Halbleiterschicht an der Innenseite der Oberfläche verbunden ist, wobei sich das zweite Ende auf einen Rand des Halbleitersubstrats erstreckt, der Draht für einen elekrochemisches Ätzen der ersten Halbleiterschicht zur Bildung des hohlen Abschnitts und des dünnen Abschnitts verwendbar ist, wobei die Störstellendiffusionsschicht einen C-förmigen Abschnitt bezüglich der Oberfläche des zweiten Halbleiters besitzt, welcher im Wesentlichen den dünnen Abschnitt umgibt, wobei der Draht sich auf die Innenseite des C-förmigen Abschnitts durch eine Öffnung des C-förmigen Abschnitts erstreckt und das erste Ende mit der zweiten Halbleiterschicht an der Innenseite des C-förmigen Abschnitts verbunden ist, wobei sich die Störstellendiffusionsschicht weiter von beiden Enden des C-förmigen Abschnitts auf einen Rand des Halbleitersubstrats parallel als erste bzw. zweite Abschnitte erstreckt und sich weiter entlang von Rändern des Halbleitersubstrats erstreckt, um eine äußere C-Form um den C-förmigen Abschnitt herum zu besitzen, wobei sich der Draht von dem ersten Ende an einem Raum zwischen den ersten und zweiten Abschnitten erstreckt und wobei der Draht nicht die Störstellendiffusionsschicht mit Ausnahme an einem Nichtrandabschnitt der Oberfläche der zweiten Halbleiterschicht kreuzt.