Nothing Special   »   [go: up one dir, main page]

DE102021132952A1 - Herstellungsverfahren einer Halbleitervorrichtung - Google Patents

Herstellungsverfahren einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102021132952A1
DE102021132952A1 DE102021132952.3A DE102021132952A DE102021132952A1 DE 102021132952 A1 DE102021132952 A1 DE 102021132952A1 DE 102021132952 A DE102021132952 A DE 102021132952A DE 102021132952 A1 DE102021132952 A1 DE 102021132952A1
Authority
DE
Germany
Prior art keywords
electrode member
control electrode
main electrode
bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021132952.3A
Other languages
English (en)
Inventor
Yosuke Nakata
Yuji Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021132952A1 publication Critical patent/DE102021132952A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/4814—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate the wire connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Halbleiterchip, der eine Hauptelektrode und eine Steuerungselektrode enthält, wird an ein Substrat gebondet. Ein Verdrahtungschip, der eine erste Elektrode, eine zweite Elektrode und eine Verdrahtung aufweist, wird an das Substrat gebondet. Ein Hauptelektrodenelement wird an die Hauptelektrode gebondet. Ein Steuerungselektrodenelement wird an die zweite Elektrode gebondet. Die Steuerungselektrode wird mit einem Verbindungselement an die erste Elektrode gebondet. Der Halbleiterchip, das Substrat, der Verdrahtungschip, das Hauptelektrodenelement, das Steuerungselektrodenelement und die Verbindungselement werden in eine Gussform eingesetzt und werden mit einem Versiegelungsmaterial versiegelt, indem das Versiegelungsmaterial in die Gussform in einem Zustand eingespritzt wird, in dem Oberflächen am Distalende des Hauptelektrodenelements und des Steuerungselektrodenelements gegen ein Puffermaterial gedrückt werden, das zwischen dem Hauptelektrodenelement / dem Steuerungselektrodenelement und der Gussform angeordnet ist. Das Versiegelungsmaterial wird nicht abgeschliffen.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf ein Herstellungsverfahren einer Halbleitervorrichtung.
  • Hintergrund
  • In einem einen SiC-MOSFET nutzenden Modul muss eine Vielzahl von Chips parallel verbunden werden, um die Stromkapazität zu erhöhen, da es schwierig ist, eine Fläche des SiC-MOSFET zu vergrößern. Eine Halbleitervorrichtung, in der eine Vielzahl von Halbleiterchips und ein Verdrahtungschip an ein Substrat gebondet sind und Steuerungselektroden der jeweiligen Halbleiterchips in einer Schaltungsstruktur im Verdrahtungschip parallel verbunden sind, wurde vorgeschlagen (siehe zum Beispiel WO 2020/110170 ). Hauptelektrodenelemente sind an Hauptelektroden der Vielzahl von Halbleiterchips gebondet, Steuerungselektrodenelemente sind an die Schaltungsstruktur im Verdrahtungschip gebondet, und die Halbleitervorrichtung ist mit einem Harz versiegelt.
  • Zusammenfassung
  • In der verwandten Technik wird ein Versiegelungsmaterial abgeschliffen, um Elektrodenelemente aus dem Versiegelungsmaterial freizulegen. Jedoch besteht ein Problem, dass beim Schleifprozess Staub erzeugt wird und im Fall des Nassschleifens von einer abgeschliffenen Oberfläche aus Feuchtigkeit eindringt. Ferner werden beim Schleifen Elektrodenelemente aufgrund von Höhenunterschieden der Elektrodenelemente mehr als notwendig abgeschliffen, was ein Problem verursacht, dass Material und Bearbeitungszeit verschwendet werden und ein Ende schwer zu detektieren ist. Ferner ist das Schleifen selbst mit Bearbeitungskosten verbunden.
  • Die vorliegende Offenbarung wurde gemacht, um das Problem wie oben beschrieben zu lösen, und eine Aufgabe der vorliegenden Offenbarung besteht darin, ein Herstellungsverfahren einer Halbleitervorrichtung bereitzustellen, das imstande ist, Elektrodenelemente aus einer oberen Oberfläche der Halbleitervorrichtung zuverlässig herauszuführen, während ein Anstieg der Herstellungskosten vermieden wird.
  • Ein Herstellungsverfahren einer Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst: ein Bonden eines Halbleiterchips, der eine Hauptelektrode und eine Steuerungselektrode aufweist, an ein Substrat; ein Bonden eines Verdrahtungschips, der eine erste Elektrode, eine zweite Elektrode und eine die erste Elektrode und die zweite Elektrode verbindende Verdrahtung aufweist, an das Substrat; ein Bonden eines Hauptelektrodenelements an die Hauptelektrode über ein erstes Bondingmaterial; ein Bonden eines Steuerungselektrodenelements an die zweite Elektrode über ein zweites Bondingmaterial; ein Bonden der Steuerungselektrode an die erste Elektrode mit einem Verbindungselement; ein Einsetzen des Halbleiterchips, des Substrats, des Verdrahtungschips, des Hauptelektrodenelements, des Steuerungselektrodenelements und des Verbindungselements, die gebondet sind, in eine Gussform; und ein Versiegeln des Halbleiterchips, des Substrats, des Verdrahtungschips, des Hauptelektrodenelements, des Steuerungselektrodenelements und des Verbindungselements mit einem Versiegelungsmaterial, indem das Versiegelungsmaterial in die Gussform in einem Zustand eingespritzt wird, in dem Oberflächen am Distalende des Hauptelektrodenelements und des Steuerungselektrodenelements gegen ein Puffermaterial gedrückt werden, das zwischen dem Hauptelektrodenelement und der Gussform und zwischen dem Steuerungselektrodenelement und der Gussform angeordnet ist, wobei das Versiegelungsmaterial nicht abgeschliffen wird.
  • Selbst wenn die Höhen des Steuerungselektrodenelements und des Hauptelektrodenelements unterschiedlich sind und zwischen dem Hauptelektrodenelement und dem Steuerungselektrodenelement und der Gussform ein Spalt erzeugt wird, füllt in der vorliegenden Offenbarung das Puffermaterial den Spalt. Somit liegen die Oberflächen am Distalende des Hauptelektrodenelements und des Steuerungselektrodenelements frei, ohne im Versiegelungsprozess mit dem Versiegelungsmaterial bedeckt zu werden, und folglich wird das Versiegelungsmaterial nach dem Versiegelungsprozess nicht abgeschliffen. Daher ist es möglich, die Elektrodenelemente aus der oberen Oberfläche der Vorrichtung zuverlässig herauszuführen, während ein Anstieg der Herstellungskosten vermieden wird.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden sich aus der folgenden Beschreibung vollständiger zeigen.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform veranschaulicht.
    • Fig, 2 ist eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht.
    • 3 ist eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht.
    • 4 ist eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht.
    • 5 ist eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht.
    • 6 ist eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht.
    • 7 ist eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht.
    • 8 ist eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel veranschaulicht.
    • 9 ist eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel veranschaulicht.
    • 10 ist eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel veranschaulicht.
    • 11 ist eine Querschnittsansicht, die einem Teilbereich am Distalende des Hauptelektrodenelements nach einem Versiegeln veranschaulicht.
    • 12 ist eine Querschnittsansicht, die ein modifiziertes Beispiel des Herstellungsverfahrens der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht.
    • 13 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht.
    • 14 ist eine Querschnittsansicht, die das Herstellungsverfahren der Halbleitervorrichtung gemäß der zweiten Ausführungsform veranschaulicht.
    • 15 ist eine Querschnittsansicht, die das Herstellungsverfahren der Halbleitervorrichtung gemäß der zweiten Ausführungsform veranschaulicht.
    • 16 ist eine Querschnittsansicht, die das Herstellungsverfahren der Halbleitervorrichtung gemäß der zweiten Ausführungsform veranschaulicht.
  • Beschreibung von Ausführungsformen
  • Ein Herstellungsverfahren einer Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Offenbarung wird mit Verweis auf die Zeichnungen beschrieben. Die gleichen Komponenten werden mit den gleichen Symbolen bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
  • Erste Ausführungsform
  • Fig, 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform veranschaulicht. Eine Vielzahl von Halbleiterchips 1 und ein Verdrahtungschip 2 sind an ein Substrat 3 gebondet. Der Halbleiterchip 1 weist eine rückseitige Elektrode 4 auf einer Rückseite und eine Hauptelektrode 5 und eine Steuerungselektrode 6 auf einer Vorderseite auf. Der Halbleiterchip 1 ist beispielsweise ein MOSFET. Die Steuerungselektrode 6 ist beispielsweise eine Gateelektrode oder eine Kelvin-Sourceelektrode. Falls der Halbleiterchip 1 eine Temperaturmessvorrichtung oder eine Strommessvorrichtung enthält, weist der Halbleiterchip 1 ferner Steuerungselektroden auf, die jeweils der Temperaturmessvorrichtung und der Strommessvorrichtung entsprechen.
  • Die rückseitige Elektrode 4 ist beispielsweise ein Metallfilm, in dem eine Silizidschicht, eine Titanschicht, eine Nickelschicht, eine Titanschicht und eine Gold- oder Silberschicht in dieser Reihenfolge von der Seite des Halbleiterchips 1 aus unter Verwendung eines Sputter-Verfahrens gestapelt sind. Die Hauptelektrode 5 und die Steuerungselektrode 6 sind beispielsweise Metallfilme, in denen eine Aluminiumschicht auf dem Halbleiterchip 1 unter Verwendung eines Sputter-Verfahrens ausgebildet ist und eine Nickelschicht, eine Palladiumschicht und eine Goldschicht unter Verwendung eines Plattierungsverfahrens auf der Aluminiumschicht gestapelt sind. Alternativ dazu können die Hauptelektrode 5 und die Steuerungselektrode 6 Metallfilme sein, in denen eine Aluminiumschicht, eine Titanschicht, eine Nickelschicht, eine Titanschicht und eine Gold- oder Silberschicht unter Verwendung eines Sputter-Verfahrens gestapelt sind. Außer diesen Filmen kann ein gestapelter Film mit ähnlichen Funktionen ausgewählt werden.
  • Der Verdrahtungschip 2 umfasst eine Bondingschicht 7 auf einer Rückseite und eine erste Elektrode 8, eine zweite Elektrode 9 und eine Leiterbahn bzw. Verdrahtung 10, die die erste Elektrode 8 und die zweite Elektrode 9 auf einer Vorderseite verbindet. Der Verdrahtungschip 2 ist zum Beispiel eine aus Silizium gebildete Vorrichtung, ein isolierender Film wie etwa ein Oxidfilm ist auf einer Si-Oberfläche ausgebildet, und die erste Elektrode 8, die zweite Elektrode 9 und die Verdrahtung 10 sind auf dem isolierenden Film ausgebildet. Die erste Elektrode 8, die zweite Elektrode 9 und die Verdrahtung 10 sind beispielsweise eine aus Aluminium gebildete Verdrahtungsstruktur. Eine Metallschicht, die gebondet werden kann, ist auf zumindest der zweiten Elektrode 9 angeordnet. Eine ähnliche Metallschicht kann auch auf der ersten Elektrode 8 angeordnet sein. Die Metallschicht, die gebondet werden kann, ist zum Beispiel ein gestapelter Metallfilm, der der Hauptelektrode 5 des Halbleiterchips 1 ähnlich ist. Die Bondingschicht 7 ist zum Beispiel ein Metallfilm, der der rückseitigen Elektrode 4 des Halbleiterchips 1 ähnlich ist. Die rückseitige Elektrode 4 des Halbleiterchips 1 und die Bondingschicht 7 des Verdrahtungschips 2 sind jeweils über ein Bondingmaterial 11 an das Substrat 3 gebondet.
  • Ein Hauptelektrodenelement 12 ist über ein erstes Bondingmaterial 13 an die Hauptelektrode 5 des Halbleiterchips 1 gebondet. Das Hauptelektrodenelement 12 ist zum Beispiel aus Kupfer gebildet. Falls das Hauptelektrodenelement 12 über Hauptelektroden 5 einer Vielzahl von Halbleiterchips 1 angeordnet ist, ragen an die Hauptelektroden 5 gebondete Teilbereiche hervor, und Teilbereiche, welche die gebondeten Teilbereiche verbinden, sind dünner als die an die Hauptelektroden 5 gebondeten Teilbereiche. Dies ermöglicht, dass die Hauptelektroden 5 der Vielzahl von Halbleiterchips 1 mit dem gleichen Potential verbunden werden, während eine periphere Stehspannungsstruktur des Halbleiterchips 1 vermieden wird. Alternativ dazu ist es ebenfalls möglich, eine Konfiguration zu verwenden, in der die Hauptelektroden 5 der Vielzahl von Halbleiterchips 1 voneinander unabhängig sind und die Hauptelektroden 5 das gleiche Potential aufweisen, wenn die Hauptelektroden 5 mit einer externen Elektrode verbunden sind.
  • Ein Steuerungselektrodenelement 14 ist über ein zweites Bondingmaterial 15 an die zweite Elektrode 9 des Verdrahtungschips 2 gebondet. Das Steuerungselektrodenelement 14 ist beispielsweise eine Vielzahl von aus Kupfer gebildeten Blöcken.
  • Die Steuerungselektrode 6 von jedem der Vielzahl von Halbleiterchips 1 ist mit einem Verbindungselement 16 mit der ersten Elektrode 8 des Verdrahtungschips 2 verbunden. Das Verbindungselement 16 ist beispielsweise ein aus Gold, Silber oder Aluminium gebildeter Draht. Es ist möglich, eine Abmessung der Steuerungselektrode 6 des Halbleiterchips 1 zu reduzieren, indem ein aus Gold oder Silber gebildeter Draht mit geringem Durchmesser verwendet wird. Daher ist es möglich, eine effektive Fläche zu vergrößern und die Herstellungskosten des Halbleiterchips 1 zu reduzieren.
  • Der Halbleiterchip 1, eine obere Oberfläche des Substrats 3, der Verdrahtungschip 2, das Hauptelektrodenelement 12, das Steuerungselektrodenelement 14 und das Verbindungselement 16 sind mit einem Versiegelungsmaterial 17 versiegelt. Das Versiegelungsmaterial 17 ist beispielsweise ein mit einem Füllstoff gemischtes Epoxidharz. Teilbereiche am Distalende des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 ragen aus einer oberen Oberfläche des Versiegelungsmaterials 17 hervor, und Oberflächen am Distalende sind vom Versiegelungsmaterial 17 freigelegt.
  • Nachfolgend wird ein Herstellungsverfahren der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform beschrieben. 2 bis 7 sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulichen. Wie in 2 veranschaulicht ist, wird zunächst der Halbleiterchip 1 an das Substrat 3 gebondet. Wie in 3 veranschaulicht ist, wird dann der Verdrahtungschip 2 an das Substrat 3 gebondet. In diesem Fall werden die rückseitige Elektrode 4 des Halbleiterchips 1 und die Bondingschicht 7 des Verdrahtungschips 2 über das Bondingmaterial 11 jeweils an das Substrat 3 gebondet. Das Bondingmaterial 11 kann beispielsweise ein Lötmetall sein, oder ein Bonding kann über ein Sinter-Bonden unter Verwendung eines aus Silber oder Kupfer gebildeten Bondingmaterials bewerkstelligt werden. Das Sinter-Bonden kann ein Druck-Bonden sein, bei dem die Temperatur erhöht wird, während der Halbleiterchip 1 und der Verdrahtungschip 2 von oberen Oberflächen der Elektroden aus gedrückt werden, oder kann ein druckloses Bonden sein, bei dem kein Druck angewendet wird. Der Verdrahtungschip 2 kann alternativ dazu unter Verwendung eines Klebstoffs oder dergleichen gebondet werden, der thermomechanische Stabilität erlangt, indem er erhitzt wird. Falls jedoch der aus Silizium gebildete Verdrahtungschip 2 verwendet wird, besteht eine Möglichkeit, dass der Verdrahtungschip 2 bricht, und somit ist ein Bonding-Verfahren, bei dem kein Druck angewendet wird, vorzuziehen.
  • Wie in 4 veranschaulicht ist, wird dann das Hauptelektrodenelement 12 über das erste Bondingmaterial 13 an die Hauptelektrode 5 gebondet. Wie in 5 veranschaulicht ist, wird danach das Steuerungselektrodenelement 14 über das zweite Bondingmaterial 15 an die zweite Elektrode 9 gebondet. Das erste Bondingmaterial 13 und das zweite Bondingmaterial 15 können beispielsweise ein Lötmetall sein, oder ein Bonden kann über ein Sinter-Bonden unter Verwendung eines aus Silber oder Kupfer gebildeten Bondingmaterials bewerkstelligt werden. Obgleich das Sinter-Bonden ein Druck-Bonden sein kann, bei dem die Temperatur erhöht wird, während die Elektroden von oberen Oberflächen der Elektroden aus gedrückt werden, ist ein druckloses Bonden, bei dem kein Druck angewendet wird, vorzuziehen.
  • Die Dicken des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 sind aufgrund einer Schwankung in der Herstellungstoleranz des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 unterschiedlich. Ferner sind auch Dicken des ersten Bondingmaterials 13 und des zweiten Bondingmaterials 15 unterschiedlich. Somit ist eine Höhe einer Oberfläche am Distalende des gebondeten Hauptelektrodenelements 12 von einer Höhe einer Oberfläche am Distalende des gebondeten Steuerungselektrodenelements 14 verschieden.
  • Wie in 6 veranschaulicht ist, wird danach die Steuerungselektrode 6 mit dem ersten Verbindungselement 16 an die erste Elektrode 8 gebondet. Wie in 7 veranschaulicht ist, wird dann das halbfertige Produkt, das den Halbleiterchip 1, das Substrat 3, den Verdrahtungschip 2, das Hauptelektrodenelement 12, das Steuerungselektrodenelement 14 und das Verbindungselement 16 umfasst, die gebondet sind, in eine Gussform 18 eingelegt. Bei diesem Vorgang wird zwischen dem Hauptelektrodenelement 12 und der Gussform 18 und zwischen dem Steuerungselektrodenelement 14 und der Gussform 18 ein Puffermaterial 19 angeordnet.
  • Wenn die Oberflächen am Distalende des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 gegen das Puffermaterial 19 gedrückt werden, werden durch die Druckkraft Dicken von Teilbereichen des Puffermaterials 19 dünn, welche das Hauptelektrodenelement 12 und das Steuerungselektrodenelement 14 berühren. Falls sich die Höhe der Oberfläche am Distalende des Hauptelektrodenelements 12 von der Höhe der Oberfläche am Distalende des Steuerungselektrodenelements 14 unterscheidet, unterscheidet sich eine Dicke eines Teilbereichs des Puffermaterials 19, der das Hauptelektrodenelement 12 berührt, von einer Dicke eines Teilbereichs der das Steuerungselektrodenelement 14 berührt. Der Halbleiterchip 1, die obere Oberfläche des Substrats 3, der Verdrahtungschip 2, das Hauptelektrodenelement 12, das Steuerungselektrodenelement 14 und das Verbindungselement 16 werden unter Verwendung eines Versiegelungsverfahrens mittels Transfer-Molding, bei dem das Versiegelungsmaterial 17 in diesem Zustand in die Gussform 18 eingespritzt wird, mit dem Versiegelungsmaterial 17 versiegelt.
  • Das Puffermaterial 19 wird von der oberen Oberfläche der Halbleitervorrichtung entfernt, wenn die Halbleitervorrichtung nach einem Versiegeln aus der Gussform 18 entfernt wird. Durch den oben beschriebenen Prozess wird die Halbleitervorrichtung, in der die Oberflächen am Distalende des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 aus dem Versiegelungsmaterial 17 freiliegen, ohne Abschleifen des Versiegelungsmaterials 17 hergestellt.
  • Ferner ist es möglich, unter Verwendung einer Vielzahl hergestellter Halbleitervorrichtungen eine Halbleitervorrichtung höherer Ordnung wie etwa eine Halbbrückenschaltung und eine Vollbrückenschaltung zu bilden. In diesem Fall wird das Substrat 3 durch Lötmetall-Bonden oder Sinter-Bonden mit einer Drain-Schaltungsstruktur elektrisch oder thermisch verbunden. Das Hauptelektrodenelement 12 wird durch ein Draht-Bonden, Bändchen-Bonding (engl.: ribbon bonding) oder Lötmetall-Bonden eines Leiterrahmens mit einer Source-Schaltungsstruktur elektrisch verbunden. Danach wird eine Halbleitervorrichtung höherer Ordnung hergestellt, indem die Peripherie der Halbleitervorrichtung und die Schaltungsstrukturen mit einem sekundären Versiegelungsmaterial wie etwa einem Gel bedeckt werden. Man beachte, dass in einem Fall, in dem Lötmetall als Bondingmaterial des Halbleiterchips 1 verwendet wird, es vorzuziehen ist, ein Lötmetall mit einem höheren Schmelzpunkt als eine Temperatur beim Bonding-Prozess zu verwenden, wenn die Halbleitervorrichtung höherer Ordnung zusammengesetzt wird.
  • Nachfolgend werden Effekte der vorliegenden Ausführungsform beschrieben, während sie mit einem Vergleichsbeispiel verglichen wird. 8 bis 10 sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel veranschaulichen. Im Vergleichsbeispiel wird, wie in 8 veranschaulicht ist, das Puffermaterial 19 im Harzversiegelungsprozess nicht verwendet. Somit wird ein Spalt zwischen der Gussform 18 und dem Hauptelektrodenelement 12 und zwischen der Gussform 18 und dem Steuerungselektrodenelement 14 erzeugt, und das Versiegelungsmaterial 17 gelangt in den Spalt. Wie in 9 veranschaulicht ist, gibt es somit einen Fall, bei dem das Hauptelektrodenelement 12 oder das Steuerungselektrodenelement 14 nicht aus der Oberfläche des Versiegelungsmaterials 17 freiliegen kann. Wie in 10 veranschaulicht ist, ist es somit notwendig, das überschüssige Versiegelungsmaterial 17 und Teile des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 abzuschleifen, um das Hauptelektrodenelement 12 und das Steuerungselektrodenelement 14 freizulegen.
  • Im Gegensatz dazu füllt in der vorliegenden Ausführungsform, selbst wenn die Höhen des Steuerungselektrodenelements 14 und des Hauptelektrodenelement 12 unterschiedlich sind und zwischen dem Hauptelektrodenelement 12 und der Gussform 18 und zwischen dem Steuerungselektrodenelement 14 und der Gussform 18 ein Spalt erzeugt wird, das Puffermaterial 19 den Spalt. Somit liegen die Oberflächen am Distalende des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 frei, ohne im Versiegelungsprozess mit dem Versiegelungsmaterial 17 bedeckt zu werden, und somit wird das Versiegelungsmaterial 17 nach dem Versiegelungsprozess nicht abgeschliffen. Daher ist es möglich, die Elektrodenelemente aus der oberen Oberfläche der Halbleitervorrichtung zuverlässig herauszuführen, während ein Anstieg der Herstellungskosten vermieden wird.
  • 11 ist eine Querschnittsansicht, die einen Teilbereich am Distalende des Hauptelektrodenelements nach einem Versiegeln veranschaulicht. Wenn die Oberflächen am Distalende des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 gegen das Puffermaterial 19 gedrückt werden, werden Teilbereiche des Puffermaterials 19, die das Steuerungselektrodenelement 14 und das Hauptelektrodenelement 12 berühren, dünner als ein Teilbereich, der das Steuerungselektrodenelement 14 und das Hauptelektrodenelement 12 nicht berührt. Das Puffermaterial 19 wird von dem Teilbereich, der das Steuerungselektrodenelement 14 und das Hauptelektrodenelement 12 nicht berührt, in Richtung der Teilbereiche, die das Steuerungselektrodenelement 14 und das Hauptelektrodenelement 12 berühren, allmählich dünner. Da eine Harzversiegelung in diesem Zustand durchgeführt wird, folgt eine Form des Versiegelungsmaterials 17 einer Form des Puffermaterials 19. Folglich weist das Versiegelungsmaterial 17, das auf seitlichen Oberflächen der Teilbereiche am Distalende des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 angeordnet sind, eine konische Form auf, bei der eine Filmdicke in einer lateralen Richtung in der Figur in Richtung der Oberflächen am Distalende des Hauptelektrodenelements 12 oder des Steuerungselektrodenelements 14 dünner wird.
  • Falls es eine Differenz zwischen linearen Ausdehnungskoeffizienten des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 und einem linearen Ausdehnungskoeffizienten des Versiegelungsmaterials 17 gibt, tritt durch einen Kühl-/Heizzyklus oder dergleichen eine Spannung zwischen beiden auf. Falls aufgrund der Spannung im Versiegelungsmaterial 17 ein Riss erzeugt wird oder sich das Versiegelungsmaterial 17 löst, tritt bei einem Feuchtigkeitsbeständigkeitstest oder dergleichen Feuchtigkeit ein und erreicht den Halbleiterchip 1 oder dergleichen, was die Lebensdauer der Halbleitervorrichtung verkürzt. Aus diesem Grund wird in der vorliegenden Ausführungsform die Filmdicke des Versiegelungsmaterials 17 in Richtung der Oberflächen am Distalende des Hauptelektrodenelements 12 oder des Steuerungselektrodenelements 14 wie oben beschrieben allmählich dünner. Folglich wird die Spannung in Richtung der Endflächen des Hauptelektrodenelements 12 oder des Steuerungselektrodenelements 14 geringer, so dass es möglich ist, zu verhindern, dass sich das Versiegelungsmaterial 17 von dem Steuerungselektrodenelement 14 und dem Hauptelektrodenelement 12 löst.
  • Falls der Halbleiterchip 1 eine Temperaturmessvorrichtung oder eine Strommessvorrichtung enthält, sind diese Vorrichtungen im Vergleich mit einem Hauptteilbereich häufig anfällig für statische Elektrizität. Somit weist eine Oberfläche des Puffermaterials 19, das die Oberflächen am Distalende des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 berührt, vorzugsweise eine Leitfähigkeit auf. Dies verhindert das Auftreten einer Potentialdifferenz zwischen Anschlüssen während und nach einem Versiegeln, so dass es möglich ist, einen Überspannungsdurchbruch des Halbleiterchips 1 durch statische Elektrizität zu verhindern.
  • 12 ist eine Querschnittsansicht, die ein modifiziertes Beispiel des Herstellungsverfahrens der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht. Das Puffermaterial 19 enthält ein Harzmaterial, das keine Leitfähigkeit aufweist, und einen leitfähigen dünnen Film 20 wie etwa eine Kohlenstofffolie und eine Metallfolie, der zwischen dem Harzmaterial und dem Hauptelektrodenelement 12 und zwischen dem Harzmaterial und dem Steuerungselektrodenelement 14 angeordnet ist. Die Oberflächen am Distalende des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 berühren den leitfähigen dünnen Film 20, und zwischen Anschlüssen tritt keine Potentialdifferenz auf, so dass es möglich ist, einen Überspannungsdurchbruch des Halbleiterchips 1 durch statische Elektrizität zu verhindern. Die Verwendung des leitfähigen dünnen Films 20 ermöglicht ferner die Verwendung eines kostengünstigen Versiegelungsmaterials 17 wie etwa Teflon. Alternativ dazu kann das Puffermaterial 19 Kohlenstoff als eine Hauptkomponente enthalten. Solch ein Puffermaterial 19 weist eine Leitfähigkeit auf, so dass es möglich ist, das Puffermaterial 19 mit einem einzigen Element ohne Verwendung des leitfähigen dünnen Films 20 zu bilden. Daher ist es möglich, Bearbeitungskosten zu reduzieren.
  • Zweite Ausführungsform
  • 13 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht. In der vorliegenden Ausführungsform sind der Verdrahtungschip 2 und das Verbindungselement 16 nicht angeordnet, und das Steuerungselektrodenelement 14 ist über das zweite Bondingmaterial 15 an die Steuerungselektrode 6 des Halbleiterchips 1 gebondet. Die übrigen Konfigurationen sind ähnlich jenen in der ersten Ausführungsform.
  • Nachfolgend wird ein Herstellungsverfahren der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform beschrieben. 14 bis 16 sind Querschnittsansichten, die das Herstellungsverfahren der Halbleitervorrichtung gemäß der zweiten Ausführungsform veranschaulichen. Zunächst wird, wie in 14 veranschaulicht ist, der Halbleiterchip 1 an das Substrat 3 gebondet. Wie in 15 veranschaulicht ist, wird das Hauptelektrodenelement 12 dann über das erste Bondingmaterial 13 an die Hauptelektrode 5 gebondet. Das Steuerungselektrodenelement 14 wird über das zweite Bondingmaterial 15 an die Steuerungselektrode 6 gebondet.
  • Wie in 16 veranschaulicht ist, wird dann ein halbfertiges Produkt, das den Halbleiterchip 1, das Substrat 3, das Hauptelektrodenelement 12 und das Steuerungselektrodenelement 14 aufweist, die gebondet sind, in die Gussform 18 eingesetzt. Bei diesem Vorgang wird das Puffermaterial 19 zwischen dem Hauptelektrodenelement 12 und der Gussform 18 und zwischen dem Steuerungselektrodenelement 14 und der Gussform 18 angeordnet. Der Halbleiterchip 1, das Substrat 3, das Hauptelektrodenelement 12 und das Steuerungselektrodenelement 14 werden mit dem Versiegelungsmaterial 17 versiegelt, indem das Versiegelungsmaterial 17 in die Gussform 18 in einem Zustand eingespritzt wird, in dem Oberflächen am Distalende des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 gegen das Puffermaterial 19 gedrückt werden.
  • Das Puffermaterial 19 wird von der oberen Oberfläche der Halbleitervorrichtung entfernt, wenn die Halbleitervorrichtung nach dem Versiegeln aus der Gussform 18 entfernt wird. Durch den oben beschriebenen Prozess wird die Halbleitervorrichtung, in der die Oberflächen am Distalende des Hauptelektrodenelements 12 und des Steuerungselektrodenelements 14 aus dem Versiegelungsmaterial 17 freiliegen, ohne Abschleifen des Versiegelungsmaterials 17 hergestellt. Auf diese Weise ist es möglich, die Elektrodenelemente aus der oberen Oberfläche der Vorrichtung zuverlässig herauszuführen, während ein Anstieg der Herstellungskosten in einer Weise ähnlich der ersten Ausführungsform verhindert wird. Im Fall einer Halbleitervorrichtung wie etwa eines Halbleiterprodukts mit einer geringen Kapazität, das weniger parallel verbundene Halbleiterchips aufweist, gibt es einen Fall, bei dem die vorliegende Ausführungsform, in der Elektroden einzeln aus dem Halbleiterchip 1 herausgeführt und ohne Verwendung des Verdrahtungschips 2 mit einer externen Schaltung verbunden sind, vorzuziehen ist, da Herstellungskosten reduziert werden können.
  • Der Halbleiterchip 1 ist nicht auf einen aus Silizium gebildeten Chip beschränkt, sondern kann stattdessen aus einem Halbleiter mit breiter Bandlücke gebildet sein, der eine breitere Bandlücke als jene von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist zum Beispiel ein Siliziumcarbid, ein Material auf Gallium-Nitrid-Basis oder Diamant. Ein aus solch einem Halbleiter mit breiter Bandlücke gebildeter Halbleiterchip weist eine Hochspannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann somit miniaturisiert werden. Die Verwendung solch eines miniaturisierten Halbleiterchips ermöglicht die Miniaturisierung und hohe Integration der Halbleitervorrichtung, in der der Halbleiterchip integriert ist. Da der Halbleiterchip eine hohe Wärmebeständigkeit aufweist, kann überdies eine Kühllamelle eines Kühlkörpers miniaturisiert werden und kann ein wassergekühlter Teil luftgekühlt werden, was zu einer weiteren Miniaturisierung der Halbleitervorrichtung führt. Da der Halbleiterchip einen geringen Leistungsverlust und einen hohen Wirkungsgrad aufweist, kann überdies eine hocheffiziente Halbleitervorrichtung erreicht werden.
  • Offensichtlich sind im Lichte der obigen Lehren viele Modifikationen und Variationen der vorliegenden Offenbarung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung anders als konkret beschrieben in die Praxis umgesetzt werden kann.
  • Die gesamte Offenbarung der am 19. März 2021 eingereichten japanischen Patentanmeldung Nr. 2021-045845 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, ist durch Verweis in ihrer Gesamtheit hierin einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2020/110170 [0002]
    • JP 2021045845 [0035]

Claims (8)

  1. Herstellungsverfahren einer Halbleitervorrichtung, aufweisend: ein Bonden eines Halbleiterchips (1), der eine Hauptelektrode (5) und eine Steuerungselektrode (6) aufweist, an ein Substrat (3); ein Bonden eines Verdrahtungschips (2), der eine erste Elektrode (8), eine zweite Elektrode (9) und eine die erste Elektrode (8) und die zweite Elektrode (9) verbindende Verdrahtung (10) aufweist, an das Substrat (3); ein Bonden eines Hauptelektrodenelements (12) an die Hauptelektrode (5) über ein erstes Bondingmaterial (13); ein Bonden eines Steuerungselektrodenelements (14) an die zweite Elektrode (9) über ein zweites Bondingmaterial (15); ein Bonden der Steuerungselektrode (6) an die erste Elektrode (8) mit einem Verbindungselement (16); ein Einsetzen des Halbleiterchips (1), des Substrats (3), des Verdrahtungschips (2), des Hauptelektrodenelements (12), des Steuerungselektrodenelements (14) und des Verbindungselements (16), die gebondet sind, in eine Gussform (18); und ein Versiegeln des Halbleiterchips (1), des Substrats (3), des Verdrahtungschips (2), des Hauptelektrodenelements (12), des Steuerungselektrodenelements (14) und des Verbindungselements (16) mit einem Versiegelungsmaterial (17), indem das Versiegelungsmaterial (17) in die Gussform (18) in einem Zustand eingespritzt wird, in dem Oberflächen am Distalende des Hauptelektrodenelements (12) und des Steuerungselektrodenelements (14) gegen ein Puffermaterial (19) gedrückt werden, das zwischen dem Hauptelektrodenelement (12) und der Gussform (18) und zwischen dem Steuerungselektrodenelement (14) und der Gussform (18) angeordnet ist, wobei das Versiegelungsmaterial (17) nicht abgeschliffen wird.
  2. Herstellungsverfahren einer Halbleitervorrichtung, aufweisend: ein Bonden eines Halbleiterchips (1), der eine Hauptelektrode (5) und eine Steuerungselektrode (6) aufweist, an ein Substrat (3); ein Bonden eines Hauptelektrodenelements (12) an die Hauptelektrode (5) über ein erstes Bondingmaterial (13); ein Bonden eines Steuerungselektrodenelements (14) an die Steuerungselektrode (6) über ein zweites Bondingmaterial (15); ein Einsetzen des Halbleiterchips (1), des Substrats (3), des Hauptelektrodenelements (12) und des Steuerungselektrodenelements (14), die gebondet sind, in eine Gussform (18); und ein Versiegeln des Halbleiterchips (1), des Substrats (3), des Hauptelektrodenbauelements (12), des Steuerungselektrodenelements (14) mit einem Versiegelungsmaterial (17), indem das Versiegelungsmaterial (17) in die Gussform (18) in einem Zustand eingespritzt wird, in dem Oberflächen am Distalende des Hauptelektrodenelements (12) und des Steuerungselektrodenelements (14) gegen ein Puffermaterial (19) gedrückt werden, das zwischen dem Hauptelektrodenelement (12) und der Gussform (18) und zwischen dem Steuerungselektrodenelement (14) und der Gussform (18) angeordnet ist, wobei das Versiegelungsmaterial (17) nicht abgeschliffen wird.
  3. Herstellungsverfahren einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei sich eine Höhe der Oberfläche am Distalende des gebondeten Hauptelektrodenelements (12) von einer Höhe der Oberfläche am Distalende des gebondeten Steuerungselektrodenelements (14) unterscheidet.
  4. Herstellungsverfahren einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei Teilbereiche am Distalende des Hauptelektrodenelements (12) und des Steuerungselektrodenelements (14) aus einer oberen Oberfläche des Versiegelungsmaterials (17) hervorragen und das auf seitlichen Oberflächen der Teilbereiche am Distalende angeordnete Versiegelungsmaterial (17) eine konische Form aufweist, bei der eine Filmdicke in Richtung der Oberflächen am Distalende dünner wird.
  5. Herstellungsverfahren einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei eine Oberfläche des Puffermaterials (19), das die Oberflächen am Distalende des Hauptelektrodenelements (12) und des Steuerungselektrodenelements (14) berührt, eine Leitfähigkeit aufweist.
  6. Herstellungsverfahren einer Halbleitervorrichtung nach Anspruch 5, wobei das Puffermaterial (19) ein Harzmaterial und einen leitfähigen dünnen Film (20) aufweist, der zwischen dem Harzmaterial und dem Hauptelektrodenelement (12) und zwischen dem Harzmaterial und dem Steuerungselektrodenelement (14) angeordnet ist.
  7. Herstellungsverfahren einer Halbleitervorrichtung nach Anspruch 5, wobei das Puffermaterial (19) Kohlenstoff als Hauptkomponente enthält.
  8. Herstellungsverfahren einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei der Halbleiterchip (1) aus einem Halbleiter mit breiter Bandlücke geschaffen ist.
DE102021132952.3A 2021-03-19 2021-12-14 Herstellungsverfahren einer Halbleitervorrichtung Pending DE102021132952A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021045845A JP7548086B2 (ja) 2021-03-19 2021-03-19 半導体装置の製造方法
JP2021-045845 2021-03-19

Publications (1)

Publication Number Publication Date
DE102021132952A1 true DE102021132952A1 (de) 2022-09-22

Family

ID=83114814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021132952.3A Pending DE102021132952A1 (de) 2021-03-19 2021-12-14 Herstellungsverfahren einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11887933B2 (de)
JP (2) JP7548086B2 (de)
CN (1) CN115116865A (de)
DE (1) DE102021132952A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020110170A1 (ja) 2018-11-26 2020-06-04 三菱電機株式会社 半導体パッケージ、その製造方法、及び、半導体装置
JP2021045845A (ja) 2019-09-18 2021-03-25 ホフマン エンジニアリング サービシーズ ゲーエムベーハー 校正可能なツールおよび校正可能なツールを操作する方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279841B2 (ja) * 1994-10-18 2002-04-30 三菱電機株式会社 樹脂封止型半導体装置、その製造方法およびその実施に用いる金型
JP2002252318A (ja) 2001-02-27 2002-09-06 Nec Kansai Ltd チップ型半導体装置
JP2002280403A (ja) 2001-03-19 2002-09-27 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP3496762B2 (ja) 2001-05-16 2004-02-16 関西日本電気株式会社 電子部品およびその製造方法
CN102460693A (zh) 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
MY163694A (en) * 2010-06-02 2017-10-13 Semiconductor Components Ind Llc Semiconductor component and method of manufacture
US20130154123A1 (en) * 2011-12-20 2013-06-20 Infineon Technologies Ag Semiconductor Device and Fabrication Method
JP2013214596A (ja) * 2012-04-02 2013-10-17 Sumitomo Electric Ind Ltd 半導体デバイス
JP2013239658A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス
US9397212B2 (en) * 2012-10-18 2016-07-19 Infineon Technologies Americas Corp. Power converter package including top-drain configured power FET
US20140167237A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
DE112013006790B8 (de) * 2013-03-08 2022-08-18 Mitsubishi Electric Corporation Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
KR102143890B1 (ko) * 2013-10-15 2020-08-12 온세미컨덕터코리아 주식회사 파워 모듈 패키지 및 이의 제조 방법
CN105706236B (zh) * 2014-01-27 2019-03-01 三菱电机株式会社 电极端子、电力用半导体装置以及电力用半导体装置的制造方法
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
JP6626687B2 (ja) * 2015-10-28 2019-12-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2017123360A (ja) * 2016-01-04 2017-07-13 株式会社東芝 半導体モジュール
WO2018131144A1 (ja) * 2017-01-13 2018-07-19 三菱電機株式会社 半導体装置及びその製造方法
JP6907670B2 (ja) * 2017-04-17 2021-07-21 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6818649B2 (ja) * 2017-07-25 2021-01-20 株式会社東芝 半導体装置及び半導体素子
JP6881238B2 (ja) * 2017-10-31 2021-06-02 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
JP7238330B2 (ja) * 2018-10-18 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2020090411A1 (ja) * 2018-10-30 2020-05-07 住友電気工業株式会社 半導体装置
JP6746808B1 (ja) 2018-12-21 2020-08-26 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP7196815B2 (ja) * 2019-10-23 2022-12-27 三菱電機株式会社 半導体モジュール及び電力変換装置
KR20210081891A (ko) * 2019-12-24 2021-07-02 삼성전자주식회사 반도체 패키지
JP2021145036A (ja) * 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP2021177519A (ja) * 2020-05-08 2021-11-11 株式会社東芝 半導体装置
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件
JP7325384B2 (ja) * 2020-07-22 2023-08-14 三菱電機株式会社 半導体装置の製造方法
TWI734616B (zh) * 2020-09-21 2021-07-21 矽品精密工業股份有限公司 電子封裝件及其製法
JP7354076B2 (ja) * 2020-09-24 2023-10-02 株式会社東芝 半導体モジュール
US12211775B2 (en) * 2020-12-18 2025-01-28 Semiconductor Components Industries, Llc Multiple substrate package systems and related methods
US20220238413A1 (en) * 2021-01-22 2022-07-28 Infineon Technologies Ag Double sided cooling module with power transistor submodules
JP7472806B2 (ja) * 2021-01-25 2024-04-23 三菱電機株式会社 半導体装置、パワーモジュール及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020110170A1 (ja) 2018-11-26 2020-06-04 三菱電機株式会社 半導体パッケージ、その製造方法、及び、半導体装置
JP2021045845A (ja) 2019-09-18 2021-03-25 ホフマン エンジニアリング サービシーズ ゲーエムベーハー 校正可能なツールおよび校正可能なツールを操作する方法

Also Published As

Publication number Publication date
JP2024152939A (ja) 2024-10-25
US20220302036A1 (en) 2022-09-22
JP7548086B2 (ja) 2024-09-10
JP2022144711A (ja) 2022-10-03
US11887933B2 (en) 2024-01-30
CN115116865A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
DE102014212376B4 (de) Halbleitervorrichtung
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE10048377B4 (de) Halbleiter-Leistungsmodul mit elektrisch isolierender Wärmesenke und Verfahren zu seiner Herstellung
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE69318219T2 (de) Integrierte Schaltungspackung aus einem Kunststoff mit integraler Wärmesenke
DE102009061178B3 (de) Leistungshalbleitervorrichtung
DE112015006112B4 (de) Halbleitervorrichtung
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE112019005844T5 (de) Halbleiterbauteil
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE112018008167T5 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102015114874A1 (de) Eine Lötformteilstruktur zum Löten einer Halbleiterchipanordnung, ein Verfahren zum Bilden einer Lötformteilstruktur für eine Halbleiterchipanordnung und ein Verfahren zum Löten einer Halbleiterchipanordnung
DE102014207927A1 (de) Transistoranordnung für einen Spannverband und Spannverband mit zumindest einer solchen Transistoranordnung
DE102020122125A1 (de) Halbleitermodul
DE112018001239T5 (de) Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul
DE112016006777T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102019213514B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018200161B4 (de) Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung
DE102019006291A1 (de) SIC MOSFET-Halbleitergehäuse und verwandte Verfahren
DE102021112974B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112020002625B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102021132952A1 (de) Herstellungsverfahren einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication