Nothing Special   »   [go: up one dir, main page]

DE102012103191A1 - Verfahren um Lötbauteile bondbar zu machen - Google Patents

Verfahren um Lötbauteile bondbar zu machen Download PDF

Info

Publication number
DE102012103191A1
DE102012103191A1 DE102012103191A DE102012103191A DE102012103191A1 DE 102012103191 A1 DE102012103191 A1 DE 102012103191A1 DE 102012103191 A DE102012103191 A DE 102012103191A DE 102012103191 A DE102012103191 A DE 102012103191A DE 102012103191 A1 DE102012103191 A1 DE 102012103191A1
Authority
DE
Germany
Prior art keywords
component
circuit carrier
circuit board
contacts
smd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102012103191A
Other languages
English (en)
Inventor
Michael Pechtold
Wolfgang Grübl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies Germany GmbH
Original Assignee
Conti Temic Microelectronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conti Temic Microelectronic GmbH filed Critical Conti Temic Microelectronic GmbH
Priority to DE102012103191A priority Critical patent/DE102012103191A1/de
Publication of DE102012103191A1 publication Critical patent/DE102012103191A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Verfahren zum elektrischen Verbinden eines SMD-Bauteils (1) mit einem mit Leiterbahnen (6) versehenen Schaltungsträger (5) umfasst die Verfahrensschritte Bereitstellen eines SMD-Bauteils (1) mit einer ersten Oberfläche (3) und einer, der ersten Oberfläche (3) gegenüber liegenden zweiten Oberfläche (4), wobei die erste Oberfläche (3) des Bauteils (1) mit lötfähigen, elektrisch leitenden Bauteilanschlüssen (2) versehen ist, Verbinden der zweiten Oberfläche (4) des Bauteils (1) mit der dafür vorgesehenen Stelle des Schaltungsträgers (5) mittels eines Klebers (7) und Verbinden von Bauteilanschlüssen (2) mit Leiterbahnen (6) des Schaltungsträgers (5) mittels Bonddrähten (10). Alternativ dazu kann zusätzlich eine zweilagige Leiterplatte (11) mit einer mit Lötkontakten (8) versehenen ersten Leiterplattenoberfläche (11a) und einer gegenüberliegenden, mit Bondkontakten (9) versehenen zweiten Leiterplattenoberfläche (11b) verwendet werden, wobei die Lötkontakte (8) mit den Bauteilanschlüssen 2 und die Bondkontakte (9) mittels Bonddrähten (10) mit den Leiterbahnen (6) verbunden werden.

Description

  • Die Erfindung betrifft ein Verfahren zum elektrischen Verbinden eines SMD-Bauteils mit einem mit Leiterbahnen versehenen Schaltungsträger gemäß dem Oberbegriff von Anspruch 1 und Anspruch 2, sowie einen Schaltungsträger gemäß Anspruch 8.
  • SMD-Bauteile haben im Zuge der Miniaturisierung von elektronischen Schaltungen die herkömmlichen bedrahteten Bauteile nahezu abgelöst. Bei den konventionellen Bauteilen werden die Anschlussdrähte durch die Bestückungslöcher des Schaltungsträgers gesteckt und auf der Rückseite des Schaltungsträgers verlötet. Bei der Verwendung von SMD-Bauteilen entfällt dies. Dadurch ist eine beidseitige Bestückung des Schaltungsträgers möglich, was den Platzbedarf der Bauteile erheblich verringert.
  • Als Schaltungsträger bzw. Leiterplatten werden in der Regel PCBs (Printed Circuit Boards), Keramiksubstrate oder HDI-Schaltungsträger (High Density Interconnect) verwendet.
  • SMD-Bauteile werden üblicherweise auf den Schaltungsträger gelötet oder verklebt. Insbesondere werden die SMD-Bauteile bei Verwendung von PCB-Leiterplatten mit ihren lötfähigen Bauteilanschlüssen auf den Schaltungsträger gelötet, oder bei Verwendung von Keramiksubstraten oder HDI-Schaltungsträgern vorzugsweise geklebt.
  • Während die Verlötung der SMD-Bauteile auf dem Schaltungsträger eine hinreichend temperaturbeständige und gegenüber höheren Bauteileströmen robuste Verbindungstechnik darstellt, gibt es bei der Verklebung, insbesondere von größeren, verlustbehafteten Bauteilen, z. B. umpresste Drosseln, Nachteile in Bezug auf geringe Stromtragfähigkeit, geringe Temperaturstabilität der Klebeverbindung, v. a. über die Lebensdauer, geringe mechanische Belastbarkeit wie Rüttel- bzw. Schüttelfestigkeit insbesondere aufgrund der relativ kleinen Klebeflächen, v. a. bei schweren Bauteilen, und auch Nachteile bezüglich des Wärmewiderstands an den Übergängen der Bauteilanschlüsse zum Schaltungsträger, um die Verlustwärme des Bauteils abzuführen.
  • Das Verlöten der SMD-Bauteile mit ihren lötfähigen Bauteilanschlüssen auf dem Schaltungsträger hat zwar, wie oben beschrieben Vorteile gegenüber dem Verkleben, zur Prüfung der Qualität der Lötverbindungen reicht jedoch das bloße Auge oder auch ein Mikroskop nicht aus. Dafür sind aufwändige Bildverarbeitungsanlagen notwendig.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum elektrischen Verbinden eines mit lötfähigen, elektrisch leitenden Bauteilanschlüssen versehenen Standard SMD-Bauteils mit den Leiterbahnen eines Schaltungsträgers zu schaffen, das eine verbesserte Sromtragfähigkeit und einen geringeren Wärmewiderstand vom Bauteil zum Schaltungsträger gewährleistet.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1.
  • Bei dem erfindungsgemäßen Verfahren zum elektrischen Verbinden eines SMD-Bauteils mit einem mit Leiterbahnen versehenen Schaltungsträger wird ein SMD-Bauteil mit einer ersten Oberfläche und einer, der ersten Oberfläche gegenüber liegenden, im wesentlichen flachen, zweiten Oberfläche bereitgestellt, wobei die erste Oberfläche des Bauteils mit lötfähigen, elektrisch leitenden Bauteilanschlüssen versehen ist. Die zweite, im wesentlichen flache Oberfläche des SMD-Bauteils wird mit der dafür vorgesehenen Stelle des Schaltungsträgers mittels eines Klebers, insbesondere eines Wärmeleitklebers, verbunden. Das hat den Vorteil, dass die für den Wärmetransport vom Bauteil zum Schaltungsträger zur Verfügung stehende Fläche im Vergleich zum Verkleben der relativ kleinen Flächen der Bauteilanschlüsse mit dem Schaltungsträger um ein Vielfaches erhöht ist.
  • Anschließend werden die Bauteilanschlüsse des Bauteils mit Leiterbahnen des Schaltungsträgers mittels Bonddrähten verbunden. Dies hat gegenüber dem Verkleben den Vorteil, dass die Stromtragfähigkeit der Verbindung erhöht wird, da beim Bonden die Bonddrähte mit den Bauteilanschlüssen bzw. Leiterbahnen verschweißt werden und die Bonddrähte gegenüber dem Kleber bei hohen Temperaturen deutlich temperaturstabiler sind und dort auch einen geringeren spezifischen Widerstand aufweisen.
  • In vielen Fällen haben die Standard SMD-Bauteile aber keine Bauteilanschlüsse mit der für das Bonden geforderten Stabilität. Zudem ist in der Regel die Metallisierung der Bauteilanschlüsse nicht bondbar. Teilweise sind die Flächen der Bauteilanschlüsse auch zu klein für die Durchmesser bzw. die Anzahl der Bonddrähte.
  • Die Hersteller der SMD-Bauteile müssten diese erst entsprechend umkonstruieren und es müssten bzgl. Ausmaß und Beschaffenheit entsprechende Metallisierungen auf den Bauteilanschlüssen zusätzlich aufgebracht werden.
  • Es ist daher eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum elektrischen Verbinden eines mit lötfähigen, elektrisch leitenden Bauteilanschlüssen versehenen Standard SMD-Bauteils mit den Leiterbahnen eines Schaltungsträger zu schaffen, das die für das Bonden geforderte Stabilität gewährleistet und zudem für eine größere Anzahl an Bonddrähten geeignet ist.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 2.
  • Bei dem erfindungsgemäßen Verfahren zum elektrischen Verbinden eines SMD-Bauteils mit einem mit Leiterbahnen versehenen Schaltungsträger wird ein elektronisches SMD-Bauteil mit einer ersten Oberfläche und einer, der ersten Oberfläche gegenüber liegenden, im wesentlichen flachen, zweiten Oberfläche bereitgestellt, wobei die erste Oberfläche des Bauteils mit lötfähigen, elektrisch leitenden Bauteilanschlüssen versehen ist.
  • Zusätzlich wird eine zweilagige Leiterplatte mit einer mit Lötkontakten versehenen ersten Leiterplattenoberfläche und einer gegenüberliegenden, mit Bondkontakten versehenen zweiten Leiterplattenoberfläche bereitgestellt, wobei die Lötkontakte mit den Bondkontakten mittels in der Leiterplatte verlaufenden Durchkontaktierungen, sog. Vias, elektrisch leitend miteinander verbunden sind.
  • Anschließend werden die Bauteilanschlüsse des Bauteils mit den Lötkontakten der Leiterplatte verlötet. Vorteilhafterweise kann die Leiterplatte Teil eines großen Leiterplattennutzens sein. Insbesondere kann das Verlöten der Bauteilanschlüsse eines Bauteils mit den Lötkontakten der zugehörigen Leiterplatte auf dem Leiterplattennutzen in einem Reflow-Prozess geschehen. Nach dem Lötprozess wird dann die Leiterplatte mit dem zugehörigen Bauteil aus dem großen Leiterplattennutzen herausgetrennt. Durch dieses Verfahren können vor allem Herstellungskosten gespart werden.
  • Die zweite, im wesentlichen flache Oberfläche des Bauteils wird dann mit der dafür vorgesehenen Stelle des Schaltungsträgers mittels eines Klebers, insbesondere eines Wärmeleitklebers, verbunden. Das hat den Vorteil, dass die für den Wärmetransport vom Bauteil zum Schaltungsträger zur Verfügung stehende Fläche im Vergleich zum Verkleben der relativ kleinen Flächen der Bauteilanschlüsse mit dem Schaltungsträger um ein Vielfaches erhöht ist. Anschließend werden die Bondkontakte der Leiterplatte mit Leiterbahnen des Schaltungsträgers mittels Bonddrähten verbunden.
  • Dies hat den Vorteil, dass die für den Bondprozess geforderte Stabilität zwischen den Kontaktstellen und den Bonddrähten gewährleistet ist. Zudem kann nun eine größere Anzahl von Bonddrähten kontaktiert werden, da die Kontaktfläche der Bondkontakte auf der Leiterplatte frei gestaltbar und demnach in der Regel größer ist als die Fläche der Standard-Bauteilanschlüsse des SMD-Bauteils.
  • Durch die Verwendung von Gold für die Lötkontakte und Bondkontakte der Leiterplatte wird insbesondere eine gute Löt- und Bondbarkeit sichergestellt. Vorteilhafterweise sind die Kantenlängen der Leiterplatte in der Größenordnung der Kantenlängen des Bauteils, dadurch bleibt der Platzbedarf der Bauteilkombination aus SMD-Bauteil und Leiterplatte unverändert gegenüber dem SMD-Bauteil alleine.
  • Die mit den beschriebenen Verfahren hergestellten Schaltungsträger können, je nach Anwendung, insbesondere Keramikschaltungsträger oder HDI(High Density Interconnect)-Schaltungsträger sein.
  • Vorteilhafterweise können in den beschriebenen Verfahren Standard-SMD-Lötbauteile verwendet werden. Durch die vollflächige Verklebung der Bauteile auf dem Schaltungsträger wird eine hohe Rüttel- bzw. Schüttelfestigkeit erreicht. Durch diese vollflächige Wärmeanbindung des Bauteils an den Schaltungsträger wird der Wärmewiderstand gering gehalten. Die Bondverbindungen sind insbesondere temperatur- und alterungsbeständig. Durch die Verwendung von Bonddrähten ist vor allem auch die in der Regel geforderte hohe Stromtragfähigkeit der Verbindungen über Durchmesser und Anzahl der Bonddrähte ohne weiteres erreichbar.
  • In der nachfolgenden Beschreibung werden die Merkmale und Einzelheiten der Erfindung in Zusammenhang mit den beigefügten Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Dabei sind in einzelnen Varianten beschriebene Merkmale und Zusammenhänge grundsätzlich auf alle Ausführungsbeispiele übertragbar. In den Zeichnungen zeigen:
  • 1 die Verbindung eines SMD-Bauteils mit den Leiterbahnen eines Schaltungsträgers gemäß dem Stand der Technik,
  • 2 die Verbindung eines SMD-Bauteils mit den Leiterbahnen eines Schaltungsträgers mittels Bonddrähten, und
  • 3 die Verbindung eines SMD-Bauteils mit den Leiterbahnen eines Schaltungsträgers mittels Bonddrähten und einer zusätzlichen Leiterplatte.
  • 1 zeigt die Verbindung eines SMD-Bauteils 1 mit den Leiterbahnen 6 eines Schaltungsträgers 5 gemäß dem Stand der Technik. Der Schaltungsträger 5 kann eine PCB-Leiterplatte, insbesondere ein HDI-Schaltungsträger, oder ein Keramikschaltungsträger sein. Das SMD-Bauteil 1 kann ein passives Bauteil wie zum Beispiel ein Kondensator, eine Induktivität oder ein Widerstand sein. Das SMD-Bauteil 1 kann aber auch ein aktives Bauelement wie zum Beispiel ein Transistor oder ein IC sein. Das SMD Bauteil 1 weist eine erste Oberfläche 3 mit lötfähigen, elektrisch leitenden Bauteilanschlüssen 2 auf. Der ersten Oberfläche 3 liegt die zweite Oberfläche 4 gegenüber, wobei diese zweite Oberfläche 4 im wesentlichen flach ist. Die Bauteilanschlüsse 2 sind mit den Leiterbahnen 6 des Schaltungsträgers 5 mittels eines Klebers 7, insbesondere eines Wärmeleitklebers verbunden. Die Verklebung hat, wie eingangs schon beschrieben, einige Nachteile, nämlich geringe Stromtragfähigkeit, geringe Temperaturstabilität, geringe mechanische Belastbarkeit wie Rüttel- bzw. Schüttelfestigkeit insbesondere aufgrund der relativ kleinen Klebeflächen, und daher auch Nachteile bezüglich des Wärmewiderstands an den Übergängen der Bauteilanschlüsse 2 zum Schaltungsträger 5, um die Verlustwärme des Bauteils abzuführen.
  • 2 zeigt eine erste Ausführungsform der erfindungsgemäßen Verbindung eines SMD-Bauteils 1 mit den Leiterbahnen 6 eines Schaltungsträgers 5. Das Bauteil 1 ist mit der zweiten Oberfläche 4, sozusagen mit seiner Rückseite, mit der dafür vorgesehenen Stelle des Schaltungsträgers 5 mittels eines Klebers 7 verbunden. Dadurch, dass diese zweite Oberfläche 4 im wesentlichen flach ausgebildet ist, garantiert diese praktisch vollflächige Verklebung eine hohe Rüttel- bzw. Schüttelfestigkeit und darüber hinaus wird dadurch der Wärmewiderstand vom Bauteil 1 auf den Schaltungsträger 5 möglichst gering gehalten. Die Bauteilanschlüsse 2 auf der ersten Oberfläche 3 des Bauteils 1 sind mit den Leiterbahnen 6 des Schaltungsträgers 5 mittels Bonddrähten 10 elektrisch verbunden. Dadurch wird insbesondere die Stromtragfähigkeit der Verbindung erhöht, da beim Bonden eine ausreichend dimensionierbare Anzahl von Bonddrähten 10 mit den Bauteilanschlüssen 2 bzw. Leiterbahnen 6 verschweißt werden.
  • 3 zeigt eine weitere Ausführungsform der erfindungsgemäßen Verbindung eines SMD-Bauteils 1 mit den Leiterbahnen 6 eines Schaltungsträgers 5. Im Gegensatz zur ersten Ausführungsform aus 2 wird hier zuerst eine zusätzliche zweilagige Leiterplatte 11 mit den Bauteilanschlüssen 2 des Bauteils 1 elektrisch verbunden. Diese zweilagige Leiterplatte 11 kann eine herkömmliche PCB-Leiterplatte sein. Vorzugsweise sind die Kantenlängen der Leiterplatte 11 in der Größenordnung der Kantenlängen des Bauteils 1, wodurch der Platzbedarf der Bauteilkombination von SMD-Bauteil und Leiterplatte unverändert gegenüber dem SMD-Bauteil alleine ist.
  • Die zweilagige Leiterplatte 11 ist an der ersten Leiterplattenoberfläche 11a mit Lötkontakten 8 versehen. Auf der gegenüberliegenden zweiten Leiterplattenoberfläche 11b sind Bondkontakte 9 angeordnet. Dabei sind die Bondkontakte 8 mit den Lötkontakten 9 mittels nicht gezeigter, in der Leiterplatte 11 verlaufenden Durchkontaktierungen, sog. Vias, elektrisch leitend verbunden. Die Fläche der Bondkontakte 9 ist in der Regel größer als die Fläche der Bauteilanschlüsse 2 des Bauteils 1 und kann je nach Anwendungsfall auch beliebig variiert werden. Die Fläche der Bondkontakte 9 kann somit insbesondere dem individuellen Durchmesser eines Bonddrahtes 10 bzw. an die Anzahl der Bonddrähte 10 angepasst werden. Die Bauteilanschlüsse 2 des Bauteils 1 sind mit den Lötkontakten 8 der Leiterplatte 11 verlötet.
  • Vorteilhafterweise kann die Leiterplatte 10 Teil eines großen Leiterplattennutzens sein. Insbesondere kann dann das Verlöten der Bauteilanschlüsse 2 eines Bauteils 1 mit den Lötkontakten 8 der zugehörigen Leiterplatte 11 auf dem Leiterplattennutzen in einem Reflow-Prozess geschehen. Nach dem Lötprozess wird dann die Leiterplatte 11 mit dem zugehörigen Bauteil 1 aus dem großen Leiterplattennutzen herausgetrennt. Dadurch können vor allem Herstellungskosten gespart werden.
  • Die zweite, im wesentlichen flache Oberfläche 4 des Bauteils 1 wird dann wie beim ersten Ausführungsbeispiel aus 2 mit der dafür vorgesehenen Stelle des Schaltungsträgers 5 mittels eines Klebers 7 vorzugsweise vollflächig verbunden. Die Bondkontakte 9 auf der zweiten Leiterplattenoberfläche 11b sind mit den Leiterbahnen 6 des Schaltungsträgers 5 mittels Bonddrähten 10 elektrisch verbunden.
  • Insbesondere kann die Art der Metallisierung der Bondkontakte 9 der Leiterplatte 11 an die Erfordernisse des Bondprozesses angepasst werden. Die Qualität der Metallisierung der Bondkontakte 9 und die Verwendung eines geeigneten Bonddrahtes 10 führt in der Regel zu einer erhöhten Stabilität der Bondverbindungen und in Verbindung mit der Anzahl der Bonddrähte 10 zur Erfüllung der Anforderungen an die Verbindung, die bezüglich der Stromtragfähigkeit gestellt werden. Vorteilhafterweise sind die Bondkontakte 9 und zusätzlich auch die Lötkontakte 8 zur Optimierung der Lötfähigkeit der Verbindung aus Gold gefertigt.
  • Zusammenfassend kann festgestellt werden, dass durch das erfindungsgemäße Verfahren Standard-SMD-Lötbauteile bondbar gemacht werden können. Die Bondverbindungen sind im Vergleich zu Klebe- oder Lötverbindungen insbesondere temperatur- und alterungsbeständiger. Durch die Verwendung von Bondverbindungen ist vor allem auch die in der Regel geforderte hohe Stromtragfähigkeit der Verbindungen über Durchmesser und Anzahl der Bonddrähte ohne weiteres erreichbar. Die durch das Verfahren ermöglichte vollflächige Verklebung der Bauteile auf dem Schaltungsträger führt zusätzlich zu einer hohen Rüttel- bzw. Schüttelfestigkeit. Durch diese vollflächige Wärmeanbindung des Bauteils an den Schaltungsträger wird zudem der Wärmewiderstand gering gehalten.
  • Bezugszeichenliste
    • 1
    SMD-Bauteil
    2
    Bauteilanschluss
    3
    Erste Oberfläche des SMD-Bauteils
    4
    Zweit Oberfläche des SMD-Bauteils
    5
    Schaltungsträger
    6
    Leiterbahn
    7
    Kleber
    8
    Lötkontakt
    9
    Bondkontakt
    10
    Bonddraht
    11
    Leiterplatte
    11a
    Erste Leiterplattenoberfläche mit Lötkontakten
    11b
    Zweite Leiterplattenoberfläche mit Bondkontakten

Claims (10)

  1. Verfahren zum elektrischen Verbinden eines SMD-Bauteils (1) mit einem mit Leiterbahnen (6) versehenen Schaltungsträger (5) mit den folgenden Schritten a. Bereitstellen eines SMD-Bauteils (1) mit einer ersten Oberfläche (3) und einer, der ersten Oberfläche (3) gegenüber liegenden, im wesentlichen flachen, zweiten Oberfläche (4), wobei die erste Oberfläche (3) des Bauteils (1) mit lötfähigen, elektrisch leitenden Bauteilanschlüssen (2) versehen ist, b. Verbinden der zweiten Oberfläche (4) des Bauteils (1) mit der dafür vorgesehenen Stelle des Schaltungsträgers (5) mittels eines Klebers (7), c. Verbinden von Bauteilanschlüssen (2) mit Leiterbahnen (6) des Schaltungsträgers (5) mittels Bonddrähten (10).
  2. Verfahren zum elektrischen Verbinden eines SMD-Bauteils (1) mit einem mit Leiterbahnen (6) versehenen Schaltungsträger (5) mit den folgenden Schritten a. Bereitstellen eines SMD-Bauteils (1) mit einer ersten Oberfläche (3) und einer, der ersten Oberfläche (3) gegenüber liegenden, im wesentlichen flachen, zweiten Oberfläche (4), wobei die erste Oberfläche (3) des Bauteils (1) mit lötfähigen, elektrisch leitenden Bauteilanschlüssen (2) versehen ist, b. Bereitstellen einer zweilagigen Leiterplatte (11) mit einer mit Lötkontakten (8) versehenen ersten Leiterplattenoberfläche (11a) und einer gegenüberliegenden, mit Bondkontakten (9) versehenen zweiten Leiterplattenoberfläche (11b), wobei die Lötkontakte (8) mit den Bondkontakten (9) mittels in der Leiterplatte (11) verlaufenden Durchkontaktierungen elektrisch leitend miteinander verbunden sind, c. Verlöten der Bauteilanschlüsse (2) des Bauteils (1) mit den Lötkontakten (8) der Leiterplatte (11), d. Verbinden der zweiten Oberfläche (4) des Bauteils (1) mit einer dafür vorgesehenen Stelle des Schaltungsträgers (5) mittels eines Klebers (7), e. Verbinden von Bondkontakten (9) der Leiterplatte (11) mit Leiterbahnen (6) des Schaltungsträgers (5) mittels Bonddrähten (10).
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Kleber (7) ein Wärmeleitkleber verwendet wird.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass als Material für die Lötkontakte (8) und Bondkontakte (9) Gold verwendet wird.
  5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Kantenlängen der Leiterplatte (11) in der Größenordnung der Kantenlängen des Bauteils (1) liegen.
  6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass das Verlöten der Bauteilanschlüsse (2) des Bauteils (1) mit den Lötkontakten (8) der Leiterplatte (11) in einem Reflow-Prozess geschieht.
  7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass die Leiterplatte (11) Teil eines großen Leiterplattennutzens ist, und die Leiterplatte (11) nach dem Verlöten der Bauteilanschlüsse (2) eines Bauteils (1) mit den Lötkontakten (8) einer Leiterplatte (11) mit dem zugehörigen Bauteil (1) aus dem Nutzen herausgetrennt wird.
  8. Schaltungsträger (5) mit mindestens einem SMD-Bauteil (1), hergestellt nach einem Verfahren gemäß einem der vorangehenden Ansprüche.
  9. Schaltungsträger (5) nach Anspruch 8, dadurch gekennzeichnet, dass der Schaltungsträger (5) ein Keramikschaltungsträger ist.
  10. Schaltungsträger (5) nach Anspruch 8, dadurch gekennzeichnet, dass der Schaltungsträger (5) ein HDI(High Density Interconnect)-Schaltungsträger ist.
DE102012103191A 2011-04-13 2012-04-13 Verfahren um Lötbauteile bondbar zu machen Ceased DE102012103191A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102012103191A DE102012103191A1 (de) 2011-04-13 2012-04-13 Verfahren um Lötbauteile bondbar zu machen

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011016976.8 2011-04-13
DE102011016976 2011-04-13
DE102012103191A DE102012103191A1 (de) 2011-04-13 2012-04-13 Verfahren um Lötbauteile bondbar zu machen

Publications (1)

Publication Number Publication Date
DE102012103191A1 true DE102012103191A1 (de) 2012-10-18

Family

ID=46935729

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012103191A Ceased DE102012103191A1 (de) 2011-04-13 2012-04-13 Verfahren um Lötbauteile bondbar zu machen

Country Status (1)

Country Link
DE (1) DE102012103191A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103559967B (zh) * 2013-11-25 2017-03-29 杭州士兰集成电路有限公司 贴片式无源电子元件安装结构和方法
JP2017157847A (ja) * 2017-04-21 2017-09-07 三菱電機株式会社 電子回路
DE102020207709A1 (de) 2020-06-22 2021-12-23 Zf Friedrichshafen Ag Steuergerät zum Betreiben eines Elektroantriebs für ein Fahrzeug und Verfahren zum Herstellen eines deratigen Steuergeräts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103559967B (zh) * 2013-11-25 2017-03-29 杭州士兰集成电路有限公司 贴片式无源电子元件安装结构和方法
JP2017157847A (ja) * 2017-04-21 2017-09-07 三菱電機株式会社 電子回路
DE102020207709A1 (de) 2020-06-22 2021-12-23 Zf Friedrichshafen Ag Steuergerät zum Betreiben eines Elektroantriebs für ein Fahrzeug und Verfahren zum Herstellen eines deratigen Steuergeräts

Similar Documents

Publication Publication Date Title
DE102006021412B3 (de) Leistungshalbleitermodul
DE10306643B4 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE102007006706A1 (de) Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE112016005794T5 (de) Schaltungsanordnung und elektrischer Anschlusskasten
DE102013100701B4 (de) Halbleitermodulanordnung und verfahren zur herstellung einer halbleitermodulanordnung
DE102012103191A1 (de) Verfahren um Lötbauteile bondbar zu machen
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102013214730A1 (de) Elektronische Schaltung, Herstellungsverfahren dafür und elektronisches Bauelement
WO2007045112A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
DE102014104013A1 (de) Leistungshalbleiterbauteil
EP0555668B1 (de) Leiterkarte für eine Leistungshalbleiter aufweisende Leistungselektronikschaltung
DE102011083576A1 (de) Vorrichtung zur Außenkontaktierung eines Schaltungsmoduls, korrespondierendes Schaltungsmodul, Schaltungsanordnung und zugehöriges Verfahren zur Herstellung einer Schaltungsanordnung
DE102008026347B4 (de) Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
WO2019007625A1 (de) Leistungsmodul mit einem oberseitig und/oder unterseitig elektrisch zu kontaktierenden halbleiterträgerelement und mindestens einem oberflächenmontierten elektrischen kontaktierungselement
DE102007002807B4 (de) Chipanordnung
DE102015218369A1 (de) Verfahren zur Herstellung eines Leiterrahmenmoduls und Leiterrahmenmodul
WO2008058782A1 (de) Elektronische schaltungsanordnung mit mindestens einer flexiblen gedruckten schaltung und verfahren zu deren verbindung mit einer zweiten schaltung
DE102006001188A1 (de) Anordnung zur Kühlung von Leistungsbauelementen auf Leiterplatten und Verfahren zur Herstellung derselben
DE102014221147A1 (de) Modul mit mindestens einem Leistungshalbleiter
DE102015112452B4 (de) Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung
DE102017200504A1 (de) Elektronische Komponente und Verfahren zur Herstellung einer elektronischen Komponente
EP3012861B1 (de) Schaltungsanordnung und leistungsmodul
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified
R163 Identified publications notified

Effective date: 20130308

R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GERMANY GMBH, DE

Free format text: FORMER OWNER: CONTI TEMIC MICROELECTRONIC GMBH, 90411 NUERNBERG, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final