DE102010035507B4

DE102010035507B4 - Architecture for removing a bimodal dynamic DC offset in direct-mix receivers

Info

Publication number: DE102010035507B4
Application number: DE102010035507.0A
Authority: DE
Inventors: Kwangseok Han; Marco Bruno; Stuart Aitken; Steve Jones; Simon Chang; James Collier
Original assignee: Qualcomm Technologies International Ltd
Current assignee: Qualcomm Technologies International Ltd
Priority date: 2010-08-25
Filing date: 2010-08-25
Publication date: 2016-06-09
Anticipated expiration: 2030-08-26
Also published as: DE102010035507A1

Abstract

Vorrichtung zum Steuern der Erzeugung eines Gleichspannungssignals an dem Ausgang eines Mischers, wobei die Vorrichtung aufweist: einen Mischer (30, 40), der dazu ausgebildet ist, ein erstes und ein zweites Eingangssignal entgegenzunehmen, wobei der Mischer (30, 40) derart ausgebildet ist, dass er ein erstes Gleichspannungssignal an dem Ausgang des Mischers (30, 40) erzeugt, wenn das erste und zweite Eingangssignal die gleiche Frequenz und eine erste relative Phase aufweisen, einen Phasendetektor (100) zum Bestimmen der relativen Phase der ersten und zweiten Eingangssignale, und einen Phasenmodifizierer (50) der dazu ausgebildet ist, die Phase des zweiten Signals zu invertieren als Reaktion auf eine Feststellung, dass die relative Phase des ersten und zweiten Signals derart ist, dass das sich ergebende Gleichspannungssignal an dem Ausgang des Mischers (30, 40) nicht das erste Gleichspannungssignal ist.Apparatus for controlling the generation of a DC signal at the output of a mixer, the apparatus comprising: a mixer (30, 40) adapted to receive first and second input signals, the mixer (30, 40) being formed in such a manner in that it generates a first DC signal at the output of the mixer (30, 40) when the first and second input signals have the same frequency and a first relative phase, a phase detector (100) for determining the relative phase of the first and second input signals. and a phase modifier (50) configured to invert the phase of the second signal in response to a determination that the relative phase of the first and second signals is such that the resulting DC voltage signal at the output of the mixer (30, 40 ) is not the first DC signal.

Description

Die vorliegende Erfindung bezieht sich auf Verfahren zum Reduzieren von Gleichspannungsoffsetproblemen, die ublicherweise mit Architekturen für Direktmischempfänger (auch: Homodynempfänger, engl.: ”direct conversion receiver”, kurz: DCR) verbunden sind.The present invention relates to methods of reducing DC offset problems commonly associated with direct mix receiver architectures (also known as direct conversion receivers, DCR for short).

Im Besonderen bezieht sich ein Aspekt der Erfindung auf das Eliminieren von dynamischem Gleichspannungsoffset (DC-Offset), der durch Eigenmischung eines gekoppelten Lokaloszillatorsignals (LO-Signals) in den Eingang eines rauscharmen Verstärkers (engl.: ”low noise amplifier”, kurz: LNA) erzeugt wird.In particular, one aspect of the invention relates to the elimination of dynamic DC offset caused by self-mixing of a coupled local oscillator (LO) signal into the input of a low noise amplifier (LNA) ) is produced.

Hintergrundbackground

Eine Direktmischempfänger-Architektur ist eine Funkempfanger-Architektur, die ein empfangenes Signal mit einem Signal eines Lokaloszillators mischt, dessen Frequenz gleich der Trägerfrequenz ist, mit der das erwunschte Signal gesendet wurde. Das resultierende gemischte Signal wird dann unter Verwendung eines Tiefpassfilters gefiltert, um das erwünschte Signal zu erzielen und die verbleibenden unerwünschten Signale zu entfernen, die sich ursprünglich auf unterschiedlichen Trägerfrequenzen befanden.A direct receiver architecture is a radio receiver architecture which mixes a received signal with a signal of a local oscillator whose frequency is equal to the carrier frequency at which the desired signal was transmitted. The resulting mixed signal is then filtered using a low pass filter to achieve the desired signal and remove the remaining unwanted signals that were originally at different carrier frequencies.

Eine Signalfrequenzdrift des Lokaloszillators (LO) wird mittels eines Phasenregelkreises (engl.: ”phase-locked loop”, kurz: PLL) vermieden.Signal frequency drift of the local oscillator (LO) is avoided by means of a phase-locked loop (PLL).

Offsetproblemoffset problem

Eines der Probleme in Verbindung mit Architekturen von Direktmischempfängern ist ein Gleichspannungsoffset (DC-Offset), der in dem gemischten Signal auftritt. Ein Grund für den Gleichspannungsoffset kann eine Energie des Lokaloszillators sein, die durch elektromagnetische Kopplung zurück in die Antenne streut und dann erneut in den Mischer eintritt. Wenn diese gestreute Signalkomponente auf wirksame Weise mit sich selbst gemischt wird, ist eine Komponente des resultierenden Signals ein 0 Hz Gleichspannungssignal. Der Gleichspannungsoffset kann manchmal stark genug sein, um die Basisbandverstärker des Empfangers zu stören und die Signaldemodulation zu unterbrechen.One of the problems associated with direct mixer receiver architectures is a DC offset that occurs in the mixed signal. One reason for the DC offset may be an energy of the local oscillator which, by electromagnetic coupling, scatters back into the antenna and then re-enters the mixer. When this scattered signal component is effectively mixed with itself, a component of the resulting signal is a 0 Hz DC signal. The DC offset can sometimes be strong enough to disturb the base band amplifiers of the receiver and interrupt signal demodulation.

Der Gleichspannungsoffset in Direktmischempfangern kann statische und/oder dynamische Komponenten aufweisen.The DC offset in direct mix receivers may include static and / or dynamic components.

Statischer OffsetStatic offset

Statischer Offset wird hauptsächlich durch den obigen Prozess erzeugt und durch Fehlanpassung von Anordnungen. Diese tritt dort auf, wo Komponenten des Systems nicht genau mit den idealen Werten des Systems ubereinstimmen und die Gleichspannungsoffsets treten in dem verarbeiteten Signal auf. Wenn der Gleichspannungsoffset jedoch statisch ist und sich nicht in Abhängigkeit von der Zeit verändert, kann er leicht durch Hinzufügen einer Offsetabgleichungsschaltung minimiert werden.Static offset is mainly generated by the above process and by mismatching of arrangements. This occurs where components of the system do not exactly match the ideal values of the system and the DC offsets occur in the processed signal. However, if the DC offset is static and does not vary with time, it can be easily minimized by adding an offset matching circuit.

Ein Verfahren des Hinzufügens einer Offsetabgleichungsschaltung ist mittels einer Stromquelle, die unter Verwendung eines n-bit Digital-Analog-Wandlers (Digital-to-Analogue Converter – DAC) gesteuert wird. Ein solches System ist in 1 dargestellt. Durch Senden von unterschiedlichen Steuercodes an den DAC kann die Höhe des Offsetstroms eingestellt werden. In dem in 1 gezeigten System wird der optimale Code für den DAC durch einen Analog-Digital-Wandler (Analogue-to-Digital Converter – ADC) bestimmt.One method of adding an offset matching circuit is by means of a current source controlled using an n-bit digital-to-analogue converter (DAC). Such a system is in 1 shown. By sending different control codes to the DAC, the amount of offset current can be adjusted. In the in 1 The optimal code for the DAC is determined by an analog-to-digital converter (ADC).

Die Kalibrierung des Offsetsignals wird unter Steuerung durch Firmware ausgeführt; es besteht keine direkte Verbindung zwischen dem ADC und dem Offset DAC. Es wird ein auf einer Nachschlagetabelle basierender Ansatz verwendet, um die besten Steuercodes zu bestimmen, die in Anbetracht des Inputs von dem ADC an den DAC zu senden sind. Da diese Kalibrierung erfordert, dass die gesamte Empfangskette eingeschaltet ist und es daher einen langen Zeitraum erfordert, um die Kalibrierung durchzuführen, würde ein große Menge an Energie verbraucht, um dies in Echtzeit durchzuführen. Daher wird die Kalibrierung üblicherweise einmal je Chip durchgeführt, wobei die Temperatur in einem vorgegebenen Bereich gehalten wird.The calibration of the offset signal is carried out under the control of firmware; there is no direct connection between the ADC and the DAC offset. A lookup table based approach is used to determine the best control codes to send to the DAC in consideration of the input from the ADC. Since this calibration requires that the entire receive chain be on, and therefore requires a long time to complete the calibration, a large amount of energy would be consumed to do so in real time. Therefore, the calibration is usually performed once per chip, keeping the temperature within a predetermined range.

Dynamischer OffsetDynamic offset

Üblicherweise ist das obige Verfahren wirkungsvoll. In bestimmten Architekturen jedoch kippt der Gleichspannungsoffset zufällig zwischen zwei unterschiedlichen Werten – ein Effekt, der als ”bimodaler Gleichspannungsoffset” bezeichnet wird. Dies ist in 2 veranschaulicht, die die gemessenen optimalen DAC Codes in einem einzelnen gefertigten integrierten Chip zeigt, wahrend die Empfangskette wiederholt ein- und ausgeschaltet wird. Das Kippen tritt nur dann auf, wenn der Empfänger oder der PLL anlaufen. Während des Betriebs ändert sich der Offset nicht.Usually, the above method is effective. However, in certain architectures, the DC offset randomly flips between two different values - an effect called "bimodal DC offset." This is in 2 illustrating the measured optimal DAC codes in a single fabricated integrated chip while the receive chain is repeatedly turned on and off. Tilting occurs only when the receiver or PLL starts up. During operation, the offset does not change.

Wenn eine Empfängerarchitektur einen bimodalen Gleichspannungsoffset aufweist, schlägt das Verfahren der Verwendung eines festen kalibrierten Gleichspannungsoffsets fehl – das System kalibriert sich auf einen der Offsets und ist nicht dazu in der Lage dem anderen gerecht zu werden. Das Schlussergebnis ist ein Zusammenbrechen der Empfängerempfindlichkeit. Eine detaillierter Beschreibung der Ursachen fur einen bimodalen Gleichspannungsoffset folgt.When a receiver architecture has a bimodal DC offset, the method of using a fixed calibrated DC offset fails - the system calibrates to one of the offsets and is unable to cope with the other. The final result is a collapse in receiver sensitivity. A detailed description of the Causes for a bimodal DC offset follows.

Ursache für bimodalen dynamischen OffsetCause for bimodal dynamic offset

3(a) zeigt Teile eines ublichen Empfängers und eines PLL. Der Einfachheit halber ist nur der I-Kanal dargestellt. 3 (a) shows parts of a common receiver and a PLL. For the sake of simplicity, only the I channel is shown.

Die durch den PLL erzeugte Signalfrequenz des Lokaloszillators wird unter Verwendung von Rx_div durch 2 geteilt, um ein Signal A zur Verfügung zu stellen, das zum Mischen mit dem von der Antenne empfangenen Signal verwendet wird. Die Signalfrequenz des Lokaloszillators wird ebenfalls geteilt, und zwar unter Verwendung von LO_3 durch 3 und dann unter Verwendung von LO_div durch 2. In diesem Beispiel ist das Ausgangssignal von LO_div daher die sechste Subharmonische der durch den PLL erzeugten Signalfrequenz des Lokaloszillators oder die dritte Subharmonische des Signals A. Daher weist die dritte Harmonische der Ausspeisung von LO_div die gleiche Frequenz auf wie die Grundfrequenz von Signal A. Diese dritte Harmonische der Ausspeisung von LO_div wird als Signal B bezeichnet. Obwohl die Frequenzen der Signale A und B die gleichen sind, kann die Phase von Signal B unterschiedlich zu der Phase von Signal A sein. Dies ist deshalb so, weil die Ausspeisung der Hochfrequenzteiler in Bezug auf die Einspeisung zwei Zustände haben kann. Ein Beispiel dazu ist in 3b gezeigt. In Abhängigkeit von den anfänglichen Einspeisungsbedingungen kann das geteilte Signal mit hohem Pegel beginnen oder mit niedrigem Pegel beginnen. Obwohl einer der zwei Zustände durch spezifische anfängliche und Einspeisungsbedingungen ausgewählt werden kann, ist es auf Grund von Eigenoszillation in Hochfrequenzteilern sehr schwierig, einen der zwei Zustande direkt auszuwählen. Daher können die Signale A und B, wann immer sie eingeschaltet werden, relativ zueinander willkürliche Zustände aufweisen.The signal frequency of the local oscillator generated by the PLL is divided by 2 using Rx_div to provide a signal A which is used for mixing with the signal received by the antenna. The signal frequency of the local oscillator is also divided using LO_3 by 3 and then using LO_div by 2. In this example, the output of LO_div is therefore the sixth subharmonic of the local oscillator signal frequency generated by the PLL or the third subharmonic of the local oscillator Thus, the third harmonic of the output of LO_div has the same frequency as the fundamental of signal A. This third harmonic of the output of LO_div is referred to as signal B. Although the frequencies of signals A and B are the same, the phase of signal B may be different than the phase of signal A. This is because the outfeed of the high frequency dividers with respect to the feed can have two states. An example of this is in 3b shown. Depending on the initial feed conditions, the divided signal may start high or start low. Although one of the two states can be selected by specific initial and feed conditions, due to inherent oscillation in high frequency splitters, it is very difficult to directly select one of the two states. Therefore, whenever the signals A and B are turned on, they may have arbitrary states relative to each other.

Die Signale A und B konnen mittels parasitärer Pfade mit dem Eingang des LNA gekoppelt werden, und aus dem oben beschriebenen Grund kann dies dazu führen, dass ein Gleichspannungsoffset an dem Ausgang des Mischers gebildet wird. In diesem Fall fuhrt die Interferenz der Signale A und B an dem Eingang zu dem LNA zu einem dynamischen Gleichspannungsoffset an dem Ausgang des Mischers, da der Gleichspannungsoffset von der relativen Phase der Signale A und B abhängt.The signals A and B may be coupled by parasitic paths to the input of the LNA, and for the reason described above, this may result in a DC offset being formed at the output of the mixer. In this case, the interference of the signals A and B at the input to the LNA results in a dynamic DC offset at the output of the mixer since the DC offset depends on the relative phase of the signals A and B.

Es gibt vier mögliche Kombinationen der Interferenz am Eingang des LNA, die von dem Zustand der Signale A und B abhangig sind. Konzeptionell können diese mit (+A + B), (+A – B), (–A + B) und (–A – B) ausgedruckt werden. Wenn diese Interferenz durch den Mischer mit A gemischt wird, ergibt sich der entsprechende Gleichspannungsoffset zu einem aus: (+A + B)·(+A), (+A – B)·(+A), (–A + B)·(–A) = (+A – B)·(+A), (–A – B)·(–A) = (+A + B)·(+A) There are four possible combinations of the interference at the input of the LNA, which are dependent on the state of the signals A and B. Conceptually, these can be printed out with (+ A + B), (+ A - B), (-A + B) and (-A - B). When this interference is mixed by the mixer with A, the corresponding DC offset results in one: (+ A + B) · (+ A), (+ A - B) · (+ A), (-A + B) * (-A) = (+ A - B) * (+ A), (-A-B) * (-A) = (+ A + B) * (+ A)

Dementsprechend kann der Gleichspannungsoffset einen von zwei Werten einnehmen: (+A + B)·(+A) oder (+A – B)·(+A). Dies führt zu einem bimodalen Gleichspannungsoffset.Accordingly, the DC offset can take one of two values: (+ A + B) * (+ A) or (+ A - B) * (+ A). This leads to a bimodal DC offset.

Die US 2009/0215417 A1 betrifft einen Empfänger für amplitudenmodulierte Signale. Dieser umfasst als Bestandteile eines Phasenfehlerdetektors zwei Mischer. Neben einem Eingangssignal, das einem jeden der Mischer zugeführt wird, wird jedem Mischer ein anderes von zwei Oszillatorsignalen zugeführt, die in einem Oszillator des Empfängers erzeugt werden, die dieselbe Frequenz aufweisen, und die um 90° zueinander phasenverschoben sind. Die Differenz der Beträge der Ausgangssignale der beiden Mischer, die als Maß für den Phasenfehler dient, wird einem PLL-Pfad zugeführt, um die Phasen der Oszillatorsignale zu korrigieren.The US 2009/0215417 A1 relates to a receiver for amplitude modulated signals. This comprises two mixers as components of a phase error detector. In addition to an input signal supplied to each of the mixers, each mixer is supplied with another of two oscillator signals which are generated in an oscillator of the receiver having the same frequency and which are out of phase with each other by 90 °. The difference in the magnitudes of the outputs of the two mixers, which serves as a measure of the phase error, is applied to a PLL path to correct the phases of the oscillator signals.

Aus der US 2003/0109241 A1 ist ein Direktwandlungsempfänger bekannt, bei dem zur Wiederherstellung eines einem Trägersignal aufmodulierten Informationssignals ein parasitärer DC-Offset beseitigt wird. Der Empfänger umfasst ein I- und ein Q-Oszillatorsignal in separaten Schaltkreisen. Jeder dieser Schaltkreise umfasst einen positiven Pfad, in dem ein Eingangssignal mit einer positiv eingehenden I- bzw. Q-Komponente gemischt wird, sowie einen negativen Pfad, in dem das Eingangssignal mit einer negativ eingehenden I- bzw. Q-Komponente gemischt wird. Die Summe der Ausgänge des positiven und des negativen Pfades dienen jeweils als Maß für den parasitären DC-Offset. Wenn die parasitären DC-Offsets gleich sind, ist diese Summe gleich Null. Anderenfalls weist das Summensignal ein DC Anteil auf, der dadurch eliminiert wird, dass in einem Rückkopplungskreis die Verstärkung in einem der Pfade angepasst wird.From the US 2003/0109241 A1 a direct conversion receiver is known in which a parasitic DC offset is eliminated for the purpose of restoring an information signal modulated onto a carrier signal. The receiver includes an I and a Q oscillator signal in separate circuits. Each of these circuits includes a positive path in which an input signal is mixed with a positive-going I or Q component, and a negative path in which the input signal is mixed with a negative-going I or Q component. The sum of the outputs of the positive and negative paths are used as a measure of the parasitic DC offset. If the parasitic DC offsets are equal, this sum is zero. Otherwise, the sum signal has a DC component that is eliminated by adjusting the gain in one of the paths in a feedback loop.

Was benötigt wirdWhat is needed

Was benötigt wird ist ein Verfahren zur Kompensation von bimodalem Gleichspannungsoffset, um die Empfängerempfindlichkeit zu verbessern.What is needed is a method of compensating for bimodal DC offset to improve receiver sensitivity.

Gemäß einem ersten Aspekt der Erfindung wird eine Vorrichtung zum Steuern der Erzeugung eines Gleichspannungssignals an dem Ausgang eines Mischers zur Verfügung gestellt, wobei die Vorrichtung aufweist: einen Mischer, der eingerichtet ist ein erstes und ein zweites Eingangssignal entgegenzunehmen, wobei der Mischer derart ausgebildet ist, dass er ein erstes Gleichspannungssignal an dem Ausgang des Mischers erzeugt, wenn das erste und zweite Eingangssignal die gleiche Frequenz und eine erste relative Phase aufweisen, einen Phasendetektor zum Bestimmen der relativen Phase der ersten und zweiten Signale, einen Phasenmodifizierer, der eingerichtet ist die Phase des zweiten Signals relativ zu dem ersten Signal in Abhängigkeit von der Bestimmung der relativen Phase zwischen den ersten und zweiten Signalen derart zu modifizieren, dass das sich ergebende Gleichspannungssignal an dem Ausgang des Mischers das erste Gleichspannungssignal ist. Hierzu ist der Phasenmodifizierer dazu ausgebildet, die Phase des zweiten Signals zu invertieren als Reaktion auf eine Feststellung, dass die relative Phase des ersten und zweiten Signals derart ist, dass das sich ergebende Gleichspannungssignal an dem Ausgang des Mischers nicht das erste Gleichspannungssignal ist.According to a first aspect of the invention, there is provided an apparatus for controlling the generation of a DC signal at the output of a mixer, wherein the An apparatus comprising: a mixer configured to receive first and second input signals, wherein the mixer is configured to generate a first DC signal at the output of the mixer when the first and second input signals have the same frequency and a first relative phase comprising a phase detector for determining the relative phase of the first and second signals, a phase modifier configured to modify the phase of the second signal relative to the first signal in dependence on the determination of the relative phase between the first and second signals such that the resulting DC signal at the output of the mixer is the first DC signal. To this end, the phase modifier is configured to invert the phase of the second signal in response to a determination that the relative phase of the first and second signals is such that the resulting DC signal at the output of the mixer is not the first DC voltage signal.

Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zum Steuern der Erzeugung eines bimodalen Gleichspannungssignals an dem Ausgang eines Mischers zur Verfügung gestellt, wobei der Mischer eingerichtet ist, ein erstes und ein zweites Eingangssignal zu empfangen, der Mischer derart ausgebildet ist, dass er ein erstes Gleichspannungssignal an dem Ausgang des Mischers erzeugt, wenn das erste und zweite Eingangssignal die gleiche Frequenz und eine erste relative Phase aufweisen, wobei das Verfahren die Schritte aufweist: Bestimmen der relativen Phase der ersten und zweiten Eingangssignale an den Mischer, Modifizieren der Phase des zweiten Signals relativ zu dem ersten Signal in Abhängigkeit von der in dem Bestimmungsschritt durchgeführten Bestimmung derart, dass das sich ergebende Gleichspannungssignal an dem Ausgang des Mischers das erste Gleichspannungssignal ist. Hierzu wird die Phase des zweiten Signals invertiert, und zwar als Reaktion auf eine Feststellung, dass die relative Phase des ersten und zweiten Signals derart ist, dass das sich ergebende Gleichspannungssignal an dem Ausgang des Mischers nicht das erste Gleichspannungssignal ist.According to a second aspect of the invention, there is provided a method of controlling the generation of a bimodal DC voltage signal at the output of a mixer, wherein the mixer is configured to receive first and second input signals, the mixer being configured to receive a first DC signal at the output of the mixer when the first and second input signals have the same frequency and a first relative phase, the method comprising the steps of: determining the relative phase of the first and second input signals to the mixer, modifying the phase of the second signal relative to the first signal in response to the determination made in the determining step such that the resulting DC signal at the output of the mixer is the first DC signal. To this end, the phase of the second signal is inverted in response to a determination that the relative phase of the first and second signals is such that the resulting DC signal at the output of the mixer is not the first DC signal.

Gemäß einem dritten Aspekt der Erfindung wird eine Vorrichtung zum Steuern der Kompensation eines Gleichspannungssignals an dem Ausgang eines Mischer zur Verfügung gestellt, wobei die Vorrichtung aufweist: einen Mischer, der eingerichtet ist, ein erstes und ein zweites Eingangssignal zu empfangen, wobei der Mischer derart ausgebildet ist, dass er ein erstes Gleichspannungssignal an dem Ausgang des Mischers erzeugt, wenn das erste und zweite Eingangssignal die gleiche Frequenz und eine erste relative Phase aufweisen, einen Phasendetektor zum Bestimmen der relativen Phase der ersten und zweiten Eingangssignale, einen Multiplexer, der dazu ausgebildet ist, die Ausspeisung des Detektors zu verwenden, um auszuwählen, welcher von zwei Gleichspannungsoffsets zu verwenden ist, um das Gleichspannungssignal an dem Ausgang des Mischers zu kompensieren, und ein Spannungskompensationsmittel, das eingerichtet ist ein zweites Gleichspannungssignal in Abhängigkeit von dem ausgewählten Gleichspannungsoffset derart zu erzeugen, dass das erzeugte zweite Gleichspannungssignal das erste Gleichspannungssignal an dem Ausgang des Mischers kompensiert.According to a third aspect of the invention, there is provided an apparatus for controlling the compensation of a DC signal at the output of a mixer, the apparatus comprising: a mixer configured to receive first and second input signals, the mixer being configured by producing a first DC signal at the output of the mixer when the first and second input signals have the same frequency and a first relative phase, a phase detector for determining the relative phase of the first and second input signals, a multiplexer adapted thereto to use the feeder of the detector to select which of two DC offset is to be used to compensate for the DC signal at the output of the mixer, and a voltage compensation means which is arranged a second DC signal in dependence on the selected DC chip tion offset so that the generated second DC voltage signal compensates the first DC signal at the output of the mixer.

Gemäß einem vierten Aspekt der Erfindung wird ein Verfahren zur Steuerung der Kompensation eines Gleichspannungssignals an dem Ausgang eines Mischers zur Verfügung gestellt, wobei der Mischer eingerichtet ist ein erstes und ein zweites Eingangssignal zu empfangen, der Mischer derart ausgebildet ist, dass er ein erstes Gleichspannungssignal an dem Ausgang des Mischers erzeugt, wenn das erste und zweite Eingangssignal die gleiche Frequenz und eine erste relative Phase aufweisen, wobei das Verfahren die Schritte aufweist: Bestimmen der relativen Phase der ersten und zweiten Eingangssignale an den Mischer, Auswählen eines von zwei Gleichspannungsoffsets, um diesen dazu zu verwenden, das erste Gleichspannungssignal am Ausgang des Mischers in Abhängigkeit von der relativen Phase des ersten und zweiten Eingangssignals zu kompensieren, und Erzeugen eines zweiten Gleichspannungssignals in Abhängigkeit von dem ausgewählten Gleichspannungsoffset derart, dass das erzeugte zweite Gleichspannungssignal das erste Gleichspannungssignal an dem Ausgang des Mischers kompensiert.According to a fourth aspect of the invention, there is provided a method of controlling the compensation of a DC signal at the output of a mixer, wherein the mixer is configured to receive first and second input signals, the mixer being configured to apply a first DC signal the output of the mixer when the first and second input signals have the same frequency and a first relative phase, the method comprising the steps of: determining the relative phase of the first and second input signals to the mixer, selecting one of two DC offset thereacross to use to compensate for the first DC signal at the output of the mixer in response to the relative phase of the first and second input signals, and generating a second DC signal in response to the selected DC offset such that the generated second DC voltage ungssignal the first DC voltage signal compensated at the output of the mixer.

Aspekte der vorliegenden Erfindung werden jetzt anhand eines Beispiels unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.Aspects of the present invention will now be described by way of example with reference to the accompanying drawings.

1 zeigt eine herkömmliche Gleichspannungsoffsetkalibrierung in einem üblichen Direktmischempfänger. 1 Figure 12 shows a conventional DC offset calibration in a conventional direct-match receiver.

2 zeigt die Bimodalität von Gleichspannungsoffsets, wie sie in dem System nach 1 auftreten. 2 shows the bimodality of DC offsets as reflected in the system 1 occur.

3(a) zeigt Rückkopplungssignale die in dem Empfänger und dem PLL vorliegend. 3 (a) shows feedback signals present in the receiver and the PLL.

3(b) zeigt die Ausgangszustände des Hochfrequenzteilers in Bezug auf die Einspeisung wie dargestellt. 3 (b) shows the output states of the high frequency divider with respect to the feed as shown.

4 zeigt das vorgeschlagene Zusatzsystem zum Entfernen der Bimodalität. 4 shows the proposed additional system for removing the bimodality.

5 zeigt den Wechselbetrieb mit digitaler Steuereingabe. 5 shows the alternating operation with digital control input.

6 zeigt den Betrieb für die Gilbert Zelle innerhalb des Detektors. 6 shows the operation for the Gilbert cell inside the detector.

7 zeigt ein Zeitdiagramm für die Polaritatsdetektion und das Wechseln. 7 shows a timing diagram for polarity detection and switching.

8 zeigt einen Aspekt der Erfindung, wobei die Phase durch Signalspeicherung der Ausspeisung des Empfangsteilers detektiert wird unter Verwendung von einem D-Flipflop, das durch das geteilte LO Signal getaktet wird. 8th shows an aspect of the invention wherein the phase is detected by latching the output of the receive divider using a D flip-flop clocked by the divided LO signal.

9 zeigt die resultierenden Wellenformen des in 8 gezeigten Aspekts der Phasendetektion. 9 shows the resulting waveforms of the in 8th shown aspect of the phase detection.

10 zeigt einen Aspekt der Erfindung, wobei eine Nachschlagetabelle verwendet wird, um zwei Gleichspannungs-Offset-Werte zu speichern. 10 shows an aspect of the invention wherein a look-up table is used to store two DC offset values.

Beschreibung der VorrichtungDescription of the device

Empfangsabschnittreceiving section

Eine Ausführungsform der Erfindung ist in 4 dargestellt. Eine Antenne 10 empfängt das Funksignal und leitet es an den rauscharmen Verstarker (engl: ”low noise amplifier”, kurz: LNA) 20 weiter, der das Signal zur Verarbeitung durch den Rest des Systems verstärkt. 4 zeigt die Aufteilung des Systems in die I und Q Komponenten zur getrennten Verarbeitung und zum Mischen. Ein Mischer 40 wird verwendet, um die I Komponente des empfangenen Signals zu mischen, wohingegen ein Mischer 30 verwendet wird, um die Q Komponente zu mischen.An embodiment of the invention is in 4 shown. An antenna 10 receives the radio signal and forwards it to the low-noise amplifier (LNA) 20 which amplifies the signal for processing by the rest of the system. 4 shows the division of the system into the I and Q components for separate processing and mixing. A mixer 40 is used to mix the I component of the received signal, whereas a mixer 30 is used to mix the Q component.

Lokaloszillatorlocal oscillator

Ein spannungsgesteuerter Oszillator (engl: ”voltage controlled oscillator”, kurz: VCO) 70 erzeugt ein Lokaloszillatorsignal, das eine erste Frequenz aufweist. Das Signal des Lokaloszillators wird dann durch den Teiler Rx_div 60 geteilt. Zur gleichen Zeit wird das Signal des Lokaloszillators auch durch den Teiler 80 geteilt, bevor es wiederum durch LO_div 90 geteilt wird. In dieser Ausfuhrungsform der Erfindung teilen sowohl Rx_div als auch LO_div die Frequenz des Signals des Lokaloszillators durch 2, wodurch sich ein Signal an dem Ausgang ergibt, das eine Oszillation mit der halben Frequenz des Signals an dem Eingang des Tellers aufweist. Der Teiler 80 ist ein Teiler der durch 3 teilt. Deshalb ist in dieser Ausfuhrungsform, wie in dem Beispiel nach 3(a), das Ausspeisungssignal von LO_div die sechste Subharmonische der durch den PLL erzeugten Signalfrequenz des Lokaloszillators, oder die dritte Subharmonische der Ausspeisung von Rx_div. Die Teilerwerte für den Teiler 80, Rx_div 60 und LO_div 90 können beliebige Werte sein, die zur Umsetzung eines Direktmischempfängers oder einer ähnlichen Architektur geeignet sind.A voltage controlled oscillator (English: "voltage controlled oscillator", short: VCO) 70 generates a local oscillator signal having a first frequency. The signal of the local oscillator is then through the divider Rx_div 60 divided. At the same time, the signal of the local oscillator is also through the divider 80 shared before it again through LO_div 90 is shared. In this embodiment of the invention, both Rx_div and LO_div divide the frequency of the signal of the local oscillator by 2, resulting in a signal at the output having an oscillation at half the frequency of the signal at the input of the dish. The divider 80 is a divider dividing by 3. Therefore, in this embodiment, as in the example according to 3 (a) , the outfeed signal of LO_div is the sixth subharmonic of the signal frequency of the local oscillator generated by the PLL, or the third subharmonic of the outfeed of Rx_div. The divider values for the divider 80 , Rx_div 60 and LO_div 90 may be any values suitable for implementing a direct mix receiver or similar architecture.

Detektion/AustauschDetection / Exchange

Wie in 4 gezeigt, weist der Teiler Rx_div 60 vier Ausspeisungsleitungen 61a, 61b, 62a und 62b zur I/Q Abwärtswandlung auf, die zum Austauscher 50 (engl.: ”swapper”) führen. Zum differentiellen Betrieb sind 61a und 61b positive und negative in Phase LO Signale, außerdem sind 62a und 62b positive und negative 90°-Phase LO Signale.As in 4 shown, the divider Rx_div 60 four outfeed lines 61a . 61b . 62a and 62b to the I / Q down-conversion to the exchanger 50 (English: "swapper") lead. For differential operation are 61a and 61b positive and negative in phase LO signals, as well 62a and 62b positive and negative 90 ° phase LO signals.

Der Austauscher 50 weist vier Ausspeisungsleitungen auf; 51a, 51b, 52a und 52b, die zu dem Mischer 40 beziehungsweise zu dem Mischer 30 führen, wie in 4 gezeigt. In Abhängigkeit von dem digitalen Steuersignal 110 verbindet der Austauscher entweder die Leitungen 61a, 61b, 62a, 62b mit den entsprechenden Leitungen 51a, 51b, 52a, 52b, oder er verbindet entsprechend 61a, 61b, 62a, 62b mit 51b, 51a, 52b, 52a. Um die I und Q Beziehung beizubehalten, sollte sich die Polarität in dem Austauscher 50 auf eine gleiche Weise zwischen I und Q ändern. Deshalb ändert der Austauscher 50 die Polarität des Signals, das die Mischer erreicht, gemäß dem unter Verwendung von einem Schaltnetzwerk empfangenen digitalen Eingangssteuersignal, um das Routing für das Signal von Rx_div zu ändern. Ein Beispiel der Ausspeisung der Leitungen 51a und 51b des Austauschers in Bezug auf die Einspeisung der Leitungen 61a, 61b und die Austauschleitung 110 ist in 5 veranschaulicht. Es wird eine Übergangsperiode der Dauer einer halben Periode benotigt, damit die Phasen des Signals an den Ausgangen 51a und 51b invertiert werden. Unter einem Aspekt der Erfindung ist der Austauscher mit komplementären Übertragungsgattern für große Spitzenhöhen realisiert.The exchanger 50 has four outfeed lines; 51a . 51b . 52a and 52b leading to the mixer 40 or to the mixer 30 lead, as in 4 shown. Depending on the digital control signal 110 the exchanger connects either the lines 61a . 61b . 62a . 62b with the appropriate lines 51a . 51b . 52a . 52b or he connects accordingly 61a . 61b . 62a . 62b With 51b . 51a . 52b . 52a , In order to maintain the I and Q relationship, the polarity should change in the exchanger 50 change between I and Q in the same way. Therefore, the exchanger changes 50 the polarity of the signal reaching the mixers according to the digital input control signal received using a switching network to change the routing for the Rx_div signal. An example of the outfeed of the lines 51a and 51b of the exchanger in relation to the feeding of the cables 61a . 61b and the exchange line 110 is in 5 illustrated. It takes a transition period of the duration of half a period, so that the phases of the signal at the outgoing 51a and 51b be inverted. In one aspect of the invention, the exchanger is realized with complementary transfer gates for large peak heights.

Die Ausgänge des Austauschers 50 sind auch mit Gilbertzellenmischern DET_I (120a) und DET_Q (120b) verbunden. DET_I (120a) und DET_Q (120b) sind beide durch Leitung 150 mit dem Ausgang von LO_div derart verbunden, dass die Ausgange des Austauschers 50 durch das Signal auf Leitung 150 gemischt werden. In dieser Ausfuhrungsform weist die dritte Harmonische des Signals auf Leitung 150 die gleiche Frequenz auf wie die Ausspeisungen des Austauschers 50. Wenn die Ausspeisungen von Rx_div und LO_div multipliziert werden, wird ein Gleichspannungssignal an dem Ausgang von sowohl DET_I (120a) als auch DET_Q (120b) erzeugt. Es ist zu beachten, dass hier keine Notwendigkeit für ein Schmalbandfilter besteht, um die dritte Harmonische der Ausspeisung von LO_div zu DET_I und DET_Q zu erlauben, da nur die dritte Harmonische einen Gleichspannungsoffset zur Folge hat. Alle anderen Harmonischen des Mischens von LO_div mit RF_div ergeben eine Frequenz ungleich Null, die durch Tiefpassfilterung in DET_I und DET_Q herausgefiltert wird.The exits of the exchanger 50 are also with Gilbert cell mixers DET_I ( 120a ) and DET_Q ( 120b ) connected. DET_I ( 120a ) and DET_Q ( 120b ) are both by lead 150 connected to the output of LO_div such that the outputs of the exchanger 50 through the signal on line 150 be mixed. In this embodiment, the third harmonic of the signal is on line 150 the same frequency as the outlets of the exchanger 50 , When the outlets of Rx_div and LO_div are multiplied, a DC signal is output at the output of both DET_I (FIG. 120a ) as well as DET_Q ( 120b ) generated. Note that there is no need for a narrowband filter to allow the third harmonic of the output from LO_div to DET_I and DET_Q since only the third harmonic results in a DC offset. All other harmonics of mixing LO_div with RF_div give a non-zero frequency, which is given by Low pass filtering in DET_I and DET_Q is filtered out.

6 zeigt den Betrieb für jeden der Gilbertzellenmischer DET_I (120a) und DET_Q (120b) innerhalb des Detektors. ϕ ist eine Phasendifferenz zwischen den Ausspeisungen von Rx_div und LO_div. Die Gilbertzellen geben Gleichspannungen aus, die einer 90°-Phasendarstellung (I und Q) von ϕ entsprechen und beide invertieren die Spannung bei ϕ +180, wobei ϕ +180 den Kippfall von LO_div repräsentiert. 6 shows the operation for each of the Gilbert cell mixers DET_I ( 120a ) and DET_Q ( 120b ) within the detector. φ is a phase difference between the outputs of Rx_div and LO_div. The Gilbert cells output DC voltages corresponding to a 90 ° phase representation (I and Q) of φ and both invert the voltage at φ +180, where φ +180 represents the LO_div dip.

Unter einem Aspekt der Erfindung werden die Ausspeisungen der Gilbertzellenmischer in eine Auswahlvorrichtung SEL_IQ 130 gespeist, die verwendet wird, um zwischen den I und Q Gleichspannungen auszuwählen. Da sich ϕ auf Grund von Fertigungs- und Temperaturtoleranzen üblicherweise uber Chips hinweg ändert, besteht eine Möglichkeit, dass eine der Ausspeisungen Gilbertzellen (I oder Q) nahe Null ist. Ein Weg, um diesen Nulleffekt zu vermeiden, ist es sowohl die I als auch die Q Ausspeisungen während einer Kalibrierungsstufe genau zu messen und die Komponente mit dem größten absoluten Wert kann dann unter Verwendung von Auswahlvorrichtung 130 mit der Vergleichseinrichtung verbunden werden. Unter einem Aspekt muss dieser Kalibrierungsprozess, der, wie in 4 gezeigt, mit Hilfe eines eingebauten Selbsttest-(Built-in-self-test – BIST)ADC zwischen I und Q Ausspeisungen auswählt, nur gelegentlich ausgeführt werden.In one aspect of the invention, the feeds of the Gilbert cell mixers into a selector SEL_IQ 130 which is used to select between the I and Q DC voltages. Since φ typically changes across chips due to manufacturing and temperature tolerances, there is a possibility that one of the feed-out Gilbert cells (I or Q) will be close to zero. One way to avoid this blanking effect is to accurately measure both the I and Q feeds during a calibration step and then the component with the largest absolute value can then be selected using selectors 130 be connected to the comparator. In one aspect, this calibration process, which, as in 4 shown using a built-in-self-test (BIST) ADC between I and Q selects outlets, to be performed only occasionally.

Die Ausspeisung der Auswahlvorrichtung wird dann in die Vergleichseinrichtung 140 geleitet, die ein digitales Auswahlsignal 110 zum Steuern des Austauschers 50 erzeugt, um die Polarität des Signals, das die Mischer mit dem von LO_div erreicht, zu synchronisieren.The feed of the selection device is then in the comparison device 140 passed a digital selection signal 110 to control the exchanger 50 generated to synchronize the polarity of the signal that reaches the mixer with that of LO_div.

Die Auswahl zwischen den I- und Q-Gilbertzellen wird üblicherweise nur einmal durchgeführt. Das Austauschverfahren, um die Polarität des Signals zu ändern, das die Mischer erreicht, kann jedes Mal ausgeführt werden, wenn die empfangende Vorrichtung eingeschaltet/aktiviert wird. In 7 wird DET_EN verwendet, um die I- und Q-Gilbertzelle und a Vergleichseinrichtung innerhalb des Detektors anzuschalten. DET_EN kann eine kurze Dauer von etwa 500 Nanosekunden aufweisen. Der Vergleicher 140 tastet die Einspeisung zum Zeitpunkt der abfallenden Flanke von DET_EN ab und halt diesen Wert.The selection between the I and Q Gilbert cells is usually done only once. The replacement procedure to change the polarity of the signal reaching the mixers can be performed each time the receiving device is turned on / off. In 7 DET_EN is used to turn on the I and Q Gilbert cell and a comparator within the detector. DET_EN may have a short duration of about 500 nanoseconds. The comparator 140 samples the feed at the time of the falling edge of DET_EN and holds this value.

Betriebbusiness

Unter einem bevorzugten Aspekt der Erfindung wird die Vorrichtung in 4 eingeschaltet und ein Signal, das eine erste Frequenz aufweist, wird durch den VCO erzeugt. Der Teiler Rx_div 60 empfängt das VCO Signal und teilt das Eingangssignal in ein Signal, das eine Frequenz von der Halfte der ersten Frequenz aufweist, welches Signal A ist.In a preferred aspect of the invention, the device is disclosed in US Pat 4 turned on and a signal having a first frequency is generated by the VCO. The divider Rx_div 60 receives the VCO signal and divides the input signal into a signal having a frequency of half of the first frequency, which is signal A.

Es wird erzwungen, dass das digitale Ausgangssignal 110 in einem anfänglichen Zustand einen niedrigen Pegel aufweist. Der Austauscher 50 wählt die positive Polarität aus, wenn der digitale Eingang 110 einen niedrigen Pegel aufweist, und wählt die invertierte Polarität aus, wenn der Eingang 110 einen hohen Pegel aufweist, so dass zu Beginn die positive Polarität ausgewählt wird. Daher leitet der Austauscher 50 zu Beginn die Ausspeisungen von Rx_div 60 in die Mischer 40 und 30 und die Gilbertmischer DET_I 120a und DET_Q 120b derart, dass die positive Polarität eingenommen wird. In der Zwischenzeit wird das VCO Signal durch Teiler 80 und Teiler LO_div 90 geleitet, wodurch sich ein Signal ergibt, das eine Frequenz von 1/6 der ersten Frequenz aufweist, nämlich Signal B. Das resultierende Signal wird uber Leitung 150 mit Eingängen der Mischer DET_I 120a und DET_Q 120b verbunden. Die Mischer DET_I 120a und DET_Q 120b erzeugen jeder eine Gleichspannungsausspeisung in Abhängigkeit von den entsprechenden I und Q Werten ihrer Eingangssignale. Eine der Ausspeisungen von DET_I 120a und DET_Q 120b wird durch die Auswahlvorrichtung 130 ausgewählt gemäß welche Ausspeisung die größte Größenordnung aufweist. Wenn die ausgewahlte Gleichspannungsausspeisung negativ ist, erzeugt die Vergleichseinrichtung ein niedriges Steuersignal an den Austauscher 50, welches den Austauscher zwingt, die beschlossene Polarität nicht zu ändern, weil die Polarität die gleiche ist wie die ursprüngliche Polarität. Wenn die resultierende Gleichspannungsausspeisung positiv ist, erzeugt die Vergleichseinrichtung ein hohes Steuersignal an den Austauscher 50, das den Austauscher zwingt, die Polarität zu andern, weil die beschlossene Polarität unterschiedlich zu der anfänglichen Polarität ist.It forces that the digital output signal 110 has a low level in an initial state. The exchanger 50 selects the positive polarity when the digital input 110 has a low level, and selects the inverted polarity when the input 110 has a high level, so that at the beginning of the positive polarity is selected. Therefore, the exchanger conducts 50 at the beginning the outlets of Rx_div 60 into the mixer 40 and 30 and the Gilbert mixers DET_I 120a and DET_Q 120b such that the positive polarity is taken. In the meantime, the VCO signal is divider by 80 and divisor LO_div 90 , resulting in a signal having a frequency of 1/6 of the first frequency, namely signal B. The resulting signal is transmitted via line 150 with inputs of mixers DET_I 120a and DET_Q 120b connected. The mixers DET_I 120a and DET_Q 120b Each generates a DC output in response to the corresponding I and Q values of their inputs. One of the outlets of DET_I 120a and DET_Q 120b is through the selection device 130 selected according to which feed has the largest magnitude. If the selected DC output is negative, the comparator generates a low control signal to the exchanger 50 which forces the exchanger not to change the decided polarity, because the polarity is the same as the original polarity. If the resulting DC output is positive, the comparator generates a high control signal to the exchanger 50 which forces the exchanger to change the polarity because the decided polarity is different from the initial polarity.

In dem folgenden Beispiel
z. B. Wenn die Startbedingungen ein A und B (+A und +B oder –A und –B) mit relativen positiven Phasen ergeben, könnte die höchste Offsetspannung an dem Ausgang der Auswahlvorrichtung 1 Volt sein.In the following example
z. B. If the starting conditions give A and B (+ A and + B or -A and -B) with relative positive phases, the highest offset voltage at the output of the selector could be 1 volt.

Wenn die Startbedingungen ein A und B (+A und –B, oder –A und +B) mit relativen negativen Phasen ergeben, könnte die hochste Offsetspannung an dem Ausgang der Auswahlvorrichtung –1 Volt sein.If the starting conditions give A and B (+ A and -B, or -A and + B) with relative negative phases, the highest offset voltage at the output of the selector could be -1 volts.

Die Vorrichtung kann eingerichtet sein, einen Offset von +1 Volt mittels einer statischen Kompensation zu kompensieren (wie in dem Abschnitt zum Hintergrund beschrieben). Daher kann die Vergleichseinrichtung gemäß einem Aspekt der vorliegenden Erfindung eingerichtet sein, die Polarität des Signals, das die Mischer erreicht, wenn die höchste Offsetspannung an dem Ausgang der Auswahlvorrichtung –1 Volt ist, derart zu tauschen, dass die andere Offsetspannung von +1 Volt erzielt wird, die korrekt kompensiert wird. Wenn der korrekte Offset von +1 Volt bereits an der Vergleichseinrichtung anliegt, wird ein geeignetes Steuersignal an den Austauscher gesendet, das die Zuordnung der Leitungen, die durch den Austauscher geleitet werden, aufrecht erhält. Diese Anordnung ermöglicht es, dass die Phasendifferenz zwischen dem Signal nach dem Austauscher und dem Signal B unabhängig von den Startbedingungen der Teiler 50, 80, und 90 immer gleich ist. Dies stellt sicher, dass der an dem Ausgang der Mischer 30 und 40 resultierende Offset immer der gleiche ist und leicht kompensiert werden kann. Dadurch wird der Offset, der an dem Ausgang der Mischer 30 und 40 auftritt, wirksam von einem dynamischen Offset in einen statischen Offset umgewandelt. Weiterhin können die Komponenten von Austauscher und Detektor mit einem sehr kleinen Strom betrieben werden, zum Beispiel bis zu 300 μA, und auf einer kleinen Siliziumfläche realisiert werden.The apparatus may be arranged to compensate for an offset of +1 volt by means of static compensation (as described in the background section). Therefore, according to one aspect of the present invention, the comparator may be configured to change the polarity of the signal that reaches the mixers when the highest offset voltage at the output of the select device is -1 volts, such that the other offset voltage achieves +1 volt which is compensated correctly. If the correct offset of +1 volt is already applied to the comparator, a suitable control signal is sent to the exchanger which maintains the assignment of the lines routed through the exchanger. This arrangement allows the phase difference between the signal after the exchanger and the signal B to be independent of the starting conditions of the dividers 50 . 80 , and 90 always the same. This ensures that the at the output of the mixer 30 and 40 resulting offset is always the same and can be easily compensated. This will cause the offset that is at the output of the mixer 30 and 40 occurs, effectively converted from a dynamic offset to a static offset. Furthermore, the components of the exchanger and detector can be operated with a very small current, for example up to 300 μA, and realized on a small silicon area.

Weitere AlternativenOther alternatives

Die 8 und 9 zeigen einen alternativen Aspekt der Erfindung, wobei die Phase detektiert wird durch Signalspeicherung der Ausspeisung des Empfangsteilers unter Verwendung von einem D-Flipflop, das durch das geteilte LO Signal getaktet wird. 8 zeigt die Logik, die verwendet wurde, um diese Umsetzung zu erzielen, wohingegen 9 die resultierenden Wellenformen an Rx_div, LO_div und DET_OUT zeigt. Diese Implementierung weist den Vorteil auf, dass sie einfacher ist als eine unter Verwendung von Gilbertzellenmischern und erfordert im Gegensatz zu den vorherigen Ausfuhrungsformen keine Kalibrierungsstufe.The 8th and 9 show an alternative aspect of the invention wherein the phase is detected by latching the output of the receive divider using a D flip-flop clocked by the divided LO signal. 8th shows the logic that was used to achieve this implementation, whereas 9 shows the resulting waveforms at Rx_div, LO_div, and DET_OUT. This implementation has the advantage that it is simpler than one using Gilbert cell mixers and, unlike the previous embodiments, does not require a calibration stage.

Unter einem weiteren alternativen Aspekt der in 10 gezeigten Erfindung werden zwei Gleichspannungsoffsetausloschungswerte zur Verwendung in den n-bit DACs getrennt in einer Nachschlagetabelle (engl: ”look-up table”, kurz: LUT) gespeichert. Der Phasendetektor, wie in der Hauptimplementierung ausgeführt, kann noch verwendet werden, aber die Ausspeisung des Detektors wird mit einem digitalen Multiplexer verwendet, um auszuwählen welcher von zwei Gleichspannungsoffsets zu verwenden ist, um das Gleichspannungssignal an dem Ausgang der Mischer zu kompensieren. In einer Ausführungsform speichert LUT1 einen ersten Gleichspannungsoffsetauslöschungswert und LUT2 speichert einen zweiten Gleichspannungsoffsetauslöschungswert. Wenn die Ausspeisung von DETECTOR (die SELECT Leitung) einen hohen Pegel aufweist, wird der in LUT1 gespeicherte Wert zu den zwei n-bit DACs gesendet, und jeder von diesen erzeugt eine entsprechende erste Gleichspannung an dem Ausgang, die den detektierten Gleichspannungsoffset kompensiert, der von den Mischern erzeugt wurde. Wenn SELECT einen niedrigen Pegel aufweist, wird eine zweite Gleichspannung an dem Ausgang der DACs erzeugt, die den zweiten detektierten Gleichspannungsoffset kompensiert, der von den Mischern erzeugt wurde. Dieser Aspekt weist den Vorteil auf, dass keine abgestimmten Übertragungsgatter benötigt werden, das heißt Austauscher 50 in 4.In another alternative aspect of the in 10 2, two DC offset cancellation values for use in the n-bit DACs are separately stored in a look-up table (LUT). The phase detector as implemented in the main implementation may still be used, but the detector's output is used with a digital multiplexer to select which of two DC offsets to use to compensate for the DC signal at the output of the mixers. In one embodiment, LUT1 stores a first DC offset cancellation value and LUT2 stores a second DC offset cancellation value. When the pull-out of DETECTOR (the SELECT line) is high, the value stored in LUT1 is sent to the two n-bit DACs, and each of them generates a corresponding first DC voltage at the output that compensates for the detected DC offset was generated by the mixers. When SELECT is low, a second DC voltage is generated at the output of the DACs which compensates for the second detected DC offset produced by the mixers. This aspect has the advantage that no tuned transmission gates are needed, that is, exchangers 50 in 4 ,

Der Antragsteller offenbart hiermit getrennt jedes einzelne hierin beschriebene Merkmal und jede Kombination von zwei oder mehr derartiger Merkmale in dem Umfang, dass derartige Merkmale oder Kombinationen dazu in der Lage sind, basierend auf der vorliegende Beschreibung als Ganzes in Anbetracht der üblichen allgemeinen Kenntnis einer in der Technik bewanderten Person ausgeführt zu werden, unabhangig davon, ob derartige Merkmale oder Kombination von Merkmalen irgendein hierin offenbartes Problem lösen, und ohne Einschränkung des Schutzumfangs der Ansprüche. Der Antragsteller weist darauf hin, dass Aspekte der vorliegenden Erfindung aus jedem derartigen individuellen Merkmal oder einer Kombination von Merkmalen bestehen können. In Anbetracht der vorangehenden Beschreibung wird es für eine in der Technik bewanderte Person offensichtlich sein, dass verschiedenartige Modifikationen innerhalb des Schutzumfangs der Erfindung durchgeführt werden können.The Applicant hereby discloses separately each feature described herein and any combination of two or more such features to the extent that such features or combinations thereof are capable of, based on the present description as a whole in light of the usual general knowledge of one in the Regardless of whether such features or combination of features solve any problem disclosed herein, and without limiting the scope of the claims. The Applicant points out that aspects of the present invention may consist of any such individual feature or combination of features. In view of the foregoing description, it will be apparent to a person skilled in the art that various modifications can be made within the scope of the invention.

Claims

Apparatus for controlling the generation of a DC signal at the output of a mixer, the apparatus comprising: a mixer ( 30 . 40 ) adapted to receive a first and a second input signal, wherein the mixer ( 30 . 40 ) is designed such that it has a first DC voltage signal at the output of the mixer ( 30 . 40 ) generates, when the first and second input signals have the same frequency and a first relative phase, a phase detector ( 100 ) for determining the relative phase of the first and second input signals, and a phase modifier ( 50 ) configured to invert the phase of the second signal in response to a determination that the relative phase of the first and second signals is such that the resulting DC signal at the output of the mixer ( 30 . 40 ) is not the first DC signal.

Apparatus according to claim 1, further comprising compensating means adapted to receive the DC signal from the outfeed of the mixer ( 30 . 40 ) to remove.

Apparatus according to claim 2, wherein the compensation means comprises a subtraction circuit and a voltage source, the voltage source is adapted to output a fixed DC voltage signal which is equal to the first DC voltage signal, and the subtraction circuit is arranged, the fixed DC signal from the output of the mixer ( 30 . 40 ) to subtract.

Apparatus according to claim 2, wherein the compensation means is a digital-to-analogue converter.

Device according to one of the preceding claims, wherein the first and second signals from the same signal generating source ( 70 ).

Apparatus according to any one of the preceding claims, wherein the first and second signals are coincident (sub-) harmonics of two signals derived from the same signal generation source ( 70 ) are divided.

Device according to one of the preceding claims, wherein the mixer ( 30 . 40 ) is adapted to mix a signal received by a radio receiver to an intermediate frequency, and wherein the first signal is an unwanted interference resulting from a coupling of the radio receiver and the source of the second signal.

Device according to one of the preceding claims, wherein the phase detector ( 100 ) at least one detector mixer ( 120a . 120b ), wherein the detector mixer ( 120a . 120b ) is adapted to receive the first and second input signals and a DC signal at the output of the detector mixer ( 120a . 120b ) when the first and second input signals have the same frequency, the phase detector (16) 100 ) determines the relative phase of the first and second signals in response to the generated DC signal.

Device according to one of the preceding claims, wherein the phase detector ( 100 ) two detector mixers ( 120a . 120b ), the first detector mixer ( 120a ) is adapted to receive the I component of the second signal and the second detector mixer ( 120b ) is arranged to receive the Q component of the second signal.

Apparatus according to claim 9, wherein the phase detector ( 100 ) a selection device ( 130 ), which is adapted to the I and Q outlets of the detector mixer ( 120a . 120b ) and the detector mixer output with the largest signal size for transmission to a comparison device ( 140 ).

Apparatus according to claim 9 or 10, wherein the phase detector ( 100 ) further comprises a comparison means, which is designed to receive a DC voltage, wherein the DC voltage represents the relative phase of the first and second signals, and a first control signal to the phase modifier ( 50 ) when the DC voltage is below a threshold and a second control signal to the phase modifier ( 50 ) if the DC voltage is greater than the limit.

Device according to one of the preceding claims, wherein the phase detector ( 100 ) is adapted to receive the first and second signals and, in dependence on the detected relative phase of the first and second signals, a control signal to the phase modifier ( 50 ) to send.

Apparatus according to claim 9, wherein the phase detector ( 100 ) is adapted to supply a first control signal to the phase modifier ( 50 ) when the detected relative phase is between a first and a second boundary defining a phase region having the first relative phase, and wherein a second control signal is applied to the phase modifier (12). 50 ) is sent when the detected relative phase is outside the phase range.

Apparatus according to claim 10, wherein the phase modifier ( 50 ) is adapted to receive the phase of the second signal in response to receiving a second control signal from the phase detector (16). 100 ) to invert.

Apparatus according to claim 12, wherein the phase modifier ( 50 ) is adapted to receive the second signal and an inverted second signal, wherein the inversion of the phase of the second signal is performed by passing the inverted second signal instead of the non-inverted second signal as the second signal.

A method of controlling the generation of a bimodal DC signal at the output of a mixer, wherein the mixer is adapted to receive first and second input signals, the mixer configured to generate a first DC signal at the output of the mixer when the first one and the second input signal have the same frequency and a first relative phase, the method comprising the steps of: determining the relative phase of the first and second input signals to the mixer, and modifying the phase of the second signal relative to the first signal depending on the in the determination step by determining the phase of the second signal as Responsive to a determination that the relative phase of the first and second signals is such that the resulting DC signal at the output of the mixer is not the first DC signal, such that the resulting DC signal at the output of the mixer is the first DC signal.

Apparatus for controlling the compensation of a bimodal DC signal at the output of a mixer, the device comprising: a mixer configured to receive first and second input signals, wherein the mixer is configured to generate a first DC voltage signal at the output of the mixer when the first and second input signals have the same frequency and a first relative phase . a phase detector for determining the relative phase of the first and second input signals, a multiplexer configured to use the output of the detector to select which of two DC offset to use to compensate for the DC signal at the output of the mixer, and a voltage compensation means configured to generate a second DC voltage signal in response to the selected DC offset such that the generated second DC voltage signal compensates for the first DC voltage signal at the output of the mixer.

The apparatus of claim 17, wherein the voltage compensation means comprises a subtraction circuit and a voltage source, wherein the voltage source is adapted to generate the second DC signal and the subtraction circuit is adapted to subtract the second DC signal from the output of the mixer.

The device of claim 18, wherein the voltage source is a digital-to-analog converter.

The apparatus of claim 19, wherein the digital-to-analog converter generates a DC signal in accordance with a digital offset value provided to the digital-to-analog converter by an offset control module.

The apparatus of claim 20, wherein the offset control module comprises a look-up table, the offset control module providing to the digital-to-analog converter a digital offset value selected in response to the detected relative phase of the first and second input signals from the look-up table becomes.

A method for controlling the compensation of a bimodal DC signal at the output of a mixer, wherein the mixer is adapted to receive a first and a second input signal, the mixer is configured to generate a first DC signal at the output of the mixer when the first one and second input signal have the same frequency and a first relative phase, the method comprising the steps of: Determining the relative phase of the first and second input signals to the mixer, Selecting one of two DC offset to use it to compensate the first DC signal at the output of the mixer in response to the relative phase of the first and second input signals, and Generating a second DC voltage signal in response to the selected DC offset such that the generated second DC voltage signal compensates for the first DC voltage signal at the output of the mixer.