Nothing Special   »   [go: up one dir, main page]

DE102017219159A1 - Halbleitervorrichtung und Fertigungsverfahren dafür - Google Patents

Halbleitervorrichtung und Fertigungsverfahren dafür Download PDF

Info

Publication number
DE102017219159A1
DE102017219159A1 DE102017219159.7A DE102017219159A DE102017219159A1 DE 102017219159 A1 DE102017219159 A1 DE 102017219159A1 DE 102017219159 A DE102017219159 A DE 102017219159A DE 102017219159 A1 DE102017219159 A1 DE 102017219159A1
Authority
DE
Germany
Prior art keywords
buffer layer
layer
semiconductor device
impurity concentration
type buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017219159.7A
Other languages
English (en)
Inventor
Kenji Suzuki
Tetsuo Takahashi
Mitsuru Kaneda
Ryu KAMIBABA
Koichi Nishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017219159A1 publication Critical patent/DE102017219159A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung weist eine Driftschicht, die aus einem Halbleitermaterial einer ersten Leitfähigkeitsart ausgebildet ist, ein MOSFET-Teil, das eine auf einer Frontfläche der Driftschicht vorgesehene p-Typ-Basisschicht aufweist, eine erste n-Typ-Pufferschicht, die auf einer Rückseite der Driftschicht vorgesehen ist, und eine zweite n-Typ-Pufferschicht, die auf einer Rückseite der ersten n-Typ-Pufferschicht vorgesehen ist und eine hohe Verunreinigungskonzentration aufweist, auf. Die erste n-Typ-Pufferschicht weist eine höhere Verunreinigungskonzentration auf als die Driftschicht und weist eine Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche von 1,0 × 10cmoder weniger auf.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung.
  • Hintergrund
  • Herkömmlicherweise ist, wie zum Beispiel in JP 2011-119542 A offenbart, ein IGBT bekannt, welcher mit zwei Pufferschichten, die unterschiedliche Verunreinigungskonzentrationen aufweisen, auf einer Driftschichtrückseite versehen ist. Der IGBT gemäß dieser Veröffentlichung ist mit einer Pufferschicht einer geringen Verunreinigungskonzentration entfernt von einer p+-Kollektorschicht des IGBTs und einer Pufferschicht einer hohen Verunreinigungskonzentration, die sich nah bei der p+-Kollektorschicht befindet, versehen.
  • Es ist eins der Merkmale der Technik, die sich auf diese Veröffentlichung bezieht, dass eine Gesamtdicke und eine Gesamtverunreinigungsmenge der Pufferschicht der geringen Verunreinigungskonzentration und der Pufferschicht der hohen Verunreinigungskonzentration innerhalb eines bestimmten Umfangs begrenzt sind. Absatz 0022 der Veröffentlichung beschreibt eine bestimmte Struktur einer Pufferschicht 24, welche die Pufferschicht der geringen Verunreinigungskonzentration ist, die eine Verunreinigungskonzentration von 2 × 1016 cm-3, eine Dicke von 40 µm und eine Gesamtverunreinigungsmenge von 8 × 1013 cm-2 aufweist.
  • Die Pufferschicht der geringen Verunreinigungskonzentration, die sich entfernt von der p+-Kollektorschicht befindet, wird gemäß dem vorstehenden Stand der Technik im Folgenden auch eine „tiefe Niederkonzentrationspufferschicht“ genannt, im dem Sinne, dass sie eine Pufferschicht ist, die tief in der Driftschicht ausgebildet ist und eine relativ geringe Verunreinigungskonzentration aufweist. Währenddessen wird die die Pufferschicht der hohen Verunreinigungskonzentration gemäß dem vorstehenden Stand der Technik, die sich nah bei der p+-Kollektorschicht befindet, im Folgenden auch eine „flache Hochkonzentrationspufferschicht“ genannt, in dem Sinne, dass sie eine Pufferschicht ist, die flach in der Driftschicht ausgebildet ist und eine relativ hohe Verunreinigungskonzentration aufweist.
  • Wenn keine flache Hochkonzentrationspufferschicht vorgesehen ist, dann wird ein Leckstrom des IGBTs umso deutlich größer, je geringer die Verunreinigungskonzentration der tiefen Niederkonzentrationspufferschicht ist. Wenn eine flache Hochkonzentrationspufferschicht vorgesehen ist, gibt es einen Vorteil, dass der Leckstrom auf ein ausreichend geringes Maß reduziert wird, selbst wenn die Verunreinigungskonzentration der tiefen Niederkonzentrationspufferschicht gering ist.
  • Andererseits gibt es, wenn die Verunreinigungskonzentration der tiefen Niederkonzentrationspufferschicht zu hoch ist, einen Nachteil, dass ein elektrisches Feld auf der Driftschichtrückseite in einem sicheren Betriebsbereich in dem Fall einer Kurzschlussunterbrechung zu hoch wird. Der sichere Betriebsbereich zu der Zeit der Kurzschlussunterbrechung ist eins der Leistungsmerkmale eines Schaltelements und wird auch „SCSOA (Short Circuit Safe Operating Area, sicherer Kurzschlussbetriebsbereich)“ genannt. Obwohl eine Verunreinigungskonzentration der tiefen Niederkonzentrationspufferschicht so ausgelegt werden muss, dass sie in einen geeigneten Bereich fällt, hat vorstehendes JP 2011-119542 A nur eine Konzentration offenbart, welche zu einem bestimmten Grad hoch ist, und hat einem SCSOA keine ausreichende Beachtung geschenkt.
  • Vorstehendes JP 2011-119542 A liefert keine bestimmte Beschreibung von Dotierstoffen der flachen Hochkonzentrationspufferschicht und der tiefen Niederkonzentrationspufferschicht und eines Fertigungsverfahren dafür. Als ein Ergebnis intensiver Forschung fand der Erfinder der vorliegenden Erfindung ein bevorzugtes Verfahren zur Fertigung einer Halbleitervorrichtung, die mit einer flachen Hochkonzentrationspufferschicht und einer tiefen Niederkonzentrationspufferschicht versehen ist.
  • Eins der Leistungsmerkmale eines Schaltelements ist ein sicherer, umgekehrt vorgespannter Betriebsbereich (Reverse Bias Safe Operation Area, RBSOA). Als ein Ergebnis intensiver Forschung fand der Erfinder der vorliegenden Erfindung eine bevorzugte Struktur, welche einen guten RBSOA gewährleistet.
  • Zusammenfassung
  • Die vorliegende Erfindung ist implementiert worden, um die vorstehend genannten Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit verbessertem SCSOA und ein Fertigungsverfahren dafür zur Verfügung zu stellen.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung, ein bevorzugtes Fertigungsverfahren zur Fertigung einer Halbleitervorrichtung zur Verfügung zu stellen, die mit einer flachen Hochkonzentrationspufferschicht und einer tiefen Niederkonzentrationspufferschicht versehen ist.
  • Es ist weiter eine andere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem verbesserten RBSOA zur Verfügung zu stellen.
  • Eine Halbleitervorrichtung gemäß einem ersten Aspekt der vorliegenden Erfindung weist auf: eine Driftschicht, die aus einem Halbleitermaterial einer ersten Leitfähigkeitsart ausgebildet ist; ein MOSFET-Teil, das auf einer Frontfläche der Driftschicht vorgesehen ist und eine Halbleiterschicht einer zweiten Leitfähigkeitsart aufweist, welche einen pn-Übergang mit der Driftschicht bildet; eine erste Pufferschicht; und eine zweite Pufferschicht. Die erste Pufferschicht ist auf einer Rückseite der Driftschicht vorgesehen. Die erste Pufferschicht weist die erste Leitfähigkeitsart auf und weist eine höhere Verunreinigungskonzentration auf als die Driftschicht. Die erste Pufferschicht weist eine Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche von 1,0 × 1012 cm-2 oder weniger auf. Die zweite Pufferschicht ist auf einer Rückseite der ersten Pufferschicht vorgesehen. Die zweite Pufferschicht weist die erste Leitfähigkeitsart auf und weist eine höhere Verunreinigungskonzentration auf als die erste Pufferschicht auf.
  • Ein Verfahren zur Fertigung einer Halbleitervorrichtung gemäß einem zweiten Aspekt der vorliegenden Erfindung weist auf: einen Schritt eines Präparierens einer Driftschicht, die ein MOSFET-Teil auf einer Oberfläche davon aufweist; einen ersten Pufferschichtausbildungsschritt eines Ausbildens einer ersten Pufferschicht durch Ionen-Implantierung von Protonen bis zu einer ersten Tiefe in eine Rückseite der Driftschicht; und einen zweiten Pufferschichtausbildungsschritt eines Ausbildens einer zweiten Pufferschicht durch lonen-Implantierung von V-Gruppen-Elementen bis zu einer zweiten Tiefe, die flacher ist als die erste Tiefe, in eine Rückseite der ersten Pufferschicht. Die erste Pufferschicht weist eine Verunreinigungskonzentrationsverteilung in einer Dickenrichtung mit einem ersten Konzentrationshöchstwert auf. Die zweite Pufferschicht weist eine Verunreinigungskonzentrationsverteilung in der Dickenrichtung mit einem zweiten Konzentrationshöchstwert auf, der höher ist als der erste Konzentrationshöchstwert.
  • Eine Halbleitervorrichtung gemäß einem dritten Aspekt der vorliegenden Erfindung weist auf: eine Driftschicht, die aus einem Halbleitermaterial einer ersten Leitfähigkeitsart ausgebildet ist; ein Zellenteil, das auf einer Frontfläche der Driftschicht vorgesehen ist; einen Umfangsbereich, der um das Zellenteil herum auf der Frontfläche der Driftschicht vorgesehen ist; eine Pufferschicht, welche auf einer Rückseite der Driftschicht vorgesehen ist und die erste Leitfähigkeitsart aufweist; und eine Kollektorschicht. Die Kollektorschicht ist so vorgesehen, dass sie sich über einen Bereich direkt unter dem Zellenteil und einen Bereich direkt unter dem Umfangsbereich auf einer Rückseite der Pufferschicht erstreckt, und eine zweite Leitfähigkeitsart aufweist, deren Verunreinigungskonzentration in einem Bereich direkt unter dem Umfangsbereich geringer ist als eine Verunreinigungskonzentration in einem Bereich direkt unter dem Zellenteil.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung ersichtlicher.
  • Figurenliste
    • 1 ist ein Diagramm, das eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 2 ist ein Graph, der eine Verunreinigungskonzentrationsverteilung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 3 ist ein Graph zum Beschreiben von Betriebsvorgängen und Wirkungen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 4 ist ein Graph zum Beschreiben von Betriebsvorgängen und Wirkungen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 5 ist ein Graph zum Beschreiben von Betriebsvorgängen und Wirkungen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 6 ist ein Graph zum Beschreiben von Betriebsvorgängen und Wirkungen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 7 ist ein Graph zum Beschreiben von Betriebsvorgängen und Wirkungen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 8 ist ein Graph zum Beschreiben von Betriebsvorgängen und Wirkungen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 9 ist ein Graph zum Beschreiben von Betriebsvorgängen und Wirkungen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 10 ist ein Graph zum Beschreiben von Betriebsvorgängen und Wirkungen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 11 ist ein Graph zum Beschreiben von Betriebsvorgängen und Wirkungen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 12 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 13 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 14 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 15 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 16 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 17 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 18 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 19 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 20 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 21 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 22 ist ein Diagramm zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 23 ist ein Diagramm, das eine Halbleitervorrichtung gemäß einem Vergleichsbeispiel für die erste Ausführungsform der vorliegenden Erfindung darstellt;
    • 24 ist ein Graph, der eine Verunreinigungskonzentrationsverteilung der Halbleitervorrichtung gemäß dem Vergleichsbeispiel für die erste Ausführungsform der vorliegenden Erfindung darstellt;
    • 25 ist ein Diagramm, das eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt; und
    • 26 ist ein Diagramm, das eine Halbleitervorrichtung gemäß einer Modifikation der zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • Beschreibung der Ausführungsformen
  • Erste Ausführungsform
  • 1 ist ein Diagramm, das eine Halbleitervorrichtung 20 gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt. Die Halbleitervorrichtung 20 gemäß der ersten Ausführungsform ist ein Bipolartransistor mit isoliertem Gate (IGBT), der mit einem Trench-Gate versehen ist. In 1 ist die Halbleitervorrichtung 20 mit einem Substrat 1 versehen. Das Substrat 1 besteht aus Silizium und weist eine n-Typ-Leitfähigkeit auf. Da das Substrat 1 als eine Driftschicht 1 in dem IGBT fungiert, wird das Substrat 1 nachfolgend auch als eine „Driftschicht 1“ bezeichnet.
  • Ein MOSFET-Teil 22 ist auf der Driftschicht 1 vorgesehen, wobei ein Oberflächenprozess verwendet wird. Das MOSFET-Teil 22 ist mit einer p-Typ-Basisschicht 2, n+-Typ-Emitterschichten 3, Trench-Gates 4, einer p+-Typ-Schicht 5, Zwischenlagenisolierungsschichten 6 und einer Emitterelektrode 7 versehen. Die p-Typ-Basisschicht 2 ist auf einer Frontfläche der Driftschicht 1 vorgesehen. Die p-Typ-Basisschicht 2 ist mit der Driftschicht 1 verbunden, sodass sie einen pn-Übergang bilden, der eine Verarmungsschicht erzeugt. Eine Mehrzahl von n+-Typ-Emitterschichten 3 ist getrennt an einer Mehrzahl von Stellen auf einer Frontfläche der p-Typ-Basisschicht 2 ausgebildet. Die Trench-Gates 4 sind so vorgesehen, dass sie ihre jeweiligen n+-Typ-Emitterschichten 3 durchdringen. Die p+-Typ-Schicht 5 ist zwischen der Mehrzahl von n+-Typ-Emitterschichten 3 auf der Frontfläche der p-Typ-Basisschicht 2 vorgesehen. Die Zwischenlagenisolierungsschichten 6 bedecken die Oberflächenseiten der n+-Typ-Emitterschichten 3 und der Trench-Gates 4. Die Emitterelektrode 7 bedeckt Oberflächen der Zwischenlagenisolierungsschichten 6 und der p+-Typ-Schicht 5.
  • Eine erste n-Typ-Pufferschicht 8 und eine zweite n-Typ-Pufferschicht 11 sind auf der Rückseite der Driftschicht 1 vorgesehen. Die erste n-Typ-Pufferschicht 8 weist eine geringe Verunreinigungskonzentration auf und ist eine n-Typ-Pufferschicht, die bis zu einem tiefen Bereich der Driftschicht 1 ausgebildet ist. Die erste n-Typ-Pufferschicht 8 wird durch Implantieren von Protonen in die Rückseite der Driftschicht 1 unter Verwendung eines Ionen-Implantierers hergestellt. Genauer wird die erste n-Typ-Pufferschicht 8 durch mehrmaliges Implantieren von Protonen, während eine Beschleunigungsspannung zum Beispiel bis zu 1500 keV verändert wird, unter Verwendung eines Protonen-Implantierers ausgebildet. In der ersten Ausführungsform sei angenommen, dass die erste n-Typ-Pufferschicht 8 bis zu einer Tiefe in der Größenordnung von 30 µm von der Rückseite der Driftschicht 1 vor einer Ionen-Implantierung ausgebildet wird.
  • Die zweite n-Typ-Pufferschicht 11 ist eine Schicht, die in einem flachen Bereich auf der Rückseite der Driftschicht 1 ausgebildet ist und eine höhere Verunreinigungskonzentration als die erste n-Typ-Pufferschicht 8 aufweist. Die zweite n-Typ-Pufferschicht 11 wird nach dem Ausbilden der ersten n-Typ-Pufferschicht 8 und Aktivieren derselben durch eine Wärmebehandlung durch lonen-Implantierung von Phosphor oder Arsen in die Rückseite der Driftschicht 1 ausgebildet.
  • Eine p-Typ-Kollektorschicht 9 ist auf einer Rückseite der zweiten n-Typ-Pufferschicht 11 vorgesehen. Außerdem ist eine Kollektorelektrode 10 auf einer Rückseite der Kollektorschicht 9 vorgesehen.
  • 2 ist ein Graph, der eine Verunreinigungskonzentrationsverteilung der Halbleitervorrichtung 20 gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. 2 zeigt ein Verunreinigungskonzentrationsprofil auf der Rückseite der Driftschicht 1 der Halbleitervorrichtung 20. Die Kollektorschicht 9, die sich am nächsten an der Rückseite befindet, weist eine höchste Verunreinigungskonzentration auf. Die zweite n-Typ-Pufferschicht 11, die näher an der Driftschicht 1 liegt als die Kollektorschicht 9, weist einen Verunreinigungskonzentrationshöchstwert von ungefähr 4 × 1016 cm-3 auf. Die erste n-Typ-Pufferschicht 8, die näher an der Driftschicht 1 liegt als die zweite n-Typ-Pufferschicht 11, weist eine Mehrzahl von Konzentrationshöchstwerten auf, oder genauer vier Konzentrationshöchstwerte. Von den vier Konzentrationshöchstwerten der ersten n-Typ-Pufferschicht 8 ist der Konzentrationshöchstwert, der am nächsten an der zweiten n-Typ-Pufferschicht 11 liegt, ungefähr 1,0 × 1015 cm-3. Die übrigen drei Konzentrationshöchstwerte nehmen schrittweise ab, wenn der Abstand von der zweiten n-Typ-Pufferschicht 11 größer wird.
  • Es ist zu beachten, dass jeweils Dicken der ersten n-Typ-Pufferschicht 8 und der zweiten n-Typ-Pufferschicht 11 dargestellt werden. Als ein Beispiel kann, wie unter Verwendung einer in 10 und 11 gezeigten Simulation, welche nachfolgend beschrieben wird, festgelegt wird, eine Protonen-Implantierungstiefe bei einem Ausbilden der ersten n-Typ-Pufferschicht 8 in der Größenordnung von 30 µm liegen, und eine Dicke der zweiten n-Typ-Pufferschicht 11 kann in der Größenordnung von ungefähr 1 µm bis mehrere µm liegen. Die Dicke der ersten n-Typ-Pufferschicht 8 weist einen Wert auf, der durch Subtrahieren der Gesamtdicke der zweiten n-Typ-Pufferschicht 11 und der Kollektorschicht 9 von 30 µm, welches die Protonen-Implantierungstiefe ist, erhalten wird.
  • Nachfolgend werden Vorgänge und Wirkungen der Halbleitervorrichtung 20 gemäß der ersten Ausführungsform beschrieben. 3 bis 11 sind Graphen zum Beschreiben von Vorgängen und Wirkungen der Halbleitervorrichtung 20 gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • Hierbei werden Vergleichsbeispiele, die in 23 und 24 gezeigt sind, ebenfalls für eine vergleichende Beschreibung verwendet. 23 ist ein Diagramm, das eine Halbleitervorrichtung 120 gemäß einem Vergleichsbeispiel für die erste Ausführungsform der vorliegenden Erfindung darstellt. 24 ist ein Graph, der eine Verunreinigungskonzentrationsverteilung der Halbleitervorrichtung 120 gemäß dem Vergleichsbeispiel für die erste Ausführungsform der vorliegenden Erfindung darstellt. Die Halbleitervorrichtung 120 gemäß dem Vergleichsbeispiel ist mit einer Struktur und einer Verunreinigungskonzentrationsverteilung ähnlich zu denjenigen der in 1 gezeigten Halbleitervorrichtung 20 versehen, außer dass sie nicht mit der zweiten n-Typ-Pufferschicht 11 versehen ist.
  • Eine Wirkung des Ausbildens der zweiten n-Typ-Pufferschicht 11 wurde unter Verwendung einer Vorrichtungssimulation verifiziert. Die für die Simulation verwendete Vorrichtung ist ein IGBT, und Berechnungen wurden unter einer Bedingung mit einem spezifischen Widerstand von ungefähr 67 Q·cm, einer Wafer-Dicke von 110 µm und einer Güte von 175 A/1200 V durchgeführt.
  • 3 stellt ein Verhältnis zwischen einer Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche der ersten n-Typ-Pufferschicht 8 und einem Leckstrom dar, wenn 1200 V angelegt werden. Es wird erkannt, dass der Leckstrom durch Einfügen der zweiten n-Typ-Pufferschicht 11 verglichen mit dem Fall, in welchem nur die erste n-Typ-Pufferschicht 8 enthalten ist, wesentlich reduziert wird. Dies gilt, weil die zweite n-Typ-Pufferschicht 11 eine Versorgung mit einem Löcherstrom von der Kollektorschicht in das Si reduziert. Ein anderer Grund ist, dass, wenn eine Spannung angelegt wird, selbst wenn eine Verarmungsschicht zu der Innenseite der ersten n-Typ-Pufferschicht 8 ausgeweitet wird, welche eine geringe Konzentration aufweist, die zweite n-Typ-Pufferschicht 11, die eine hohe Konzentration aufweist, eine Rolle spielt, dass sie die Verarmungsschicht stoppt.
  • 4 bis 6 zeigen Ergebnisse von SCSOA-Tests, die unter Verwendung einer Simulation für ein elektrisches Feld, eine Elektronenkonzentration und eine Löcherkonzentration in Si durchgeführt werden. Die Simulation wird auf die folgenden vier Strukturen ausgeführt. In einer ersten Struktur ist die erste n-Typ-Pufferschicht 8 relativ niedrig ausgelegt, und die zweite n-Typ-Pufferschicht 11 ist vorgesehen. In einer zweiten Struktur ist die erste n-Typ-Pufferschicht 8 relativ niedrig ausgelegt und die zweite n-Typ-Pufferschicht 11 ist weggelassen. In einer dritten Struktur ist die erste n-Typ-Pufferschicht 8 relativ hoch ausgele6gt, und die zweite n-Typ-Pufferschicht 11 ist vorgesehen. In einer vierten Struktur ist die erste n-Typ-Pufferschicht 8 relativ hoch ausgelegt und die zweite n-Typ-Pufferschicht 11 ist weggelassen. Eine Bedingung der SCSOA ist Vce = 800 V, Vge = 15 V, tw = 5 µs und das elektrische Feld, die Elektronenkonzentration und die Löcherkonzentration, wenn t = 4 µs ist, werden jeweils gemessen.
  • 4 stellt eine Verteilung eines elektrischen Felds in einer Dickenrichtung unter der Annahme dar, dass die Frontfläche der Halbleitervorrichtung 20 der Ursprung ist. Die Ergebnisse der vorstehenden vier Strukturen sind jeweils durch charakteristische Kurven Q1 bis Q4 gezeigt. Wie aus den charakteristischen Kurven Q3 und Q4 in 4 erkannt wird, wird, wenn die Verunreinigungskonzentration der ersten n-Typ-Pufferschicht 8 steigt, das elektrische Feld an einer Position einer Dicke 80 µm von der Oberfläche, das heißt einem Übergang zwischen der Driftschicht 1 und der ersten n-Typ-Pufferschicht 8, stark. Im Gegensatz dazu neigt, wie aus den charakteristischen Kurven Q1 und Q2 in 4 erkannt wird, wenn die Verunreinigungskonzentration der ersten n-Typ-Pufferschicht 8 sinkt, das elektrische Feld dazu, auf der Oberflächenseite der Driftschicht 1, genauer in der Umgebung der Dicke 5 µm bis 6 µm von der Oberfläche, zuzunehmen.
  • 5 stellt eine Elektronenkonzentration in der Dickenrichtung unter der Annahme dar, dass die Frontfläche der Halbleitervorrichtung 20 der Ursprung ist. 6 stellt eine Löcherkonzentration in der Dickenrichtung unter der Annahme dar, dass die Frontfläche der Halbleitervorrichtung 20 der Ursprung ist. Wie aus den charakteristischen Kurven Q1 bis Q4 in 5 erkannt wird, verändert sich, selbst wenn sie mit einem Fall, in welchem die Verunreinigungskonzentration der ersten n-Typ-Pufferschicht 8 hoch ist, und einem Fall, in welchem sie niedrig ist, verglichen werden, die Elektronenkonzentration in der Driftschicht 1, das heißt dem Substrat 1, nicht viel. Wie jedoch in 6 gezeigt, sinkt die Löcherkonzentration in der Driftschicht 1 gemäß den charakteristischen Kurven Q3 und Q4, wo die Verunreinigungskonzentration der ersten n-Typ-Pufferschicht 8 hoch ist. Dies gilt, weil Löcher innerhalb der ersten n-Typ-Pufferschicht 8 gelöscht werden. Als eine Folge tritt ein Mangel an Ladungsträgern auf der Rückseite der Driftschicht 1 auf. Der Mangel an Ladungsträgern bewirkt, dass sich die Verarmungsschicht zwischen der Driftschicht 1 und der ersten n-Typ-Pufferschicht 8 ausdehnt. Entsprechend wächst das elektrische Feld, und eine positive Rückkopplung findet statt, was ein übermäßig starkes elektrisches Feld erzeugt.
  • Es ist zu beachten, dass, wenn ein Fall, in welchem die zweite n-Typ-Pufferschicht 11 vorgesehen ist, und ein Fall, in welchem sie nicht vorgesehen ist, verglichen werden, es im Wesentlichen keinen Unterschied in der Verteilung des elektrischen Felds in der Halbleitervorrichtung 20 gibt. Dies gilt, weil die zweite n-Typ-Pufferschicht 11 ein Löschen von Löchern verhindern kann.
  • 7 zeigt Simulationsergebnisse, die ein Verhältnis zwischen einer Gesamtmenge von elektrisch aktiven Verunreinigungen pro Einheitsfläche der ersten n-Typ-Pufferschicht 8 und einem Maximum eines elektrischen Felds in der Halbleitervorrichtung 20 während eines SCSOA-Tests anzeigen. Wie in 7 gezeigt, wird ein Minimalwert des Maximums des elektrischen Felds in der Umgebung der Gesamtmenge an Verunreinigungen von 6 × 1011 cm-2 erhalten. Gründe für einen solchen Trend werden beschrieben. Zuerst wird das elektrische Feld auf der Oberflächenseite der Halbleitervorrichtung 20 umso höher, je geringer die Verunreinigungskonzentration der ersten n-Typ-Pufferschicht 8 ist. Umgekehrt wird das elektrische Feld auf der Rückseite der Halbleitervorrichtung 20 umso stärker, je höher die Verunreinigungskonzentration der ersten n-Typ-Pufferschicht 8 ist. Deshalb weist von dem Standpunkt eines Reduzierens des Maximums des elektrischen Felds in der Halbleitervorrichtung 20 die Verunreinigungskonzentration der ersten n-Typ-Pufferschicht 8 einen genau geeigneten Umfang auf.
  • Gemäß dem in 7 gezeigten Graph ist es durch ein Festlegen einer Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche der ersten n-Typ-Pufferschicht 8 auf innerhalb eines Bereichs von 4,5 × 1011 cm-2 bis 1.0 × 1012 cm-2 möglich, das Maximum des elektrischen Felds in der Halbleitervorrichtung 20 zu reduzieren und einen hohen SCSOA zu erfüllen.
  • Wenn die Ergebnisse in 3 und 7 kombiniert werden, ist es möglich, einen hohen SCSOA zu erhalten, während der Leckstrom durch Vorsehen der zweiten n-Typ-Pufferschicht 11 und Aufweisen der Verunreinigungskonzentration der ersten n-Typ-Pufferschicht 8 innerhalb eines geeigneten Bereichs unterdrückt wird.
  • Es ist zu beachten, dass das Ausbilden der ersten n-Typ-Pufferschicht 8 die folgenden Vorzüge aufweist. Zuerst bietet die erste n-Typ-Pufferschicht 8 verglichen mit der zweiten n-Typ-Pufferschicht 11 eine geringe Sensitivität gegenüber Fremdstoffen und Beschädigungen auf der Rückseite während des Ausbildens, unterdrückt Schwankungen des Leckstroms und kann eine Qualität verbessern. Weiter kann sie durch das Stoppen der Verarmungsschicht zu der Zeit eines Abschaltens in der ersten n-Typ-Pufferschicht 8 dadurch eine Verarmung an Ladungsträgern verhindern und eine Oszillation zu der Zeit des Abschaltens unterbinden. Die Oszillation einer Spannung oder eines Stroms kann Strahlungsstörsignale verursachen. Insbesondere wenn der Wafer dünner ausgelegt wird, um eine Leistungsfähigkeit zu verbessern, ist es wahrscheinlicher, dass die Verarmungsschicht die Rückseite erreicht, wenn eine Spannung an die Vorrichtung angelegt wird. Als eine Lösung dieser Probleme ist bevorzugt, die erste n-Typ-Pufferschicht 8 vorzusehen.
  • 8 zeigt ein Beispiel einer Oszillationswellenform zu der eines Abschaltens. Ein mit S gekennzeichneter Pfeil in 8 kennzeichnet eine „Spannungsschwingungsbreite bei dem Start der Abschaltoszillation“. Die Spannungsschwingungsbreite zu dem Start der Abschaltoszillation korrespondiert zu einem Unterschied zwischen einem Minimalspannungswert und einem Maximalspannungswert, wenn eine Spannung gemäß einem Abschalten ein Maximalwert wird und dann sinkt und die Spannung aufgrund einer Oszillation wieder ansteigt.
  • 9 zeigt ein Verhältnis zwischen einer Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche der ersten n-Typ-Pufferschicht 8 und einer maximalen Spannungsschwingungsbreite zu dem Start einer Abschaltoszillation. Da das Anwachsen der Verarmungsschicht zu der Zeit eines Abschaltens abhängig von der Zeit variiert, wird das Anwachsen der Verarmungsschicht unter Verwendung einer Simulation in einem statischen Fall bestätigt. Wenn die Verunreinigungskonzentration der ersten n-Typ-Pufferschicht 8 gering ist, ist es wahrscheinlicher, dass eine Oszillation auftritt. Wenn die Verunreinigungskonzentration der ersten n-Typ-Pufferschicht 8 hoch ist, kann eine Oszillation einer Spannung unterdrückt werden. Genauer kann aus 9 gelesen werden, dass, wenn die Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche 4,5 × 1011 cm-2 oder größer wird, die Oszillation der Spannung unterdrückt wird.
  • 10 ist ein Diagramm, das eine elektrische Feldstärke in der Halbleitervorrichtung 20 darstellt, wenn eine Nennspannung Vce = 1200 V angelegt wird. Die Gesamtmenge an Verunreinigungen der ersten n-Typ-Pufferschicht 8 ist auf fünf unterschiedliche Gesamtmengen an Verunreinigungen festgelegt, und charakteristische Kurven C1 bis C5, die ihre jeweiligen Berechnungsergebnisse zeigen, sind dargestellt. Das Verhältnis zwischen den fünf Gesamtmengen an Verunreinigungen und den charakteristischen Kurven C1 bis C5 ist wie folgt: C1 ist 1,6 × 1011 cm-2; C2 ist 3,1 × 1011 cm-2; C3 ist 4,5 × 1011 cm-2; C4 ist 5,9 × 1011 cm-2; und C5 ist 1,4 × 1012 cm-2. Längslinien, die durch gestrichelte Linien in 10 gezeigt sind, kennzeichnen jeweils einen Übergang J1 zwischen der Driftschicht 1 und der ersten n-Typ-Pufferschicht 8, einen Übergang J2 zwischen der ersten n-Typ-Pufferschicht 8 und der zweiten n-Typ-Pufferschicht 11 und einen Übergang J3 zwischen der zweiten n-Typ-Pufferschicht 11 und der Kollektorschicht 9. Da die Verunreinigungskonzentration in der ersten n-Typ-Pufferschicht 8 höher ist als in der Driftschicht 1, breitet sich die Verarmungsschicht kaum in der ersten n-Typ-Pufferschicht 8 aus.
  • 11 ist eine vergrößerte Ansicht eines Bereichs einer Dicke von 90 µm bis 110 µm in 10. Der in 11 vergrößerte Bereich korrespondiert zu dem Bereich von der ersten n-Typ-Pufferschicht 8 zu der Kollektorschicht 9. Um eine Oszillation zu der Zeit eines Abschaltens zu verhindern, ist bevorzugt, zu verhindern, dass die Verarmungsschicht die zweite n-Typ-Pufferschicht 11 erreicht, wenn eine Nennspannung in einem statischen Zustand angelegt wird oder während eines Schaltvorgangs oder wenn eine Durchbruchspannung in dem AUSZustand gehalten wird. Diesbezüglich erreicht gemäß 11 die Verarmungsschicht die zweite n-Typ-Pufferschicht 11 nicht in den charakteristischen Kurven C3 bis C5, in welchen eine Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche auf 4,5 × 1011 cm-2 oder größer festgelegt ist. Eine Gesamtmenge an Verunreinigungen von 4,5 × 1011 cm-2 fällt mit einer minimalen Gesamtmenge an Verunreinigungen für ein Unterdrücken einer Oszillationsspannung zu der Zeit eines Abschaltens zusammen.
  • Wie vorstehend beschrieben, ist gemäß der ersten Ausführungsform in der Halbleitervorrichtung 20, die mit den ersten und zweiten n-Typ-Pufferschichten 8 und 11 versehen ist, eine Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche der ersten n-Typ-Pufferschicht 8 auf 1,0 × 1012 cm-2 oder weniger festgelegt. Da der obere Grenzwert der Gesamtmenge an Verunreinigungen der ersten n-Typ-Pufferschicht 8 geeignet bestimmt wird, sodass sie in der Lage ist, ein maximales elektrisches Feld in der Halbleitervorrichtung 20 zu reduzieren, kann der SCSOA so erhalten werden, dass er eine bevorzugte Charakteristik aufweist. Andererseits ist die untere Grenze der Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche in der ersten n-Typ-Pufferschicht 8 bevorzugt 4,5 × 1011 cm-2 oder größer. Eine Wirkung eines Unterdrückens einer Oszillation zu der Zeit eines Abschaltens wird auf diese Weise erzielt. Das heißt, aus den Ergebnissen in 3, 7 und 9 ist bevorzugt, die Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche der ersten n-Typ-Pufferschicht 8 innerhalb eines Bereichs von 4,5 × 1011 cm-2 bis 1,0 × 1012 cm-2 festzulegen. Auf diese Weise ist es möglich, einen weiten SCSOA und eine hohe Abschaltoszillationsunterdrückungswirkung zur Verfügung zu stellen, während ein Leckstrom unterdrückt wird.
  • Es ist zu beachten, dass die Verunreinigungskonzentration der zweiten n-Typ-Pufferschicht 11 höher sein muss als diejenige der ersten n-Typ-Pufferschicht 8. Um jedoch in der Halbleitervorrichtung 20 eine höhere Leckstromunterdrückungswirkung und eine höhere Unterdrückungswirkung für ein maximales elektrisches Feld zu erzielen, weist auch die Verunreinigungskonzentration der zweiten n-Typ-Pufferschicht 11 einen bevorzugten Bereich auf. Die Skala auf der vertikalen Achse des in 2 gezeigten Graphen ist eine logarithmische, und in 2 weist die zweite n-Typ-Pufferschicht 11 gemäß der ersten Ausführungsform einen Höchstwert einer Verunreinigungskonzentrationsverteilung von 3 × 1016 cm-3 als ein Beispiel auf. Ein Konzentrationshöchstwert der Verunreinigungskonzentrationsverteilung in der Dickenrichtung der zweiten n-Typ-Pufferschicht 11 kann so festgelegt sein, dass er in einen Bereich von 3 × 1016 cm-3 bis 6 × 1016 cm-3 als ein Beispiel fällt. Weiter kann die Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche der zweiten n-Typ-Pufferschicht 11 ebenfalls so festgelegt werden, dass sie in einen Bereich von 7 × 1011 cm-2 bis 1,4 × 1012 cm-2 fällt.
  • Es ist zu beachten, dass die nachfolgende Halbleitervorrichtung auch als eine Modifikation der Halbleitervorrichtung 20 gemäß der ersten Ausführungsform vorgesehen sein kann.
  • Die Halbleitervorrichtung 20 ist in der ersten Ausführungsform beschrieben worden, in welcher das Halbleitermaterial Silizium ist, der Dotierstoff der ersten n-Typ-Pufferschicht 8 Protonen sind und der Dotierstoff der zweiten n-Typ-Pufferschicht 11 Phosphor oder Arsen ist. Das Halbleitermaterial der Driftschicht 1 kann jedoch Siliziumkarbid sein, das heißt SiC. In diesem Fall kann der Dotierstoff der ersten n-Typ-Pufferschicht 8 Protonen sein und der Dotierstoff der zweiten n-Typ-Pufferschicht 11 kann Stickstoff sein.
  • Das Ziel der ersten Ausführungsform ist ein IGBT, der mit einem Trench-Gate versehen ist, aber als eine Modifikation kann das Ziel ein IGBT sein, der mit einem Planar-Gate versehen ist. Weiter kann ein MOSFET durch Weglassen der Kollektorschicht 9 vorgesehen sein.
  • 12 bis 22 sind Diagramme zum Beschreiben eines Verfahrens zur Fertigung der Halbleitervorrichtung 20 gemäß der ersten Ausführungsform der vorliegenden Erfindung. 12 ist ein Flussdiagramm, das ein Verfahren zur Fertigung der Halbleitervorrichtung 20 gemäß der ersten Ausführungsform darstellt. Ein Oberflächenprozess zur Fertigung einer Oberflächenstruktur, das heißt des MOSFET-Teils 22, ist ähnlich zu einem Verfahren zur Fertigung eines allgemein bekannten IGBTs und kein neues ITEM. Deshalb wird eine detaillierte Beschreibung des Oberflächenprozesses weggelassen.
  • (Schritt S100) In dem in 12 gezeigten Flussdiagramm wird zuerst ein Halbleiter-Wafer zu der Zeit der Beendigung des Oberflächenprozesses präpariert, wie in 13 gezeigt. Der Halbleiter-Wafer wird durch Ausbilden des MOSFET-Teils 22 auf dem aus Silizium bestehenden Substrat 1 konfiguriert. Es ist zu beachten, dass in einer vorbestimmten Stufe nach der Beendigung eines in 12 gezeigten Rückseitenprozesses die Halbleitervorrichtung 20, die in einen Chip ausgebildet ist, durch Sägen des Halbleiter-Wafers bereitgestellt wird. Zu einem Zeitpunkt in 13 liegt eine Wafer-Dicke in der Größenordnung von 700 µm und ist im Wesentlichen die gleiche wie diejenige eines bloßen Wafers.
  • (Schritt S102) Als Nächstes wird, wie in 14 gezeigt, die Rückseite des Halbleiter-Wafers, das heißt die Rückseite der Driftschicht 1, unter Verwendung eines Schleifers oder von Nassätzen auf eine gewünschte Dicke poliert. In der ersten Ausführungsform wird ein Polieren ausgeführt, bis die Wafer-Dicke als ein Beispiel 110 µm wird.
  • Als Nächstes wird ein „erster Pufferschichtausbildungsschritt“ ausgeführt. In dem ersten Pufferschichtausbildungsschritt werden Protonen auf die Rückseite der Driftschicht 1 bis zu einer ersten Tiefe ionen-implantiert, und eine Wärmebehandlung wird angewendet. Auf diese Weise wird die erste n-Typ-Pufferschicht 8 ausgebildet, welche die Verunreinigungskonzentrationsverteilung in der Dickenrichtung mit einem ersten Konzentrationshöchstwert, wie in 2 gezeigt, aufweist.
  • (Schritt S104) Genauer werden zuerst, wie in 15 gezeigt, Protonen von der Rückseite bei einer Beschleunigungsspannung von maximal 1500 keV für mehrere Male implantiert. Die Reichweite der Protonen ist 6 µm bei 500 keV und in der Größenordnung von 30 µm bei 1500 keV. In dem ersten Pufferschichtausbildungsschritt ist bevorzugt, eine lonen-Implantierung mehrere Male bei einer Beschleunigungsspannung von 1,5 × 106 eV oder weniger auszuführen. Obwohl ein breiterer Verunreinigungskonzentrationsgradient durch Ausführen eines Aktivierungsglühens ausgebildet wird, um die Protonen zu verbreiten, ist bevorzugt, Implantierungen mehrere Male auszuführen, während die Beschleunigungsspannung verändert wird, um einen Verunreinigungskonzentrationsgradienten zu ausbilden, der näher an einer Gauß-Verteilung liegt.
  • Weiter ist in dem ersten Pufferschichtausbildungsschritt bevorzugt, den Implantierungswinkel der Protonen auf 7 Grad oder mehr und auf 60 Grad oder weniger festzulegen. Durch ein Vergrößern des Ionen-Implantierungswinkels auf eine bestimmte Gradzahl ist es möglich, den Verunreinigungskonzentrationsgradienten in der Dickenrichtung der ersten n-Typ-Pufferschicht 8 sanfter auszuführen. Dies wird genauer beschrieben. 22 stellt ein Verunreinigungskonzentrationsprofil dar, wenn Protonen von 1,0 × 1012 cm-2 bei einem Winkel von 7 Grad und 60 Grad in das Halbleitersubstrat implantiert werden. Selbst wenn der Protonenimplantierungswinkel auf einen kleinen Winkel eingestellt wird, werden Protonen durch Ausführen des Aktivierungsglühens verbreitet, sodass sie ein breites Profil bereitstellen, aber seine volle Breite bei dem halben Maximum ist klein und sein Verunreinigungskonzentrationsgradient ist intensiv. In diesem Fall muss, um ein Profil zu erhalten, das einer Gauß-Verteilung ähnlich ist, die Implantierung mehrere Male durchgeführt werden, während die Beschleunigungsspannung verändert wird. Obwohl die Reichweite durch Festlegen eines großen Ionen-Implantierungswinkels reduziert werden kann, das heißt durch Festlegen einen Ionen-Implantierungswinkels zum Beispiel innerhalb eines Bereichs von 7 bis 60 Grad, kann ein sanfter Verunreinigungskonzentrationsgradient wie eine in 22 gezeigte Verunreinigungskonzentrationsverteilung eines Ionen-Implantierungswinkels von 60 Grad einfacher erzeugt werden. Als eine Folge gibt es solche Vorteile, dass die Anzahl von Implantierungen reduziert werden kann, und Arbeit und Zeit, die notwendig sind, um einen Strahlstrom einzustellen, wenn die Beschleunigungsspannung verändert wird, können reduziert werden. Es ist zu beachten, dass die Implantierungstiefe eine Funktion eines Implantierungswinkels θ ist und die Implantierungstiefe im Wesentlichen durch cosθ bestimmt wird. Die Reichweite, wenn θ = 60 Grad ist, wird die Hälfte von demjenigen verglichen damit wenn θ = 7 Grad ist. Wenn eine lonen-Implantierung durch Ausführen einer Implantierung bei 7 Grad und einer Implantierung bei 60 Grad mehrere Male ausgeführt wird, ist es möglich, die Verunreinigungskonzentrationshöchstwertposition der ersten n-Typ-Pufferschicht 8 in der Umgebung einer Tiefe von 30 µm und in der Umgebung einer Tiefe von 15 µm anzuordnen. Es ist dadurch möglich, ein gut ausgeglichenes Wachstum der Verarmungsschicht auszuführen, wenn die Durchbruchspannung gehalten wird.
  • (Schritt S106) Als Nächstes wird Ofenglühen bei einer Größenordnung von 350°C bis 450°C durchgeführt. Auf diese Weise werden Protonen aktiviert und die erste n-Typ-Pufferschicht 8 wird ausgebildet, wie in 16 gezeigt.
  • Als Nächstes wird ein „zweiter Pufferschichtausbildungsschritt“ ausgeführt. In dem zweiten Pufferschichtausbildungsschritt werden V-Gruppen-Elemente in die Rückseite der ersten n-Typ-Pufferschicht 8 bis zu einer zweiten Tiefe ionen-implantiert, welche flacher ist als die erste Tiefe, und eine Wärmebehandlung wird durchgeführt. Auf diese Weise wird die zweite n-Typ-Pufferschicht 11, wie in 2 gezeigt, ausgebildet, welche eine Verunreinigungskonzentrationsverteilung in der Dickenrichtung mit einem zweiten Konzentrationshöchstwert aufweist, welcher höher ist als der erste Konzentrationshöchstwert.
  • (Schritt S108) Genauer wird erst Phosphor bei einer Beschleunigungsspannung von 1 MeV oder weniger implantiert, wie in 17 gezeigt. Somit wird die zweite n-Typ-Pufferschicht 11 in einem flachen Teil auf der Rückseite der Driftschicht 1, mit anderen Worten in einem flachen Teil der Rückseite der ersten n-Typ-Pufferschicht 8 ausgebildet. Es ist zu beachten, dass Arsen anstelle von Phosphor implantiert werden kann.
  • (Schritt S110) Danach wird eine Aktivierung unter Verwendung von Laser-Glühen durchgeführt, und die zweite n-Typ-Pufferschicht 11 wird wie in 18 gezeigt, ausgebildet.
  • Somit ist bevorzugt, ein Ofen-Glühen in dem ersten Pufferschichtausbildungsschritt auszuführen und ein Laser-Glühen in dem zweiten Pufferschichtausbildungsschritt auszuführen.
  • (Schritt S112) Als Nächstes wird, wie in 19 gezeigt, Bor in die Rückseite der zweiten n-Typ-Pufferschicht 11 implantiert, um die Kollektorschicht 9 auszubilden.
  • (Schritt S114) Als Nächstes wird ein Laser-Glühen ausgeführt, und die Kollektorschicht 9 wird ausgebildet, wie in 20 gezeigt.
  • (Schritt S116) Danach wird, wie in 21 gezeigt, die Kollektorelektrode 10 durch Sputtern erzeugt. Das Material der Kollektorelektrode 10 kann Al/Ti/Ni/Au oder AlSi/Ti/Ni/Au oder dergleichen sein.
  • (Schritt S118) Schließlich wird eine Wärmebehandlung durchgeführt, um einen Kontaktwiderstand zwischen dem n-Typ-Siliziumsubstrat 1 und der Kollektorelektrode 10 zu reduzieren. Es ist zu beachten, dass als eine Modifikation die Wärmebehandlung zur Aktivierung der Protonen in dem Schritt S106 weggelassen werden kann, und die Wärmebehandlung, die durchgeführt wird, wenn die Kollektorelektrode 10 ausgebildet wird, auch als eine solche weggelassene Wärmebehandlung dienen kann.
  • Bei der gleichen Beschleunigungsspannung weisen Protonen eine relativ große Reichweite auf, und somit sind Protonen geeignet zum Ausbilden der ersten n-Typ-Pufferschicht 8 bis zu einem tiefen Bereich der Rückseite der Driftschicht 1. Auf der anderen Seite weisen V-Gruppen-Elemente relativ kurze Reichweiten auf, und es ist dadurch möglich, einen Bereich mit hoher Verunreinigungskonzentration in einem flachen Bereich der Rückseite der Driftschicht 1 akkurat auszubilden. Ein Verwenden von Dotierungsstoffen in unterschiedlicher Weise gemäß unterschiedlichen Zwecken durch Wahrnehmen der Vorteile dieser Merkmale ermöglicht das Ausbilden der ersten n-Typ-Pufferschicht 8 und der zweiten n-Typ-Pufferschicht 11 bis zu einer gewünschten Tiefe und mit einer gewünschten Verunreinigungskonzentration.
  • Zweite Ausführungsform
  • 25 ist ein Diagramm, das eine Halbleitervorrichtung 50 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt. In der ersten Ausführungsform ist die Kollektorschicht 9 über der gesamten Rückseite der Driftschicht 1 ausgebildet. Im Gegensatz dazu ist in der zweiten Ausführungsform eine p-Typ-Kollektorschicht 9 direkt unter einem Zellenteil 62 ausgebildet, und eine p-Typ-Kollektorschicht 14, welche eine geringere Verunreinigungskonzentration aufweist als die Kollektorschicht 9, ist direkt unter einem Gate-Verdrahtungsteil 64 und einem Durchbruchspannungshalteteil 66 ausgebildet. Außer diesem weist die Halbleitervorrichtung 50 gemäß der zweiten Ausführungsform eine Struktur ähnlich zu derjenigen der Halbleitervorrichtung 20 gemäß der ersten Ausführungsform auf. Deshalb sei angenommen, dass sich die nachfolgende Beschreibung auf Unterschiede von der ersten Ausführungsform fokussiert. Identischen oder korrespondierenden Elementen zwischen der ersten Ausführungsform und der zweiten Ausführungsform werden die gleichen Bezugszeichen zugewiesen, und eine Beschreibung derselben wird vereinfacht oder weggelassen.
  • Wie in 25 gezeigt, ist die Halbleitervorrichtung 50 mit dem Zellenteil 62 und einem Umfangsbereich 68 versehen, der so vorgesehen ist, dass er das Zellenteil 62 auf der Frontfläche der Driftschicht 1 umgibt. Der Umfangsbereich 68 weist das Gate-Verdrahtungsteil 64 und das Durchbruchspannungshalteteil 66 auf. Das Gate-Verdrahtungsteil 64 ist neben dem Zellenteil 62 auf der Frontfläche der Driftschicht 1 vorgesehen. Das Gate-Verdrahtungsteil 64 ist mit einer Gate-Verdrahtung 13 versehen. Die Gate-Verdrahtung 13 ist mit dem Trench-Gate 4 gemäß einem allgemein bekannten Verdrahtungsverfahren verbunden, dessen Details nicht gezeigt sind. Das Durchbruchspannungshalteteil 66 ist weiter neben dem Gate-Verdrahtungsteil 64 vorgesehen. Das Durchbruchspannungshalteteil 66 ist mit einem Schutzring 12 versehen. Es ist zu beachten, dass, wenn die Halbleitervorrichtung 50 in einer Draufsicht gesehen wird, das Zellenteil 62 in der Mitte des Halbleiter-Chips vorgesehen ist, das Gate-Verdrahtungsteil 64 um das Zellenteil 62 herum vorgesehen ist und das Durchbruchspannungshalteteil 66 weiter außerhalb des Gate-Verdrahtungsteils 64 vorgesehen ist.
  • Die Kollektorschicht 9 ist von einem p-Typ und ist auf der Rückseite der zweiten n-Typ-Pufferschicht 11 in einem Bereich direkt unter dem Zellenteil 62 vorgesehen. Die Kollektorschicht 14 ist von einem p-Typ und ist auf der Rückseite der zweiten n-Typ-Pufferschicht 11 in einem Bereich direkt unter dem Gate-Verdrahtungsteil 64 und in einem Bereich direkt unter dem Durchbruchspannungshalteteil 66 vorgesehen. Die Verunreinigungskonzentration der Kollektorschicht 14 ist geringer als die Verunreinigungskonzentration der Kollektorschicht 9.
  • In einer Situation, in welcher an das Gate eine Spannung angelegt wird, die eine Schwellenwertspannung überschreitet, und der IGBT eingeschaltet ist, fließt ein Elektronenstrom in Richtung eines Kollektorbereichs direkt unter dem Zellenteil 62. Deshalb wird, da der Kollektorbereich direkt unter dem Bereich des Zellenteils 62 einen EIN-Betrieb ausführt, eine äquivalente EIN-Spannung angelegt, unabhängig von der Anwesenheit oder Abwesenheit der Kollektorschicht 14, die eine geringe Verunreinigungskonzentration aufweist, die direkt unter dem Durchbruchspannungshalteteil 66 vorgesehen ist. In einem Test eines Abschalt-Cut-Off-Widerstands wie dem Reverse-Bias-Safe-Operation-Area (RBSOA) beginnt jedoch der IGBT einen temporären pnp-Betrieb, wenn die Gate-Spannung zu der Zeit des Abschaltens abgeschnitten wird. Aus diesem Grund ist es durch Vorsehen der Kollektorschicht 14 mit geringer Konzentration direkt unter dem Durchbruchspannungshalteteil 66 möglich, zu unterbinden, dass ein Löcherstrom von der Kollektorschicht 14 direkt unter dem Durchbruchspannungshalteteil 66 in den Zellenteil 62 fließt. Als eine Folge wird der Abschalt-Cut-Off-Wiederstand verbessert.
  • 26 ist ein Diagramm, das eine Halbleitervorrichtung 150 gemäß einer Modifikation der zweiten Ausführungsform der vorliegenden Erfindung darstellt. In der Halbleitervorrichtung 150 ist die Kollektorschicht 9 nur in einem Bereich direkt unter dem Zellenteil 62 ausgebildet. Das heißt, die Kollektorschicht ist nicht in Bereichen direkt unter dem Gate-Verdrahtungsteil 64 und dem Durchbruchspannungshalteteil 66 vorgesehen, und die Kollektorelektrode 10 ist auf der Rückseite der zweiten n-Typ-Pufferschicht 11 in den Bereichen direkt unter dem Gate-Verdrahtungsteil 64 und dem Durchbruchspannungshalteteil 66 ausgebildet.
  • Unterschiede in Wirkungen zwischen den Halbleitervorrichtungen 50 und 150 werden beschrieben. Der Abschalt-Cut-Off-Widerstand kann dadurch, dass die Kollektorschicht 9 nicht in dem Bereich direkt unter dem Umfangsbereich 68 ausgebildet wird wie in dem Fall der Halbleitervorrichtung 150, mehr verbessert werden als durch Reduzieren der Verunreinigungskonzentration der Kollektorschicht 14 direkt unter dem Durchbruchspannungshalteteil 66. Andererseits weist jedoch die Halbleitervorrichtung 150 auch einen Nachteil auf, dass die Durchbruchspannung sinkt, wenn Spannungen in umgekehrten Richtungen an die ersten und zweiten n-Typ-Pufferschichten 8 und 11 und die Kollektorschicht 9 angelegt werden. Um genauer zu sein kann, wenn eine Energie, die in einer induktiven Last gespeichert ist, während eines Schaltvorgangs in eine Freilaufdiode zu fließen beginnt, eine Spannung in der Größenordnung von mehreren zehn Volt unmittelbar an die Diode angelegt werden. In diesem Fall wird eine negative Spannung an die Kollektorseite des IGBTs angelegt, der parallel zu der Freilaufdiode angeschlossen ist. Aus diesem Grund kann eine Durchbruchspannung des pn-Übergangs auf der Rückseite benötigt werden. Um eine solche Durchbruchspannung zu erhalten ist in der Halbleitervorrichtung 50 die Kollektorschicht 14 ausgebildet, welche eine Verunreinigungskonzentration aufweist, die hoch genug ist, eine umgekehrte Durchbruchspannung direkt unter dem Durchbruchspannungshalteteil 66 zu halten.
  • Es ist zu beachten, dass das Durchbruchspannungshalteteil 66 in der ebenen Richtung der Halbleitervorrichtungen 50 und 150 breiter ist als das Gate-Verdrahtungsteil 64. Ein Verbessern der Struktur der Kollektorschicht direkt unter dem Durchbruchspannungshalteteil 66 ist wichtiger für eine Verbesserung eines RBSOA. Deshalb ist bevorzugt, die Kollektorschicht 14 vorzusehen, oder keine der Kollektorschichten 9 und 14 in dem Bereich direkt unter zumindest dem Durchbruchspannungshalteteil 66 vorzusehen. Sowohl das Gate-Verdrahtungsteil 64 als auch das Durchbruchspannungshalteteil 66 sind unwirksame Bereiche, wo kein Transistor ausgebildet ist, das heißt Bereiche, wo die Kollektorschicht auf der Rückseite nicht wichtig ist. Deshalb können das Gate-Verdrahtungsteil 64 und das Durchbruchspannungshalteteil 66 zusammen als der Umfangsbereich 68 behandelt werden, und die Kollektorschicht 14 kann in dem Bereich direkt unter dem Umfangsbereich 68 vorgesehen sein, wie in dem Fall der Halbleitervorrichtung 50, oder die Kollektorschicht kann in dem Bereich direkt unter dem Umfangsbereich 68 nicht vorgesehen sein, wie in dem Fall der Halbleitervorrichtung 150.
  • Es ist zu beachten, dass, wenn die Halbleitervorrichtung 50 gemäß der zweiten Ausführungsform gefertigt wird, der Schritt des Implantierens von Bor in Schritt S112 und der Laser-Glühschritt in Schritt S114 in dem Fertigungsverfahren der ersten Ausführungsform als ein Beispiel modifiziert werden können. Genauer kann die Verunreinigungskonzentration der Kollektorschicht zwischen dem Bereich direkt unter dem Zellenteil 62, den Bereichen direkt unter dem Gate-Verdrahtungsteil 64 und dem Durchbruchspannungshalteteil 66 unter Verwendung einer Photolithographietechnik verändert werden.
  • Es ist zu beachten, dass die Kollektorschicht 14 gemäß der zweiten Ausführungsform in einem sogenannten Längs-IGBT und einen Längs-MOSFET anwendbar sein kann. Sie ist ebenso anwendbar in einem allgemein bekannten Längs-IGBT und einem Längs-MOSFET, und anwendbar in sowohl in einem Trench-Gate als auch einem Planar-Gate, unabhängig von der Anwesenheit oder Abwesenheit der ersten n-Typ-Pufferschicht 8 und der zweiten n-Typ-Pufferschicht 11 gemäß der ersten Ausführungsform.
  • Die Merkmale und Vorteile der vorliegenden Erfindung können wie folgt zusammengefasst werden. Gemäß dem ersten Aspekt der vorliegenden Erfindung wird eine geeignete obere Grenze für die Verunreinigungskonzentration der ersten Pufferschicht so definiert, dass sie in der Lage ist, ein maximales elektrisches Feld in der Halbleitervorrichtung zu reduzieren, und es ist dadurch möglich, den SCSOA so zu erhalten, dass er eine bevorzugte Charakteristik aufweist.
  • Gemäß dem zweiten Aspekt der vorliegenden Erfindung wird ein geeigneter Dotierstoff gemäß der notwendigen Pufferschichtstruktur ausgewählt, und es ist dadurch einfacher, die ersten und zweiten Pufferschichten jeweils in dem tiefen Bereich und dem flachen Bereich auf der Driftschichtrückseite akkurat auszubilden.
  • Gemäß dem dritten Aspekt der vorliegenden Erfindung ist es möglich, den RBSOA durch Verhindern eines Bereitstellens von Löchern an das Zellenteil von außerhalb des Zellenteils zu verbessern. Gleichzeitig ist es auch möglich, eine Verschlechterung einer umgekehrten Durchbruchspannung durch Vorsehen einer Kollektorschicht, die eine geringe Verunreinigungskonzentration aufweist, in einem Bereich direkt unter dem Gate-Verdrahtungsteil zu verhindern.
  • Offenbar sind angesichts der vorstehenden Lehren viele Modifikationen und Variationen der vorliegenden Erfindung möglich. Es ist deshalb zu verstehen, dass innerhalb des Gültigkeitsumfangs der angehängten Ansprüche die Erfindung anders als ausdrücklich beschrieben ausgeführt werden kann.
  • Die gesamte Offenbarung der japanischen Patentanmeldung Nr. 2016-219845 , eingereicht am 10. November 2016, einschließlich Beschreibung, Ansprüchen, Zeichnungen und Zusammenfassung, auf welcher die Priorität der vorliegenden Anmeldung basiert, ist hier durch Bezugnahme in ihrer Gesamtheit eingeschlossen.
  • Zusammengefasst weist eine Halbleitervorrichtung eine Driftschicht, die aus einem Halbleitermaterial einer ersten Leitfähigkeitsart ausgebildet ist, ein MOSFET-Teil, das eine auf einer Frontfläche der Driftschicht vorgesehene p-Typ-Basisschicht aufweist, eine erste n-Typ-Pufferschicht, die auf einer Rückseite der Driftschicht vorgesehen ist, und eine zweite n-Typ-Pufferschicht, die auf einer Rückseite der ersten n-Typ-Pufferschicht vorgesehen ist und eine hohe Verunreinigungskonzentration aufweist, auf. Die erste n-Typ-Pufferschicht weist eine höhere Verunreinigungskonzentration auf als die Driftschicht und weist eine Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche von 1,0 × 1012 cm-2 oder weniger auf.
  • Bezugszeichenliste
    • 1
    Substrat, Driftschicht
    2
    p-Typ-Basisschicht
    3
    n+-Typ-Emitterschicht
    4
    Trench-Gate
    5
    p+-Typ-Schicht
    6
    Zwischenlagenisolierungsschicht
    7
    Emitterelektrode
    8
    n-Typ-Pufferschicht
    9
    p-Typ-Kollektorschicht
    10
    Kollektorelektrode
    11
    n-Typ-Pufferschicht
    12
    Schutzring
    13
    Gate-Verdrahtung
    14
    p-Typ-Kollektorschicht
    20
    Halbleitervorrichtung
    22
    MOSFET-Teil
    50
    Halbleitervorrichtung
    62
    Zellenteil
    64
    Gate-Verdrahtungsteil
    66
    Durchbruchspannungshalteteil
    68
    Umfangsbereich
    120
    Halbleitervorrichtung
    150
    Halbleitervorrichtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2011119542 A [0002, 0006, 0007]
    • JP 2016219845 [0073]

Claims (13)

  1. Halbleitervorrichtung, aufweisend: eine Driftschicht (1), die aus einem Halbleitermaterial einer ersten Leitfähigkeitsart ausgebildet ist; ein MOSFET-Teil (22), das auf einer Frontfläche der Driftschicht (1) vorgesehen ist und eine Halbleiterschicht einer zweiten Leitfähigkeitsart aufweist, welche einen pn-Übergang mit der Driftschicht (1) bildet; eine erste Pufferschicht (8), die auf einer Rückseite der Driftschicht (1) vorgesehen ist, die erste Leitfähigkeitsart aufweist, eine höhere Verunreinigungskonzentration als die Driftschicht aufweist und eine Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche von 1,0 × 1012 cm-2 oder weniger aufweist; und eine zweite Pufferschicht (11), die auf einer Rückseite der ersten Pufferschicht (8) vorgesehen ist, die erste Leitfähigkeitsart aufweist und eine höhere Verunreinigungskonzentration als die erste Pufferschicht (8) aufweist.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei die Gesamtmenge an elektrisch aktiven Verunreinigungen pro Einheitsfläche der ersten Pufferschicht (8) 4,5 × 1011 cm-2 oder mehr ist.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei das Halbleitermaterial Silizium ist, ein Dotierstoff der ersten Pufferschicht (8) Protonen sind, und ein Dotierstoff der zweiten Pufferschicht (11) Phosphor oder Arsen ist.
  4. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei das Halbleitermaterial Siliziumkarbid ist, ein Dotierstoff der ersten Pufferschicht (8) Protonen sind, und ein Dotierstoff der zweiten Pufferschicht (11) Stickstoff ist.
  5. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, weiter aufweisend eine Kollektorschicht (9), welche auf einer Rückseite der zweiten Pufferschicht (11) vorgesehen ist und die zweite Leitfähigkeitsart aufweist.
  6. Halbleitervorrichtung gemäß Anspruch 5, weiter aufweisend einen Umfangsbereich (68), der um das MOSFET-Teil (22) herum auf der Frontfläche der Driftschicht (1) vorgesehen ist, wobei die Kollektorschicht (9) in einem Bereich direkt unter dem MOSFET-Teil (22) und in einem Bereich direkt unter dem Umfangsbereich (68) auf der Rückseite der zweiten Pufferschicht (11) vorgesehen ist und die zweite Leitfähigkeitsart aufweist, und eine Verunreinigungskonzentration der Kollektorschicht (9) in dem Bereich direkt unter dem Umfangsbereich (68) geringer ist als eine Verunreinigungskonzentration der Kollektorschicht (9) in dem Bereich direkt unter dem MOSFET-Teil (22).
  7. Halbleitervorrichtung gemäß Anspruch 5, weiter aufweisend einen Umfangsbereich (68), der um das MOSFET-Teil (22) herum auf der Frontfläche der Driftschicht (1) vorgesehen ist, wobei die Kollektorschicht (9) die zweite Leitfähigkeitsart aufweist, in einem Bereich direkt unter dem MOSFET-Teil (22) auf der Rückseite der zweiten Pufferschicht (11) vorgesehen ist und in einem Bereich direkt unter dem Umfangsbereich (68) auf der Rückseite der zweiten Pufferschicht (11) nicht vorgesehen ist.
  8. Verfahren zur Fertigung einer Halbleitervorrichtung, aufweisend: einen Schritt eines Präparierens einer Driftschicht (1), die ein MOSFET-Teil (22) auf einer Oberfläche davon aufweist; einen Ausbildungsschritt einer ersten Pufferschicht (8) zum Ausbilden einer ersten Pufferschicht (8), die eine Verunreinigungskonzentrationsverteilung in einer Dickenrichtung mit einem ersten Konzentrationshöchstwert aufweist, durch Ionen-Implantierung von Protonen bis zu einer ersten Tiefe in eine Rückseite der Driftschicht (1); und einen Ausbildungsschritt einer zweiten Pufferschicht (11) zum Ausbilden einer zweiten Pufferschicht (11), die eine Verunreinigungskonzentrationsverteilung in der Dickenrichtung mit einem zweiten Konzentrationshöchstwert aufweist, der höher ist als der erste Konzentrationshöchstwert, durch Ionen-Implantierung von V-Gruppen-Elementen bis zu einer zweiten Tiefe, die flacher ist als die erste Tiefe, in eine Rückseite der ersten Pufferschicht (8).
  9. Verfahren zur Fertigung einer Halbleitervorrichtung gemäß Anspruch 8, wobei in dem Ausbildungsschritt der ersten Pufferschicht (8) ein Winkel der Protonen-Implantierung auf 7 bis 60 Grad festgelegt ist.
  10. Verfahren zur Fertigung einer Halbleitervorrichtung gemäß Anspruch 8 oder 9, wobei der Ausbildungsschritt der ersten Pufferschicht (8) ein Ofenglühen aufweist, und der Ausbildungsschritt der zweiten Pufferschicht (11) ein Laserglühen aufweist.
  11. Verfahren zur Fertigung einer Halbleitervorrichtung gemäß einem der Ansprüche 8 bis 10, wobei in der Ionen-Implantierung des Ausbildungsschritts der ersten Pufferschicht (8) eine Ionen-Implantierung eine Mehrzahl von Malen bei einer Beschleunigungsspannung von 1,5 × 106 eV oder weniger durchgeführt wird.
  12. Halbleitervorrichtung, aufweisend: eine Driftschicht (1), die aus einem Halbleitermaterial einer ersten Leitfähigkeitsart ausgebildet ist; ein Zellenteil (62), das auf einer Frontfläche der Driftschicht (1) vorgesehen ist; einen Umfangsbereich (68), der um das Zellenteil (62) herum auf der Frontfläche der Driftschicht (1) vorgesehen ist; eine Pufferschicht (8, 11), die auf einer Rückseite der Driftschicht (1) vorgesehen ist und die erste Leitfähigkeitsart aufweist; und eine Kollektorschicht (9), die so vorgesehen ist, dass sie sich über einen Bereich direkt unter dem Zellenteil (62) und einen Bereich direkt unter dem Umfangsbereich (68) auf einer Rückseite der Pufferschicht (8, 11) erstreckt und eine zweite Leitfähigkeitsart aufweist, deren Verunreinigungskonzentration in einem Bereich direkt unter dem Umfangsbereich (68) geringer ist als eine Verunreinigungskonzentration in einem Bereich direkt unter dem Zellenteil (62).
  13. Halbleitervorrichtung gemäß Anspruch 12, wobei der Umfangsbereich (68) ein Gate-Verdrahtungsteil (64), das neben dem Zellenteil (62) auf der Frontfläche der Driftschicht (1) vorgesehen ist, und ein Durchbruchspannungshalteteil (66), das weiter neben dem Gate-Verdrahtungsteil (64) vorgesehen ist, aufweist, und die Kollektorschicht (9) so vorgesehen ist, dass sie sich über einen Bereich direkt unter dem Gate-Verdrahtungsteil (64) und einen Bereich direkt unter dem Durchbruchspannungshalteteil (66) auf der Rückseite der Pufferschicht (8, 11) erstreckt, dessen Verunreinigungskonzentrationen in einem Bereich direkt unter dem Gate-Verdrahtungsteil (64) und in einem Bereich direkt unter dem Durchbruchspannungshalteteil (66) geringer sind als eine Verunreinigungskonzentration in einem Bereich direkt unter dem Zellenteil (62).
DE102017219159.7A 2016-11-10 2017-10-25 Halbleitervorrichtung und Fertigungsverfahren dafür Pending DE102017219159A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016219845A JP6784148B2 (ja) 2016-11-10 2016-11-10 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
JP2016-219845 2016-11-10

Publications (1)

Publication Number Publication Date
DE102017219159A1 true DE102017219159A1 (de) 2018-05-17

Family

ID=62026390

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017219159.7A Pending DE102017219159A1 (de) 2016-11-10 2017-10-25 Halbleitervorrichtung und Fertigungsverfahren dafür

Country Status (4)

Country Link
US (1) US10347715B2 (de)
JP (1) JP6784148B2 (de)
CN (1) CN108074977A (de)
DE (1) DE102017219159A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
CN113767477A (zh) 2019-10-17 2021-12-07 富士电机株式会社 半导体装置和半导体装置的制造方法
DE112020002227T5 (de) * 2019-12-17 2022-02-17 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7374054B2 (ja) * 2020-08-20 2023-11-06 三菱電機株式会社 半導体装置
DE112021001360T5 (de) 2020-11-17 2022-12-29 Fuji Electric Co., Ltd. Herstellungsverfahren einer halbleitervorrichtung und halbleitervorrichtung
CN113054010A (zh) * 2021-02-07 2021-06-29 华为技术有限公司 半导体器件及相关模块、电路、制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119542A (ja) 2009-12-04 2011-06-16 Fuji Electric Systems Co Ltd 内燃機関点火装置用半導体装置
JP2016219845A (ja) 2009-03-27 2016-12-22 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4156717B2 (ja) * 1998-01-13 2008-09-24 三菱電機株式会社 半導体装置
EP2058846B1 (de) * 2006-01-20 2011-08-31 Infineon Technologies Austria AG Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
JP5150953B2 (ja) 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
KR101794182B1 (ko) * 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
IT1401754B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
JP5708803B2 (ja) * 2011-07-05 2015-04-30 三菱電機株式会社 半導体装置
JP5735077B2 (ja) 2013-10-09 2015-06-17 株式会社東芝 半導体装置の製造方法
US9941269B2 (en) * 2014-01-29 2018-04-10 Mitsubishi Electric Corporation Power semiconductor device including well extension region and field-limiting rings
JP6269858B2 (ja) * 2014-11-17 2018-01-31 富士電機株式会社 炭化珪素半導体装置の製造方法
WO2016147264A1 (ja) * 2015-03-13 2016-09-22 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219845A (ja) 2009-03-27 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
JP2011119542A (ja) 2009-12-04 2011-06-16 Fuji Electric Systems Co Ltd 内燃機関点火装置用半導体装置

Also Published As

Publication number Publication date
US10347715B2 (en) 2019-07-09
US20180130875A1 (en) 2018-05-10
JP6784148B2 (ja) 2020-11-11
CN108074977A (zh) 2018-05-25
JP2018078216A (ja) 2018-05-17

Similar Documents

Publication Publication Date Title
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102008008152B4 (de) Leistungshalbleitervorrichtung
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102014101239B4 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO1999023703A9 (de) Hochspannungsfeste randstruktur für halbleiterbauelemente
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102009019278A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung
DE102009021021A1 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102017201147A1 (de) Halbleitervorrichtung
DE112013002031T5 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE102017128243B4 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
DE112014001208T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R016 Response to examination communication
R084 Declaration of willingness to licence