Nothing Special   »   [go: up one dir, main page]

DE102017129955B4 - Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung - Google Patents

Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung Download PDF

Info

Publication number
DE102017129955B4
DE102017129955B4 DE102017129955.6A DE102017129955A DE102017129955B4 DE 102017129955 B4 DE102017129955 B4 DE 102017129955B4 DE 102017129955 A DE102017129955 A DE 102017129955A DE 102017129955 B4 DE102017129955 B4 DE 102017129955B4
Authority
DE
Germany
Prior art keywords
mesa structure
trenches
source
region
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017129955.6A
Other languages
English (en)
Other versions
DE102017129955A1 (de
Inventor
Caspar Leendertz
Matteo Dainese
Alice Pei-Shan Hsieh
Christian Sandow
Markus Bina
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102017129955.6A priority Critical patent/DE102017129955B4/de
Priority to JP2018231280A priority patent/JP6790046B2/ja
Priority to US16/219,108 priority patent/US10923578B2/en
Priority to CN201811531738.5A priority patent/CN110010679A/zh
Publication of DE102017129955A1 publication Critical patent/DE102017129955A1/de
Priority to US17/144,193 priority patent/US11610976B2/en
Application granted granted Critical
Publication of DE102017129955B4 publication Critical patent/DE102017129955B4/de
Priority to US18/109,997 priority patent/US20230197828A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung (10) mit einem Transistor (20), umfassend:
ein Driftgebiet (260) eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110);
ein Bodygebiet (220) eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet (260) und der ersten Hauptoberfläche (110) ;
eine Vielzahl von Gräben (130, 131, 133, 134, 135) in der ersten Hauptoberfläche (110), wobei die Gräben (130, 131, 133, 134, 135) das Halbleitersubstrat (100) in eine Vielzahl von Mesastrukturen (160, 161, 163) strukturieren, die eine erste Mesastruktur (161) und eine Dummy-Mesastruktur (163) umfassen;
wobei die Vielzahl von Gräben (130, 131, 133, 134, 135) zumindest einen aktiven Graben (131) umfasst, wobei die erste Mesastruktur (161) an einer ersten Seite des aktiven Grabens (131) angeordnet ist und die Dummy-Mesastruktur (163) an einer zweiten Seite des aktiven Grabens angeordnet ist;
eine Gateelektrode (210), die im aktiven Graben (131) angeordnet ist, und
ein Sourcegebiet (201) des ersten Leitfähigkeitstyps in der ersten Mesastruktur (161),
wobei die erste Mesastruktur (161) eingerichtet ist, einen einseitigen Kanal des Transistors (20) auszubilden.

Description

  • HINTERGRUND
  • Bipolar-Halbleitervorrichtungen wie etwa Bipolartransistoren mit isoliertem Gate (IGBTs) sind zur Verwendung als Leistungsschalter geeignet. Beispielsweise kann ein IGBT als ein elektronischer Schalter zum Schalten einer elektrischen Last genutzt werden. IGBTs können zum Beispiel als Leitungsschalter in Invertern von Motorantrieben sowie in Gleichstrom-(DC-)DC-Leistungswandlern genutzt werden. Es werden Bemühungen unternommen, Betriebsparameter der Halbleitervorrichtungen zu verbessern.
  • Weitere Halbleitervorrichtungen sind aus DE 10 2014 109 475 A1 , DE 10 2014 119 543 A1 , US 7 800 168 B2 , US 2015 / 0 349 103 A1 und US 9 076 838 B2 bekannt.
  • Es ist wünschenswert, eine verbesserte Halbleitervorrichtung vorzusehen.
  • ZUSAMMENFASSUNG
  • Gemäß Ausführungsformen umfasst eine Halbleitervorrichtung einen Transistor. Der Transistor umfasst ein Driftgebiet eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat mit einer ersten Hauptoberfläche, ein Bodygebiet eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet und der ersten Hauptoberfläche und eine Vielzahl von Gräben in der ersten Hauptoberfläche. Die Gräben strukturieren das Halbleitersubstrat in eine Vielzahl von Mesastrukturen, die eine erste Mesastruktur und eine Dummy-Mesastruktur umfassen. Die Vielzahl von Gräben umfasst zumindest einen aktiven Graben, wobei die erste Mesastruktur an einer ersten Seite des aktiven Grabens angeordnet ist und die Dummy-Mesastruktur an einer zweiten Seite des aktiven Grabens angeordnet ist. Ferner umfasst der Transistor eine im aktiven Graben angeordnete Gateelektrode und ein Sourcegebiet des ersten Leitfähigkeitstyps in der ersten Mesastruktur. Die erste Mesastruktur ist eingerichtet, einen einseitigen Kanal des Transistors auszubilden.
  • Beispielsweise ist eine Breite der ersten Mesastruktur geringer als 1 µm, z.B. geringer als 700 nm oder sogar geringer als 500 nm. Die Breite der ersten Mesastruktur kann beispielsweise der Distanz zwischen benachbarten Gräben entsprechen.
  • Gemäß Ausführungsformen kann das Sourcegebiet über einen Sourcekontakt mit einem Sourceanschluss elektrisch verbunden sein. Ferner kann die Dummy-Mesastruktur über einen Kontakt mit einem höheren Widerstandswert als der Sourcekontakt zumindest für Träger eines ersten Leitfähigkeitstyps mit einem Sourceanschluss elektrisch verbunden sein.
  • Gemäß Ausführungsformen kann der Transistor ferner ein Barrierengebiet des ersten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als das Driftgebiet aufweisen. Das erste Barrierengebiet ist zwischen dem Bodygebiet und dem Driftgebiet angeordnet. Das Barrierengebiet ist in zumindest einer der ersten Mesastruktur und der Dummy-Mesastruktur angeordnet.
  • Das erste Barrierengebiet kann beispielsweise in der ersten Mesastruktur angeordnet sein und kann in der Dummy-Mesastruktur fehlen. Alternativ dazu kann das erste Barrierengebiet in der Dummy-Mesastruktur angeordnet sein und kann in der ersten Mesastruktur fehlen.
  • Die Vielzahl von Gräben kann beispielsweise ferner erste und zweite Sourcegräben und einen weiteren Graben zwischen den ersten und den zweiten Sourcegräben umfassen. Ein in den ersten und zweiten Sourcegräben angeordnetes leitfähiges Material kann jeweils mit einem Sourceanschluss elektrisch verbunden sein. Dummy-Mesastrukturen können zwischen jedem der ersten und zweiten Sourcegräben und dem weiteren Graben angeordnet sein. Das Barrierengebiet kann in den Dummy-Mesastrukturen zwischen jedem der ersten und zweiten Sourcegräben und dem weiteren Graben angeordnet sein. Gemäß einer spezifischen Ausführung kann zumindest eine der Dummy-Mesastrukturen oder können z.B. eine erste und eine zweite der Dummy-Mesastrukturen so angeordnet sein, dass sie jeweils mit den ersten und den zweiten Sourcegräben in Kontakt sind. Die Dummy-Mesastrukturen können ferner auf beiden Seiten des weiteren Grabens angeordnet sein.
  • Die Gräben können ferner einen potentialfreien bzw. Floating-Graben aufweisen. Ein in dem Floating-Graben angeordnetes leitfähiges Material kann von dem Gateanschluss und von dem Sourceanschluss elektrisch getrennt sein.
  • Gemäß weiteren Ausführungsformen umfasst eine Halbleitervorrichtung einen Transistor. Der Transistor umfasst ein Driftgebiet eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat mit einer ersten Hauptoberfläche, ein Bodygebiet eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet und der ersten Hauptoberfläche und eine Vielzahl von Gräben in der ersten Hauptoberfläche. Die Gräben strukturieren das Halbleitersubstrat in eine Vielzahl von Mesastrukturen, die Dummy-Mesastrukturen umfassen. Die Vielzahl von Gräben umfasst einen Dummy-Graben. Dummy-Mesastrukturen sind auf beiden Seiten des Dummy-Grabens angeordnet. Die Vielzahl von Gräben umfasst ferner einen aktiven Graben. Eine erste Mesastruktur ist einer ersten Seite des aktiven Grabens benachbart angeordnet. Eine der Dummy-Mesastrukturen ist einer zweiten Seite des aktiven Grabens benachbart angeordnet. Der Transistor umfasst ferner eine Gateelektrode, die in dem aktiven Graben angeordnet ist, und ein Sourcegebiet des ersten Leitfähigkeitstyps in der ersten Mesastruktur. Der Transistor umfasst ferner noch ein Barrierengebiet des ersten Leitfähigkeitstyps in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets. Das Barrierengebiet ist zwischen dem Bodygebiet und dem Driftgebiet angeordnet. Das Barrierengebiet ist in zumindest einer der Dummy-Mesastrukturen angeordnet.
  • Das Barrierengebiet kann beispielsweise in der ersten Mesastruktur und in der Dummy-Mesastruktur, die der zweiten Seite des aktiven Grabens benachbart ist, fehlen.
  • Gemäß Ausführungsformen umfasst eine Halbleitervorrichtung einen Transistor. Der Transistor umfasst ein Driftgebiet eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat mit einer ersten Hauptoberfläche, ein Bodygebiet eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet und der ersten Hauptoberfläche und eine Vielzahl von Gräben in der ersten Hauptoberfläche. Die Gräben strukturieren das Halbleitersubstrat in eine Vielzahl von Mesastrukturen, die eine erste Mesastruktur umfassen. Die Vielzahl von Gräben umfasst einen aktiven Graben und erste und zweite Sourcegräben, wobei ein leitfähiges Material in den ersten und zweiten Sourcegräben mit einem Sourceanschluss verbunden ist. Ferner umfasst der Transistor eine in dem aktiven Graben angeordnete Gateelektrode und ein Sourcegebiet des ersten Leitfähigkeitstyps in der ersten Mesastruktur. Die erste Mesastruktur ist dem aktiven Graben benachbart angeordnet. Weiter umfasst der Transistor eine zweite Mesastruktur zwischen den ersten und zweiten Sourcegräben, wobei die zweite Mesastruktur mit zumindest einem der ersten und der zweiten Sourcegräben in Kontakt ist. Ferner umfasst der Transistor noch ein Barrierengebiet des ersten Leitfähigkeitstyps in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets. Das Barrierengebiet ist zwischen dem Bodygebiet und dem Driftgebiet angeordnet, und das Barrierengebiet ist in der zweiten Mesastruktur angeordnet. Eine vertikale Größe s des Barrierengebiets beträgt zumindest das Zweifache einer Breite der zweiten Mesastruktur.
  • Die Vielzahl von Gräben kann ferner beispielsweise einen Dummy-Graben zwischen dem ersten Sourcegraben und dem zweiten Sourcegraben umfassen. Die Dummy-Mesastrukturen sind beispielsweise auf beiden Seiten des Dummy-Grabens angeordnet.
  • Gemäß Ausführungsformen kann eine Breite der ersten Mesastruktur geringer als 1 µm sein. Die erste Mesastruktur kann zwischen dem aktiven Graben und dem ersten Sourcegraben angeordnet sein. Beispielsweise kann die erste Mesastruktur mit zumindest einem des ersten aktiven Grabens und des ersten Sourcegrabens in Kontakt sein.
  • Ein leitfähiges Material im Dummy-Graben kann mit dem Sourceanschluss elektrisch verbunden sein.
  • Gemäß Ausführungsformen umfasst eine Halbleitervorrichtung einen Transistor. Der Transistor umfasst ein Driftgebiet eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat mit einer ersten Hauptoberfläche, ein Bodygebiet eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet und der ersten Hauptoberfläche und eine Vielzahl von Gräben in der ersten Hauptoberfläche. Die Gräben strukturieren das Halbleitersubstrat in eine Vielzahl von Mesastrukturen, die eine erste Mesastruktur und eine zweite Mesastruktur umfassen. Die Vielzahl von Gräben umfasst einen aktiven Graben. Eine Gateelektrode ist in dem aktiven Graben angeordnet. Der Transistor umfasst weiter ein Sourcegebiet des ersten Leitfähigkeitstyps in zumindest einer der ersten Mesastruktur und der zweiten Mesastruktur. Der Transistor umfasst ferner noch ein erstes Barrierengebiet des ersten Leitfähigkeitstyps in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets. Das erste Barrierengebiet ist zwischen dem Bodygebiet und dem Driftgebiet angeordnet. Das erste Barrierengebiet ist in der ersten Mesastruktur angeordnet. Weiter umfasst der Transistor ein zweites Barrierengebiet des ersten Leitfähigkeitstyps mit einer niedrigeren Dotierungskonzentration als das erste Barrierengebiet und mit einer höheren Dotierungskonzentration als das Driftgebiet. Das zweite Barrierengebiet ist zwischen dem Bodygebiet und dem Driftgebiet angeordnet. Das zweite Barrierengebiet ist in der zweiten Mesastruktur angeordnet.
  • Das Sourcegebiet kann zum Beispiel in den ersten und den zweiten Mesastrukturen angeordnet sein.
  • Gemäß Ausführungsformen kann die zweite Mesastruktur eine Dummy-Mesastruktur sein.
  • Gemäß einer oder mehreren Ausführungsformen umfasst eine elektrische Vorrichtung die Halbleitervorrichtung wie oben beschrieben und ein mit der Halbleitervorrichtung verbundenes Element. Das Element kann beispielsweise eines eines Motors und einer logischen Schaltung sein.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden Detailbeschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsformen der Erfindung zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsformen der Erfindung und viele der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
    • 1A und 1B zeigen jeweils vertikale Querschnittsansichten eines Bereichs einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
    • 1C zeigt eine horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
    • 1D und 1E zeigen jeweils vertikale Querschnittsansichten eines Bereichs einer Halbleitervorrichtung gemäß einer oder mehreren weiteren Ausführungsformen.
    • 2 ist eine vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
    • 3A ist eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
    • 3B und 3C sind Querschnittsansichten eines Bereichs einer Halbleitervorrichtung, die jeweils weitere Modifikationen der in 3A dargestellten Vorrichtung veranschaulichen.
    • 4 ist eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
    • 5A ist eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, um deren Details zu erläutern.
    • 5B ist eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, um deren Details zu erläutern.
    • 5C ist eine vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, genommen entlang der Ausdehnungsrichtung von Gräben.
    • 6A zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß Beispielen.
    • 6B ist eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einem weiteren Beispiel.
    • 6C ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß weiteren Beispielen.
    • 6D ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Beispielen.
    • 6E ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß weiteren Beispielen.
    • 6F ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß weiteren Beispielen.
    • 7A zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß noch weiteren Beispielen.
    • 7B zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß noch weiteren Beispielen.
    • 7C zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß noch weiteren Beispielen.
    • 7D zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß noch weiteren Beispielen.
    • 8 zeigt eine schematische Ansicht einer elektrischen Vorrichtung gemäß einer oder mehreren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie „Oberseite“, „Boden“, „Vorderseite“, „Rückseite“, „vorne“, „hinten“ usw. in Bezug auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsformen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem durch die Patentansprüche definierten Umfang abzuweichen.
  • Die Beschreibung der Ausführungsformen ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsformen mit Elementen von verschiedenen Ausführungsformen kombiniert werden.
  • Die Begriffe „Wafer“, „Substrat“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet werden, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten aus Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsformen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Der Begriff „vertikal“, wie dieser in der vorliegenden Beschreibung verwendet wird, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.
  • Die Begriffe „lateral“ und „horizontal“, wie diese in der vorliegenden Beschreibung verwendet werden, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers beschreiben. Diese kann beispielsweise die Oberfläche eines Wafers oder eines Die bzw. eines Chips sein.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe offene Begriffe, die das Vorhandensein der festgestellten Elemente oder Merkmale angeben, jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung werden des besseren Verständnisses wegen die dotierten Bereiche häufig mit „p“- oder „n“-dotiert bezeichnet. Wie klar zu begreifen ist, ist diese Bezeichnung jedoch nicht beschränkend zu verstehen.
  • Im Folgenden werden Ausführungsformen beschrieben. Wie besonders hervorzuheben ist, können spezifische Ausführungen, Merkmale und Beschreibungen einer Funktionalität, die unter Bezugnahme auf eine bestimmte Figur diskutiert werden, sofern nicht anders angeben oder sofern nicht offenkundig zweckwidrig bzw. ungeeignet, auch auf die anderen Figuren angewendet werden.
  • 1A zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung 10 in einem Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110. Die Halbleitervorrichtung 10 umfasst einen Transistor 20. Der Transistor 20 umfasst ein Driftgebiet 260 eines ersten Leitfähigkeitstyps und ein Bodygebiet 220 eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet 260 und der ersten Hauptoberfläche 110. Ferner umfasst der Transistor 20 eine Vielzahl von Gräben 130 in der ersten Hauptoberfläche 110. Die Gräben 130 strukturieren das Halbleitersubstrat 100 in eine Vielzahl von Mesastrukturen 160. Die Mesastrukturen 160 umfassen eine erste Mesastruktur 161 und eine Dummy-Mesastruktur 163. Die Vielzahl von Gräben 130 umfasst zumindest einen aktiven Graben 131. Gemäß dem in 1A gezeigten Beispiel ist die erste Mesastruktur 161 an einer ersten Seite des aktiven Grabens 131 angeordnet, und die Dummy-Mesastruktur ist an einer zweiten Seite des aktiven Grabens 131 angeordnet. Der Transistor 20 umfasst überdies eine Gateelektrode 210 in dem aktiven Graben 131. Der Transistor umfasst weiter ein Sourcegebiet 201 des ersten Leitfähigkeitstyps in der ersten Mesastruktur 161. Das Sourcegebiet 201 kann über einen Sourcekontakt 183 mit einem Sourceanschluss 180 elektrisch verbunden sein. Die erste Mesastruktur 161 ist eingerichtet, einen einseitigen Kanal 221 des Transistors 20 auszubilden
  • Im Allgemeinen wird bei Anlegen einer vorbestimmten Spannung zwischen dem Gateanschluss und dem Sourceanschluss 180, das heißt, wenn das Gate eingeschaltet wird, eine Inversionsschicht (leitfähiger Kanal) ausgebildet. Falls das Sourcegebiet und die Driftzone vom ersten Leitfähigkeitstyp, z.B. n-Typ, sind und das Bodygebiet vom zweiten Leitfähigkeitstyp, z.B. p-Typ, ist, wird der leitfähige Kanal für die (Majoritäts-)Träger des ersten Leitfähigkeitstyps, z.B. Elektronen im Fall für den n-Typ, gebildet. Der leitfähige Kanal wird in dem Bodygebiet 220 bei einem der Gateelektrode 210 benachbarten Bereich ausgebildet. Durch Variieren der Gatespannung kann die Leitfähigkeit des Kanals gesteuert werden.
  • Gemäß Ausführungsformen kann ein Transistor eine Vielzahl von Transistorzellen 201 aufweisen, die jeweils die in dieser Offenbarung erläuterte Grundstruktur haben. Die Transistorzellen können einander benachbart angeordnet sein. Die Transistorzellen können miteinander parallel verbunden sein, um ein Transistorzellen-Array zu bilden. Beispielsweise können die Sourcegebiete der Transistorzellen mit einem gemeinsamen Anschluss elektrisch verbunden sein. Die Gateelektroden der Transistorzellen können ferner mit einem gemeinsamen Gateanschluss elektrisch verbunden sein. Außerdem können die rückseitigen Gebiete 205 der Transistorzellen mit einem gemeinsamen Anschluss elektrisch verbunden sein.
  • Innerhalb der vorliegenden Offenbarung kann der Begriff „Dummy-Mesastruktur“ eine Mesastruktur meinen, die nicht genutzt wird, um den Laststrom während des Ein-Zustands des Transistors zu führen. Gemäß Ausführungsformen kann jede Transistorzelle 201 eine erste Mesastruktur 161 und zumindest eine inaktive oder Dummy-Mesastruktur 163 umfassen. Der steuerbare leitfähige Kanal kann beispielsweise konfigurationsgemäß nicht ausgebildet werden. Ein Übergang zwischen einem ersten Lastanschluss, z.B. dem Sourceanschluss 180, und der Dummy-Mesastruktur 163, kann zum Beispiel eine elektrische Isolierung zumindest für Ladungsträger des ersten Leitfähigkeitstyps vorsehen.
  • Der Transistor 20 oder die Transistorzelle 201 kann beispielsweise so konfiguriert sein, dass verhindert wird, dass ein Laststrom den Übergang zwischen der Dummy-Mesastruktur 163 und dem entsprechenden Lastanschluss, z.B. dem Sourceanschluss 180, passiert. Gemäß Beispielen lässt die Dummy-Mesastruktur 163 nicht zu, dass ein Inversionskanal induziert wird. Konkreter leitet gemäß Beispielen und im Gegensatz zur ersten Mesastruktur 161 die Dummy-Mesastruktur 163 den Laststrom während des leitenden Zustands des Transistors nicht. Beispielsweise kann die Dummy-Mesastruktur 163 als eine stillgelegte Mesastruktur betrachtet werden, die nicht genutzt wird, um den Laststrom zu führen.
  • Gemäß einer Ausführung ist die Dummy-Mesastruktur 163 nicht mit z.B. einem entsprechenden Lastanschluss, z.B. dem Sourceanschluss 180, elektrisch verbunden, sondern ist z.B. mittels einer Isolierungsschicht 111 (veranschaulicht in 7A und 7B) von dem Sourceanschluss 180 elektrisch isoliert. Der Übergang zwischen dem entsprechenden Lastanschluss und der Dummy-Mesastruktur 163 kann beispielsweise in einer Art und Weise realisiert sein, so dass eine elektrische Isolierung nicht nur für Ladungsträger des ersten Leitfähigkeitstyps, d.h. Majoritätsträger, sondern auch für Ladungsträger des zweiten Leitfähigkeitstyps, d.h. Minoritätsträger, vorgesehen wird. Gemäß dieser Ausführung bzw. Realisierung kann die Dummy-Mesastruktur 163 kein Sourcegebiet 201 aufweisen. Ferner oder alternativ dazu kann die Dummy-Mesastruktur 163 kein Kanalgebiet aufweisen. Die Dummy-Mesastruktur 163 kann ferner oder alternativ dazu nicht durch einen Kontaktstecker wie etwa einen niederohmigen Kontakt kontaktiert sein. Gemäß dieser Ausführung kann sich der Begriff „Dummy-Mesastruktur“ auf eine Mesastruktur beziehen, in der überhaupt kein Strom einen Übergang zwischen der Mesastruktur und einem entsprechenden Lastanschluss, z.B. dem Sourceanschluss 180, passiert.
  • Gemäß einer weiteren Ausführung kann die Dummy-Mesastruktur 163 mit einem entsprechenden Lastanschluss, z.B. dem Sourceanschluss 180, durch einen Übergang elektrisch verbunden sein, der eine elektrische Isolierung nur für Ladungsträger des ersten Leitfähigkeitstyps, nicht aber für Ladungsträger des zweiten Leitfähigkeitstyps schafft. Genauer gesagt kann gemäß dieser Ausführung die Dummy-Mesastruktur zulassen, dass ein Strom von Ladungsträgern des zweiten Leitfähigkeitstyps, z.B. ein Lochstrom, den Übergang passiert. Beispielsweise kann in Abhängigkeit von einem elektrischen Potential einer Elektrode in einem der Dummy-Mesastruktur 163 benachbarten Graben ein solcher Lochstrom nur vorübergehend vorhanden sein. Beispielsweise kann dieser Lochstrom kurz vor Ausführen einer Ausschaltoperation vorhanden sein, z.B. um die im Halbleiterkörper vorhandene gesamte Ladungsträgerkonzentration zu reduzieren.
  • Gemäß einer weiteren Ausführung kann die Dummy-Mesastruktur in einer Weise realisiert sein, in der konfigurationsgemäß kein leitfähiger Kanal ausgebildet wird, wobei die Leitfähigkeit des leitfähigen Kanals z.B. mittels einer Elektrode in einem der Dummy-Mesastruktur benachbarten Graben steuerbar ist.
  • Wie oben erläutert worden ist, kann die Dummy-Mesastruktur realisiert sein, indem die Mesastruktur von dem Sourceanschluss 180 getrennt ist. Gemäß weiteren Ausführungsformen kann dieser Ausdruck bedeuten, dass die Mesastruktur mit dem Sourceanschluss 180 über einen Kontakt mit einem höheren Widerstand, z.B. ohmschen Widerstand, als der Sourcekontakt 183 zumindest für (Majoritäts-)Ladungsträger eines ersten Leitfähigkeitstyps, z.B. Elektronen, verbunden ist. Wie unter Bezugnahme auf 1D und 1E erläutert werden wird, kann sich der Ausdruck „Dummy-Mesastruktur“ auch auf eine Mesastruktur beziehen, die Träger des ersten Leitfähigkeitstyps, z.B. Elektronen, blockiert, aber einen begrenzten Strom von Trägern des zweiten Leitfähigkeitstyps, z.B. Löcher, ermöglicht.
  • Gemäß diesen Beispielen kann ein Sourcegebiet in der Dummy-Mesastruktur angeordnet sein. Ferner kann ein Bodygebiet des zweiten Leitfähigkeitstyps in der Dummy-Mesastruktur angeordnet sein. Gemäß weiteren Beispielen kann ein Sourcegebiet 201 in der Dummy-Mesastruktur 163 fehlen. Gemäß weiteren Ausführungsformen kann das Bodygebiet des zweiten Leitfähigkeitstyps in der Dummy-Mesastruktur nicht angeordnet sein.
  • Gemäß Beispielen kann die Dummy-Mesastruktur 163, die ein Sourcegebiet 201 aufweist oder nicht aufweist, über ein Widerstandselement 182 mit einem Widerstandswert, der das gesamte Spektrum zwischen einigen 10 Ohm bis zur Isolierung abdeckt, mit dem Sourceanschluss 180 elektrisch verbunden sein. Beispielsweise kann der Widerstandswert des Widerstandselements so konfiguriert sein, dass es ausreichend gut von dem ersten Lastanschluss, z.B. dem Sourceanschluss, getrennt ist, so dass während eines Schaltereignisses dessen Potential vom ersten Lastanschluss auf einer Zeitskala des Schaltereignisses, z.B. 10 ns oder 100 nm oder 10 µs, entkoppelt ist. Genauer gesagt kann der Widerstandswert des Widerstandselements 182 so ausgewählt werden, dass das Potential des Sourcegebiets dem Sourcepotential nicht entspricht, wenn ein schneller Schaltprozess durchgeführt wird. Beispielsweise kann eine Schaltzeit eines schnellen Schaltprozesses geringer als z.B. 10 µs, konkreter geringer als 100 ns oder 10 nm, sein. Das Widerstandselement 182 kann zum Beispiel durch eine leitfähige Leitung mit einem bestimmten Widerstandswert realisiert sein. Gemäß Ausführungsformen kann der Widerstandswert des Widerstandselements 182 durch das Layout der Halbleitervorrichtung bestimmt werden. Gemäß weiteren Ausführungsformen kann das Merkmal, dass die Dummy-Mesastruktur mit dem Sourceanschluss 180 über einen Kontakt mit einem höheren Widerstandswert als der Sourcekontakt 183 verbunden ist, bedeuten, dass die Dummy-Mesastrukturen mit dem Sourceanschluss nur außerhalb des Zellenarraygebiets elektrisch verbunden sind oder dass die Kontaktgebiete zum Herstellen eines Kontakts mit der Dummy-Mesastruktur um zumindest einen Faktor 10 erheblich kleiner als für die Sourcegebiete in der aktiven Mesastruktur sind.
  • Der Ausdruck „die erste Mesastruktur ist eingerichtet, einen einseitigen Kanal des Transistors auszubilden“ soll bedeuten, dass in Betrieb, wenn das Sourcegebiet, das Draingebiet und die Gateelektrode mit den jeweiligen Anschlüssen elektrisch verbunden sind, ein Inversionskanal (leitfähiger Kanal) an nur einer Seite der Mesastruktur ausgebildet wird, wohingegen an der anderen Seite der Mesastruktur keine Inversionsschicht ausgebildet wird. Beispielweise kann dies aufgrund der Tatsache geschehen, dass ein Sourcegebiet an einer Seite der Mesastruktur angeordnet ist, während an der anderen Seite der Mesastruktur kein Sourcegebiet angeordnet ist. Dies kann beispielsweise durch einen isolierten Sourcekontakt realisiert sein, der einen Kontakt nur an einer Seite der Mesastruktur ausbildet. Gemäß weiteren Ausführungsformen kann eine Gateelektrode an einer Seite der Mesastruktur angeordnet sein, wohingegen eine Gateelektrode an der anderen Seite der Mesastruktur fehlt. Ein der anderen Seite der Mesastruktur benachbarter Graben kann zum Beispiel ein isolierendes Material oder ein leitfähiges Material, das mit dem Sourceanschluss elektrisch verbunden ist, enthalten.
  • Der Begriff „aktiver Graben“, wie er im Kontext der vorliegenden Offenbarung verwendet wird, soll einen Graben mit einer Gateelektrode meinen, wobei konfigurationsgemäß ein leitfähiger Kanal in einem Halbleitermaterial zumindest einer Seitenwand des aktiven Grabens benachbart ausgebildet wird. Dies kann beispielsweise der Fall sein, wenn ein Sourcegebiet zumindest einer Seitenwand des aktiven Grabens benachbart ist, wobei das Sourcegebiet mit dem Sourceanschluss elektrisch verbunden ist.
  • Der Begriff „Gategraben“, wie er im Kontext der vorliegenden Offenbarung verwendet wird, soll einen Graben mit einer Gateelektrode meinen, die mit einem Gateanschluss elektrisch verbunden ist. Es wird offen gelassen, ob konfigurationsgemäß ein leitfähiger Kanal beiden Seiten des Gategrabens benachbart ausgebildet wird. Beispielsweise kann eine Dummy-Mesastruktur einer ersten Seite des Gategrabens benachbart angeordnet sein, und ein Sourcegebiet kann an einer zweiten Seite des Gategrabens fehlen.
  • Der Ausdruck „die erste Mesastruktur ist an einer ersten Seite des aktiven Grabes angeordnet, und die Dummy-Mesastruktur ist an einer zweiten Seite des aktiven Grabens angeordnet“ soll bedeuten, dass die erste Mesastruktur und die Dummy-Mesastruktur nicht notwendigerweise den gleichen Graben berühren. Beispielsweise können ein oder mehrere weitere Gräben zwischen dem aktiven Graben und der Dummy-Mesastruktur angeordnet sein.
  • Wie im Folgenden unter Bezugnahme auf 6F erläutert werden wird, ist eine Konfiguration, in der erste Mesastrukturen einer ersten und einer zweiten Seitenwand eines aktiven Grabens jeweils benachbart sind, ferner eine Dummy-Mesastruktur aufweisend, so ausgestaltet, dass sie durch den Ausdruck „die erste Mesastruktur ist an einer ersten Seite des aktiven Grabens angeordnet und die Dummy-Mesastruktur ist an einer zweiten Seite des aktiven Grabens angeordnet“ eingeschlossen ist. Beispielsweise kann diese Konfiguration ferner einen Sourcegraben umfassen, wobei die Dummy-Mesastruktur an einer Seite des Sourcegrabens angeordnet ist, die vom aktiven Graben entfernt ist.
  • Gemäß den in 1A veranschaulichten spezifischen Ausführungsformen kann die erste Mesastruktur 161 einer ersten Seite des aktiven Grabens 231 benachbart angeordnet sein, und die Dummy-Mesastruktur 163 kann einer zweiten Seite des aktiven Grabens 231 benachbart angeordnet sein.
  • Die Querschnittsansicht von 1A ist entlang einer ersten Richtung, z.B. der x-Richtung, genommen. Die Gräben 130 weisen eine longitudinale Achse auf, die sich in einer zweiten Richtung, z.B. in der y-Richtung, erstreckt.
  • Die im Kontext der vorliegenden Beschreibung beschriebene Halbleitervorrichtung 10 bezieht sich allgemein auf einen IGBT, der in dem Halbleitersubstrat 100 ausgebildet ist. Ein Sourcegebiet 201 des ersten Leitfähigkeitstyps (z.B. n-Typ) ist der ersten Hauptoberfläche 110 benachbart angeordnet. Ein rückseitiges Gebiet 205 des zweiten Leitfähigkeitstyps ist der zweiten Hauptoberfläche 120 benachbart angeordnet. Beispielsweise kann das rückseitige Gebiet 205, auf welches auch als Emitter verwiesen wird, vom zweiten Leitfähigkeitstyp sein. Gemäß Ausführungsformen kann das rückseitige Gebiet 205 Bereiche des zweiten Leitfähigkeitstyps umfassen und kann ferner Bereiche des ersten Leitfähigkeitstyps umfassen. Gemäß Ausführungsformen kann es streifenförmige Bereiche des ersten Leitfähigkeitstyps und streifenförmige Bereiche des zweiten Leitfähigkeitstyps geben. Der Transistor 20 umfasst das Driftgebiet 260, das Bodygebiet 220, das Sourcegebiet 201 und das rückseitige Gebiet 205. Der Transistor umfasst ferner einen aktiven Graben 131, der in der ersten Hauptoberfläche 110 ausgebildet ist und der sich zum Driftgebiet 260 erstreckt. Eine dielektrische Schicht 211 kann den Seitenwänden und der unteren Seite des aktiven Grabens 131 benachbart angeordnet sein. Die Gate-Dielektrikumschicht 211 isoliert die Gateelektrode 210 gegen benachbartes Halbleitermaterial.
  • Das Sourcegebiet 201 ist mit dem Sourceanschluss 180 zum Beispiel mittels einer leitfähigen Sourceschicht 181 elektrisch verbunden, die mit den Sourcekontakten 183 verbunden ist. Das rückseitige Gebiet 205 ist z.B. über eine rückseitige Elektrode 206, die durch eine rückseitige leitfähige (Metallisie-rungs-)Schicht realisiert sein kann, mit einem rückseitigen Anschluss 190 elektrisch verbunden.
  • Wenn eine vorbestimmte Spannung VCE zwischen dem rückseitigen Anschluss 190 und dem Sourceanschluss 180 angelegt wird und eine vorbestimmte Spannung zwischen dem Gateanschluss und dem Sourceanschluss 180 angelegt wird, das heißt, wenn das Gate eingeschaltet wird, wird in dem Bodygebiet 220 an einem der Gateelektrode 210 benachbarten Bereich eine Inversionsschicht (leitfähiger Kanal) ausgebildet. Wenn der leitfähige Kanal ausgebildet wird, können zum Beispiel in dem Fall, dass das Sourcegebiet n-dotiert ist, Elektronen vom Sourcegebiet 201 zum Driftgebiet 260 fließen. Löcher können sich von dem rückseitigen Gebiet 205 in das Driftgebiet 260 bewegen. Dies hat eine große Reduzierung des Widerstandswerts des Driftgebiets 260 aufgrund einer Leitfähigkeitsmodulation zur Folge, welche die Stromkapazität des IGBT erhöht. Ein Spannungsabfall zwischen dem rückseitigen Anschluss 190 und dem Sourceanschluss 180 des IGBT zu dieser Zeit wird als eine Ein-Zustand-Spannung (VCE,SAT) bezeichnet. Die Ein-Zustand-Spannung VCE,SAT gibt Verluste der Halbleitervorrichtung an.
  • Wenn das Gate abgeschaltet wird, d.h. die Gatespannung VGE zwischen dem Gateanschluss 185 und dem Sourceanschluss 180 auf Null oder eine Sperrvorspannung reduziert wird, wird im Bodygebiet 220 keine Inversionsschicht ausgebildet. Dementsprechend stoppt der Strom von Elektronen aus dem Sourcegebiet 201. Danach bewegen sich die im Driftgebiet 206 akkumulierten Elektronen und Löcher entweder zu dem rückseitigen Gebiet 205 bzw. dem Sourcegebiet 201 zurück oder rekombinieren, so dass sie verschwinden.
  • Es ist besonders zu betonen, dass die obige Erklärung für eine spezifische Konstellation von n- und p-dotierten Gebieten gegeben wurde. Es versteht sich natürlich, dass das Konzept so modifiziert werden kann, dass die Funktion von Elektronen und Löchern vertauscht ist.
  • Gemäß einer oder mehreren Ausführungsformen können sich die Gräben 130, 131 in einer y-Richtung, d.h. in einer Richtung, die die Zeichnungsebene des Querschnitts schneidet oder senkrecht zu ihr ist, erstrecken. Transistoren oder Transistorzellen des IGBT können Gategräben 131 aufweisen, in denen eine Gateelektrode 210 angeordnet ist. Die Transistoren und Transistorzellen können weitere Gräben umfassen, z.B. Gräben, die mit einem leitfähigen Material gefüllt sind, das mit dem Sourceanschluss 180 elektrisch gekoppelt ist oder das auf andere Weise verbunden oder in einem potentialfreien bzw. Floating-Zustand ist. Eine dielektrische Schicht kann in den Gräben 130 angeordnet sein. Beispielsweise kann die dielektrische Schicht das leitfähige Material gegen benachbartes Halbleitermaterial isolieren. Gemäß Ausführungsformen kann eine Dicke der dielektrischen Schicht in den Gräben 130 gleichmäßig sein. Gemäß weiteren Ausführungsformen kann die Dicke variieren. Beispielsweise kann die Dicke an einem unteren Teil der Gräben größer als die Dicke an den Seitenwänden der Gräben sein. Im Allgemeinen können die Gräben in einem regelmäßigen Pitch bzw. Abstand angeordnet sein. Dies wird unter Bezugnahme auf 6C weiter erläutert. Zwischen benachbarten Gräben 130 können Mesastrukturen 160 angeordnet sein. Die Mesastrukturen können beispielsweise eine erste Mesastruktur 161 und eine Dummy-Mesastruktur 163 umfassen.
  • Gemäß Ausführungsformen ist ein aktiver Graben 131 zwischen einer ersten Mesastruktur 161, in der konfigurationsgemäß ein einseitiger Kanal 221 eines Transistors ausgebildet wird, und einer Dummy-Mesastruktur 163 angeordnet. Als Folge kann eine Breite der Mesastruktur im Vergleich zu Fällen einer doppelseitigen Mesastruktur reduziert werden. Ferner wird eine Seite der Mesastruktur nicht als Kanal genutzt, oder anders ausgedrückt ist ein Teil der Breite der Mesastruktur inaktiv und wird nicht als Kanal genutzt. Als Konsequenz kann ein verbesserter Einschluss von Trägern erzielt werden, was eine verbesserte VCE,SAT zur Folge hat.
  • Gemäß Ausführungsformen kann ein Sourcegraben einer ersten Mesastruktur benachbart angeordnet sein. In diesem Fall kann aufgrund des Vorhandenseins des Sourcegrabens eine Gate-Source-Kapazität in einer verbesserten Art und Weise eingestellt werden. Dies kann weiter den Kompromiss zwischen Schaltverlusten/Steuerbarkeit/VCE,SAT in Abhängigkeit von einer Breite der Mesastruktur verbessern.
  • Gemäß den in 1A dargestellten Ausführungsformen kann die Dummy-Mesastruktur 163 in einem direkten Kontakt mit dem aktiven Graben 131 angeordnet sein.
  • Die Mesastrukturen können ferner eine zweite (in 1A nicht veranschaulichte) Mesastruktur 162 aufweisen, welche z.B. über ein Sourcegebiet 201 mit dem Sourceanschluss 180 elektrisch verbunden sein kann.
  • Gemäß Ausführungsformen, die unter Bezugnahme auf 1B beschrieben werden, umfasst die Halbleitervorrichtung 10 ferner ein Barrierengebiet 230 des ersten Leitfähigkeitstyps in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets 260. Das Barrierengebiet 230 ist zwischen dem Bodygebiet 220 und dem Driftgebiet 260 angeordnet und ist mit dem Driftgebiet 260 in Kontakt. Das Barrierengebiet 230 ist in zumindest einer der ersten Mesastruktur und der Dummy-Mesastruktur angeordnet.
  • Beispielsweise kann ein Verhältnis zwischen der Dotierungskonzentration des Barrierengebiets 230 und der Dotierungskonzentration des Driftgebiets 260 100 bis 10000 betragen. Wenn die Dotierungskonzentration des Driftgebiets 260 variiert, kann das Verhältnis das Verhältnis zwischen der Dotierungskonzentration des Barrierengebiets 230 und der höchsten Dotierungskonzentration des Driftgebiets 260 sein. Gemäß Ausführungsformen ist das Barrierengebiet 230 in direktem Kontakt mit dem Driftgebiet 260 angeordnet. Eine Grenzfläche zwischen dem Barrierengebiet 230 und dem Driftgebiet 260 bildet zum Beispiel einen Übergang zwischen Bereichen identischer Dotierungstypen mit verschiedenen Dotierungskonzentrationen, z.B. einen n+n- oder p+p-Übergang.
  • Gemäß einer oder mehreren Ausführungsformen kann das Barrierengebiet strukturiert sein; z.B. kann das Barrierengebiet zwischen dem Driftgebiet 260 und dem Bodygebiet 220 nicht homogen angeordnet sein. Stattdessen kann das Barrierengebiet in bestimmten Gebieten des Transistors 20 angeordnet sein. Das Barrierengebiet 230 kann beispielsweise in ausgewählten der Mesastrukturen 160 angeordnet sein und kann in weiteren Mesastrukturen 160 fehlen. Das Barrierengebiet 230 ist in einem direkten Kontakt mit dem Driftgebiet 260 ausgebildet. Das Barrierengebiet 230 bildet einen pn-Übergang mit dem Bodygebiet 220. Das Barrierengebiet 230 kann sich von einer Seitenwand der Mesastruktur zu einer anderen Seitenwand der Mesastruktur in einer horizontalen Richtung erstrecken. Detaillierter beschrieben füllt zumindest in Bereichen das Barrierengebiet 230 die Mesastruktur zwischen benachbarten Gräben in einem horizontalen Querschnitt vollständig. Das Barrierengebiet kann zum Beispiel in der ersten Mesastruktur 161 angeordnet sein und kann in der Dummy-Mesastruktur 163 fehlen. Gemäß weiteren Ausführungsforme kann das Barrierengebiet in der Dummy-Mesastruktur 163 angeordnet sein und kann in der ersten Mesastruktur 161 fehlen.
  • 1C zeigt eine horizontale Querschnittsansicht der Halbleitervorrichtung. Die horizontale Querschnittsansicht von 1C kann zum Beispiel zwischen II und II' genommen sein, wie auch in 1A angegeben ist. Wie dargestellt ist, weisen die Gräben 130 eine longitudinale Achse auf, die sich entlang der zweiten Richtung erstreckt.
  • 1D zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß weiteren Ausführungsformen. Abweichend von den in 1A veranschaulichten Ausführungsformen kann die Dummy-Mesastruktur 164 so realisiert sein, dass sie Träger des ersten Leitfähigkeitstyps, z.B. Elektronen, blockiert und einen begrenzten Lochstrom während eines Einschaltens und im Ein-Zustand zulässt. Beispielsweise kann die Mesastruktur 164 ein zweites dotiertes Gebiet 225 des zweiten Leitfähigkeitstyps einem Mesastrukturkontakt 226 benachbart aufweisen, der mit dem Sourceanschluss elektrisch verbunden ist. Die Mesastruktur 164 kann ferner ein erstes dotiertes Gebiet 224 des ersten Leitfähigkeitstyps aufweisen, das zwischen dem zweiten dotierten Gebiet 225 und dem Driftgebiet 260 angeordnet ist.
  • Gemäß Beispielen kann das zweite dotierte Gebiet 225 ein flaches, mit hoher Dosis implantiertes Gebiet, z.B. ein p-implantiertes Gebiet, sein. Das zweite dotierte Gebiet 225 kann die Träger des ersten Leitfähigkeitstyps blockieren. Ferner kann das erste dotierte Gebiet 224 in einer niedrigeren Dotierungskonzentration als das zweite dotierte Gebiet 225 dotiert sein. Das erste dotierte Gebiet 224 kann eine Barriere gegen Träger des zweiten Leitfähigkeitstyps, z.B. Löcher, realisieren. Eine Dotierungskonzentration des ersten dotierten Gebiets 224 kann eingestellt werden, um Vce,sat-Anforderungen und Forderungen nach einer reduzierten Lochstrom-Rückkopplung auszugleichen.
  • Aufgrund dieser speziellen Ausführung schafft die Mesastruktur 164 einen niederohmigen Strompfad für Träger des zweiten Leitfähigkeitstyps, z.B. Löcher, zu einem bestimmten Zeitpunkt während eines Schaltens, so dass die Strom-Rückkopplung während eines Einschaltens reduziert ist und die dU/dt- und die dI/dt-Steuerbarkeit verbessert ist. Da ein erhöhter Bruchteil des Gesamtstroms von Löchern getragen wird, wird überdies die Kopplung zwischen dem Gate und dem Gesamtstrom, welcher normalerweise durch die Transfercharakteristiken der ersten Mesastruktur gegeben ist, reduziert. Dies kann ein reduziertes Gate-Überschießen zur Folge haben und kann dU/dt senken. Gemäß weiteren Ausführungen wird der spezifische Widerstand des Lochstrompfads ausgeglichen oder mit der Zeit geändert, so dass die Plasmakonzentration in der Vorrichtung im Ein-Zustand hoch bleibt. Gemäß weiteren Ausführungsformen mag ein Strom in dieser Mesastruktur 164 mit einem speziellen Gatetreiber nicht gesteuert werden.
  • Gemäß in 1E veranschaulichten Ausführungsformen kann die Halbleitervorrichtung 10 ferner ein Barrierengebiet 230 in der ersten Mesastruktur 161 aufweisen. Das Barrierengebiet 230 kann sich zum Beispiel in eine größere Tiefe als das erste das dotierte Gebiet 224 erstrecken. Gemäß Ausführungsformen kann sich das Barrierengebiet 230 von einer Position in einem oberen Drittel oder Viertel des benachbarten aktiven Grabens 131 bis zu einem unteren Drittel oder Viertel des aktiven Grabens 131 erstrecken.
  • Die spezifische Ausführung der Dummy-Mesastruktur 164, die unter Bezugnahme auf 1D und 1E diskutiert wurde, kann auf beliebige Strukturen oder Halbleitervorrichtungen mit einer Dummy-Mesastruktur wie hierin beschrieben angewendet werden. Die vorteilhaften Effekte der speziellen Ausführung der Dummy-Mesastruktur 164 werden in Halbleitervorrichtungen vorliegen, in denen eine erste Mesastruktur 161 einer ersten Seite des aktiven Grabens 131 benachbart ist und die Dummy-Mesastruktur 164 einer zweiten Seite des aktiven Grabens 131 benachbart ist.
  • 2 zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer oder mehreren weiteren Ausführungsformen. Die Halbleitervorrichtung 10 von 2 ist in einem Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110 ausgebildet. Die Halbleitervorrichtung 10 umfasst einen Transistor 20. Der Transistor 20 umfasst ein Driftgebiet 260 eines ersten Leitfähigkeitstyps und ein Bodygebiet 220 eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet 260 und der ersten Hauptoberfläche 110. Der Transistor 20 umfasst eine Vielzahl von Gräben 130 in der ersten Hauptoberfläche 110. Die Gräben 130 strukturieren das Halbleitersubstrat 100 in eine Vielzahl von Mesastrukturen 160, die Dummy-Mesastrukturen 163 umfassen. Die Vielzahl von Gräben umfasst einen aktiven Graben 131. Eine erste Mesastruktur ist an einem aktiven Graben benachbart angeordnet. Ferner umfasst der Transistor eine Gateelektrode 210 in dem aktiven Graben 131 und ein Sourcegebiet 201 des ersten Leitfähigkeitstyps in der ersten Mesastruktur 161. Das Sourcegebiet 201 in der ersten Mesastruktur 161 ist über einen Sourcekontakt 183 mit einem Sourceanschluss 180 elektrisch verbinden. Die Vielzahl von Gräben 130 umfasst ferner einen Dummy-Graben 132. Dummy-Mesastrukturen 163, 164 sind auf beiden Seiten des Dummy-Grabens 132 angeordnet. Der Transistor 20 umfasst überdies ein Barrierengebiet 230 des ersten Leitfähigkeitstyps in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets 260. Das Barrierengebiet 230 ist zwischen dem Bodygebiet 220 und dem Driftgebiet 260 angeordnet. Das Barrierengebiet 230 ist in zumindest einer der Dummy-Mesastrukturen 163 angeordnet.
  • Wie in 2 veranschaulicht ist, können die Dummy-Mesastrukturen 163 von dem Sourceanschluss 180 getrennt sein oder können über Kontakte mit dem Sourceanschluss verbunden sein. Die Kontakte können beispielsweise Widerstandselemente 182 mit einem hohen Widerstandswert wie bezüglich 1A spezifiziert aufweisen. Gemäß weiteren Ausführungsformen können die Dummy-Mesastrukturen als Mesastrukturen 164 realisiert sein, wie unter Bezugnahme auf 1D und 1E erläutert worden ist. Der Begriff „Dummy-Graben“ verweist allgemein auf einen Graben 132, der an seinen beiden Seiten Dummy-Mesastrukturen 183 benachbart ist. Ein isolierendes Material oder ein leitfähiges Material kann in die Dummy-Gräben 132 gefüllt sein. Beispielsweise kann ein leitfähiges Material in den Dummy-Gräben mit dem Gateanschluss 185 elektrisch verbunden sein. Gemäß weiteren Ausführungsformen kann das leitfähige Material im Dummy-Graben 132 vom Gateanschluss 185 getrennt sein. Gemäß noch weiteren Ausführungsformen kann des leitfähige Material in dem Dummy-Graben 132 mit dem Sourceanschluss 180 elektrisch verbunden sein oder kann auf andere Weise verbunden sein oder kann sich in einem potentialfreien bzw. Floating-Zustand befinden. Die Dummy-Mesastrukturen 163 können dem aktiven Graben 131 an einer Seite von ihm benachbart sein. Eine erste Mesastruktur 161 kann an der anderen Seite des aktiven Grabens 131 angeordnet sein. Weitere Elemente von Ausführungsformen gemäß 2 sind jenen ähnlich, die unter Bezugnahme auf 1A erläutert wurden. Insbesondere wird konfigurationsgemäß ein einseitiger Kanal 221 des Transistors in der ersten Mesastruktur 161 ausgebildet.
  • 3A zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer oder mehreren weiteren Ausführungsformen. Die Halbleitervorrichtung 10 von 3A ist in einem Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110 ausgebildet. Die Halbleitervorrichtung 10 umfasst einen Transistor 20. Der Transistor 20 umfasst ein Driftgebiet 260 eines ersten Leitfähigkeitstyps und ein Bodygebiet 220 eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet 260 und der ersten Hauptoberfläche 110. Der Transistor 20 umfasst ferner eine Vielzahl von Gräben 130 in der ersten Hauptoberfläche 110. Die Gräben 130 strukturieren das Halbleitersubstrat 100 in eine Vielzahl von Mesastrukturen 160, die eine erste Mesastruktur 161 umfassen. Die Vielzahl von Gräben 130 umfasst einen aktiven Graben 131 und erste und zweite Sourcegräben 133, 134. Ein leitfähiges Material in den ersten und zweiten Sourcegräben 133, 134 ist mit einem Sourceanschluss 180 verbunden. Der Transistor 20 umfasst eine Gateelektrode 210, die im aktiven Graben 131 angeordnet ist. Der Transistor 20 umfasst ferner ein Sourcegebiet 201 des ersten Leitfähigkeitstyps in der ersten Mesastruktur 161. Die erste Mesastruktur 161 ist dem aktiven Graben 131 benachbart angeordnet. Die Halbleitervorrichtung umfasst ferner eine in Kontakt mit den ersten und zweiten Sourcegräben 133, 134 angeordnete zweite Mesastruktur 162. Weiter umfasst der Transistor 20 ein Barrierengebiet 230 in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets. Das Barrierengebiet 230 ist zwischen dem Bodygebiet 220 und dem Driftgebiet 260 angeordnet. Das Barrierengebiet 230 ist in der zweiten Mesastruktur 162 angeordnet. Gemäß Ausführungsformen kann das Barrierengebiet 230 in der ersten Mesastruktur 161 angeordnet sein. Gemäß weiteren Ausführungsformen kann das Barrierengebiet 230 in der ersten Mesastruktur 161 fehlen. In dem in 3A gezeigten Beispiel können die ersten und zweiten Sourcegräben dem aktiven Graben 131 benachbart angeordnet sein. Beispielsweise kann die erste Mesastruktur 161 zwischen dem aktiven Graben und dem ersten Sourcegraben 133 angeordnet sein. Die zweite Mesastruktur 162 ist zwischen den ersten und zweiten Sourcegräben 133, 134 angeordnet. Die unter Bezugnahme auf 3A erläuterte Halbleitervorrichtung kann ferner Sourcegräben umfassen, wobei ein leitfähiges Material in den weiteren Sourcegräben mit dem Sourceanschluss 180 elektrisch verbunden ist.
  • Wenn, wie in 3A veranschaulicht ist, eine erste Mesastruktur 161 einem Sourcegraben 133 benachbart ist, kann die Gate-Source-Kapazität aufgrund des Vorhandenseins des Sourcegrabens besser eingestellt werden. Überdies kann der Kompromiss zwischen Schaltverlusten/Steuerbarkeit/VCESAT in Abhängigkeit von der Mesastrukturbreite verbessert werden.
  • Gemäß Ausführungsformen, die unter Bezugnahme auf 3B veranschaulicht werden, weist zusätzlich zu den unter Bezugnahme auf 3A diskutierten Elementen die Vielzahl von Mesastrukturen ferner zwei Dummy-Mesastrukturen 163 und einen Dummy-Graben 132 auf. Die Dummy-Mesastrukturen 163 sind auf beiden Seiten des Dummy-Grabens 132 angeordnet. Überdies berühren die Dummy-Mesastrukturen 163 den Dummy-Graben 132.
  • Die Halbleitervorrichtung von 3C basiert auf der Halbleitervorrichtung von 3A. Ferner ist zu den unter Bezugnahme auf 3 beschriebenen Elementen eine vertikale Größe s des Barrierengebiets 230 zumindest das Zweifache einer Breite w der zweiten Mesastruktur. Das Barrierengebiet 230 erstreckt sich vertikal zu einem unteren Drittel oder einem unteren Viertel der Sourcegräben 133, 134. Wahlweise kann sich das Barrierengebiet 230 vertikal zu einem oberen Drittel oder einem oberen Viertel der Sourcegräben 133, 134 erstrecken. Gemäß weiteren Ausführungsformen kann sich das Barrierengebiet 230 in eine größere Tiefe als die Sourcegräben 133, 134 erstrecken.
  • 4 zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer oder mehreren weiteren Ausführungsformen. Die Halbleitervorrichtung 10 ist in einem Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110 ausgebildet. Die Halbleitervorrichtung 10 umfasst einen Transistor 20. Der Transistor 20 umfasst ein Driftgebiet 260 eines ersten Leitfähigkeitstyps, ein Bodygebiet 220 eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet 260 und der ersten Hauptoberfläche 110 und eine Vielzahl von Gräben 130 in der ersten Hauptoberfläche 110. Die Gräben 130 strukturieren das Halbleitersubstrat 100 in eine Vielzahl von Mesastrukturen 160, die eine erste Mesastruktur 161 und eine zweite Mesastruktur 162 umfassen. Die Vielzahl von Gräben 130 umfasst einen aktiven Graben 131. In dem aktiven Graben 131 ist eine Gateelektrode 210 angeordnet. Der Transistor umfasst ein Sourcegebiet 201 des ersten Leitfähigkeitstyps in zumindest einer der ersten Mesastruktur 161 und der zweiten Mesastruktur 162. Der Transistor 20 umfasst ferner ein erstes Barrierengebiet des ersten Leitfähigkeitstyps in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets 260. Das erste Barrierengebiet 231 ist zwischen dem Bodygebiet 220 und dem Driftgebiet 260 in Kontakt mit dem Driftgebiet angeordnet. Das erste Barrierengebiet 231 ist in der ersten Mesastruktur 161 angeordnet. Ferner weist der Transistor ein zweites Barrierengebiet 232 des ersten Leitfähigkeitstyps zwischen dem Bodygebiet und dem Driftgebiet 260 und in Kontakt mit dem Driftgebiet 260 auf. Das zweite Barrierengebiet 232 ist in der zweiten Mesastruktur 162 angeordnet. Das zweite Barrierengebiet weist eine niedrigere Dotierungskonzentration als das erste Barrierengebiet 231 auf und weist eine höhere Dotierungskonzentration als das Driftgebiet 260 auf.
  • Gemäß Ausführungsformen kann ein Sourcegebiet 201 in der zweiten Mesastruktur 162 angeordnet sein. Gemäß weiteren Ausführungsformen kann das Sourcegebiet 201 in der zweiten Mesastruktur 162 fehlen. Die zweite Mesastruktur kann beispielsweise eine Dummy-Mesastruktur sein, wie oben unter Bezugnahme auf 1A, 1B, 1D oder 1E erläutert worden ist. Gemäß Ausführungsformen können die erste Mesastruktur und die zweite Mesastruktur jeweils gegenüberliegenden Seiten des aktiven Grabens benachbart angeordnet sein. Gemäß weiteren Ausführungsformen kann die zweite Mesastruktur 162 an einer beliebigen Position innerhalb des Transistors 20 angeordnet sein.
  • Im Folgenden werden einige Details der Transistoren diskutiert. 5A zeigt eine Querschnittsansicht eines Bereichs einer ersten Mesastruktur 161. Beispielsweise können aktive Gräben 131 auf beiden Seiten der ersten Mesastruktur 161 angeordnet sein, und eine Gateelektrode 210 kann in den aktiven Gräben 131 angeordnet sein. Das Sourcegebiet 201 ist in der ersten Mesastruktur 161 angeordnet. Das Sourcegebiet 201 kann zum Beispiel einer ersten Hauptoberfläche 110 des Halbleitersubstrats benachbart angeordnet sein. Das Sourcegebiet 201 kann über einen Sourcekontakt 183 mit einer leitfähigen Sourceschicht 181 elektrisch verbunden sein, die mit einem Sourceanschluss 180 elektrisch verbunden sein kann. Innerhalb des Kontexts der vorliegenden Beschreibung soll der Begriff „ein Sourcegebiet des ersten Leitfähigkeitstyps in der ersten Mesastruktur“ bedeuten, dass ein Sourcegebiet 201 in der ersten Mesastruktur 161 angeordnet bzw. eingerichtet ist. Das Sourcegebiet 201 kann beispielsweise das erste Sourcegebiet 201a, das dem Graben 130 auf der linken Seite benachbart angeordnet ist, und ein zweites Sourcegebiet 201b umfassen, das dem Graben 130 auf der rechten Seite benachbart angeordnet ist. Gemäß weiteren Ausführungsformen kann das Sourcegebiet 201 nur ein erstes Sourcegebiet 201a aufweisen, das auf der linken Seite der ersten Mesastruktur 161 angeordnet ist, oder nur ein zweites Sourcegebiet 201b, das auf der rechten Seite der ersten Mesastruktur 161 angeordnet ist. Wenn das Sourcegebiet z.B. als ein auf der rechten Seite der Mesastruktur angeordnetes erstes Sourcegebiet 201a realisiert ist oder als ein auf der linken Seite der Mesastruktur angeordnetes zweites Sourcegebiet 201b ausgebildet ist, wird in der Mesastruktur konfigurationsgemäß ein einseitiger Kanal 221 des Transistors ausgebildet.
  • Im Allgemeinen trennt der Sourcekontakt 183 das erste Sourcegebiet 201a von dem zweiten Sourcegebiet 201b. Nichtsdestotrotz versteht es sich natürlich, dass verschiedene Verbindungsschemata zwischen der leitfähigen Sourceschicht und dem Sourcegebiet 201 realisiert sein können. Der Sourcekontakt 183 kann so angeordnet sein, dass er das Bodygebiet 220 berührt, um einen parasitären Bipolartransistor, der andernfalls in diesem Gebiet gebildet werden könnte, zu unterdrücken oder zu verschlechtern.
  • 5B veranschaulicht schematisch zwei Gräben 130 und ein in der Mesastruktur 160 zwischen den Gräben angeordnetes Barrierengebiet 230. Die Gräben 130 können beispielsweise eine Tiefe t aufweisen, die zwischen der Hauptoberfläche 110 des Halbleitersubstrats und einer Bodenseite der jeweiligen Gräben 130 gemessen wird. Eine Bodenseite 230a des Barrierengebiets 230 kann in einer Distanz d von der ersten Hauptoberfläche 110 eingerichtet sein. Die Distanz d kann geringer als die Tiefe der Gräben t sein. Gemäß weiteren Ausführungsformen kann die Tiefe d ungefähr gleich der Tiefe t der Gräben 130 sein. Ferner kann die Tiefe d noch größer als die Tiefe t der Gräben 130 sein. Die Breite w der Mesastrukturen kann für verschiedene Mesastrukturen gleich sein. Gemäß weiteren Ausführungsformen können verschiedene Mesastrukturen jeweils verschiedene Breiten aufweisen. Zum Beispiel kann ein Verhältnis einer Breite w einer Mesastruktur zu einer Tiefe t des Grabens 0,1 bis 0,5 betragen. Indem das Verhältnis der Breite w der Mesastruktur zur Tiefe t des Grabens eingestellt wird, kann die Beziehung zwischen VCE,SAT und der Schaltgeschwindigkeit eingestellt werden. Wenn beispielsweise niedrige Schaltgeschwindigkeiten realisiert werden, kann die Breite der Mesastruktur im Vergleich zur Tiefe des Grabens gering sein, was eine niedrige VCE,SAT ergibt. Wenn auf der anderen Seite eine größere Schaltgeschwindigkeit realisiert wird, kann ein größere Breite der Mesastruktur einen verbesserten Kompromiss zwischen VCE,SAT und der Schaltgeschwindigkeit ergeben.
  • Das Barrierengebiet 230 kann eine vertikale Größe s aufweisen, die zumindest das Zweifache der horizontalen Größe des Barrierengebiets 230 ist. Die horizontale Größe des Barrierengebiets kann der Breite w der entsprechenden Mesastruktur entsprechen, in der das Barrierengebiet 230 angeordnet ist. Gemäß weiteren Ausführungsformen kann ein Verhältnis der vertikalen Größe s des Barrierengebiets zu der horizontalen Größe des Barrierengebiets oder der Breite w der entsprechenden Mesastruktur mehr als 3 oder sogar mehr als 4 betragen. Gemäß weiteren Ausführungsformen kann sich das Barrierengebiet 230 zu einem tieferen Bereich benachbarter Gräben erstrecken. Das Barrierengebiet 230 kann sich beispielsweise zu einem unteren Drittel oder einem unteren Viertel eines benachbarten Grabens 130 erstrecken. Das Barrierengebiet 230 kann sich ferner von einem oberen Drittel oder einem oberen Viertel eines benachbarten Grabens 130 aus erstrecken. Eine der folgenden Beziehungen kann durch die Tiefe d und die Tiefe t beispielsweise erfüllt sein: d > 0,5 x t oder d > 0,7 x t oder d > 0,8 x t.
  • Wie ferner oben angegeben wurde, kann die Dotierungskonzentration der Barrierengebiete variieren. Beispielsweise kann ein erstes Barrierengebiet 231 mit einer ersten Dotierungskonzentration in einer ersten Mesastruktur angeordnet sein, und ein zweites Barrierengebiet 232 mit einer zweiten Dotierungskonzentration kann in einer zweiten Mesastruktur 162 angeordnet sein. Beispielsweise kann die zweite Dotierungskonzentration niedriger als die erste niedrigere Dotierungskonzentration sein. Gemäß weiteren Ausführungsformen können die erste Mesastruktur 161 und die zweite Mesastruktur 162 jeweils ein verschiedenes Dotierungsprofil aufweisen. Das Dotierungsprofil des zweiten Barrierengebiets 232 kann zum Beispiel in einer Tiefenrichtungen allmählich variieren, wohingegen das erste Dotierungsprofil eine abrupte Änderung der Dotierungskonzentration am Übergang zwischen dem Driftgebiet 260 und dem zweiten Barrierengebiet 232 ergibt.
  • Im Allgemeinen weisen das Barrierengebiet, das erste Barrierengebiet 231 und das zweite Barrierengebiet 232 jeweils eine höhere Dotierungskonzentration als das Driftgebiet 260 auf. Die Dotierungskonzentration des Driftgebiets 260 muss innerhalb des Driftgebiets nicht konstant sein. Beispielsweise kann die Dotierungskonzentration von einer der zweiten Hauptoberfläche 120 benachbarten Seite aus in Richtung der ersten Hauptoberfläche 110 zunehmen. Wie in 5B veranschaulicht ist, kann zum Beispiel ein Barrierengebiet, z.B. das zweite Barrierengebiet 232, verschiedene Bereiche 235, 236 und 237 umfassen, wobei jeder eine verschiedene Dotierungskonzentration aufweist. Beispielsweise kann die Dotierungskonzentration des Bereichs 237 größer als die Dotierungskonzentration des Driftgebiets 260 sein. Die Dotierungskonzentration des Bereichs 236 kann größer als die Dotierungskonzentration des Bereichs 237 und geringer als die Dotierungskonzentration des Bereichs 235 sein.
  • In diesem Kontext soll das Merkmal, dass das Barrierengebiet 230 eine höhere Dotierungskonzentration als das Driftgebiet 260 aufweist, bedeuten, dass das Barrierengebiet eine höhere Dotierungskonzentration als der höchste Wert der Dotierungskonzentration innerhalb des Driftgebiets 260 aufweist. Wenn das Barrierengebiet 230 eine verschiedene Dotierungskonzentration aufweist, kann der niedrigste Wert der Dotierungskonzentration des Barrierengebiets 230 größer als der höchste Wert der Dotierungskonzentration des Driftgebiets 260 sein.
  • 5C zeigt eine vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen. Die Querschnittsansicht ist zwischen III und III' entlang einer Ausdehnungsrichtung der Gräben 130 genommen, wie auch in 1B angegeben ist. Wie veranschaulicht ist, kann gemäß Ausführungsformen das Sourcegebiet 201 entlang der Ausdehnungsrichtung der Mesastrukturen 160 durchgehend angeordnet sein. Die Mesastruktur 160 kann beispielsweise eine erste Mesastruktur 161, eine zweite Mesastruktur 162 oder eine Dummy-Mesastruktur 163 sein. Gemäß weiteren Ausführungsformen mag das Sourcegebiet 201 nicht durchgehend sein, kann aber nur an bestimmten Positionen angeordnet sein.
  • Unabhängig von der spezifischen Ausführung des Sourcegebiets 201 kann das Barrierengebiet 230 eine Dotierungskonzentration aufweisen, die entlang der zweiten Richtung variiert. Wie in 5C angegeben ist, kann beispielsweise das Barrierengebiet 230 Bereiche 235, 236 und 237 mit verschiedenen Dotierungskonzentrationen umfassen, die entlang der zweiten Richtung angeordnet sind.
  • Wie diskutiert wurde, kann ein Barrierengebiet in einigen der Mesastrukturen angeordnet sein. Als Folge kann die Schaltgeschwindigkeit, z.B. dU/dT, auf einen gewünschten Wert eingestellt werden. Wenn Leistungsschalter, insbesondere IGBTs, zum Schalten empfindlicher Elemente genutzt werden, ist es im Allgemeinen ratsam, die Schaltgeschwindigkeit auf einen niedrigen Wert einzustellen, um die empfindliche Vorrichtung zu schützen. Beispielsweise kann die Schaltgeschwindigkeit eingestellt werden, indem der Widerstandswert der Gateelektrode eingestellt wird. Auf der anderen Seite beeinflusst der Widerstandswert der Gateelektrode die Schaltverluste. Aufgrund des Vorhandenseins des Barrierengebiets kann die Steuerbarkeit der Schaltgeschwindigkeit verbessert werden, und die Schaltgeschwindigkeit kann auf sehr niedrige Werte eingestellt werden. Beispielsweise kann die Schaltgeschwindigkeit kleiner als 10 V/ns, z.B. kleiner als 5 V/ns, sein. Dies kann in Fällen nützlich sein, in denen die Halbleitervorrichtung eine Vielzahl von Gräben umfasst, die in einer geringen Distanz angeordnet sind, die z.B. eine Breite einer Mesastruktur von weniger als 1 µm, konkreter weniger als 700 nm, schafft.
  • Gemäß einigen Ausführungsformen kann das Barrierengebiet 230 einer Seite eines aktiven Grabens 131 benachbart angeordnet werden. In diesem Fall kann eine niedrige Vce,sat erzielt werden. Die Lochstrom-Rückkopplung an dem Gate kann ferner so moduliert werden, dass niedrigere dU/dT-Schaltgeschwindigkeiten während eines Einschaltens möglich sind.
  • Die unter Bezugnahme auf 1 bis 4 diskutierten Grundelemente können in einer Vielzahl von Fällen angewendet werden. Gemäß Ausführungsformen können die Elemente wie etwa Gräben, z.B. Sourcegräben, Gategräben und Dummy-Gräben, sowie die Mesastrukturen in einer symmetrischen Art und Weise bezüglich der ersten Mesastruktur angeordnet werden, d.h. einer Mesastruktur, deren Sourcegebiet mit dem Sourceanschluss elektrisch verbunden ist. Gemäß weiteren Ausführungsformen können diese Elemente in einer asymmetrischen Art und Weise angeordnet werden. Die Elemente können beispielsweise bezüglich eines aktiven Graben in asymmetrischer Art und Weise angeordnet werden.
  • 6A zeigt eine Querschnittsansicht eines Bereichs der Halbleitervorrichtung. Der Transistor 20 umfasst einen Sourcegraben 134 und zwei aktive Gräben 131. Der Transistor 20 umfasst ferner zwei erste Mesastrukturen 161 und eine Dummy-Mesastruktur 163. Die ersten Mesastrukturen 161 sind jeweils zwischen dem Sourcegraben 134 und einem entsprechenden der aktiven Gräben 131 angeordnet. Die Dummy-Mesastruktur 163 ist zwischen den beiden aktiven Gräben 131 angeordnet. Das Barrierengebiet ist in den ersten Mesastrukturen 161 angeordnet und fehlt in der Dummy-Mesastruktur 163. Beispielsweise kann eine Isolierungsschicht 111 über dem Halbleitermaterial angeordnet sein. Diese Halbleitervorrichtung zeigt eine verbesserte Steuerbarkeit der Schaltgeschwindigkeit. Da ein Sourcegraben 134 den ersten Mesastrukturen 161 benachbart angeordnet ist, wird konfigurationsgemäß jeweils ein einseitiger Kanal 121 des Transistors in den ersten Mesastrukturen ausgebildet.
  • 6B zeigt eine Querschnittsansicht eines Bereichs der Halbleitervorrichtung gemäß weiteren Ausführungsformen. Der Transistor 20 umfasst zwei erste Mesastrukturen 161, die jeweils ein Barrierengebiet 230 umfassen, gefolgt von zwei Dummy-Mesastrukturen 163. Der Transistor 20 umfasst ferner vier Gräben, die mit einem leitfähigen Material gefüllt sind, das mit dem Gateanschluss 185 elektrisch verbunden ist. Drei der Gräben realisieren Gategräben 131. Einer von Gräben, der einer Dummy-Mesastruktur auf an einer Seite davon benachbart ist, realisiert einen Dummy-Graben 132. Das Barrierengebiet 230 ist in den ersten Mesastrukturen 161 angeordnet. Da ein Sourcegraben 134 den ersten Mesastrukturen 161 benachbart ist, sind die ersten Mesastrukturen eingerichtet jeweils einen einseitigen Kanal 221 des Transistors auszubilden.
  • 6C zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß weiteren Ausführungsformen. Gemäß den in 6C gezeigten Ausführungsformen umfasst ein Transistor 20 eine erste Mesastruktur 161 und drei Sourcegräben 133, die einander benachbart angeordnet sind, eine weitere erste Mesastruktur 161 und drei Gategräben 131, 132. Dummy-Mesastrukturen 163 können zwischen benachbarten Gategräben angeordnet sein. In diesem Fall kann der zweite Gategraben einen Dummy-Graben 132 realisieren. Die ersten und zweiten Gategräben realisieren jeweils aktive Gräben 131. Dummy-Mesastrukturen 163 sind ferner zwischen benachbarten der Sourcegräben 133 angeordnet. Detaillierter beschrieben sind erste Mesastrukturen zwischen einem Sourcegraben 133 und einem Gategraben 131 angeordnet. Dummy-Mesastrukturen 163 sind ferner zwischen benachbarten Sourcegräben oder zwischen benachbarten Gategräben angeordnet. Das Barrierengebiet 230 ist in irgendeiner der Mesastrukturen angeordnet, die einem Sourcegraben 133 benachbart sind. Das Barrierengebiet 230 fehlt ferner in Mesastrukturen, die einem Sourcegraben 133 nicht benachbart sind, oder anders ausgedrückt in Mesastrukturen, die zwischen zwei benachbarten Gategräben angeordnet sind.
  • Da ein Sourcegraben 134 der ersten Mesastruktur 161 benachbart angeordnet ist, sind erste Mesastrukturen 161 eingerichtet, einen einseitigen Kanal 221 des Transistors auszubilden.
  • Gemäß einer abweichenden Interpretation umfasst die in 6C veranschaulichte Halbleitervorrichtung einen Transistor. Der Transistor umfasst ein Driftgebiet eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat mit einer ersten Hauptoberfläche. Ferner umfasst der Transistor ein Bodygebiet 220 eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet und der ersten Hauptoberfläche. Der Transistor umfasst eine Vielzahl von Gräben in der ersten Hauptoberfläche. Die Gräben strukturieren das Halbleitersubstrat in eine Vielzahl von Mesastrukturen, die eine erste Mesastruktur 161 umfassen. Die Vielzahl von Gräben umfasst einen aktiven Graben 131 und erste und zweite Sourcegräben 133, 134. Ein leitfähiges Material in den ersten und zweiten Sourcegräben ist mit einem Sourceanschluss 180 elektrisch verbunden. Der Transistor umfasst eine Gateelektrode 210 im aktiven Graben 131 und ein Sourcegebiet 201 des ersten Leitfähigkeitstyps in der ersten Mesastruktur 161. Die erste Mesastruktur 161 ist dem aktiven Graben 131 benachbart angeordnet. Ferner umfasst der Transistor eine zweite Mesastruktur 162, die in Kontakt mit den ersten und zweiten Sourcegräben 133, 134 angeordnet ist. Der Transistor umfasst außerdem ein Barrierengebiet 230 des ersten Leitfähigkeitstyps in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets 260. Das Barrierengebiet 230 ist zwischen dem Bodygebiet 220 und dem Driftgebiet 260 angeordnet, wobei das Barrierengebiet 230 in der zweiten Mesastruktur 162 angeordnet ist. Die Vielzahl von Mesastrukturen umfasst ferner zwei Dummy-Mesastrukturen 163 und einen Dummy-Graben 132. Die Dummy-Mesastrukturen 163 sind auf beiden Seiten des Dummy-Grabens 132 angeordnet. Die Dummy-Mesastrukturen 163 berühren ferner den Dummy-Graben 132.
  • Gemäß Ausführungsformen können die Gräben in einem regelmäßigen Abstand p angeordnet sein. Gemäß weiteren Ausführungsformen können, wie in 6C veranschaulicht ist, die Gräben in unterschiedlichen Distanzen angeordnet sein, wodurch verschiedene Werte v, w der Mesastruktur geliefert werden. Im Allgemeinen kann gemäß den Ausführungsformen die Breite der Mesastruktur, z.B. der ersten Mesastruktur oder der Dummy-Mesastruktur, geringer als 4 µm, z.B. geringer als 1 µm, z.B. geringer als 700 nm oder sogar geringer als 500 nm, sein. Die Breite der Dummy-Mesastruktur kann beispielsweise in Abhängigkeit von der Funktionalität der Dummy-Mesastruktur eingestellt werden. Falls es beispielsweise einen Kontakt zu der Dummy-Mesastruktur gibt, kann eine geringe Breite der Dummy-Mesastruktur eingerichtet werden. In Fällen, in denen die Dummy-Mesastruktur als Diode wirkt, kann eine größere Breite der Mesastruktur ausgewählt werden.
  • 6D zeigt eine Querschnittsansicht des Bereichs einer Halbleitervorrichtung gemäß weiteren Ausführungsformen. Gemäß 6D umfasst ein Transistor 20 zwei Dummy-Mesastrukturen 163 und eine erste Mesastruktur 161. Ferner sind einige der Gräben als aktive Gräben 131 mit einer Gateelektrode 210 realisiert. Die erste Mesastruktur 161 ist zwischen zwei Dummy-Mesastrukturen 163 angeordnet. Die ersten Mesastrukturen 161 umfassen ein Sourcegebiet 201 und sind mit dem Sourceanschluss 180 elektrisch verbunden. Gemäß Ausführungsformen ist die erste Mesastruktur 161 eingerichtet einen einseitigen Kanal 221 des Transistors auszubilden. Die Dummy-Mesastrukturen 163 sind z.B. über ein Widerstandselement 182 mit dem Sourceanschluss 180 verbunden oder sind von dem Sourceanschluss getrennt. Das Barrierengebiet 230 ist in den Dummy-Mesastrukturen 163 angeordnet und fehlt in den ersten Mesastrukturen 161. Für diese Konfiguration kann eine verbesserte Steuerbarkeit der Schaltgeschwindigkeit erzielt werden. Weitere Gräben können als Gategräben 136 mit einer Gateelektrode realisiert sein, wobei ein leitfähiger Kanal einer Seitenwand des Gategrabens 136 benachbart nicht ausgebildet werden kann. Gemäß weiteren Beispielen werden leitfähige Kanäle konfigurationsgemäß an beiden Seitenwänden der ersten Mesastruktur 161 ausgebildet.
  • 6E zeigt eine Querschnittsansicht eines Bereichs der Halbleitervorrichtung gemäß weiteren Ausführungsformen. Gemäß diesen Ausführungsformen umfasst der Transistor zwei erste Mesastrukturen 161 und eine Dummy-Mesastruktur 163. Die Dummy-Mesastruktur 163 ist zwischen den ersten Mesastrukturen 161 so angeordnet, dass eine symmetrische Anordnung geschaffen wird. Einige der Gräben sind als aktive Gräben 131 realisiert, die eine Gateelektrode 210 enthalten. Weitere Gräben können als Gategräben 136 mit einer Gateelektrode realisiert sein. Das Barrierengebiet 230 ist in der Dummy-Mesastruktur 163 angeordnet und fehlt in den ersten Mesastrukturen 161. Die erste Mesastruktur 161 ist eingerichtet, einen einseitigen Kanal 221 des Transistors auszubilden. Beispielsweise kann das Sourcegebiet 201 nur einer der Seitenwände der ersten Mesastruktur 161 benachbart ausgebildet sein. Gemäß weiteren Beispielen werden konfigurationsgemäß leitfähige Kanäle an beiden Seitenwänden der ersten Mesastruktur 161 gebildet.
  • 6F zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß weiteren Ausführungsformen. Die in 6F dargestellte Vorrichtung basiert auf der in 4 gezeigten Vorrichtung mit einem ersten Barrierengebiet 231 und einem zweiten Barrierengebiet 232.
  • Die in 6F gezeigte Halbleitervorrichtung 10 umfasst einen Transistor 20. Der Transistor 20 umfasst ein Driftgebiet 260 eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat 100 mit einer ersten Oberfläche 110. Ferner umfasst der Transistor ein Bodygebiet 220 eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet 260 und der ersten Hauptoberfläche 110. Der Transistor umfasst eine Vielzahl von Gräben 131, 133. Die Gräben strukturieren das Halbleitersubstrat 100 in eine Vielzahl von Mesastrukturen 161, 162. Die Vielzahl von Mesastrukturen kann beispielsweise erste Mesastrukturen 161 und zweite Mesastrukturen 162 umfassen. Die Vielzahl von Gräben umfasst einen aktiven Graben 131 und einen Sourcegraben 133.
  • Eine Gateelektrode 210 ist in dem aktiven Graben 131 angeordnet. Ein leitfähiges Material des Sourcegrabens 133 ist mit dem Sourceanschluss 180 elektrisch verbunden. Ein Sourcegebiet 201 des ersten Leitfähigkeitstyps ist in der ersten Mesastruktur 161 angeordnet. Die erste Mesastruktur 161 ist dem aktiven Graben 131 benachbart angeordnet. Beispielsweise ist das Sourcegebiet 201 dem aktiven Graben 131 benachbart angeordnet. Der Transistor 20 umfasst ferner ein erstes Barrierengebiet 231 und ein zweites Barrierengebiet 232. Eine Dotierungskonzentration des ersten Barrierengebiets 231 kann von der Dotierungskonzentration des zweiten Barrierengebiets 232 verschieden sein.
  • Wie in 6F veranschaulicht ist, kann beispielsweise das erste Barrierengebiet 231 in benachbarten ersten Mesastrukturen 161 angeordnet sein. Ferner kann das zweite Barrierengebiet 232 in benachbarten zweiten Mesastrukturen 161 angeordnet sein. Die zweiten Mesastrukturen können beispielsweise Dummy-Mesastrukturen in der Weise, wie oben definiert wurde, sein. Dementsprechend können die zwischen benachbarten Dummy-Mesastrukturen 162 angeordneten Gräben Dummy-Gräben realisieren. Die Dummy-Gräben können beispielsweise mit einem Gateanschluss elektrisch verbunden sein. Ferner sind die ersten Mesastrukturen 161 eingerichtet einen einseitigen Kanal 221 des Transistors auszubilden. Sourcegräben 133 können beispielsweise auf beiden Seiten des Gategrabens 131 angeordnet sein. Zwei oder mehr Dummy-Gräben können überdies zwischen benachbarten Sourcegräben 133 angeordnet sein. Zwischen benachbarten Sourcegräben 133 können erste Mesastrukturen 231 so angeordnet sein, dass sie einem aktiven Graben 131 benachbart sind. Ferner können die Dummy-Mesastrukturen 162 auf der anderen Seite der jeweiligen Sourcegräben 133 angeordnet sein. Eine Breite w der ersten Mesastruktur 231 kann von einer Breite v der zweiten Mesastruktur 232 verschieden sein.
  • Beispielsweise kann eine Dotierungskonzentration des ersten Barrierengebiets 231 in der ersten Mesastruktur 161 größer als eine Dotierungskonzentration des zweiten Barrierengebiets 232 in der zweiten Mesastruktur 162, z.B. einer Dummy-Mesastruktur, sein. In diesem Fall kann es beispielsweise eine geringere Rückkopplung aufgrund von Elektronen aus der Dummy-Mesastruktur während eines Schaltens geben. Konkreter ausgedrückt, ist die Rückkopplung aufgrund von Elektronen geringer, je geringer die Dotierungskonzentration ist. Als Folge kann die Steuerbarkeit der Vorrichtung verbessert werden.
  • Dotierte Bereiche 209 des zweiten Leitfähigkeitstyps können in den ersten Mesastrukturen 161 und in den zweiten Mesastrukturen 162 an einer Position angeordnet sein, die der ersten Hauptoberfläche 110 des Halbleitersubstrats benachbart ist. Der dotierte Bereich 209 kann den Sourcegräben 133 oder den Dummy-Gräben benachbart sein.
  • Gemäß einer alternativen Interpretation umfasst die in 6F gezeigte Halbleitervorrichtung 10 einen Transistor 20. Der Transistor 20 umfasst ein Driftgebiet 260 eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110. Ferner umfasst der Transistor ein Bodygebiet 220 eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet 260 und der ersten Hauptoberfläche 110. Der Transistor umfasst eine Vielzahl von Gräben 130 in der ersten Hauptoberfläche, wobei die Gräben das Halbleitersubstrat 100 in eine Vielzahl von Mesastrukturen, die eine erste Mesastruktur 161 und eine Dummy-Mesastruktur 162 umfassen, strukturieren. Die Vielzahl von Gräben umfasst zumindest einen aktiven Graben 131, wobei die erste Mesastruktur 161 an einer ersten Seite des aktiven Grabens 131 angeordnet ist. Die Dummy-Mesastruktur 162 ist an einer zweiten Seite des aktiven Grabens angeordnet.
  • Weiter umfasst der Transistor eine in dem aktiven Graben 131 angeordnete Gateelektrode 210 und ein Sourcegebiet 201 des ersten Leitfähigkeitstyps in der ersten Mesastruktur 161. Die erste Mesastruktur 161 ist eingerichtet, einen einseitigen Kanal 221 des Transistors 20 auszubilden.
  • Eine rückseitige Metallschicht 127 kann einer zweiten Hauptoberfläche 120 des Halbleitersubstrats 100 benachbart angeordnet sein. Ein rückseitiges Gebiet 205 des zweiten Leitfähigkeitstyps, z.B. ein p-Emittergebiet, kann in dem Halbleitersubstrat 100 an der zweiten Hauptoberfläche ausgebildet sein. Die Sourcegebiete 201 der jeweiligen ersten Mesastrukturen können durch eine an einer ersten Hauptoberfläche 110 des Halbleitersubstrats 100 angeordnete leitfähige Schicht 125 elektrisch verbunden sein. Wie veranschaulicht ist, kann ein isolierendes Material 115 angeordnet sein, um eine elektrische Isolierung vorzusehen.
  • Die unter Bezugnahme auf 1A bis 6E erläuterten Elemente können weiter modifiziert werden, wie unter Bezugnahme auf 7A bis 7B veranschaulicht werden wird. Beispielsweise können Ausführungsformen einer Halbleitervorrichtung in einer Weise realisiert werden, so dass bestimmte der Gräben 130 weggelassen werden. Beispielsweise umfasst die in 7A gezeigte Halbleitervorrichtung Gategräben 131, einen Sourcegraben 133 und einen Dummy-Graben 132. Anstelle eines weiteren Grabens zwischen dem Sourcegraben 133 und einem Dummy-Graben 132 ist ein dotierter Bereich 138 des ersten Leitfähigkeitstyps zwischen dem Sourcegraben 133 und dem Dummy-Graben 132 angeordnet. Dementsprechend umfasst der Transistor 20 einen aktiven Graben 131, einen Sourcegraben 133 und einen Dummy-Graben 132. Eine leitfähige Füllung in dem Dummy-Graben 132 kann beispielsweise mit dem Gateanschluss 185 elektrisch verbunden sein. Eine erste Mesastruktur 161 ist zwischen dem aktiven Graben 131 und dem Sourcegraben 133 angeordnet. Dummy-Mesastrukturen und der dotierte Bereich 138 sind zwischen dem Sourcegraben 133 und dem Dummy-Graben 132 angeordnet. Überdies ist eine Dummy-Mesastruktur 163 zwischen dem Dummy-Graben 132 und dem aktiven Graben 131 an der rechten Seite der Zeichnung angeordnet. Beispielsweise wird die erste Mesastruktur 161 auf der anderen Seite dieses aktiven Grabens 131 in einer Weise realisiert, so dass konfigurationsgemäß in dieser Mesastruktur ein einseitiger Kanal 221 des Transistors ausgebildet wird. Das Barrierengebiet 230 ist in den ersten Mesastrukturen 161 angeordnet und fehlt in dem Bereich zwischen dem Sourcegraben 133 und dem Dummy-Graben 132. Die Barriere fehlt ferner in dem Bereich zwischen dem Dummy-Graben 132 und dem aktiven Graben 131. Eine Isolierungsschicht 111 kann über dem Halbleitermaterial angeordnet sein.
  • Gemäß in 7B veranschaulichten Ausführungsformen können die Gräben einen potentialfreien bzw. Floating-Graben 135 umfassen. Das leitfähige Material im Floating-Graben 135 kann von einem Anschluss getrennt sein und wird in einem potentialfreien bzw. Floating-Zustand gehalten. Gemäß Ausführungsformen soll innerhalb des Kontexts der vorliegenden Patentschrift der Begriff „Floating-Graben“ ferner einen Graben mit einer leitfähigen Füllung umfassen, die über eine hochohmige Verbindung mit einem entsprechenden Anschluss elektrisch verbunden ist. Beispielsweise kann ein elektrischer Widerstandswert der leitfähigen Füllung zu dem entsprechenden Anschluss größer sein als der elektrische Widerstandswert der Gateelektrode zu einem Gateanschluss. Eine Dummy-Mesastruktur 163 kann auf beiden Seiten des Floating-Grabens 135 angeordnet sein. Beispielsweise kann der in 7B gezeigte Transistor 20 Gategräben 131, einen Sourcegraben 134, einen Floating-Graben 135 und einen Dummy-Graben 132 umfassen. Eine erste Mesastruktur 161 kann zwischen dem aktiven Graben 131 und dem Sourcegraben 134 angeordnet sein. Überdies können Dummy-Mesastrukturen 163 zwischen dem Sourcegraben 134 und dem Floating-Graben 135, zwischen dem Floating-Graben 134 und dem Dummy-Graben 132 und zwischen dem Dummy-Graben 132 und dem aktiven Graben 131 angeordnet sein. Wie veranschaulicht ist, kann ein weiterer aktiver Graben 131 einer rechten Seite des Dummy-Grabens 132 benachbart angeordnet sein, gefolgt von einer ersten Mesastruktur 161. Diese erste Mesastruktur 161 kann in einer Weise realisiert sein, so dass die erste Mesastruktur 161 eingerichtet ist, einen einseitigen Kanal 221 des Transistors auszubilden. Das Barrierengebiet 230 kann beispielsweise in der ersten Mesastruktur 161 angeordnet sein und in den Dummy-Mesastrukturen 163 fehlen.
  • 7C zeigt einen Bereich einer Halbleitervorrichtung, der die Struktur realisiert, die oben unter Bezugnahme auf 2 erläutert wurde. Der Transistor 20 umfasst eine erste Mesastruktur 161 und eine Vielzahl von Dummy-Mesastrukturen 163. Das Barrierengebiet 230 kann in den Dummy-Mesastrukturen 163 angeordnet sein, welche Dummy-Gräben 132 benachbart sein können. Der Dummy-Graben 132 kann in der Weise, wie oben unter Bezugnahme auf 2 erläutert worden ist, realisiert sein.
  • Das Barrierengebiet 230 kann in ersten Mesastrukturen 161 und Mesastrukturen, die zwischen benachbarten Sourcegräben angeordnet sind, fehlen.
  • 7D zeigt einen Bereich einer Halbleitervorrichtung, der die Struktur realisiert, die unter Bezugnahme auf 3A bis 3C erläutert worden ist. Wie dargestellt ist, umfasst ein Transistor 20 Dummy-Gräben 132, erste Sourcegräben 133, zweite Sourcegräben 134 und Gategräben 131. Beispielsweise umfasst eine der entsprechenden Transistorzellen 201 genau einen Gategraben 131. Das Barrierengebiet kann in einer ersten Mesastruktur 161 eingerichtet sein und kann in einer zweiten Mesastruktur 162, die zwischen Sourcegräben 132, 134 angeordnet ist, eingerichtet sein. Beispielsweise kann das Barrierengebiet 230 in Dummy-Mesastrukturen 163 fehlen, welche nicht zwischen zwei Sourcegräben 132, 134 angeordnet sind.
  • 8 zeigt eine schematische Ansicht einer elektrischen Vorrichtung 1 mit der Halbleitervorrichtung 10, welche oben diskutiert wurde. Die in 8 gezeigte elektrische Vorrichtung 1 umfasst die Halbleitervorrichtung 10 und ein mit der Halbleitervorrichtung verbundenes Element 15. Beispielsweise kann das Element 15 ein Motor sein oder kann eine logische Schaltung sein. Die in 8 gezeigte elektrische Vorrichtung 1 kann beispielsweise ein Motorantrieb oder ein Leistungsmodul sein, worin eine Halbleitervorrichtung 10 und eine logische Schaltung auf einer einzigen Leiterplatte angeordnet sind. Das Element 15 kann beispielsweise durch die Halbleitervorrichtung 10 z.B. durch Schalten gesteuert werden. Aufgrund der verbesserten Steuerbarkeit der Schaltgeschwindigkeit, wie oben erläutert wurde, kann das Element 15 in einer verbesserten Art und Weise gesteuert werden, was die Lebensdauer und die Leistungsfähigkeit der elektrischen Vorrichtung 1 verbessert.

Claims (19)

  1. Halbleitervorrichtung (10) mit einem Transistor (20), umfassend: ein Driftgebiet (260) eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110); ein Bodygebiet (220) eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet (260) und der ersten Hauptoberfläche (110) ; eine Vielzahl von Gräben (130, 131, 133, 134, 135) in der ersten Hauptoberfläche (110), wobei die Gräben (130, 131, 133, 134, 135) das Halbleitersubstrat (100) in eine Vielzahl von Mesastrukturen (160, 161, 163) strukturieren, die eine erste Mesastruktur (161) und eine Dummy-Mesastruktur (163) umfassen; wobei die Vielzahl von Gräben (130, 131, 133, 134, 135) zumindest einen aktiven Graben (131) umfasst, wobei die erste Mesastruktur (161) an einer ersten Seite des aktiven Grabens (131) angeordnet ist und die Dummy-Mesastruktur (163) an einer zweiten Seite des aktiven Grabens angeordnet ist; eine Gateelektrode (210), die im aktiven Graben (131) angeordnet ist, und ein Sourcegebiet (201) des ersten Leitfähigkeitstyps in der ersten Mesastruktur (161), wobei die erste Mesastruktur (161) eingerichtet ist, einen einseitigen Kanal des Transistors (20) auszubilden.
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei eine Breite der ersten Mesastruktur (161) geringer als 1 µm ist.
  3. Halbleitervorrichtung (10) nach Anspruch 1, wobei das Sourcegebiet (201) über einen Sourcekontakt (183) mit einem Sourceanschluss (180) elektrisch verbunden ist und die Dummy-Mesastruktur (163) über einen Kontakt mit einem höheren Widerstandswert als der Sourcekontakt (183) zumindest für Träger eines ersten Leitfähigkeitstyps mit dem Sourceanschluss (180) verbunden ist.
  4. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, ferner umfassend ein Barrierengebiet (230) des ersten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als das Driftgebiet (260), wobei das Barrierengebiet (230) zwischen dem Bodygebiet (220) und dem Driftgebiet (260) angeordnet ist, wobei das Barrierengebiet (230) in zumindest einer der ersten Mesastruktur (161) und der Dummy-Mesastruktur (163) angeordnet ist.
  5. Halbleitervorrichtung (10) nach Anspruch 4, wobei das Barrierengebiet (230) in der ersten Mesastruktur (161) angeordnet ist und in der Dummy-Mesastruktur (163) fehlt.
  6. Halbleitervorrichtung (10) nach Anspruch 4, wobei das Barrierengebiet (230) in der Dummy-Mesastruktur (163) angeordnet ist und in der ersten Mesastruktur (161) fehlt.
  7. Halbleitervorrichtung (10) nach einem der Ansprüche 4 oder 6, wobei die Vielzahl von Gräben (130, 131, 133, 134, 135) ferner erste und zweite Sourcegräben (133, 134) und einen weiteren Graben zwischen den ersten und den zweiten Sourcegräben (133, 134) umfasst, wobei ein leitfähiges Material in den ersten und zweiten Sourcegräben (133, 134) angeordnet ist, das jeweils mit einem Sourceanschluss (180) elektrisch verbunden ist, wobei Dummy-Mesastrukturen (163) zwischen jedem der ersten und zweiten Sourcegräben (133, 134) und dem weiteren Graben angeordnet sind, wobei das Barrierengebiet (230) in den Dummy-Mesastrukturen (163) zwischen jedem der ersten und zweiten Sourcegräben (133, 134) und dem weiteren Graben angeordnet ist.
  8. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei die Gräben (130, 131, 133, 134, 135) ferner einen Floating-Graben (135) umfassen, wobei ein in dem Floating-Graben (135) angeordnetes leitfähiges Material von einem Gateanschluss (185) und von dem Sourceanschluss (180) elektrisch getrennt ist.
  9. Halbleitervorrichtung (10) mit einem Transistor (20), umfassend: ein Driftgebiet (260) eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110); ein Bodygebiet (220) eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet (260) und der ersten Hauptoberfläche (110) ; eine Vielzahl von Gräben (130, 131, 132) in der ersten Hauptoberfläche (110), wobei die Gräben (130, 131, 132) das Halbleitersubstrat (100) in eine Vielzahl von Mesastrukturen (160, 163), die Dummy-Mesastrukturen (163) umfassen, strukturieren; wobei die Vielzahl von Gräben (130, 131, 132) einen Dummy-Graben (132) umfasst, wobei Dummy-Mesastrukturen (163) auf beiden Seiten des Dummy-Grabens (132) angeordnet sind; wobei die Vielzahl von Gräben (130, 131, 132) ferner einen aktiven Graben (131) umfasst, wobei eine erste Mesastruktur (161) einer ersten Seite des aktiven Grabens (131) benachbart angeordnet ist, wobei eine der Dummy-Mesastrukturen (163) einer zweiten Seite des aktiven Grabens (131) benachbart angeordnet ist; eine Gateelektrode (210), die in dem aktiven Graben (131) angeordnet ist; ein Sourcegebiet (201) des ersten Leitfähigkeitstyps in der ersten Mesastruktur (161);. ein Barrierengebiet (230) des ersten Leitfähigkeitstyps in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets (260), wobei das Barrierengebiet (230) zwischen dem Bodygebiet (220) und dem Driftgebiet (260) angeordnet ist, wobei das Barrierengebiet (230) in zumindest einer weiteren Dummy-Mesastrukturen (163) angeordnet ist, die von der Dummy-Mesastruktur, die benachbart zu der zweiten Seite des aktiven Grabens (131) angeordnet ist, verschieden ist, wobei das Barrierengebiet (230) in der ersten Mesa fehlt.
  10. Halbleitervorrichtung (10) mit einem Transistor (20), umfassend: ein Driftgebiet (260) eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110); ein Bodygebiet (220) eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet (260) und der ersten Hauptoberfläche (110) ; eine Vielzahl von Gräben (130, 131, 132, 133, 134) in der ersten Hauptoberfläche (110), wobei die Gräben (130, 131, 132, 133, 134) das Halbleitersubstrat (100) in eine Vielzahl von Mesastrukturen (160, 161, 162), die eine erste Mesastruktur (161) umfassen, strukturieren; wobei die Vielzahl von Gräben (130, 131, 132, 133, 134) einen aktiven Graben (131) und erste und zweite Sourcegräben (133, 134) umfasst, wobei ein leitfähiges Material in den ersten und zweiten Sourcegräben (133, 134) mit einem Sourceanschluss (180) verbunden ist; eine Gateelektrode (210), die in dem aktiven Graben (131) angeordnet ist; ein Sourcegebiet (201) des ersten Leitfähigkeitstyps in der ersten Mesastruktur (161), wobei die erste Mesastruktur (161) dem aktiven Graben (131) benachbart angeordnet ist; eine zweite Mesastruktur (162) zwischen den ersten und zweiten Sourcegräben (133, 134), wobei die zweite Mesastruktur (162) mit zumindest einem der ersten und der zweiten Sourcegräben (133, 134) in Kontakt ist; ein Barrierengebiet (230) des ersten Leitfähigkeitstyps in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets (260), wobei das Barrierengebiet (230) zwischen dem Bodygebiet (220) und dem Driftgebiet (260) angeordnet ist, wobei das Barrierengebiet (230) in der zweiten Mesastruktur (162) angeordnet ist, wobei eine vertikale Größe s des Barrierengebiets (230) zumindest das Zweifache einer Breite der zweiten Mesastruktur (162) ist.
  11. Halbleitervorrichtung (10) nach Anspruch 10, wobei die Vielzahl von Gräben (130, 131, 132, 133, 134) ferner einen Dummy-Graben (132) zwischen dem ersten Sourcegräben (133) und dem zweiten Sourcegraben (134) umfasst, wobei Dummy-Mesastrukturen (163) auf beiden Seiten des Dummy-Grabens (132) angeordnet sind.
  12. Halbleitervorrichtung (10) nach Anspruch 10 oder 11, wobei eine Breite der ersten Mesastruktur (161) geringer als 1 µm ist.
  13. Halbleitervorrichtung (10) nach einem der Ansprüche 10 bis 12, wobei die erste Mesastruktur (161) zwischen dem aktiven Graben (131) und dem ersten Sourcegraben (133) angeordnet ist.
  14. Halbleitervorrichtung (10) nach einem der Ansprüche 10 bis 13, wobei ein leitfähiges Material in dem Dummy-Graben (132) mit dem Sourceanschluss (180) elektrisch verbunden ist.
  15. Halbleitervorrichtung (10) mit einem Transistor (20), umfassend: ein Driftgebiet (260) eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110); ein Bodygebiet (220) eines zweiten Leitfähigkeitstyps zwischen dem Driftgebiet (260) und der ersten Hauptoberfläche (110); eine Vielzahl von Gräben (130, 131, 132, 133, 134) in der ersten Hauptoberfläche (110), wobei die Gräben (130, 131, 132, 133, 134) das Halbleitersubstrat (100) in eine Vielzahl von Mesastrukturen (160, 161, 162), die eine erste Mesastruktur (161) und eine zweite Mesastruktur (162) umfassen, strukturieren, die Vielzahl von Gräben (130, 131, 132, 133, 134) einen aktiven Graben (131) umfasst, wobei eine Gateelektrode (210) in dem aktiven Graben (131) angeordnet ist; ein Sourcegebiet (201) des ersten Leitfähigkeitstyps in zumindest einer der ersten Mesastruktur (161) und der zweiten Mesastruktur (162); ein erstes Barrierengebiet (231) des ersten Leitfähigkeitstyps in einer höheren Dotierungskonzentration als die Dotierungskonzentration des Driftgebiets (260), wobei das erste Barrierengebiet (231) zwischen dem Bodygebiet (220) und dem Driftgebiet (260) angeordnet ist, wobei das erste Barrierengebiet (231) in der ersten Mesastruktur (161) angeordnet ist; und ein zweites Barrierengebiet (232) des ersten Leitfähigkeitstyps mit einer niedrigeren Dotierungskonzentration als das erste Barrierengebiet (231) und mit einer höheren Dotierungskonzentration als das Driftgebiet (260), wobei das zweite Barrierengebiet (232) zwischen dem Bodygebiet (220) und dem Driftgebiet (260) angeordnet ist, wobei das zweite Barrierengebiet (232) in der zweiten Mesastruktur (162) angeordnet ist.
  16. Halbleitervorrichtung (10) nach Anspruch 15, wobei das Sourcegebiet (201) in den ersten und den zweiten Mesastrukturen (161, 162) angeordnet ist.
  17. Halbleitervorrichtung (10) nach Anspruch 15, wobei die zweite Mesastruktur (162) eine Dummy-Mesastruktur (163) ist.
  18. Elektrische Vorrichtung (1), umfassend die Halbleitervorrichtung (10) gemäß einem der vorhergehenden Ansprüche und ein mit einer Halbleitervorrichtung (10) verbundenes Element (15).
  19. Elektrische Vorrichtung (1) nach Anspruch 18, wobei das Element eines eines Motors und einer logischen Schaltung ist.
DE102017129955.6A 2017-12-14 2017-12-14 Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung Active DE102017129955B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102017129955.6A DE102017129955B4 (de) 2017-12-14 2017-12-14 Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
JP2018231280A JP6790046B2 (ja) 2017-12-14 2018-12-11 バリア領域を含む半導体デバイス
US16/219,108 US10923578B2 (en) 2017-12-14 2018-12-13 Semiconductor device comprising a barrier region
CN201811531738.5A CN110010679A (zh) 2017-12-14 2018-12-14 包括阻挡区的半导体器件
US17/144,193 US11610976B2 (en) 2017-12-14 2021-01-08 Semiconductor device including a transistor with one or more barrier regions
US18/109,997 US20230197828A1 (en) 2017-12-14 2023-02-15 Semiconductor device having a transistor with trenches and mesas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017129955.6A DE102017129955B4 (de) 2017-12-14 2017-12-14 Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung

Publications (2)

Publication Number Publication Date
DE102017129955A1 DE102017129955A1 (de) 2019-06-19
DE102017129955B4 true DE102017129955B4 (de) 2021-10-07

Family

ID=66674713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017129955.6A Active DE102017129955B4 (de) 2017-12-14 2017-12-14 Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung

Country Status (4)

Country Link
US (3) US10923578B2 (de)
JP (1) JP6790046B2 (de)
CN (1) CN110010679A (de)
DE (1) DE102017129955B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017129955B4 (de) * 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
JP7442932B2 (ja) * 2020-03-09 2024-03-05 三菱電機株式会社 半導体装置
WO2022034828A1 (ja) * 2020-08-11 2022-02-17 ローム株式会社 半導体装置
DE102020121771A1 (de) 2020-08-19 2022-02-24 Infineon Technologies Ag Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
EP4016638A1 (de) * 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Leistungshalbleiteranordnung mit isolierter trench-gate-elektrode
JP2024099875A (ja) 2023-01-13 2024-07-26 三菱電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800168B2 (en) 2002-06-19 2010-09-21 Kabushiki Kaisha Toshiba Power semiconductor device
US20130009205A1 (en) 2011-07-04 2013-01-10 Denso Corporation Semiconductor device
DE102014109475A1 (de) 2013-07-15 2015-01-15 Infineon Technologies Ag Elektronische schaltung mit einem rückwärts leitenden igbt und einer gate-ansteuerschaltung
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US20150349103A1 (en) 2013-08-15 2015-12-03 Fuji Electric Co., Ltd. Semiconductor device
DE102014119543A1 (de) 2014-12-23 2016-06-23 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4676125B2 (ja) * 2002-07-03 2011-04-27 ルネサスエレクトロニクス株式会社 トレンチゲート型絶縁ゲートバイポーラトランジスタ
KR101198289B1 (ko) * 2008-03-31 2012-11-07 미쓰비시덴키 가부시키가이샤 반도체장치
JP2011199061A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置およびその製造方法
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US8884360B2 (en) * 2012-02-24 2014-11-11 Infineon Technologies Austria Ag Semiconductor device with improved robustness
JP2015072950A (ja) * 2013-10-01 2015-04-16 株式会社東芝 半導体装置
US9401399B2 (en) * 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
EP3075011B1 (de) * 2013-11-29 2018-02-28 ABB Schweiz AG Bipolarer transistor mit isoliertem gate
US9337185B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor devices
US9337270B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
US9449968B2 (en) * 2013-12-27 2016-09-20 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and a semiconductor device
KR101745776B1 (ko) * 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
US9871128B2 (en) 2016-03-18 2018-01-16 Infineon Technologies Americas Corp. Bipolar semiconductor device with sub-cathode enhancement regions
US20170271445A1 (en) 2016-03-18 2017-09-21 Infineon Technologies Americas Corp. Bipolar Semiconductor Device Having Localized Enhancement Regions
US10164078B2 (en) 2016-03-18 2018-12-25 Infineon Technologies Americas Corp. Bipolar semiconductor device with multi-trench enhancement regions
DE102017129955B4 (de) * 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800168B2 (en) 2002-06-19 2010-09-21 Kabushiki Kaisha Toshiba Power semiconductor device
US20130009205A1 (en) 2011-07-04 2013-01-10 Denso Corporation Semiconductor device
DE102014109475A1 (de) 2013-07-15 2015-01-15 Infineon Technologies Ag Elektronische schaltung mit einem rückwärts leitenden igbt und einer gate-ansteuerschaltung
US20150349103A1 (en) 2013-08-15 2015-12-03 Fuji Electric Co., Ltd. Semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
DE102014119543A1 (de) 2014-12-23 2016-06-23 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen

Also Published As

Publication number Publication date
JP2019110297A (ja) 2019-07-04
US10923578B2 (en) 2021-02-16
US20210134977A1 (en) 2021-05-06
US20190189772A1 (en) 2019-06-20
JP6790046B2 (ja) 2020-11-25
US11610976B2 (en) 2023-03-21
CN110010679A (zh) 2019-07-12
DE102017129955A1 (de) 2019-06-19
US20230197828A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102015120272B4 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102014103049B4 (de) Halbleitervorrichtung
DE102019125007B4 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102015118322B4 (de) Bipolartransistor mit Superjunction-Struktur
DE102017221950B4 (de) Halbleitervorrichtung
DE112014006692B4 (de) Halbleiteranordnung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102018112344A1 (de) Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
DE102014109859A1 (de) Halbleitervorrichtung mit einer Feldelektrode
DE102007055290B4 (de) Halbleitervorrichtung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE102015111347A1 (de) Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen
DE102016110645B4 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102015112584A1 (de) Halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative