Nothing Special   »   [go: up one dir, main page]

DE102016114389B3 - Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung - Google Patents

Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102016114389B3
DE102016114389B3 DE102016114389.8A DE102016114389A DE102016114389B3 DE 102016114389 B3 DE102016114389 B3 DE 102016114389B3 DE 102016114389 A DE102016114389 A DE 102016114389A DE 102016114389 B3 DE102016114389 B3 DE 102016114389B3
Authority
DE
Germany
Prior art keywords
drain electrode
layer
semiconductor
charge type
metal drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016114389.8A
Other languages
English (en)
Inventor
Enrique Vecino Vazquez
Manfred Pippan
Franz Hirler
Patrick Schindler
Daniel Pobig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016114389.8A priority Critical patent/DE102016114389B3/de
Priority to US15/664,094 priority patent/US10084038B2/en
Priority to CN201710655822.7A priority patent/CN107689399B/zh
Priority to CN202110526623.2A priority patent/CN113241380A/zh
Application granted granted Critical
Publication of DE102016114389B3 publication Critical patent/DE102016114389B3/de
Priority to US16/134,473 priority patent/US10784339B2/en
Priority to US16/998,152 priority patent/US11652137B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine epitaktische Schicht (106) wird auf einem Basissubstrat (105) an einer Vorderseite mittels Epitaxie gebildet. Von einer der Vorderseite gegenüberliegenden Seite wird zumindest ein Bereich des Basissubstrats (105) entfernt, wobei das Basissubstrat (105) vollständig entfernt wird oder ein Restbasisabschnitt (105a) eine Dicke von höchstens 20 μm aufweist. Dotierstoffe eines ersten Ladungstyps werden von einer Gegenseite der Vorderseite in eine Implantationsschicht (138) der epitaktischen Schicht (106) implantiert. Eine Metall-Drainelektrode (320) wird der Vorderseite gegenüberliegend gebildet. Zumindest die Implantationsschicht (138) wird auf eine Temperatur erhitzt, die nicht höher als 500°C ist, wobei das Erhitzen nur einen Teil der implantierten Dotierstoffe in der Implantationsschicht (138) aktiviert und nach einem Erhitzen eine integrierte Konzentration aktivierter Dotierstoffe entlang einer kürzesten Linie zwischen der Metall-Drainelektrode (320) und einem nächstgelegenen dotierten Gebiet eines zweiten, komplementären Ladungstyps höchstens 1,5E13 cm–2 beträgt.

Description

  • HINTERGRUND
  • Leistungs-Halbleitervorrichtungen leiten einen hohen Laststrom und halten einer hohen Sperrspannung Stand. Superjunction-Vorrichtungen enthalten eine Superjunction-Struktur mit entgegengesetzt dotierten ersten und zweiten Gebieten, die in einer Drittzone ausgebildet sind, welche zu steuerbaren MOSFET-Kanälen elektrisch in Reihe angeordnet ist. Wenn eine Sperrspannung an die Superjunction-Vorrichtung angelegt wird, steigt ein laterales elektrisches Feld an und räumt die mobilen Ladungsträger entlang den vertikalen pn-Übergängen zwischen den ersten und zweiten Gebieten aus. Eine Raumladungszone beginnt, sich senkrecht zur Richtung eines Laststromflusses im Ein-Zustand auszudehnen. Die mobilen Ladungsträger werden bei einer vergleichsweise niedrigen Sperrspannung vollständig aus der Superjunction-Struktur verdrängt. Wenn die Sperrspannung weiter erhöht wird, dient die verarmte Superjunction-Struktur als eine quasi-intrinsische Schicht, und das vertikale elektrische Feld steigt an.
  • Die Durchbruchsspannung ist von den Dotierstoffkonzentrationen in der Superjunction-Struktur entkoppelt, so dass die Dotierstoffkonzentration in der Superjunction-Struktur vergleichsweise hoch sein kann. Daher kombinieren Superjunction-Vorrichtungen typischerweise einen sehr niedrigen Einschaltwiderstand mit einem hohen Sperrvermögen. Die Effizienz der Superjunction-Struktur in Bezug auf ein Sperrvermögen und Halbleitervolumen ist umso besser, je besser die Dotierstoffatome in den entgegengesetzt dotierten Gebieten der Superjunction-Struktur ausgeglichen sind und einander kompensieren.
  • Die US 2012/0 276 701 A1 beschreibt die Herstellung eines Superjunction-Bauteils durch epitaktisches Aufwachsen einer n-dotierten Schicht über einem hochdotierten Substrat. In die n-dotierte epitaktische Schicht werden Gräben geätzt und mit p-dotiertem Silizium gefüllt. Auf der Rückseite des hochdotierten Substrats wird eine Rückseitenelektrode aufgebracht.
  • Es ist wünschenswert, Superjunction-Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Abhängige Ansprüche beziehen sich auf weitere Ausführungsformen.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen von Halbleitervorrichtungen ein Ausbilden, mittels Epitaxie, einer epitaktischen Schicht auf einem Basissubstrat an einer Vorderseite. Von einer der Vorderseite gegenüberliegenden Seite wird zumindest ein Teil bzw. Bereich des Basissubstrats entfernt, wobei das Basissubstrat vollständig entfernt wird oder ein Restbasisabschnitt eine Dicke von höchstens 20 μm hat. Dotierstoffe eines ersten Ladungstyps werden von der Gegenseite der Vorderseite in eine Implantationsschicht der epitaktischen Schicht implantiert. Eine Metall-Drainelektrode wird der Vorderseite gegenüberliegend gebildet und heizt zumindest die Implantationsschicht auf eine Temperatur, die nicht höher als 500°C ist, wobei das Erhitzen nur einen Teil der implantierten Dotierstoffe in der Implantationsschicht aktiviert und nach einem Erhitzen eine integrierte Konzentration aktivierter Dotierstoffe entlang einer kürzesten Linie zwischen der Metall-Drainelektrode und einem nächstgelegenen dotierten Gebiet eines zweiten, komplementären Ladungstyps höchstens 1,5E13 cm–2 beträgt.
  • Gemäß einer anderen Ausführungsform enthält eine Halbleitervorrichtung Transistorzellen, die entlang einer ersten Oberfläche an einer Vorderseite eines Halbleiterbereichs ausgebildet sind, und enthält ferner eine Drainstruktur zwischen den Transistorzellen und einer zweiten Oberfläche des Halbleiterbereichs, die der ersten Oberfläche gegenüberliegt. Die Drainstruktur bildet erste pn-Übergänge mit Bodygebieten der Transistorzellen und enthält eine Emitterschicht, die direkt an die zweite Oberfläche grenzt. Eine Metall-Drainelektrode grenzt direkt an die Emitterschicht. Eine integrierte Konzentration aktivierter Dotierstoffe entlang einer kürzesten Linie zwischen der Metall-Drainelektrode und einem nächstgelegenen dotierten Gebiet eines Ladungstyps der Bodygebiete beträgt höchstens 1,5E13 cm–2.
  • Gemäß einer weiteren Ausführungsform umfasst eine Halbleitervorrichtung Transistorzellen, die entlang einer ersten Oberfläche an einer Vorderseite eines Halbleiterbereichs ausgebildet sind, und umfasst ferner eine Drainstruktur zwischen den Transistorzellen und einer zweiten Oberfläche des Halbleiterbereichs, die der ersten Oberfläche gegenüberliegt. Die Drainstruktur bildet erste pn-Übergänge mit Bodygebieten der Transistorzellen und enthält einen gleichmäßig dotierten Restbasisabschnitt, der direkt an die zweite Oberfläche grenzt, wobei eine vertikale Ausdehnung des Restbasisabschnitts höchstens 20 μm beträgt. Eine Metall-Drainelektrode grenzt direkt an den Restbasisabschnitt.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsformen der Erfindung zu liefern, und sie sind in diese Offenbarung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung. Andere Ausführungsformen der Erfindung und viele der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Basissubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung, die eine Superjunction-Struktur enthält, gemäß einer Ausführungsform mit einer kompletten Entfernung eines Basissubstrats.
  • 1B ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats, das erhalten wird, indem eine epitaktische Schicht mit einer Superjunction-Struktur auf dem Basissubstrat von 1A gebildet wird.
  • 1C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 1B nach Ausbilden von Transistorzellen an einer Vorderseite.
  • 1D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 1C nach Entfernen des Basissubstrats.
  • 1E ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 1D nach Implantieren von Dotierstoffen in die epitaktische Schicht und Ausbilden einer Metall-Drainelektrode.
  • 1F ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 1E nach einem Löten eines von dem Halbleitersubstrat von 1E erhaltenen Halbleiterdie auf einen Die-Träger.
  • 1G ist ein schematisches Diagramm, das eine vertikale Dotierstoffverteilung entlang einer Linie I-I von 1F nach einer Wärmebehandlung zeigt.
  • 2A ist eine schematische vertikale Querschnittsansicht eines Halbleitersubstratbereichs zum Veranschaulichen eines weiteren Verfahrens zum Herstellen einer Halbleitervorrichtung, die eine Superjunction-Struktur enthält, gemäß einer Ausführungsform mit einer partiellen Entfernung eines Basissubstrats nach einem Entfernen eines Abschnitts des Basissubstrats des Halbleitersubstratbereichs von 1C.
  • 2B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 2A nach Ausbilden einer Metall-Drainelektrode an der Rückseite.
  • 2C ist ein schematisches Diagramm, das eine vertikale Dotierstoffverteilung entlang einer Linie II-II von 2B zeigt.
  • 3A ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die sich auf eine implantierte Emitterschicht und eine Spikes bzw. Spitzen enthaltende Metall-Drainelektrode bezieht.
  • 3B ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform mit einem Restabschnitt eines Basissubstrats und einer Metall-Drainelektrode ohne Spitzen.
  • 4A ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung mit einem dicken Basissubstrat gemäß einem Referenzbeispiel zum Diskutieren von Effekten der Ausführungsformen.
  • 4B ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung mit einer Emitterschicht und einer Feldstoppschicht gemäß einer Ausführungsform.
  • 4C ist ein schematisches Diagramm zum Vergleichen vertikaler Ladungsträgerverteilungen entlang einer Linie III-III von 4A und entlang einer Linie IV-IV in 4B, um Effekte der Ausführungsformen zu diskutieren.
  • 5A ist ein schematisches Diagramm zum Veranschaulichen von Effekten der Ausführungsformen auf die Umkehr-Erholungsladung (Sperrverzögerungsladung).
  • 5B ist ein schematisches Diagramm, das die Umkehr-Erholungsladung als eine Funktion einer Dicke eines Halbleiterdie zum Diskutieren von Effekten der Ausführungsformen zeigt.
  • 5C ist ein schematisches Diagramm, das den Einfluss der Dicke eines Basissubstrats auf den Einschaltwiderstand veranschaulicht, um Effekte der Ausführungsformen zu diskutieren.
  • 5D ist ein schematisches Diagramm, das den Einfluss der Dicke eines Basissubstrats auf die Umkehr-Erholungsladung veranschaulicht, um Effekte der Ausführungsformen zu diskutieren.
  • 6A ist eine schematische vertikale Querschnittsansicht eines Leistungs-Feldeffekttransistors mit einer schwach dotierten Driftzone gemäß einer Ausführungsform, die ein vollständig entferntes Basissubstrat betrifft.
  • 6B ist ein schematisches Diagramm, das eine vertikale Dotierstoffverteilung entlang einer Linie B-B von 6A veranschaulicht.
  • 7A ist eine schematische vertikale Querschnittsansicht eines Leistungs-Feldeffekttransistors mit einer Superjunction-Struktur gemäß einer Ausführungsform, betreffend ein vollständig entferntes Basissubstrat, und
  • 7B ist ein schematisches Diagramm, das eine vertikale Dotierstoffverteilung entlang einer Linie B-B von 7A veranschaulicht.
  • 8A ist eine schematische vertikale Querschnittsansicht eines Leistungs-Feldeffekttransistors mit einer schwach dotierten Driftzone gemäß einer Ausführungsform, betreffend einen Restbasisabschnitt.
  • 8B ist ein schematisches Diagramm, das eine vertikale Dotierstoffverteilung entlang einer Linie B-B von 8A veranschaulicht.
  • 9A ist eine schematische vertikale Querschnittsansicht eines Leistungs-Feldeffekttransistors mit einer Superjunction-Struktur gemäß einer Ausführungsform, betreffend einen Restbasisabschnitt.
  • 9B ist ein schematisches Diagramm, das eine vertikale Dotierstoffverteilung entlang einer Linie B-B von 9A veranschaulicht.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen. verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecke. Entsprechende Elemente mit gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen können.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsgebiets ist, während ein ”n+”-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A zeigt ein Basissubstrat 105, welches von einem Halbleiterkristall, z. B. durch Sägen, erhalten werden kann. Das Basissubstrat 105 kann vergleichsweise hoch dotiert sein, wobei die Dotierstoffkonzentration in dem Basissubstrat 105 annähernd gleichmäßig ist.
  • Das Halbleitermaterial des Basissubstrats 105 kann Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe) oder ein AIIIBV-Halbleiter sein. Das Basissubstrat 105 ist beispielsweise ein Siliziumwafer. Eine Dicke des Basissubstrats 105 zwischen einer Prozessoberfläche 107 an einer Vorderseite und einer Auflagefläche 108 auf der Rückseite kann in einem Bereich von mehreren hundert μm, z. B. zwischen 500 μm und 850 μm, z. B. etwa 725 μm für einen Siliziumwafer mit einem Durchmesser von 200 mm und etwa 775 μm für einen Siliziumwafer mit einem Durchmesser von 300 mm, betragen. Richtungen parallel zur freigelegten Prozessoberfläche 107 des Basissubstrats 105 sind horizontale Richtungen. Eine Normale zur Prozessoberfläche 107 definiert eine vertikale Richtung.
  • Eine epitaktische Schicht 106 mit einer Superjunction-Struktur 180 wird auf der Prozessoberfläche 107 an einer Vorderseite des Basissubstrats 105 gebildet. Eine Ausbildung der Superjunction-Struktur 180 kann mit der Ausbildung der epitaktischen Schicht 106 verschränkt bzw. verzahnt werden, wobei in einem Multi-Epitaxie-/Multi-Implantationsprozess eine Ausbildung epitaktischer Teilschichten sich mit Implantationen für die Ausbildung entgegengesetzt dotierter Superjunction-Gebiete abwechselt. Gemäß anderen Ausführungsformen wird die Superjunction-Struktur 180 gebildet, indem eine dicke epitaktische Teilschicht gebildet wird, Gräben in der dicken epitaktischen Teilschicht ausgebildet werden und z. B. Dotierstoffe durch Seitenwände der Gräben implantiert oder dotierte Schichten in den Gräben abgeschieden werden.
  • 1B zeigt eine Superjunction-Struktur 180 in einer epitaktischen Schicht 106, die an der Vorderseite des Basissubstrats 105 ausgebildet ist. Die Superjunction-Struktur 180 enthält erste Gebiete 181 eines ersten Ladungstyps entsprechend einem ersten Leitfähigkeitstyp und zweite Gebiete 182 eines komplementären zweiten Ladungstyps entsprechend einem zweiten Leitfähigkeitstyp. Ebenen gleicher Dotierungskonzentration können annähernd planar und vertikal sein oder können mehrere Ausbauchungen entlang der vertikalen Richtung enthalten.
  • Transistorzellen TC werden an der Vorderseite eines Halbleitersubstrats 500a gebildet, das das Basissubstrat 105 und die epitaktische Schicht 106 mit der Superjunction-Struktur 180 umfasst. Die Transistorzellen TC können IGFET-(Feldeffekttransistor mit isoliertem Gate-)Zellen sein, die miteinander elektrisch parallel verbunden sind. Die Transistorzellen TC können planare Gates mit Gateelektroden aufweisen, die über der Hauptoberfläche 101a des Halbleitersubstrats 500a ausgebildet sind, oder können Grabengates sein, die sich von der Hauptoberfläche 101a in das Halbleitersubstrat 500a erstrecken. Eine Ausbildung der Transistorzellen TC kann eine Ausbildung einer weiteren epitaktischen Teilschicht über der Superjunction-Struktur 180 einschließen.
  • 1C zeigt die an der Vorderseite des Halbleitersubstrats 500a ausgebildeten Transistorzellen TC. Die veranschaulichte Ausführungsform bezieht sich auf Transistorzellen TC, welche n-IGFETs mit Bodygebieten 120 vom p-Typ sind, die direkt an die zweiten Gebiete 182 vom p-Typ der Superjunction-Struktur 180 grenzen und die Sourcegebiete 110 vom n-Typ von ersten Gebieten 181 vom n-Typ der Superjunction-Struktur 180 trennen. Andere Ausführungsformen beziehen sich auf p-IGFET-Zellen mit einer komplementären Dotierung.
  • Nach Ausbildung der Transistorzellen TC, zum Beispiel nach Ausbildung einer Metall-Sourceelektrode 310, die mit den Bodygebieten 120 und mit den Sourcegebieten 110 der Transistorzellen TC durch Öffnungen in einem zwischen der Hauptoberfläche 101a und der Metall-Sourceelektrode 310 angeordneten Zwischenschicht-Dielektrikum 210 elektrisch verbunden ist, kann ein Substratträger 390 an der Vorderseite an das Halbleitersubstrat 500a angebracht werden.
  • Ein Abdünnprozess entfernt zumindest einen Teil bzw. Bereich des Basissubstrats 105. Der Abdünnprozess kann ein Waferspaltungsprozess entlang einem porösen Bereich des Basissubstrats 105 oder ein Schleifprozess sein. Der Abdünnprozess kann das komplette Basissubstrat 105 und, falls anwendbar, einen freigelegten Bereich der epitaktischen Schicht 106 entfernen oder kann einen Restbasisabschnitt des Basissubstrats 105 übrig lassen, wobei der Restbasisabschnitt eine Dicke von nicht mehr als 20 μm hat. Falls das Basissubstrat 105 vollständig entfernt wird, kann jeder beliebige Leitfähigkeitstyp für das Basissubstrat 105 gewählt werden.
  • 1D zeigt das Halbleitersubstrat 500a, wobei das Basissubstrat 105 von 1C vollständig entfernt ist und wobei eine Implantationsoberfläche 102a der epitaktischen Schicht 106 auf der dem Substratträger 390 gegenüberliegenden Rückseite freigelegt ist. Eine Distanz a1 zwischen der Implantationsoberfläche 102a und dem zweiten Gebiet 182 der Superjunction-Struktur 180 beträgt höchstens 50 μm, z. B. höchstens 25 μm.
  • Dotierstoffe des ersten Ladungstyps, z. B. Donatoren im Fall von n-Kanal-Transistorzellen TC, werden von der Rückseite durch die Implantationsoberfläche 102a implantiert, um eine Implantationsschicht 138 entlang der Implantationsoberfläche 102a zu bilden. Ein Metall- oder Metallisierungsstapel wird auf der Implantationsoberfläche 102a abgeschieden, um eine Metall-Drainelektrode 320 zu bilden. Ein Metallisierungsstapel der Metall-Drainelektrode 320 kann eine Nickel-Silber-(NiAg)-Schicht für ein Weichlöten oder eine Gold-Zinn-(AuSn-)Schicht für ein Diffusionslöten umfassen. Die Metall-Drainelektrode 320 kann eine flache Grenzfläche zur epitaktischen Schicht 106 aufweisen oder kann Vorsprünge enthalten, die sich in die epitaktische Schicht 106 erstreckt.
  • 1E zeigt die entlang der Implantationsoberfläche 102a ausgebildete Implantationsschicht 138. Eine Wärmebehandlung kann angewendet werden, wobei eine maximale Temperatur der Wärmebehandlung höchstens 500°C, z. B. höchstens 350°C, beträgt, so dass nur ein Teil der implantierten Dotierstoffe in der Implantationsschicht 138 aktiviert wird. Die Wärmebehandlung kann eine bestimmte Wärmebehandlung, z. B. in einem Ofen, sein. Gemäß anderen Ausführungsformen umfasst ein Prozess zum Anbringen eines vom Halbleitersubstrat 500a von 1E durch Sägen erhaltenen Halbleiterdie 500b einen Lötprozess, zum Beispiel Weichlöten oder Diffusionslöten, bei Temperaturen von höchstens 350°C, wobei der Lötprozess nur einen Teil der implantierten Dotierstoffe ausheilt und aktiviert.
  • 1F zeigt eine Halbleitervorrichtung 500, die durch Löten eines Halbleiterdie 500b erhalten wird, das von dem Halbleitersubstrat 500a von 1E durch Entfernen des Substratträgers 390 von der Vorderseite und Sägen des Halbleitersubstrats 500a entlang Trennbahnen erhalten wird.
  • Ein Lotschichtsystem 365 verbindet die Metall-Drainelektrode 320 mechanisch und elektrisch mit einem Die-Träger 360 wie etwa einer Kupferplatte. Eine bestimmte Wärmebehandlung und/oder der Lötprozess aktivieren/-t einen Teil der implantierten Dotierstoffe und transformiert die implantierte Schicht 138 von 1E in eine Emitterschicht 139, wobei eine integrierte Konzentration aktivierter Donatoren entlang einer kürzesten Linie, die die Metall-Drainelektrode 320 mit dem nächstgelegen dotierten Gebiet eines Leitfähigkeitstyps verbindet, der dem Leitfähigkeitstyp der Emitterschicht 139 entgegengesetzt ist, nicht größer als 1,5E13 cm–2, zum Beispiel nicht größer als 8E12 cm–2, ist.
  • Bei Vorhandensein der Superjunction-Struktur 180 sind die nächstgelegenen dotierten Gebiete des Leitfähigkeitstyps, der dem Leitfähigkeitstyp der Emitterschicht 139 entgegengesetzt ist, die zweiten Gebiete 182 der Superjunction-Struktur 180.
  • Bei Fehlen einer Superjunction-Struktur können die nächstgelegenen dotierten Gebiete des dem Leitfähigkeitstyp der Emitterschicht 139 entgegengesetzten Leitfähigkeitstyps die Bodygebiete 120 der Transistorzellen TC sein.
  • Die aktivierten Donatoren definieren eine rückseitige Emitterschicht 139, welche ausreichend stark ist, um Elektronen in dem Ein-Zustand des IGFET unter Durchlassspannung zu emittieren und ein Tunneln von Löchern in die Metall-Drainelektrode 320 unter Sperrvorspannung zu erlauben. Löcher, die die Metall-Drainelektrode 320 erreichen und darin rekombinieren, reduzieren die Emittereffizienz an der Rückseite, so dass die mittlere Ladungsträgerplasmadichte im Fall einer vorwärts leitenden Bodydiode signifikant reduziert ist. Eine Rekombination der Löcher in der Metall-Drainelektrode 320 hält an der Grenzfläche zwischen einer rückseitigen Emitterschicht 139 und der Metall-Drainelektrode 320 eine Lochdichte bei Null fest. Wird die Lochdichte an der Halbleiter/Metall-Grenzfläche zwischen der Emitterschicht 139 und der Metall-Drainelektrode 320 bei Null festgehalten, nimmt eine Lochverteilung von der Superjunction-Struktur 180 in Richtung der Halbleiter/Metall-Grenzfläche stetig ab. Als Folge ist die gesamte Umkehr-Erholungsladung Qrr drastisch reduziert.
  • 1G zeigt eine vertikale Donatorenverteilung 401 und eine vertikale Akzeptorenverteilung 402 entlang einer Linie I-I von 1F, wobei die Donatorenverteilung 401 von einer maximalen Donatorendichte NE nahe der Metall/Halbleiter-Grenzfläche innerhalb einer Distanz entsprechend einer vertikalen Ausdehnung a0 der Emitterschicht 139 auf eine vergleichsweise niedrige Driftzonen-Donatorendichte Ndrift fällt.
  • 2A bis 2C beziehen sich auf eine alternative Ausführungsform zu 1C bis 1F, wobei nur ein Bereich des Basissubstrats 105 von 1C entfernt ist und ein dünner Restbasisabschnitt 105a mit einer vertieften bzw. zurückgesetzten Oberfläche 102b einen Abschnitt des Halbleiterbereichs einer Halbleitervorrichtung bildet.
  • Gemäß 2A beträgt eine verbleibende Dicke a3 des abgedünnten Restbasisabschnitts 105a höchstens 20 μm, z. B. höchstens 10 μm oder höchstens 8 μm.
  • Dotierstoffe können durch den Restbasisabschnitt 105a in die epitaktische Schicht 106 implantiert werden, eine Metall-Drainelektrode 320 wird auf der zurückgesetzten Oberfläche 102b gebildet, und einzelne Halbleiterdies 500b werden vom Halbleitersubstrat 500a wie mit Verweis auf 1E und 1F diskutiert erhalten.
  • 2B zeigt ein Halbleiterdie 500b, das durch z. B. Sägen vom Halbleitersubstrat 500a von 2A erhalten wird. Ein Halbleiterbereich 100 enthält eine Drainkontaktstruktur 137, die aus dem Restbasisabschnitt 105a von 2A erhalten wird.
  • 2C zeigt eine vertikale Donatorenverteilung 411 und eine vertikale Akzeptorenverteilung 412 entlang einer Linie II-II von 2B, wobei die Donatorenverteilung 411 annähernd einheitlich mit der Drainkontaktstruktur 137 ist. Gemäß einer Ausführungsform kann zwischen der Superjunction-Struktur 180 und der Drainkontaktstruktur 137 eine Feldstoppschicht ausgebildet werden.
  • 3A und 3B verweisen auf Details des elektrischen Kontakts an einer Halbleiter/Metall-Grenzfläche auf der Rückseite der Halbleitervorrichtungen 500.
  • In 3A ist ein Basissubstrat vollständig entfernt, und eine rückseitige Emitterschicht 139 ist in einem aus einer epitaktischen Schicht erhaltenen Halbleiterbereich 100 gebildet. Die Metall-Drainelektrode 320 grenzt direkt an den Halbleiterbereich 100. Die Implantation von Dotierstoffen von der Rückseite und eine Wärmebehandlung, z. B. im Verlauf eines Lötens, erzeugen eine rückseitige Emitterschicht 139. In der rückseitigen Emitterschicht 139 ist die Dotierstoffkonzentration höher als in einem Abschnitt einer Driftzone 131, die direkt an die rückseitige Emitterschicht 139 grenzt, oder bei Vorhandensein einer Feldstoppschicht in einem Abschnitt der Feldstoppschicht, die direkt an die Emitterschicht 139 grenzt. Die Implantation kann einen Abschnitt des Halbleiterbereichs 100 teilweise amorphisieren. Das Metall und das Silizium bilden eine eutektische Lösung, wobei die Löslichkeit von Silizium in Aluminium vergleichsweise hoch ist. Siliziumatome, die in die Metall-Drainelektrode 320 diffundieren, lassen Hohlräume zurück, in die Spitzen 321 eines Metalls oder einer Metalllegierung, die Silizium enthält, wachsen.
  • 3A zeigt Spitzen 321 verschiedener Höhe, die sich von der zweiten Oberfläche 102 in die rückseitige Emitterschicht 139 erstrecken. Eine maximale vertikale Ausdehnung v1 der Spitzen 321 kann größer als 1 μm, zum Beispiel etwa 4 μm, sein.
  • Eine integrierte Konzentration aktivierter Donatoren entlang einer kürzesten Linie 322, die die Metall-Drainelektrode 320 mit irgendeinem der zweiten Gebiete 182 einer Superjunction-Struktur 180 verbindet, ist nicht größer als 1,5E13 cm–2, zum Beispiel nicht größer als 8E12 cm–2.
  • Unter Sperrvorspannung ist eine Bodydiode, die durch die Drainstruktur 130 und die mit den zweiten Gebieten 182 der Superjunction-Struktur verbundenen Bodygebiete gebildet wird, in Durchlassrichtung gepolt, und ein Durchlassstrom fließt durch den Halbleiterbereich. Ein Lochplasma, das sich in dem Halbleiterbereich 100 bildet, wenn die Bodydiode in Durchlassrichtung gepolt ist, wird an der Oberseite der Spitzen 321 bei Null festgehalten. Die Löcher erreichen die Metall-Drainelektrode 320 und rekombinieren darin, wodurch eine Elektronen-Emittereffizienz reduziert wird. Aufgrund der reduzierten Emission von Elektronen nimmt die Gesamtplasmadichte im Halbleiterbereich 100 drastisch ab. Auf der anderen Seite kann die Emitterschicht 139 ein ausreichend robuster Elektronenemitter sein, solange die integrierte Dotierstoffkonzentration entlang der kürzesten Linie 322, d. h. entlang dem schmalsten Pfad zwischen der Metall-Drainelektrode 320 und einem pn-Übergang, geringer als 1E13 cm–2 ist.
  • 3B zeigt eine Metall-Drainelektrode 320, die direkt an eine Drainkontaktstruktur 137 grenzt, die aus einem Restbasisabschnitt 105a eines Basissubstrats wie in 2A gezeigt gebildet wurde, wobei die Drainkontaktstruktur 137 eine Dicke von höchstens 20 μm, zum Beispiel höchstens 5 μm, aufweist. Innerhalb der Drainkontaktstruktur 137 fällt die Lochkonzentration auf Null. Falls die Drainkontaktstruktur 137 ausreichend dünn ist, ist die Lochdichte an der Grenzfläche zwischen der Driftzone 131 und der Drainkontaktstruktur 137 niedriger als in einem Vergleichsbeispiel mit einem dicken Basissubstrat, so dass eine Umkehr-Erholungsladung drastisch reduziert ist, selbst wenn die Lochdichte an der Grenzfläche zwischen der Driftzone 131 und der Drainkontaktstruktur 137 nicht gleich Null ist.
  • 4A bis 4C vergleichen die Lochverteilung in einer herkömmlichen Vorrichtung mit der Lochverteilung in einer Halbleitervorrichtung gemäß den Ausführungsformen.
  • 4A zeigt einen Bereich einer Vergleichsvorrichtung 509 mit einem Halbleiterbereich 100 und einer Metall-Drainelektrode 320, die an einer zweiten Oberfläche 102 auf der Rückseite direkt an den Halbleiterbereich 100 grenzt. Der Halbleiterbereich 100 umfasst eine hoch n-dotierte Drainkontaktstruktur 137, die von einem Substratabschnitt gebildet wird, welcher dicker als 20 μm ist, und einen epitaktischen Abschnitt, der unter anderem eine Driftzone 131 und eine Feldstoppschicht 135 umfasst, die zwischen der Driftzone 131 und der Drainkontaktstruktur 137 angeordnet ist. Ein schwach dotierter Driftzonenbereich 131a kann n-dotierte erste Gebiete 181 und zweite Gebiete 182 vom p-Typ einer Superjunction-Struktur 180 von der Feldstoppschicht 135 trennen.
  • In 4C zeigt eine erste vertikale Netto-Dotierstoffverteilung 421 die Netto-Dotierstoffkonzentration NnIII(y) als eine Funktion einer vertikalen Distanz d zur Superjunction-Struktur 180 für die Vergleichsvorrichtung 509. Die Netto-Dotierstoffverteilung 421 enthält einen Abschnitt hoher Dotierung in der Drainkontaktstruktur 137.
  • In 4C zeigt die Lochverteilung 425 die Lochdichte NhIII(y) als eine Funktion der vertikalen Distanz y zur Superjunction-Struktur 180. Falls die Bodydiode der Vergleichsvorrichtung 509 in Durchlassrichtung gepolt ist, fällt die Lochverteilung 425 nur innerhalb der hochdotierten Drainkontaktstruktur 137 signifikant und hat ein vergleichsweise hohes Niveau in der Superjunction-Struktur 180 und zwischen der Superjunction-Struktur 180 und der Drainkontaktstruktur 137.
  • In der Halbleitervorrichtung 500 von 4B ist das Basissubstrat vollständig entfernt, und die Metall-Drainelektrode 320 grenzt direkt an eine Emitterschicht 139, die durch Implantation in einem Abschnitt einer epitaktischen Schicht gebildet wurde. Die integrierte Dotierstoffkonzentration entlang einer kürzesten Linie 322 zwischen den äußersten Spitzen und dem Boden der zweiten Gebiete 182 vom p-Typ der Superjunction-Struktur 180 beträgt höchstens 1,5E13 cm–2, wie in Gleichung (1) definiert ist.
  • Figure DE102016114389B3_0002
  • In 4C zeigt eine zweite vertikale Netto-Dotierstoffverteilung 422 die Netto-Dotierstoffkonzentration NnIV(y) als eine Funktion einer vertikalen Distanz y zur Superjunction-Struktur 180 für die Halbleitervorrichtung 500 in 4B.
  • Die entsprechende Lochverteilung 426 zeigt die entsprechende Lochdichte NhIV(y) als eine Funktion der vertikalen Distanz y zur Superjunction-Struktur 180. Falls die Bodydiode der Halbleitervorrichtung 500 von 4B in Durchlassrichtung gepolt ist, ist die Lochverteilung 426 in der Metall-Drainelektrode 320 gleich Null und fällt innerhalb der epitaktischen Schicht auf 0.
  • Die schraffierte Fläche gibt die Differenz zwischen der Lochdichte in der herkömmlichen Vorrichtung 509 und der Lochdichte in der Halbleitervorrichtung 500 gemäß den Ausführungsformen an und ist ein Maß die Reduzierung des Lochplasmas und der Umkehr-Erholungsladung.
  • In 5A zeigt eine erste Verteilung 431 gemessene Werte der Umkehr-Erholungsladung Qrr für eine Vorrichtung mit einer Dicke des Halbleiterdie von 220 μm bei verschiedenen Werten für den Gate-Widerstand Rg. Eine zweite Verteilung 432 zeigt die äquivalente Verteilung für Vergleichs-Halbleitervorrichtungen mit einer Gesamtdicke von 90 μm, wobei das Basissubstrat um 130 μm abgedünnt ist. Die Abdünnung führt zu einer Reduzierung der Umkehr-Erholungsladung auf etwa 30%. Die Reduzierung weist auf eine signifikant reduzierte Ladungsträgerplasmadichte in einem Bereich des Halbleiterdie außerhalb des Basissubstrats hin. Der Effekt tritt auf für eine Metall-Drainelektrode, die eine Gold-Zinn-Schicht (AuSn) und einen Prozess zur Anbringung des Die durch Diffusionslöten umfasst, und eine Metall-Drainelektrode aus Nickel-Silber (NiAg) in Kombination mit einen Prozess zur Anbringung des Die mit Weichlot.
  • In 5B stellt eine Linie 433 die gemessenen Werte für die Umkehr-Erholungsladung Qrr für Halbleitervorrichtungen dar, deren Halbleiterbereiche in der Gesamtdicke voneinander abweichen. Die Umkehr-Erholungsladung nimmt abrupt ab, kurz bevor das Basissubstrat bei x = x0 vollständig entfernt ist.
  • In 5C zeigt eine Linie 436 den Einschaltwiderstand Rdson als eine Funktion der Dicke des Halbleiterdie. Wo ein Abdünnen des Basissubstrats um 10 μm bei einer verbleibenden Dicke von mehr als 20 μm nur einen geringen Einfluss auf Rdson hat, reduziert eine Entfernung weiterer Bereiche des Basissubstrats Rdson um mehr als 5%.
  • 5D fasst den Einfluss der Dicke des Basissubstrats auf die Umkehr-Erholungsladung zusammen. Im Dioden-Betriebsmodus der Halbleitervorrichtung stellt das Elektronen-Loch-Plasma die Driftzone hinab bis zum Basissubstrat dar. Innerhalb des dotierten Basissubstrats nimmt die Plasmakonzentration ab und wird bei einer Distanz zur Grenzfläche zwischen dem Basissubstrat und der epitaktischen Schicht im Bereich von einigen μm bei einer ”Null-Konzentration” festgehalten. Ein Abdünnen der Halbleitervorrichtung in diesen Bereich, über welchen eine Plasmakonzentration gewöhnlich innerhalb des Basissubstrats 105 abnimmt, verringert die Plasmakonzentration an der Grenzfläche zwischen dem Basissubstrat und der epitaktischen Schicht, was bewirkt, dass Löcher beginnen, die Metall-Drainelektrode zu erreichen, wo sie rekombinieren, so dass eine Emittereffizienz reduziert und eine Plasmakonzentration in der gesamten Vorrichtung reduziert wird. Falls das Basissubstrat vollständig entfernt ist, wird die Ladungsträgerplasmadichte innerhalb der epitaktischen Schicht auf Null festgehalten.
  • 6A bis 9B wenden das oben beschriebene Verfahren auf Leistungs-Halbleitervorrichtungen an, wie etwa n-Kanal-IGFETs 505, zum Beispiel MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) des Verstärkungstyps mit Sourcegebieten vom n-Typ, Drainstrukturen vom n-Typ und Bodygebieten vom p-Typ. Ähnliche Betrachtungen gelten für p-FETs mit Sourcegebieten vom p-Typ, einer Drainstruktur vom p-Typ und einem Bodygebiet von n-Typ. Die IGFETs 505 können einen nominalen Drainstrom ID größer 1 A, z. B. größer als 10 A oder als 100 A, aufweisen.
  • In 6A und 6B ist eine Leistungs-Halbleitervorrichtung ein IGFET 505 ohne Superjunction-Struktur, wobei während einer Herstellung ein Abdünnprozess wie etwa Waferspalten oder Waferschleifen das Basissubstrat vollständig entfernt hat.
  • Ein kristallines Halbleitermaterial, z. B. Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe) oder ein AIIIBV-Halbleitermaterial, bildet einen Halbleiterbereich 100 mit einer planaren ersten Oberfläche 101 an einer Vorderseite und einer planaren zweiten Oberfläche 102 an der Rückseite des Halbleiterbereichs 100. Eine minimale Distanz zwischen der ersten und zweiten Oberfläche 101, 102 definiert eine Dicke th und hängt mit dem Spannungssperrvermögen zusammen, für das die Halbleitervorrichtung 500 spezifiziert ist. Zum Beispiel kann die Die-Dicke th in einem Bereich von 40 μm bis 60 μm liegen, falls der IGFET 505 für eine Sperrspannung von etwa 500 V spezifiziert ist. Andere IGFETs mit einem höheren Sperrvermögen können auf Halbleiterbereichen 100 mit einer Die-Dicke th von mehreren 100 μm basieren.
  • In einer Ebene parallel zur ersten Oberfläche 101 kann der Halbleiterbereich 100 eine viereckige bzw. rechteckige Form mit einer Kantenlänge im Bereich von mehreren Millimetern oder eine kreisförmige Form mit einem Durchmesser von mehreren Zentimetern aufweisen. Richtungen parallel zur ersten Oberfläche 101 sind horizontale Richtungen, und Richtungen senkrecht zur ersten Oberfläche 101 sind vertikale Richtungen.
  • Der IGFET 505 enthält Transistorzellen TC, die an der Vorderseite des Halbleiterbereichs 100 ausgebildet sind. Jede Transistorzelle TC umfasst ein Sourcegebiet vom n-Typ und ein Bodygebiet, das als ein Teil einer Bodywanne 120a ausgebildet ist, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstreckt. Die Bodywanne 120a bildet erste pn-Übergänge pn1 mit einer Drainstruktur 130 zwischen den Transistorzellen TC und der zweiten Oberfläche 102. Die Bodygebiete trennen die Sourcegebiete der Transistorzellen TC von der Drainstruktur 130. Sourcegebiete und Bodygebiete der Transistorzellen TC bilden zweite pn-Übergänge und sind beide mit einer Metall-Sourceelektrode 310 verbunden. Die Sourcelektrode 310 kann einen Sourceanschluss S bilden oder kann mit einem solchen elektrisch verbunden sein.
  • Gateelektroden der Transistorzellen TC können mit einem Gateanschluss G elektrisch verbunden oder gekoppelt sein und sind mit den Bodygebieten in der Bodywanne 120a durch Gatedielektrika kapazitiv gekoppelt. Gemäß einer an den Gateanschluss G angelegten Spannung werden Inversionskanäle in den Bodygebieten ausgebildet und ermöglichen einen Elektronenfluss durch die Transistorzellen TC, so dass in einem Ein-Zustand des IGFET 505 Elektronen durch die Transistorzellen TC in die Drainstruktur 130 eintreten.
  • Die Transistorzellen TC können planare Zellen mit lateralen Gatestrukturen, die außerhalb der Kontur des Halbleiterbereichs 100 angeordnet sind, oder Grabenzellen mit Graben-Gatestrukturen sein, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken, wobei die Source- und Bodygebiete der Transistorzellen TC in Mesaabschnitten des Halbleiterbereichs 100 zwischen den Graben-Gatestrukturen ausgebildet sein können.
  • Die Drainstruktur 130 enthält eine hochdotierte Emitterschicht 139, die direkt an die zweite Oberfläche 102 grenzt. Die Emitterschicht 139 bildet eine niederohmige Grenzfläche mit einer Metall-Drainelektrode 320, die entlang der zweiten Oberfläche 102 ausgebildet ist. Zum Beispiel kann eine Ausbildung der Metall-Drainelektrode 320 ein teilweises Amorphisieren des Bereichs des Siliziumkristalls entlang der zweiten Oberfläche 102 und ein Abscheiden von Aluminium umfassen, wobei Siliziumatome in einem gewissen Maß in die abgeschiedene Aluminiumschicht diffundieren und Aluminiumatome resultierende Lücken im Halbleiterkristall füllen, welche sich aus einer Ausdiffusion von Silizium ergeben, um Vorsprünge oder Spitzen zu bilden, die sich über mehrere 100 Nanometer oder mehrere Mikrometer in den Halbleiterbereich 100 erstrecken. Die Drainstruktur 130 kann ferner eine schwach dotierte Driftzone 131 eines einheitlichen Leitfähigkeitstyps umfassen. Eine effektive Dotierstoffkonzentration in der Driftzone 131 kann mindestens 1E12 cm–3 und höchstens 1E17 cm–3 betragen.
  • Die Dotierung in der Driftzone 131 kann einer anfänglichen Hintergrunddotierung einer epitaktischen Schicht entsprechen, aus der der Halbleiterbereich 100 gebildet wird. Eine Feldstoppschicht 135 kann zwischen der Emitterschicht 139 und der Driftzone 131 angeordnet werden. Eine mittlere Dotierstoffkonzentration in der Feldstoppschicht 135 ist mindestens ein Fünffaches einer mittleren Dotierstoffkonzentration in der Driftzone 131 und höchstens die Hälfte der maximalen Dotierstoffkonzentration in der Emitterschicht 139. Die Dotierstoffkonzentration in der Feldstoppschicht 135 kann mit zunehmender Distanz von der zweiten Oberfläche 102 stetig abnehmen oder kann gleichmäßig sein. Gemäß anderen Ausführungsformen nimmt die mittlere Dotierstoffkonzentration in der Feldstoppschicht 135 mit zunehmender Distanz zur zweiten Oberfläche 102 in Stufen ab.
  • Eine Dicke der Emitterschicht 139 kann geringer als 10 μm sein. Eine Dicke a2-a0 der Feldstoppschicht 135 kann in dem Bereich von 5 μm bis 20 μm, zum Beispiel zwischen 8 μm und 15 μm, liegen. Eine integrierte Konzentration ND aktivierter Donatoren zwischen x = 0 und x = a1 ist geringer als 1,5E13 cm–2, z. B. höchstens 8E12 cm–2.
  • 6B zeigt eine Donatorenverteilung 441 und Akzeptorenverteilung 442 entlang einer zur ersten Oberfläche 101 senkrechten Linie. Eine Lochverteilung 443 wird bei der Grenzfläche zur Drainelektrode 320 bei 0 festgehalten, so dass die Umkehr-Erholungsladung Qrr klein ist. Gleichzeitig ist die aktive Implantationsdosis ausreichend hoch, um einen robusten Emitter zu bilden, welcher eine ausreichende Unempfindlichkeit gegen Bestrahlung aufweist.
  • Der IGFET 505 der 7A bis 7B umfasst ferner eine Superjunction-Struktur 180, die erste Gebiete 181 des Leitfähigkeitstyps der Sourcegebiete und der Emitterschicht 139 sowie zweite Gebiete 182 des komplementären Leitfähigkeitstyps umfasst. Eine mittlere Dotierstoffkonzentration in der Superjunction-Struktur liegt zwischen 1E15 cm–3 und 1E18 cm–3. Eine integrierte Konzentration aktivierter Donatoren zwischen der Drainelektrode 320 und den zweiten Gebieten 182 beträgt höchstens 1,5E13 cm–2, zum Beispiel höchstens 8E12 cm–2.
  • 7B zeigt die Donatorenverteilung 451, die Akzeptorenverteilung 452 sowie die Lochverteilung 453, falls die Bodydiode in Durchlassrichtung gepolt ist.
  • Der IGFET 505 der 8A bis 8B unterscheidet sich von demjenigen in 6A bis 6B insofern, als der Restabschnitt eines hochdotierten Basissubstrats eine Drainkontaktstruktur 137 bildet, die zwischen der Driftzone 131 und der Drainelektrode 320 oder bei Vorhandensein einer Feldstoppschicht 135 zwischen der Feldstoppschicht 135 und der Metall-Drainelektrode 320 angeordnet ist. Eine Dicke a0 der Drainkontaktstruktur 137 kann höchstens 10 μm, zum Beispiel höchstens 5 μm, betragen. Eine mittlere Dotierstoffkonzentration in der Drainkontaktstruktur 137 beträgt mindestens 1E19 cm–3 und ist ausreichend hoch, um einen ohmschen Kontakt mit dem Metall der Metall-Drainelektrode 320 auszubilden.
  • 8B zeigt, dass die Donatorenverteilung 461 in der Drainkontaktstruktur 137 zwischen x = 0 und x = a0 annähernd gleichmäßig ist. Die Lochverteilung 463 im Fall der in Durchlassrichtung gepolten Bodydiode wird zwischen x = 0 und x = a0 bei 0 festgehalten, wobei a0 kleiner als eine Distanz ist, bei der die Lochverteilung 463 im Fall einer dickeren Drainkontaktstruktur 137 bei Null festgehalten werden würde.
  • 9A bis 9B beziehen sich auf einen IGFET 505, der eine Superjunction-Struktur 180 enthält, wobei ein Restbasisabschnitt 105a eines Basissubstrats die Drainkontaktstruktur 137 bildet.
  • Gemäß 9B ist die Donatorenverteilung 471 in der Drainkontaktstruktur 137 zwischen x = 0 und x = a0 annähernd gleichmäßig. Die Lochverteilung 473 im Fall der in Durchlassrichtung gepolten Bodydiode wird zwischen x = 0 und x = a0 bei Null festgehalten, wobei a0 kleiner als eine Distanz ist, bei der die Lochverteilung 473 im Fall einer dickeren Drainkontaktstruktur 137 bei Null festgehalten werden würde.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzt werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (18)

  1. Verfahren zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren umfasst Ausbilden, mittels Epitaxie, einer epitaktischen Schicht (106) auf einem Basissubstrat (105) an einer Vorderseite; Entfernen, von einer der Vorderseite gegenüberliegenden Seite, zumindest eines Bereichs des Basissubstrats (105), wobei das Basissubstrat (105) vollständig entfernt wird oder ein Restbasisabschnitt (105a) eine Dicke von höchstens 20 μm hat; Implantieren von Dotierstoffen eines ersten Ladungstyps von der Gegenseite der Vorderseite in eine Implantationsschicht (138) der epitaktischen Schicht (106); Ausbilden einer Metall-Drainelektrode (320), die der Vorderseite gegenüber liegt; und Erhitzen zumindest der Implantationsschicht (138) auf eine Temperatur, die nicht höher als 500°C ist, wobei das Erhitzen nur einen Teil der implantierten Dotierstoffe in der Implantationsschicht (138) aktiviert und nach einem Erhitzen eine integrierte Konzentration aktivierter Dotierstoffe entlang einer kürzesten Linie zwischen der Metall-Drainelektrode (320) und einem nächstgelegenen dotierten Gebiet eines zweiten, komplementären Ladungstyps höchstens 1,5E13 cm–2 beträgt.
  2. Verfahren nach Anspruch 1, wobei die integrierte Konzentration aktivierter Dotierstoffe entlang der kürzesten Linie zwischen der Metall-Drainelektrode (320) und dem nächstgelegenen dotierten Gebiet eines zweiten, komplementären Ladungstyps höchstens 8E12 cm–2 beträgt.
  3. Verfahren nach einem der Ansprüche 1 und 2, wobei die Implantationsschicht (138) auf eine Temperatur nicht höher als 400°C erhitzt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Erhitzen durchgeführt wird, indem das Halbleiterdie (500b), das von einem Halbleitersubstrat (500a) erhalten wurde, das die epitaktische Schicht (106) aufweist, auf einen Die-Träger (360) gelötet wird, nach Ausbilden der Metall-Drainelektrode (320).
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das nächstgelegene dotierte Gebiet des zweiten Ladungstyps ein Bodygebiet (120) einer Transistorzelle (TC) ist, wobei das Bodygebiet (120) einen ersten pn-Übergang (pn1) mit einer Drainstruktur (130) des ersten Ladungstyps und einen zweiten pn-Übergang (pn2) mit einem Sourcegebiet (110) bildet.
  6. Verfahren nach einem der Ansprüche 1 bis 4, ferner umfassend Ausbilden einer Superjunction-Struktur (180), die erste Gebiete (181) des ersten Ladungstyps und zweite Gebiete (182) des zweiten Ladungstyps umfasst, wobei die ersten und zweiten Gebiete (181, 182) sich entlang einer horizontalen Richtung abwechseln, wobei das nächstgelegene dotierte Gebiet des zweiten Ladungstyps ein zweites Gebiet (182) der Superjunction-Struktur (180) ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Basissubstrat (105) vollständig entfernt wird.
  8. Verfahren nach Anspruch 7, wobei die Metall-Drainelektrode (320) Spitzen (321) aufweist, die sich in die epitaktische Schicht (106) erstrecken.
  9. Verfahren nach einem der Ansprüche 7 bis 8, wobei entlang einer Grenzfläche zwischen der Metall-Drainelektrode (320) und einer Emitterschicht (139), die durch Erhitzen der implantierten Schicht (138) gebildet wurde, eine Konzentration aktivierter Dotierstoffe ausreichend hoch ist, um ein Trägertunneln von Elektronen und Löchern zwischen der Metall-Drainelektrode (320) und der Emitterschicht (139) zu erlauben.
  10. Verfahren nach einem der Ansprüche 1 bis 9, ferner umfassend Ausbilden einer Feldstoppschicht (135) zwischen der Vorderseite und der implantierten Schicht (138).
  11. Halbleitervorrichtung, umfassend: Transistorzellen (TC), die entlang einer ersten Oberfläche (101) an einer Vorderseite eines Halbleiterbereichs (100) ausgebildet sind; eine Drainstruktur (130) zwischen den Transistorzellen (TC) und einer zweiten Oberfläche (102) des Halbleiterbereichs (100), die der ersten Oberfläche (101) gegenüberliegt, wobei die Drainstruktur (130) erste pn-Übergänge (pn1) mit Bodygebieten (120) der Transistorzellen (TC) bildet und eine Emitterschicht (139) aufweist, die direkt an die zweite Oberfläche (102) grenzt; eine Metall-Drainelektrode (320), die direkt an die Emitterschicht (139) grenzt, wobei eine integrierte Konzentration aktivierter Dotierstoffe entlang einer kürzesten Linie zwischen der Metall-Drainelektrode (320) und einem nächstgelegenen dotierten Gebiet eines Ladungstyps der Bodygebiete (120) höchstens 1,5E13 cm–2 beträgt.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die integrierte Konzentration aktivierter Dotierstoffe entlang der kürzesten Linie zwischen der Metall-Drainelektrode (320) und dem nächstgelegen dotierten Gebiet eines zweiten, komplementären Ladungstyps höchstens 8E12 cm–2 beträgt.
  13. Halbleitervorrichtung nach einem der Ansprüche 11 und 12, wobei das nächstgelegene dotierte Gebiet des zweiten Ladungstyps die Bodygebiete (120) der Transistorzellen (TC) sind.
  14. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, ferner umfassend eine Superjunction-Struktur (180), die erste Gebiete (181) des ersten Ladungstyps und zweite Gebiete (182) des zweiten Ladungstyps umfasst, wobei die ersten und zweiten Gebiete (181, 182) sich entlang einer horizontalen Richtung parallel zur ersten Oberfläche (101) in der Drainstruktur (130) abwechseln, wobei die nächstgelegenen dotierten Gebiete des zweiten Ladungstyps die zweiten Gebiete (182) der Superjunction-Struktur (180) sind.
  15. Halbleitervorrichtung nach einem der Ansprüche 11 bis 14, wobei die Metall-Drainelektrode (320) Spitzen (321) aufweist, die sich in die Emitterschicht (139) erstrecken.
  16. Halbleitervorrichtung nach einem der Ansprüche 11 bis 15, wobei entlang einer Grenzfläche zwischen der Metall-Drainelektrode (320) und der Emitterschicht (139) die Konzentration aktivierter Dotierstoffe ausreichend hoch ist, um ein Trägertunneln von Elektronen und Löchern zwischen der Metall-Drainelektrode (320) und der Emitterschicht (139) zu erlauben.
  17. Halbleitervorrichtung nach einem der Ansprüche 11 bis 16, ferner umfassend eine Feldstoppschicht (135), die direkt an die Emitterschicht (139) grenzt.
  18. Halbleitervorrichtung, umfassend: Transistorzellen (TC), die entlang einer ersten Oberfläche (101) an einer Vorderseite eines Halbleiterbereichs (100) ausgebildet sind; eine Drainstruktur (130) zwischen den Transistorzellen (TC) und einer zweiten Oberfläche (102) des Halbleiterbereichs (100), die der ersten Oberfläche (101) gegenüberliegt, wobei die Drainstruktur (130) erste pn-Übergänge (pn1) mit Bodygebieten (120) der Transistorzellen (TC) bildet und einen einheitlich dotierten Restbasisabschnitt (105a) aufweist, der direkt an die zweite Oberfläche (102) grenzt, wobei eine vertikale Ausdehnung des Restbasisabschnitts (105) höchstens 20 μm beträgt; und eine Metall-Drainelektrode (320), die direkt an den Restbasisabschnitt (105a) grenzt.
DE102016114389.8A 2016-08-03 2016-08-03 Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung Active DE102016114389B3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102016114389.8A DE102016114389B3 (de) 2016-08-03 2016-08-03 Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
US15/664,094 US10084038B2 (en) 2016-08-03 2017-07-31 Semiconductor device with drift zone and backside emitter and method of manufacturing thereof
CN201710655822.7A CN107689399B (zh) 2016-08-03 2017-08-03 具有漂移区和背面发射极的半导体装置及制造方法
CN202110526623.2A CN113241380A (zh) 2016-08-03 2017-08-03 具有漂移区和背面发射极的半导体装置及制造方法
US16/134,473 US10784339B2 (en) 2016-08-03 2018-09-18 Semiconductor device with drain structure and metal drain electrode
US16/998,152 US11652137B2 (en) 2016-08-03 2020-08-20 Semiconductor device with drain structure and metal drain electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016114389.8A DE102016114389B3 (de) 2016-08-03 2016-08-03 Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung

Publications (1)

Publication Number Publication Date
DE102016114389B3 true DE102016114389B3 (de) 2017-11-23

Family

ID=60255137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016114389.8A Active DE102016114389B3 (de) 2016-08-03 2016-08-03 Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung

Country Status (3)

Country Link
US (3) US10084038B2 (de)
CN (2) CN113241380A (de)
DE (1) DE102016114389B3 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825733B2 (en) 2018-10-25 2020-11-03 United Silicon Carbide, Inc. Reusable wide bandgap semiconductor substrate
CN110061057B (zh) * 2019-05-06 2020-08-18 重庆大学 一种具有集成隧穿二极管的超结功率mosfet
US11848197B2 (en) 2020-11-30 2023-12-19 Thinsic Inc. Integrated method for low-cost wide band gap semiconductor device manufacturing
CN114429984B (zh) * 2022-04-07 2022-07-01 江苏长晶浦联功率半导体有限公司 一种超结终端结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120276701A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0696054B1 (de) * 1994-07-04 2002-02-20 STMicroelectronics S.r.l. Verfahren zur Herstellung von Leistungsbauteilen hoher Dichte in MOS-Technologie
JPH1092296A (ja) * 1996-09-12 1998-04-10 Toshiba Corp 電子放出素子及びその製造方法
US6936484B2 (en) * 1998-10-16 2005-08-30 Kabushiki Kaisha Toyota Chuo Kenkyusho Method of manufacturing semiconductor device and semiconductor device
US7084456B2 (en) * 1999-05-25 2006-08-01 Advanced Analogic Technologies, Inc. Trench MOSFET with recessed clamping diode using graded doping
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
KR101794182B1 (ko) * 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US8421196B2 (en) * 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
US10181513B2 (en) * 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US20130277793A1 (en) * 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US9281359B2 (en) * 2012-08-20 2016-03-08 Infineon Technologies Ag Semiconductor device comprising contact trenches
CN103022154B (zh) * 2012-11-05 2016-03-02 国网智能电网研究院 一种快速恢复二极管及制造方法
US8975136B2 (en) 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
US9029944B2 (en) 2013-02-18 2015-05-12 Infineon Technologies Austria Ag Super junction semiconductor device comprising implanted zones
US9105717B2 (en) * 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device
DE102014108966B4 (de) * 2014-06-26 2019-07-04 Infineon Technologies Ag Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
JP2016058648A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP6467882B2 (ja) * 2014-11-13 2019-02-13 富士電機株式会社 半導体装置、および、半導体装置の製造方法
JP6534813B2 (ja) * 2015-01-08 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9954065B2 (en) * 2015-11-09 2018-04-24 Infineon Technologies Ag Method of forming a semiconductor device and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120276701A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture

Also Published As

Publication number Publication date
US20190035885A1 (en) 2019-01-31
US20180040689A1 (en) 2018-02-08
US11652137B2 (en) 2023-05-16
CN107689399B (zh) 2021-06-08
US20200381511A1 (en) 2020-12-03
US10084038B2 (en) 2018-09-25
CN107689399A (zh) 2018-02-13
US10784339B2 (en) 2020-09-22
CN113241380A (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE112013004362B4 (de) Halbleitervorrichtung
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014101937A1 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102013107632A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation und Halbleitervorrichtung
DE102010060782B4 (de) Halbleitervorrichtung mit driftzone und halbleitersubzonen und herstellungsverfahren hierfür
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014117719A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mittels elektrochemischen Ätzens, Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102016114389B3 (de) Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102016115759B4 (de) Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
DE102018106689B4 (de) Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren
DE102013113540A1 (de) Transistorzellenanordnung mit halbleiterdiode
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102022129749A1 (de) Elektronische vorrichtung einschliesslich einer transistorstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final