Nothing Special   »   [go: up one dir, main page]

DE102009046518A1 - Speicheranordnung - Google Patents

Speicheranordnung Download PDF

Info

Publication number
DE102009046518A1
DE102009046518A1 DE102009046518A DE102009046518A DE102009046518A1 DE 102009046518 A1 DE102009046518 A1 DE 102009046518A1 DE 102009046518 A DE102009046518 A DE 102009046518A DE 102009046518 A DE102009046518 A DE 102009046518A DE 102009046518 A1 DE102009046518 A1 DE 102009046518A1
Authority
DE
Germany
Prior art keywords
memory
area
data
speed
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009046518A
Other languages
English (en)
Inventor
Rainer Puchalla
Daniel Hensel
Klaus Schneider
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102009046518A priority Critical patent/DE102009046518A1/de
Priority to EP10765435A priority patent/EP2499573A1/de
Priority to CN2010800504766A priority patent/CN102656569A/zh
Priority to KR1020127011860A priority patent/KR20120103581A/ko
Priority to PCT/EP2010/065331 priority patent/WO2011054641A1/de
Priority to JP2012537337A priority patent/JP2013510353A/ja
Priority to US13/395,288 priority patent/US20120173837A1/en
Publication of DE102009046518A1 publication Critical patent/DE102009046518A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60RVEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25Using a specific main memory architecture
    • G06F2212/251Local memory within processor subsystem
    • G06F2212/2515Local memory within processor subsystem being configurable for different purposes, e.g. as cache or non-cache memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60Details of cache memory
    • G06F2212/601Reconfiguration of cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mechanical Engineering (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

Die Erfindung betrifft eine Speicheranordnung mit einem Speicher (101), wobei zumindest ein Speicherbereich (201, 203) des Speichers (101) in Abhängigkeit von einer benötigten Speicherarbeitsgeschwindigkeit als Datenspeicher oder als Pufferspeicher konfigurierbar ist.

Description

  • Stand der Technik
  • Die vorliegende Erfindung betrifft das Gebiet der Speicherarchitekturen in Datenverarbeitungsanlagen.
  • In modernen Datenverarbeitungsanlagen werden oft Pufferspeicher, so genannte Cache-Speicher, zur temporären Speicherung eingesetzt, um höhere Datenverarbeitungsraten zu erreichen. Dies ist insbesondere in Datenverarbeitungssystemen, beispielsweise in Steuergeräten von Fahrzeugen oder in PCs (PC: Personal Computer) von Vorteil, wo beispielsweise einem Befehlsprozessor Daten und Befehle aus einem Hauptspeicher mit einer sehr kurzen Zugriffszeit bereitgestellt werden sollen. In Abhängigkeit von der Art der in dem Hauptspeicher gespeicherten Daten kann dieser als ein RAM-Speicher zur Datenspeicherung (RAM: Random Access Memory) oder als ein ROM-Speicher zur Programmbefehlsspeicherung (ROM: Read Only Memory) ausgeführt sein. Aufgrund der notwendigerweise benötigten, hohen Speicherkapazität können kurze Zugriffszeiten jedoch nur mit einem enormen technischen Aufwand realisiert werden, was nicht wirtschaftlich und technisch schwierig ist. Daraus folgt, dass die Datenflussgeschwindigkeiten in Abhängigkeit von der Ausführungsform des Hauptspeichers unterschiedlich sein können. Aus diesem Grund werden die vorgenannten Pufferspeicher mit einer kleineren Speicherkapazität und der dadurch bedingten kürzeren Zugriffszeit beispielsweise zwischen miteinander kommunizierende Funktionseinheiten, wie beispielsweise zwischen einen Hauptspeicher und einen Befehlsprozessor, geschaltet.
  • Ein Betrieb des Pufferspeichers wird üblicherweise derart organisiert, dass die während des Programmablaufs von einem Befehlsprozessor angeforderten Daten und Befehle sich mit großer Wahrscheinlichkeit bereits in dem Pufferspeicher befinden, wenn diese benötigt werden, was eine Reduktion der Zugriffszeiten aufgrund der Verringerung von Pausen in der Abarbeitung eines Computerprogramms und einer damit einhergehenden Erhöhung der Abarbeitungsgeschwindigkeit ermöglicht.
  • Sollte ein Hauptspeicher sowohl zur Daten- als auch zur Befehlsspeicherung verwendet werden, was beispielsweise in Diagnosesystemen, welche beispielsweise in Motorsteuerungen zur Diagnose von Antrieben eingesetzt werden, gefordert wird, so ist es jedoch oft notwendig, für die Ablage der Daten einen Bereich im Hauptspeicher zu reservieren, wodurch sich die benötigte Kapazität jedoch weiter erhöht. Des Weiteren kann der Datenspeicher als Programmspeicher eingesetzt werden, wozu eine Programmbefehlssequenz aus einem permanenten Programmspeicher in einen nicht-permanenten Datenspeicher kopiert wird. In der Druckschrift US 7,0096,385 B1 wird beispielsweise zur temporären Speicherung von diagnostischen Programminstruktionen in einem System zum Überprüfen eines Mikroprozessors ein Cache-Speicher eingesetzt. Diese Lösung ist jedoch nicht ressourcen-effizient, weil sie das Vorsehen eines ausschließlich zur Zwischenspeicherung von Instruktionen bestimmten Cache-Speichers erfordert.
  • Offenbarung der Erfindung
  • Die Erfindung basiert auf der Kenntnis, dass eine effiziente Speicheranordnung durch eine dynamische Konfigurierung eines Speichers als Datenspeicher zur Datenspeicherung oder als Pufferspeicher, d. h. Cache-Speicher, zur temporären Programmbefehlsspeicherung, realisiert werden kann.
  • Gemäß einem Aspekt betrifft die Erfindung eine Speicheranordnung mit einem Speicher, wobei zumindest ein Speicherbereich des Speichers in Abhängigkeit von einer benötigten Speicherarbeitsgeschwindigkeit als Datenspeicher oder als Pufferspeicher konfigurierbar ist. Ist der zumindest eine Speicherbereich des Speichers als Datenspeicher konfiguriert, so kann dieser zur beispielsweise dauerhaften Datenspeicherung herangezogen werden. Ist der zumindest eine Speicherbereich hingegen als temporärer Pufferspeicher konfiguriert, so wird dieser beispielsweise zur Speicherung von Programmbefehlen verwendet.
  • Gemäß einer vorteilhaften Ausführungsform ist ein weiterer Speicherbereich des Speicherbereichs als Datenspeicher oder als temporärer Pufferspeicher konfigurierbar. Beide Speicherbereiche des Speichers können jedoch als Datenspeicher oder auch als permanente Pufferspeicher konfiguriert werden, so dass der gesamte Speicher als Datenspeicher oder als temporärer Pufferspeicher konfiguriert werden kann.
  • Gemäß einer vorteilhaften Ausführungsform ist zur Konfigurierung des Speichers eine Steuerungseinrichtung oder ein Prozessor vorgesehen, sodass die Konfigurierung des Speichers in vorteilhafter Weise durch eine übergeordnete Entität durchgeführt werden kann.
  • Gemäß einer vorteilhaften Ausführungsform umfasst die Speicheranordnung einen weiteren Speicher, welcher dem vorstehend erwähnten Speicher vorgeschaltet ist, wobei eine Speicherarbeitsgeschwindigkeit des Speichers nicht höher, bevorzugt geringer, als eine Speicherarbeitsgeschwindigkeit des weiteren Speichers ist. Dies kann beispielsweise dadurch erreicht werden, dass die Speicherkapazität des Speichers geringer als die Speicherkapazität des weiteren Speichers ist, so dass eine vorteilhafte Arbeitsgeschwindigkeitserhöhung erreicht werden kann.
  • Gemäß einer Ausführungsform umfasst die Speicheranordnung einen weiteren Speicher, beispielsweise den vorgenannten Speicher, welcher dem Speicher vorgeschaltet ist, wobei der weitere Speicher über den Speicher, beispielsweise ausschließlich über den Speicher, erreichbar ist, wodurch in vorteilhafter Weise eine Erhöhung der Speicherarbeitsgeschwindigkeit erreicht werden kann, insbesondere wenn der Speicher als ein Cache-Speicher konfiguriert ist.
  • Gemäß einer Ausführungsform umfasst die Speicheranordnung einen weiteren Speicher, welcher mit dem Speicher gekoppelt, beispielsweise diesem vorgeschaltet, ist, wobei der weitere Speicher einen Datenspeicherbereich zur Datenspeicherung und/oder einen Programmspeicherbereich zur Programmbefehlsspeicherung aufweist, wobei der zumindest eine Speicherbereich des Speichers als temporärer Pufferspeicher, welcher dem Datenspeicherbereich und/oder dem Programmspeicherbereich zugeordnet ist, konfigurierbar ist, und/oder wobei ein weiterer Speicherbereich des Speichers als Datenspeicher, welcher dem Datenspeicherbereich und/oder dem Programmspeicherbereich zugeordnet ist, konfigurierbar ist. Somit kann der Speicher beispielsweise einen Datenspeicherbereich zur längerfristigen Datenspeicherung und einen temporären Pufferspeicherbereich zur Cache-Speicherung aufweisen, wodurch eine vorteilhafte Flexibilität der Speicheranordnung erreicht wird.
  • Gemäß einer vorteilhaften Ausführungsform umfasst die benötigte Speicherarbeitsgeschwindigkeit eine Zugriffsgeschwindigkeit, welche beispielsweise zum Abarbeiten von bestimmten Daten benötigt wird, oder eine Speicherungsgeschwindigkeit. Die benötigte Speicherarbeitsgeschwindigkeit kann ferner von einer benötigten Datenverarbeitungsgeschwindigkeit oder von einer benötigten Befehlslesegeschwindigkeit abhängen, so dass die erfindungsgemäße Speicheranordnung in einer Vielzahl von unterschiedlichen Datenverarbeitungsszenarien eingesetzt werden kann.
  • Gemäß einer vorteilhaften Ausführungsform ist die benötigte Speicherarbeitsgeschwindigkeit anhand einer benötigten Datenverarbeitungsgeschwindigkeit oder einer benötigten Befehlslesegeschwindigkeit bestimmbar, wodurch der Speicher in vorteilhafter Weise bedarfsgerecht konfiguriert werden kann.
  • Gemäß einer vorteilhaften Ausführungsform ist der zumindest eine Speicherbereich des Speichers beim Initialisieren der Speicheranordnung konfigurierbar. Die Speicheranordnung kann beispielsweise durch einen auf diese zugreifenden Prozessor initialisiert oder beim Initialisieren des Prozessors mitinitialisiert werden, wodurch in vorteilhafter Weise sichergestellt wird, dass die Speicherkonfigurierung anwendungsspezifisch, beispielsweise für Diagnosezwecke, durchgeführt werden kann.
  • Gemäß einem weiteren Aspekt betrifft die Erfindung eine Datenverarbeitungsvorrichtung, beispielsweise ein Motorsteuergerät, das programmierbar sein kann, mit der erfindungsgemäßen Speicheranordnung und einer Prozessoreinrichtung, beispielsweise einem Prozessor, welcher ausgebildet ist, auf die Speicheranordnung zuzugreifen.
  • Gemäß einem weiteren Aspekt betrifft die Erfindung ein Antriebssteuergerät zur Steuerung eines Fahrzeugantriebs, das die erfindungsgemäße Speicheranordnung, welche zur Speicherung von Antriebsdiagnosedaten oder Programmbefehlen zur Durchführung einer Diagnose des Fahrzeugantriebs aufweist.
  • Gemäß einem weiteren Aspekt betrifft die Erfindung ein Speicherkonfigurierungsverfahren zum Konfigurieren einer Betriebsart eines Speichers, mit dem Schritt des Konfigurierens zumindest eines Speicherbereichs des Speichers in Abhängigkeit von einer benötigten Speicherarbeitsgeschwindigkeit als Datenspeicher oder als temporären Pufferspeicher.
  • Weitere Verfahrensschritte ergeben sich unmittelbar aus der Funktionalität der erfindungsgemäßen Speicheranordnung.
  • Weitere Ausführungsbeispiele werden Bezug nehmend auf die beiliegenden Zeichnungen erläutert. Es zeigen:
  • 1 eine Datenverarbeitungsvorrichtung; und
  • 2 eine Datenverarbeitungsvorrichtung.
  • 2 zeigt eine Datenverarbeitungsvorrichtung mit einer Speicheranordnung umfassend einen Speicher 101 sowie einen diesem vorgeschalteten weiteren Speicher 103. Die Datenverarbeitungsanordnung umfasst ferner einen dem Speicher 101 nachgeschalteten Befehlsprozessor 105.
  • Der Speicher 101 ist bevorzugt konfigurierbar und kann beispielsweise als temporärer Pufferspeicher oder als primärer Datenspeicher verwendet werden. Der weitere Speicher 103 umfasst beispielsweise einen Datenspeicherbereich 107 sowie einen Programmspeicherbereich 109, wobei beide Speicherbereiche mit dem Speicher 101 kommunizieren. Der Datenspeicherbereich 107 kann beispielsweise durch ein RAM (RAM: Random Access Memory) realisiert werden. Der Programmspeicherbereich 109 kann hingegen mittels eines ROM (ROM: Read Only Memory) realisiert werden.
  • Zum Konfigurieren des Speichers 101 kann dieser beispielsweise insgesamt als Pufferspeicher oder als Datenspeicher konfiguriert werden. Darüber hinaus können ein oder mehrere Speicherbereiche des Speichers 101 als Pufferspeicher und/oder als Datenspeicher konfiguriert werden.
  • 2 zeigt die Datenverarbeitungsvorrichtung aus 1 gemäß einem weiteren Ausführungsbeispiel, bei dem der Speicher 101 einen Speicherbereich 201 aufweist, welcher beispielsweise als ein Pufferspeicherbereich konfiguriert ist, und einen weiteren Speicherbereich 203 aufweist, welcher beispielsweise als ein Daten- und/oder Programmspeicher konfiguriert ist. Wie in 2 dargestellt, kommunizieren der Datenspeicherbereich 107 sowie der Programmspeicherbereich 109 mit dem Pufferspeicherbereich 201 des Speichers 101. Der weitere Speicherbereich 203 wird hingegen als primärer Datenspeicher benutzt, auf welchem der Befehlsprozessor 105 beispielsweise gesondert zugreifen kann. Gemäß einer Ausführungsform können diese Zugriffe busorientiert erfolgen. Gemäß einer weiteren Ausführungsform können hierzu gesonderte Leitungen 205 und 207 vorgesehen sein, wobei der Befehlsprozessor 105 mit dem Pufferspeicherbereich 201 mittels der Leitungen 205 und mit dem Daten- und/oder Programmspeicherbereich 203 mittels der Leitungen 207 kommuniziert. Die Leitungen 205 und 207 können temporär bereitstellbar oder fest verdrahtet sein.
  • Die vorstehend genannten RAMs können als Datenspeicher bzw. als Hauptspeicher der Datenverarbeitungsvorrichtung eingesetzt werden. Diese können auch als Schreib-/Lesespeicher eingesetzt werden. Da die Zugriffszeit für alle Speicherzellen sowohl beim Lesen als auch beim Schreiben in etwa gleich lang ist, werden die RAMs daher vorliegend als Speicher mit wahlfreiem Zugriff, also ”Random Access”, bezeichnet. In der Regel können die RAMs als nicht-permanente Speicher eingesetzt werden, d. h., dass die Daten bevorzugt nur so lange gespeichert werden, bis die Stromzufuhr unterbrochen wird. Ein derartiger Pufferspeicher kann jedoch auch als ein Programmspeicher eingesetzt werden, wozu eine Befehlssequenz aus einem permanenten Programmspeicher in den nicht-permanenten Datenspeicher kopiert werden kann.
  • Durch die erfindungsgemäße Anordnung des in den 1 und 2 dargestellten Speichers 101, welcher als Pufferspeicher bzw. Cache eingesetzt werden kann, wird erreicht, dass dieser vollständig oder teilweise als Daten- und/oder Programmspeicher genutzt werden kann, so dass eine flexible Speicherkapazitätsbereitstellung möglich ist. Wird der Speicher 101 nicht als Cache- sondern als Datenspeicher temporär genutzt, so wird er dann temporär nicht als Pufferspeicher genutzt.
  • Der Speicher 101 kann primär als Pufferspeicher, was seine primäre Funktion sein kann, und zusätzlich als Daten- und/oder Programmspeicher genutzt werden, was seine sekundäre Funktion sein kann. Die Umschaltung zwischen der Primär- und der Sekundärfunktion kann beispielsweise bedarfsgerecht und dynamisch erfolgen.
  • Da der als Pufferspeicher genutzte Cache der Datenverarbeitungsvorrichtung als Daten- und/oder Programmspeicher eingesetzt werden kann, kann die Abarbeitungsgeschwindigkeit der Speicheranordnung der benötigten Datenverarbeitungsgeschwindigkeit angepasst werden. Ist der Speicher 101 beispielsweise als Daten- und/oder Programmspeicher konfiguriert, so ist die maximal mögliche Abarbeitungsgeschwindigkeit, d. h. die Speicherarbeitsgeschwindigkeit, geringer im Vergleich zu der temporären Cache-Betriebsart. Ist die reduzierte Abarbeitungsgeschwindigkeit für die jeweilige Anwendung jedoch ausreichend, so kann der Speicher 101 als Programm- und/oder Datenspeicher vorteilhaft konfiguriert werden.
  • Die Datenverarbeitungsvorrichtung kann anhand der Daten bestimmen, wann es möglich ist, den Speicher 101 in die jeweilige Betriebsart zu konfigurieren. Soll der Speicher 101 als Programm- und/oder Datenspeicher genutzt werden, so kann dies beispielsweise bei einer Initialisierung desselben festgelegt werden. Hierbei kann der Speicher 101, welcher sonst als Cache-Speicher eingesetzt wird, von der primären Funktion auf die Sekundärfunktion umkonfiguriert werden. Soll der Speicher 101 jedoch als Pufferspeicher genutzt werden, so kann eine Rekonfigurierung auf die primäre Funktion erfolgen. Durch diese dynamische Umschaltung der Betriebsarten besteht die Möglichkeit einer bedarfsabhängigen Nutzung des Speichers 101, so dass je nach Bedarf eine Optimierung bezüglich der Laufzeit oder bezüglich der vorhandenen Ressourcen im Hinblick auf den Programm- und/oder Datenspeicher erfolgen kann.
  • Bevorzugt kann die erfindungsgemäße Speicheranordnung oder die Datenverarbeitungsvorrichtung in einem Motorsteuergerät eingesetzt werden, welches eine Diagnose eines Antriebs durchführen kann.
  • Zur Diagnose eines Fehlers des Antriebs wird in dem Motorsteuergerät vorteilhaft eine Diagnosefunktion gestartet, zu deren Abarbeitung jedoch eine maximale Abarbeitungsgeschwindigkeit nicht notwendig ist. Hierzu kann beispielsweise ein Signal über die Zeit aufgezeichnet werden, wobei die Auswertung der erfassten Daten anschließend mittels eines Algorithmus erfolgen kann. Diese Signaldaten können beispielsweise in dem dynamisch konfigurierbaren Speicher 101, welcher als Datenspeicher konfiguriert werden kann, abgelegt und dem Algorithmus zur Auswertung bereitgestellt werden.
  • Bekannte Diagnosefunktionen lassen sich hierbei beispielsweise in zwei Gruppen aufteilen: In der ersten Gruppe befinden sich beispielsweise Funktionen, die während eines Fahrbetriebs ausgeführt werden. In der zweiten Gruppe können sich jedoch spezielle Diagnosefunktionen befinden, die ausschließlich während eines Aufenthalts beispielsweise in einer Werkstatt aktiv sein können. Üblicherweise wird dabei der Hauptspeicher als Programmspeicher belegt, obwohl diese Funktionalität nur sehr selten und niemals während eines eigentlichen Fahrbetriebs benötigt wird. Durch die erfindungsgemäß mögliche, temporäre Bereitstellung des Datenspeicherbereichs können die Systemressourcen daher besser genutzt werden.
  • Über einen Software-Upload in einer Werkstatt kann die Diagnosefunktion ferner in einen Upload-Speicherbereich geladen werden, welcher nicht statisch, sondern dynamisch in dem Speicher 101 bereitgestellt werden kann.
  • Zur Umkonfigurierung des Cache in die Primär- oder in die Sekundärfunktion kann beispielsweise eine hardwaremäßige Steuerung in einem Steuergerät eingesetzt werden, welche beispielsweise in Abhängigkeit von einer jeweiligen Anwendung, beispielsweise Diagnosefunktion, den Speicher 101 konfiguriert. Die Umkonfigurierung des Caches muss jedoch nicht zwingender Weise über eine hardwaremäßige Steuerung erfolgen. Sie kann auch softwaretechnisch als ein Softwareprogramm implementiert sein, das in der Steuergeräte-Initialisierung – ausgelöst von einem Diagnosetester – die Umkonfigurierung des Caches durchführt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 70096385 B1 [0004]

Claims (12)

  1. Speicheranordnung, mit: einem Speicher (101), wobei zumindest ein Speicherbereich (201, 203) des Speichers (101) in Abhängigkeit von einer benötigten Speicherarbeitsgeschwindigkeit als Datenspeicher oder als Pufferspeicher konfigurierbar ist.
  2. Speicheranordnung gemäß einem der vorstehenden Ansprüche, wobei ein weiterer Speicherbereich (201, 203) des Speichers (101) als Datenspeicher oder als temporärer Pufferspeicher konfigurierbar ist.
  3. Speicheranordnung gemäß einem der vorstehenden Ansprüche, wobei zur Konfigurierung des Speichers (101) eine Steuerungseinrichtung oder ein Prozessor vorgesehen ist.
  4. Speicheranordnung gemäß einem der vorstehenden Ansprüche, mit einem weiteren Speicher (103), wobei zumindest ein Speicherbereich (201, 203) oder ein weiterer Speicherbereich (201, 203) des Speichers (101) einem weiteren Speicher (103) als Pufferspeicher zuordenbar ist.
  5. Speicheranordnung gemäß einem der vorstehenden Ansprüche, mit einem weiteren Speicher (103), welcher mit dem Speicher (101) gekoppelt ist, wobei eine Speicherarbeitsgeschwindigkeit des Speichers (101) nicht höher, insbesondere geringer, als eine Speicherarbeitsgeschwindigkeit des weiteren Speichers (103) ist.
  6. Speicheranordnung gemäß einem der vorstehenden Ansprüche, mit einem weiteren Speicher (103), welcher mit dem Speicher (101) gekoppelt ist, wobei der weitere Speicher (103) einen Datenspeicherbereich (107) zur Datenspeicherung und/oder einen Programmspeicherbereich (109) zur Programmbefehlsspeicherung aufweist, und wobei der zumindest einen Speicherbereich (201, 203) des Speichers (101) als temporärer Pufferspeicher, welcher dem Datenspeicherbereich (107) und/oder dem Programmspeicherbereich (109) zugeordnet ist, konfigurierbar ist, und/oder wobei ein weiterer Speicherbereich (201, 203) des Speichers (101) als Datenspeicher, welcher dem Datenspeicherbereich (107) und/oder dem Programmspeicherbereich (109) zugeordnet ist, konfigurierbar ist.
  7. Speicheranordnung gemäß einem der vorstehenden Ansprüche, wobei die benötigte Speicherarbeitsgeschwindigkeit eine Zugriffsgeschwindigkeit oder eine Speicherungsgeschwindigkeit umfasst oder von einer benötigten Datenverarbeitungsgeschwindigkeit oder von einer benötigten Befehlslesegeschwindigkeit abhängt.
  8. Speicheranordnung gemäß einem der vorstehenden Ansprüche, wobei die benötigte Speicherarbeitsgeschwindigkeit anhand einer benötigten Datenverarbeitungsgeschwindigkeit oder einer benötigten Befehlslesegeschwindigkeit bestimmbar ist.
  9. Speicheranordnung gemäß einem der vorstehenden Ansprüche, wobei der zumindest eine Speicherbereich (201, 203) des Speichers (101) beim Initialisieren der Speicheranordnung konfigurierbar ist.
  10. Datenverarbeitungsvorrichtung, mit: der Speicheranordnung gemäß einem der Ansprüche 1 bis 9; und einer Prozessoreinrichtung (105), welche ausgebildet ist, auf die Speicheranordnung zuzugreifen.
  11. Antriebssteuergerät zur Steuerung eines Fahrzeugantriebs, mit der Datenverarbeitungsvorrichtung gemäß Anspruch 9, welche zur Speicherung von Antriebsdiagnosedaten oder Programmbefehlen zur Durchführung einer Diagnose des Fahrzeugantriebs vorgesehen ist.
  12. Speicherkonfigurierungsverfahren zum Konfigurieren einer Betriebsart eines Speichers, mit: Konfigurieren zumindest eines Speicherbereichs des Speichers in Abhängigkeit von einer benötigten Speicherarbeitsgeschwindigkeit als Datenspeicher oder als Pufferspeicher.
DE102009046518A 2009-11-09 2009-11-09 Speicheranordnung Withdrawn DE102009046518A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102009046518A DE102009046518A1 (de) 2009-11-09 2009-11-09 Speicheranordnung
EP10765435A EP2499573A1 (de) 2009-11-09 2010-10-13 Speicheranordnung
CN2010800504766A CN102656569A (zh) 2009-11-09 2010-10-13 存储装置
KR1020127011860A KR20120103581A (ko) 2009-11-09 2010-10-13 메모리 어레이
PCT/EP2010/065331 WO2011054641A1 (de) 2009-11-09 2010-10-13 Speicheranordnung
JP2012537337A JP2013510353A (ja) 2009-11-09 2010-10-13 メモリ構成
US13/395,288 US20120173837A1 (en) 2009-11-09 2010-10-13 Memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009046518A DE102009046518A1 (de) 2009-11-09 2009-11-09 Speicheranordnung

Publications (1)

Publication Number Publication Date
DE102009046518A1 true DE102009046518A1 (de) 2011-05-12

Family

ID=43480900

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009046518A Withdrawn DE102009046518A1 (de) 2009-11-09 2009-11-09 Speicheranordnung

Country Status (7)

Country Link
US (1) US20120173837A1 (de)
EP (1) EP2499573A1 (de)
JP (1) JP2013510353A (de)
KR (1) KR20120103581A (de)
CN (1) CN102656569A (de)
DE (1) DE102009046518A1 (de)
WO (1) WO2011054641A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011143621A1 (en) * 2010-05-14 2011-11-17 C.R. Bard, Inc. Catheter placement device and method
US9571350B2 (en) 2013-01-23 2017-02-14 International Business Machines Corporation Network element diagnostic evaluation
DE102014203062A1 (de) * 2014-02-20 2015-08-20 Bayerische Motoren Werke Aktiengesellschaft Vergrößern des verfügbaren FLASH-Speichers eines Micro-Controllers
SG11201703414VA (en) 2014-10-27 2017-05-30 Tensha Therapeutics Inc Bromodomain inhibitors
US10311963B2 (en) * 2017-04-19 2019-06-04 Arm Limited Data processing
US10482010B2 (en) * 2017-06-29 2019-11-19 Intel Corporation Persistent host memory buffer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096385B1 (en) 2002-09-16 2006-08-22 Advanced Micro Devices, Inc. Method and system for testing a microprocessor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH086858A (ja) * 1994-06-21 1996-01-12 Toshiba Corp キャッシュ制御装置
KR100188012B1 (ko) * 1996-01-12 1999-06-01 윤종용 캐시 메모리의 사용 모드 설정 장치
US5915262A (en) * 1996-07-22 1999-06-22 Advanced Micro Devices, Inc. Cache system and method using tagged cache lines for matching cache strategy to I/O application
JPH10333987A (ja) * 1997-05-30 1998-12-18 Nec Corp Cpuコア
JP4135220B2 (ja) * 1998-07-01 2008-08-20 株式会社デンソー 車両用電子制御装置
DE60029270T2 (de) * 1999-04-16 2007-07-05 Infineon Technologies North America Corp., San Jose Dynamische Rekonfiguration des Cache-Speichers eines Mikrokontrollers
US6449695B1 (en) * 1999-05-27 2002-09-10 Microsoft Corporation Data cache using plural lists to indicate sequence of data storage
US6606686B1 (en) * 1999-07-15 2003-08-12 Texas Instruments Incorporated Unified memory system architecture including cache and directly addressable static random access memory
US6415383B1 (en) * 1999-10-06 2002-07-02 International Business Machines Corporation Address offset feature for a hard disk drive
JP2001331370A (ja) * 2000-05-19 2001-11-30 Nec Microcomputer Technology Ltd マイクロコンピュータ
EP1358613A4 (de) * 2000-08-14 2005-07-27 Audi Performance & Racing Verbessertes modul-chipping-system
US6546456B1 (en) * 2000-09-08 2003-04-08 International Business Machines Corporation Method and apparatus for operating vehicle mounted disk drive storage device
JP4065790B2 (ja) * 2003-01-17 2008-03-26 三菱電機株式会社 車載電子制御装置
DE102004057259A1 (de) * 2004-11-26 2006-06-01 Robert Bosch Gmbh Manipulationsgeschütztes Mikrocontrollersystem
US8606998B2 (en) * 2006-08-24 2013-12-10 Advanced Micro Devices, Inc. System and method for instruction-based cache allocation policies
JP2008102733A (ja) * 2006-10-19 2008-05-01 Hitachi Ltd コード生成方法およびコンパイラ
KR101342074B1 (ko) * 2006-10-25 2013-12-18 삼성전자 주식회사 컴퓨터시스템 및 그 제어방법
US7940018B2 (en) * 2007-06-25 2011-05-10 Mazda Motor Corporation Control system for a hybrid electric vehicle and a method for controlling a hybrid electric vehicle
JP2009259087A (ja) * 2008-04-18 2009-11-05 Panasonic Corp メモリ制御回路
US8095764B1 (en) * 2008-06-30 2012-01-10 Emc Corporation Dynamic application aware storage configuration

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096385B1 (en) 2002-09-16 2006-08-22 Advanced Micro Devices, Inc. Method and system for testing a microprocessor

Also Published As

Publication number Publication date
KR20120103581A (ko) 2012-09-19
EP2499573A1 (de) 2012-09-19
CN102656569A (zh) 2012-09-05
WO2011054641A1 (de) 2011-05-12
JP2013510353A (ja) 2013-03-21
US20120173837A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
DE102009046518A1 (de) Speicheranordnung
DE102006000943A1 (de) HiL-System und -Verfahren zum Testen von Steuergeräten eines Steuersystems
EP1744236B1 (de) Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus
DE112015003569T5 (de) Verfahren und System zum Verwenden von NAND-Seitenpuffern, um die Übertragungspuffernutzung eines Festkörperlaufwerks zu verbessern
EP1873598A1 (de) Schaltungsanordnung und Verfahren zum Steuern mindestens eines Aktors in einem Kraftfahrzeug
EP1716490A2 (de) Einrichtung und verfahren zur analyse von eingebetteten systemen für sicherheitskritische rechnersysteme in kraftfahrzeugen
DE10244922B4 (de) Programmgesteuerte Einheit und Verfahren zum Debuggen von einer programmgesteuerten Einheit ausgeführten Programmen
EP2063432B1 (de) Verfahren zum Prüfen eines Arbeitsspeichers
EP2449438B1 (de) Verfahren und system zur ansteuerung von mindestens einem aktuator
DE10147484B4 (de) Verfahren und Vorrichtung zur Ansteuerung von Aktoren, insbesondere von Aktoren zur Kraftstoffeinspritzung bei Einspritzmotoren
DE102014002593A1 (de) Dynamisches speicherprogrammierbares Steuergerät
DE10200242B4 (de) Verfahren zur Funktionsüberwachung eines Steuergeräts
WO2023025572A1 (de) Verfahren zum betreiben eines fahrzeugsteuergeräts
DE102005003273B4 (de) Verfahren zum Betreiben einer Kraftstoff-Einspritzvorrichtung
WO2012007295A1 (de) Verfahren und vorrichtung zum prüfen eines hauptspeichers eines prozessors
DE102009002786A1 (de) Verfahren zum Test eines Speichers sowie Steuervorrichtung mit Mitteln für einen Speichertest
DE10063936A1 (de) Interrupt Controller für einen Mikroprozessor
DE102007045602A1 (de) Programmiersystem
DE102007018777A1 (de) Steuervorrichtung für Fahrzeuge
DE102011105617A1 (de) Kraftfahrzeug mit einer Vielzahl von Betriebskomponenten
EP3720056B1 (de) Verfahren und system zur parallelen echtzeitanalyse bei funktionsprüfungen von hardware und software von steuergeräten
DE10128996B4 (de) Verfahren und Vorrichtung zur Überwachung von Speicherzellen eines flüchtigen Datenspeichers
EP3186709A1 (de) Verfahren zur absicherung von nutzdaten eines speichers und elektronisches rechensystem
DE102015219266A1 (de) Verfahren zum Testen einer Speichereinheit eines Mikrocontrollers
WO2007128632A1 (de) Nichtflüchtiger speicherbaustein

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee