Nothing Special   »   [go: up one dir, main page]

DE102006040960A1 - Flipchip-Bauelement, Multichip-Bauelement sowie ein Verfahren zur Herstellung eines Multichip-Bauelementes - Google Patents

Flipchip-Bauelement, Multichip-Bauelement sowie ein Verfahren zur Herstellung eines Multichip-Bauelementes Download PDF

Info

Publication number
DE102006040960A1
DE102006040960A1 DE102006040960A DE102006040960A DE102006040960A1 DE 102006040960 A1 DE102006040960 A1 DE 102006040960A1 DE 102006040960 A DE102006040960 A DE 102006040960A DE 102006040960 A DE102006040960 A DE 102006040960A DE 102006040960 A1 DE102006040960 A1 DE 102006040960A1
Authority
DE
Germany
Prior art keywords
contact
flip
chip
component
contacting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006040960A
Other languages
English (en)
Inventor
Jürgen Grafe
Kimyung Yoon
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102006040960A priority Critical patent/DE102006040960A1/de
Publication of DE102006040960A1 publication Critical patent/DE102006040960A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft ein Flip-Chip-Bauelement (6), umfassend: ein Bauelementsubstrat (2) mit elektrisch ansteuerbaren Strukturen; mindestens eine Kontaktierungseinrichtung (10) zum Kontaktieren der elektrisch ansteuerbaren Strukturen, wobei die Kontaktierungseinrichtung eine Durchkontaktierung zwischen zwei einander gegenüberliegenden Oberflächen (6, 7) des Bauelementsubstrats (2) und Kontaktstrukturen (8, 9) an der Position der Durchkontaktierung auf beiden Oberflächen des Bauelementsubstrates (2) aufweist, so dass die Durchkontaktierung über die Kontaktstrukturen (8, 9) elektrisch von extern kontaktierbar ist.

Description

  • Die Erfindung betrifft ein Flipchip-Bauelement, ein Multichip-Bauelement, das mehrere solcher Flipchip-Bauelemente aufweist sowie ein Verfahren zur Herstellung eines Multichip-Bauelementes.
  • Als Flipchip-Bauelemente werden in der Regel integrierte Bauelemente bezeichnet, die ein Halbleitersubstrat mit integrierten Schaltungen aufweisen, die über eine unmittelbar auf dem Halbleitersubstrat aufgebrachte Umverdrahtungslage und darauf angeordneten ersten kontaktierbaren Kontakterhebungen wie z.B. Lothügel und dgl. als elektrische Bauelemente ohne ein zusätzliches Gehäuse vorgesehen werden. Dies hat den Vorteil, dass sie sehr geringe laterale Abmessungen und eine sehr geringe Baugröße aufweisen, aber trotzdem ohne zusätzliche Einrichtungen auf z.B. Leiterplatten aufgebracht werden können, so dass sie über auf den Leiterplatten vorgesehenen Leiterbahnen elektrisch kontaktiert werden können. Dazu werden sie kopfüber auf die Leiterplatte aufgesetzt und durch einen Reflow-Prozess, bei dem die Kontakterhebungen aufgeschmolzen werden, mit auf der Leiterplatte befindlichen Kontaktflächen verlötet. Ein Vorteil der Flipchip-Bauelemente besteht insbesondere darin, dass diese nicht zwingend Einhäusungsprozess, z.B. Molding-Prozess, nebst zusätzlichem Bonding-Prozess unterworfen werden müssen, der aufgrund einer erhöhten Temperatur bzw. sonstigen mechanischen Einflüssen zusätzlichen Stress auf das Bauelement ausübt, wodurch dieses beschädigt bzw. zerstört werden kann.
  • Multichip-Bauelemente weisen in der Regel mehrere Chips in einem Gehäuse auf. Es ist bislang kein Verfahren bekannt, mit dem sich mehrere Flipchip-Bauelemente in einem solchen Multichip-Bauelement vorsehen lassen, ohne eine Zwischenlage, eine Umverdrahtungslage und dgl. vorzusehen. Zwischenlagen sind in der Regel Substratscheiben mit Umverdrahtungsstrukturen und haben den Nachteil, dass diese die Bauhöhe des gesamten Multichip-Bauelements erheblich vergrößern und dadurch in der Regel die Anzahl der stapelbaren Chips erheblich beschränken.
  • Die in der Stapelanordnung eines solchen Multichip-Bauelements vorgesehenen Flipchip-Bauelemente weisen nur an einer Seite Kontaktstrukturen für die Kontaktierung auf, so dass beim Aufsetzen des Flipchip-Bauelements mit der mit den Kontakterhebungen versehenen Oberfläche auf Kontaktflächen auf einer weiteren Oberfläche keine weiteren Kontaktstrukturen auf der Oberseite des Flipchip-Bauelements mehr zugänglich sind. Daher kann bislang nur ein Flipchip-Bauelement in einer solchen Stapelanordnung eines Multichip- Bauelements vorgesehen werden, das vorzugsweise unmittelbar auf dem Gehäusesubstrat, das die Stapelanordnung trägt, aufgebracht wird. Das Flipchip-Bauelement kann so z.B. als unterstes Bauelement der Stapelanordnung unmittelbar auf einem Gehäusesubstrat vorgesehen sein oder bezüglich der Stapelanordnung auf einer gegenüberliegenden Seite des Gehäusesubstrats. Sollen mehrere Flipchip-Bauelemente in einer solchen Stapelanordnung gestapelt werden, ist – wie oben beschrieben – zwischen den Flipchip-Bauelementen ein Umverdrahtungs- und Abstandselement vorgesehen, das sowohl Kontaktstrukturen zum Befestigen von Bonddrähten für die Kontaktierung weiterer Chips als auch Kontaktstrukturen zum Kontaktieren der Kontakterhebungen eines weiteren darauf aufzusetzenden Flipchip-Bauelements aufweist. Dadurch wird die Bauhöhe einer solchen Stapelanordnung erheblich vergrößert, wodurch die maximale Anzahl der zu verwendenden Flipchip-Bauelemente begrenzt ist.
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Flipchip-Bauelement vorzusehen, das in einfacher Weise auf andere Flip-Chip-Bauelemente gestapelt werden kann, ohne dass ein Umverdrahtungselement zwischen den Flipchip-Bauelementen vorgesehen werden muss. Es ist weiterhin Aufgabe der Erfindung, ein Multichip-Bauelement mit geringer Bauhöhe zur Verfügung zu stellen, das mehrere Flipchip-Bauelemente umfasst.
  • Diese Aufgabe wird durch das Flipchip-Bauelement nach Anspruch 1 sowie das Multichip-Bauelement und das Verfahren zur Herstellung eines Multichip-Bauelementes gemäß den nebengeordneten Ansprüchen gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem Aspekt ist ein Flipchip-Bauelement mit einem Bauelementsubstrat mit elektrisch ansteuerbaren Strukturen und mit mindestens einer Kontaktierungseinrichtung zum Kontaktieren der elektrisch ansteuerbaren Strukturen vorgesehen. Die Kontaktierungseinrichtung weist eine Durchkontaktierung zwischen zwei einander gegenüberliegenden Oberflächen des Bauelementsubstrats und Kontaktstrukturen an der Position der Durchkontaktierung auf beiden Oberflächen des Bauelementsubstrats auf, so dass die Durchkontaktierung über die Kontaktstrukturen elektrisch von extern kontaktierbar ist. Weiterhin kann mindestens eine der Kontaktstrukturen eine Kontakterhebung aufweisen, die insbesondere als Lothügel ausgebildet sein kann.
  • Gemäß einer weiteren Ausführungsform können mehrere Kontaktierungseinrichtungen in dem Bauelementsubstrat angeordnet sein, wobei die Kontaktierungseinrichtungen auf beiden Oberflächen des Bauelementsubstrats Kontakterhebungen aufweisen. Alternativ kann mindestens eine der Kontaktstrukturen eine Kontaktfläche oder eine Kontaktvertiefung aufweisen.
  • Weiterhin können mehrere Kontaktierungseinrichtungen in dem Bauelementsubstrat angeordnet sein, wobei die Kontaktierungseinrichtungen auf beiden Oberflächen des Bauelementsubstrats Kontaktvertiefungen aufweisen. Alternativ kann die Kontaktierungsrichtung auf einer Oberfläche eine Kontakterhebung und auf einer gegenüberliegenden Oberfläche eine Kontaktvertiefung an der Position der Durchkontaktierung vorgesehen sein. Dabei kann die Querschnittsfläche der Kontaktvertiefung im Wesentlichen der Querschnittsfläche der Kontakterhebung entsprechen. Weiterhin können mindestens zwei der Kontaktierungseinrichtungen die Kontakterhebung an den verschiedenen Oberflächen des Bauelementsubstrats aufweisen.
  • Gemäß einem weiteren Aspekt ist ein Multichip-Bauelement mit zwei derartiger Flipchip-Bauelemente vorgesehen, die in einer Stapelanordnung angeordnet sind. Dabei sind die Kontaktierungseinrichtungen des ersten und des zweiten Flipchip-Bauelementes so positioniert, dass sie in Stapelrichtung der Stapelanordnung übereinander liegen und sich gegenseitig kontaktieren.
  • Insbesondere können die Kontaktstrukturen der einander kontaktierenden Kontaktierungseinrichtungen des ersten und des zweiten Flipchip-Bauelementes so ausgebildet sein, dass die Kontaktstruktur des ersten Flipchip-Bauelementes als Kontakterhebung und die Kontaktstruktur des zweiten Flipchip-Bauelementes als Kontaktvertiefung vorgesehen ist oder umgekehrt. Weiterhin können mehrere Kontaktierungseinrichtungen in jedem der Flipchip-Bauelemente an in der Stapelanordnung einander zugeordneten Positionen vorgesehen sein, wobei die mehreren Kontaktierungseinrichtungen jedes der Flipchip-Bauelemente auf eine der Oberflächen des entsprechenden Bauelementsubstrats entweder nur Kontaktvertiefungen oder nur Kontakterhebungen aufweisen.
  • Alternativ können mehrere Kontaktierungseinrichtungen in jedem der Flipchip-Bauelemente vorgesehen sein, die jeweils eine Kontakterhebung und eine Kontaktvertiefung aufweisen, wobei die mehreren Kontaktierungseinrichtungen auf einer der Oberflächen des Bauelementsubstrats eines der Flipchip-Bauelemente sowohl eine Kontakterhebung als auch eine Kontaktvertiefung aufweisen.
  • Weiterhin kann die Stapelanordnung der mehreren Flipchip-Bauelemente auf einem Leiterplattensubstrat angeordnet sein und von einem Gehäusematerial umschlossen sein.
  • Gemäß einem Aspekt ist ein Verfahren zur Herstellung eines Multichip-Bauelementes vorgesehen. Das Verfahren umfasst das Herstellen von mehreren Flipchip-Bauelementen, wobei jedes der Flipchip-Bauelemente ein Bauelementsubstrat mit mindestens einer Kontaktierungseinrichtung aufweist, die eine Durchkontaktierung zwischen zwei einander gegenüberliegenden Oberflächen des Bauelementsubstrats und einer Kontaktstruktur beidseitig des Bauelementsubstrats an der Position der Durchkontaktierung aufweist, so dass die Durchkontaktierung mit der Kontakterhebung elektrisch verbunden ist. Weiterhin werden die mit Durchkontaktierung versehenen Flipchip-Bauelemente in einer Stapelanordnung vorgesehen, wobei die Kontaktierungseinrichtung des ersten und des zweiten Bauelementsubstrats so positioniert werden, dass die in Stapelrichtung der Bauelementsubstrate übereinander liegen und einander unmittelbar kontaktieren.
  • Weiterhin können die Kontaktierungseinrichtungen des ersten und des zweiten Bauelementsubstrats so ausgebildet sein, dass eine Kontakterhebung der Kontaktierungseinrichtung eines der Bauelementsubstrate und eine Kontaktvertiefung der Kontaktierungseinrichtung des jeweils anderen Bauelementsubstrates aneinander anliegen, so dass sie einen elektrischen Kontakt bilden. Weiterhin kann vorgesehen sein, dass mehr als zwei Flipchip-Bauelemente in der Stapelanordnung vorgesehen werden, wobei zumindest als Kontakterhebung ausgebildete Kontaktstrukturen der Kontaktierungseinrichtungen mit einem Lotmaterial gebildet sind und wobei die Kontaktstrukturen der einander zugeordneten Kontaktierungseinrichtungen jedes der mehreren Flipchip-Bauelemente in einem gemeinsamen Reflow-Prozess miteinander verbunden werden.
  • Bevorzugte Ausführungsformen der Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 einen Ausschnitt aus einem Flipchip-Bauelement gemäß einer ersten Ausführungsform der vorliegenden Erfindung
  • 2 einen Ausschnitt aus einem Flipchip-Bauelement gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 3 einen Ausschnitt aus einem Flipchip-Bauelement gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 4 einen Ausschnitt aus einem Flipchip-Bauelement gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 5 ein Multichip-Bauelement gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 6 ein Multichip-Bauelement gemäß einer weiteren Ausführungsform der vorliegenden Erfindung; und
  • 7 Verfahrensschritte zum Herstellen eines Multichip-Bauelements gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • In 1 ist ein Flipchip-Bauelement 1 gemäß einer ersten Ausführungsform der Erfindung dargestellt. Das Flipchip-Bauelement 1 weist ein Bauelementsubstrat 2 auf, das in der Regel als ein Halbleitersubstrat, insbesondere als ein Siliziumsubstrat ausgebildet ist und in dem elektrisch ansteuerbare Strukturen, wie z.B. elektronische Schaltungen, Mikroaktuatoren, Mikrosensoren und dgl. angeordnet sind. Das Bauelementsubstrat 2 ist beidseitig durch Isolationsschichten 3 i soliert und durch Schutzschichten 4, die auf der jeweiligen Isolationsschicht 3 aufgebracht sind, vor äußeren Einflüssen geschützt. Statt dessen können auch mehrere Isolations- und/oder Schutzschichten 3, 4 vorgesehen werden oder auch nur eine gemeinsame Isolations-/Schutzschicht. Der dargestellte Ausschnitt eines Flipchip-Bauelementes 1 stellt lediglich einen Ausschnitt des Flipchip-Bauelementes dar.
  • In dem Bauelementsubstrat 2 und durch die Isolationsschichten 3 und die Schutzschichten 4 hindurch sind Durchgangsöffnungen 5 für Durchkontaktierungen vorgesehen, die eine elektrische Verbindung zwischen einer ersten Oberfläche 6 und einer zweiten Oberfläche 7 des Flipchip-Bauelements 1 bereitstellen sollen. Die Durchgangsöffnungen werden z.B. durch einen Atzprozess hergestellt, der von einer Seite des Bauelementsubstrats 2 vorgenommen wird, so dass Gräben gebildet werden, wobei das Bauelementsubstrat 2 nach dem erfolgten Atzen von der anderen Seite angreifend gedünnt wird, bis die zuvor geätzten Gräben von der dem Ätzangriff gegenüberliegenden Oberfläche geöffnet sind. Alternativ können die Durchkontaktierungen auch mithilfe eines Bohrverfahrens, insbesondere eines Laserbohrverfahrens, hergestellt werden.
  • Die Innenwände der Durchgangsöffnungen 5 können mithilfe eines Abscheideprozesses, insbesondere mithilfe eines Galvanisierprozesses mit einem leitfähigen Material, insbesondere mit einem Metall, beschichtet werden, so dass zwischen der ersten und der zweiten Oberfläche 6, 7 des Bauelements 1 in der Durchgangsöffnung 5 eine elektrisch leitende Verbindung entsteht. An den Öffnungen der Durchgangsöffnungen 5 an den Oberflächen 6, 7 des Flipchip-Bauelementes 1 können die Durchgangsöffnungen beidseitig des Flipchip-Bauelements 1 Verbreitungen aufweisen, die insbesondere als Kontaktvertiefungen 8 ausgebildet sind. Die Kontaktvertiefungen weisen daher einen größeren Querschnitt auf wie der Querschnitt der Durchgangsöffnung 5 im Bereich des Bauelementsubstrats 2.
  • Die Kontaktvertiefung 8 kann beispielsweise dadurch gebildet sein, dass die Isolationsschicht 3 von den Rändern der Durchgangsöffnung der Durchkontaktierung zurücksteht, so dass eine Stufe zwischen der Öffnung der Durchgangsöffnung 5 in dem Bauelementsubstrat 2 und der entsprechenden Isolationsschicht 3 gebildet wird. Auf gleiche Weise kann die Schutzschicht 4 so auf der Isolationsschicht 3 aufgebracht sein, dass die der Durchgangsöffnung 5 zugeordneten Ränder der Schutzschicht 4 hinter den Rändern der Isolationsschicht 3 zurücksteht, so dass eine weitere Stufe gebildet wird. Die durch die Durchgangsöffnung in dem Bauelementsubstrat 2, die Isolationsschichten 3, sowie die Schutzschichten 4 gebildete Struktur der Durchkontaktierung wird anschließend wie oben beschrieben durch einen Beschichtungsprozess mit einem leitfähigen Material beschichtet, so dass die Kontaktvertiefung 8 gebildet wird.
  • Im gezeigten Ausführungsbeispiel sind die Kontaktvertiefungen 8 auf der zweiten Oberfläche 7 des Flipchip-Bauelementes 1 mit Kontakterhebungen 9 in Form von Lothügeln versehen, die in die Kontaktvertiefung 8 auf der zweiten Oberfläche 7 eingebracht sind. Diese werden in geschmolzener Form eingebracht, so dass sich ein Teil des Lotmaterials der Kontakterhebung 9 aufgrund des Kapillareffekts in einen in der Durchgangsöffnung 5 gebildeten Kanal hineinzieht. Auf diese Weise wird ein Flipchip-Bauelement gebildet, das Kontaktierungseinrichtungen 10 mit Durchkontaktierungen aufweist, auf deren zweiten Oberfläche 7 Kontakterhebungen 9 aus einem Lotmaterial angeordnet sind, über die das Flipchip-Bauelement 1 elektrisch kontaktiert werden kann.
  • Weiterhin befinden sich Kontaktvertiefungen 8 auf der ersten Oberfläche 6 des Flipchip-Bauelements 1, die durch ein Aufsetzen von entsprechenden Kontakterhebungen eines weiteren Flipchip-Bauelements elektrisch kontaktiert werden können, so dass die durch die Durchkontaktierung die Kontakterhebung 9 auf der zweiten Oberfläche 7 sowie die Kontaktvertiefung 8 auf der ersten Oberfläche 6 gebildete Kontaktierungseinrichtungen 10 sowohl mit Kontaktflächen als auch durch weitere Kontakterhebungen, z.B. in Form von Lotkugeln, kontaktiert werden können, um die elektrisch ansteuerbaren Strukturen in dem Flipchip-Bauelement 1 elektrisch zu kontaktieren.
  • In den nachfolgenden Figuren bezeichnen gleiche Bezugszeichen Elemente gleicher oder vergleichbarer Funktionen.
  • In 2 ist eine weitere Ausführungsform eines Flipchip-Bauelements 1 dargestellt, wobei jedoch im Gegensatz zu der Ausführungsform der 1 die Durchgangsöffnung 5 nicht mithilfe eines Beschichtungsprozesses elektrisch leitend gemacht wird, sondern stattdessen die Wände der Durchgangsöffnung 5 mit einer weiteren Isolationsschicht 11 versehen werden, um die Durchkontaktierung gegenüber dem Substrat zu isolieren. Nun werden in einem ersten Schritt Kontakterhebungen 9 von der zweiten Oberfläche 7 auf an die Positionen der Durchgangsöffnungen 5 vorgesehen und optional, wie in 3 dargestellt ist, weitere Kontakterhebungen 12 auf die erste Oberfläche 6 des Flipchip-Bauelements 1 aufgebracht. Beim Aufbringen der Kontakterhebungen 9 auf die zweite Oberfläche des Flipchip-Bauelements 1 an den Positionen der Durchkontaktierungen 5 bzw. beim Aufbringen der weiteren Kontaktelemente 12 auf der ersten Oberfläche 6 des Flipchip-Bauelements 1 an den entsprechenden Positionen wird das Lotmaterial der Kontakterhebungen 9, 12 entsprechend verflüssigt, so dass es sich aufgrund des Kapillareffektes in einen Durchgangskanal der Durchgangsöffnung 5 hineinzieht. So gelangt das geschmolzene Lotmaterial von beiden Seiten in den Durchgangskanal hinein und die Lotmaterialien in dem Durchgangskanal kommen miteinander in Kontakt, so dass eine elektrische Kontaktierung der jeweiligen Kontakterhebung 9 und der jeweiligen weiteren Kontakterhebung 12 hergestellt wird. Dies hat den Vorteil, dass auf eine Beschichtung der Innenwände der Durchgngsöffnung 5 mit einem metallischen Material in einem Galvanisierprozess oder dgl. verzichtet werden kann.
  • Eine Kontaktierung mit einem weiteren Flipchip-Bauelement bei der Ausführungsform der 2 erfolgt dadurch, dass Kontakterhebungen eines weiteren Flipchip-Bauelements beim Aufeinanderstapeln in die entsprechende Kontaktvertiefung eingebracht und durch einen nachfolgenden Reflow-Prozess zieht das Lotmaterial durch den Kapillareffekt in die entsprechende Durchgangsöffnung 5 hinein und stellt den Kontakt her.
  • In 4 ist eine weitere Ausführungsform des Flipchip-Bauelementes 1 dargestellt. Die Ausführung der 4 unterscheidet sich von den Ausführungsformen der 1 und 2 dadurch, dass die Kontaktierungseinrichtung 10 auf einer Oberfläche des Flipchip-Bauelements 1 mit einer Kontakterhebung 9 und auf der entsprechend gegenüberliegenden Oberfläche des Flipchip-Bauelementes 1 mit einer Kontaktvertiefung 8 versehen ist. Dabei befinden sich bei mehreren Kontaktierungseinrichtungen 10 die Kontakterhebungen 9 auf verschiedenen Oberflächen des Flipchip-Bauelements 1, so dass auf beiden Oberflächen des Flipchip-Bauelementes sowohl Kontakterhebungen 9 als auch Kontaktvertiefungen vorgesehen sind.
  • Anstelle einer Kontaktvertiefung 8 kann die durch die Durchkontaktierung, die Isolationsschicht 3 und die Schutzschicht 4 gebildete Wanne vollständig mit einem leitfähigen Material gefüllt sein, so dass eine ebene Kontaktfläche zum Kontaktieren mit einer Kontakterhebung eines weiteren Flipchip-Bauelements 1 gebildet wird.
  • Wie in der Ausführungsform der 4 dargestellt ist, können auch Flipchip-Bauelemente 1 vorgesehen sein, die ganz oder teilweise mit Kontaktierungseinrichtungen 10 versehen sind, die auf beiden Oberflächen 6, 7 lediglich Kontaktvertiefungen und keine Kontakterhebungen aufweisen.
  • In 5 ist ein Multichip-Bauelement 20 gemäß einer weiteren Ausführungsform dargestellt. Das Multichip-Bauelement 20 umfasst ein Gehäusesubstrat 21 auf einer ersten Oberfläche 23, die vorzugsweise ebene Kontaktbereiche 22 aufweist und auf einer zweiten Oberfläche 25 Kontakterhebungen 24 in Form von Lotkugeln und dgl. Aufweist. Um den Multichip-Baustein von extern zu kontaktieren. Die Kontaktbereiche 22 und die weiteren Kontakterhebungen 24 sind über eine Umverdrahtungsstruktur 26 im Gehäusesubstrat 21 in definierter Weise elektrisch miteinander verbunden, so dass eine Kontaktierung von mit den Kontaktbereichen 22 verbundenen Flipchip-Bauelementen 30, 31 über die weiteren Kontakterhebungen 24 möglich ist.
  • Die Flipchip-Bauelemente 30, 31 des Multichip-Bauelements 20 entsprechen im Wesentlichen dem Flipchip-Bauelement 1 der 1. Die Flipchip-Bauelemente 30, 31 sind als eine Stapelanordnung auf die Kontaktbereiche 22 aufgebracht, indem ein erstes Flipchip-Bauelement 30 mit den auf seiner zweiten Oberfläche 7 aufgebrachten Kontakterhebungen 9 auf die Kontaktbereiche 22 aufgesetzt wird und indem das weitere Flipchip-Bauelement 31 so auf das bereits aufgebrachte Flipchip-Bauelement 30 aufgesetzt wird, dass die entsprechenden Kontakterhebungen 9 auf die Kontaktvertiefungen 8 auf der ersten Oberfläche 6 des unteren Flipchip-Bauelementes 30 aufgesetzt sind. Das Verbinden der Kontakterhebungen 9 mit den Kontaktbereichen 22 bzw. der Kontakterhebungen 9 mit den Kontaktvertiefungen 8 erfolgt durch einen Reflow-Prozess, d.h. durch Aufschmelzen der jeweiligen Kontakterhebungen 9 der Flipchip-Bauelemente 30, 31 in einem gemeinsamen Prozessschritt, so dass die Flipchip-Bauelemente 30, 31 nur einmalig gemeinsam einem Temperaturprozess unterzogen werden, um diese miteinander zu verbinden.
  • In 6 ist der Aufbau eines Multichip-Bauelements gemäß einer weiteren Ausführungsform dargestellt, die sich von der Ausführungsform der 5 dadurch unterscheidet, dass das erste (untere) Flipchip-Bauelement 30, das unmittelbar auf dem Gehäusesubstrat 21 aufgebracht ist, auf dessen erster Oberfläche sowohl Kontaktvertiefungen und Kontakterhebungen aufweist und wobei die zweite Oberfläche 7 des zweiten (oberen) Flipchip-Bauelementes 31, das auf dem ersten Flipchip-Bauelement 31 gestapelt wird, sowohl Kontakterhebungen 9 als auch Kontaktvertiefungen 8 aufweist, die der Anordnung der Kontaktvertiefungen 8 und Kontakterhebungen 9 der auf der ersten Oberfläche 6 des ersten Flipchip-Bauelementes 30 angeordneten Kontaktstrukturen in komplementärer Weise entsprechen. Auf diese Weise kann die Gefahr von Fehlplatzierungen durch eine geeignete Wahl eines Profils von Kontakterhebungen und -vertiefungen 9, 8 reduziert werden.
  • Es ist selbstverständlich möglich, auf diese Weise auch mehr als zwei Flipchip-Bauelemente aufeinander zu stapeln.
  • Nach dem Reflow-Prozess zum elektrischen Verbinden der Flipchip-Bauelemente 30, 31 mit den Gehäusesubstraten kann die Anordnung durch ein Aufbringen eines Gehäusematerials 27 verkapselt werden.
  • In 7 wird ein Verfahren zum Aufbau einer Stapelanordnung von mehr als zwei Flipchip-Bauelementen 40, 41, 42 schematisch dargestellt. Die Verfahrensstände der 7A bis 7C zeigen das Übereinander-Anordnen von mehreren Flipchip-Bauelementen 41, 42, die in ihrer Position zunächst mithilfe eines Klebers 45, der lateral zwischen den Kontakten der Flipchip-Bauelemente 40, 41, 42 und zwischen den Oberflächen der einzelnen Flipchip-Bauelemente 40, 41, 42 angeordnet ist, um diese zunächst in ihrer Position zu fixieren, wie dies in 7D gezeigt ist. Sind alle Flipchip-Bauelemente 40, 41, 42 aufeinandergestapelt, wird anschließend ein Reflow-Prozess für alle Verbindungen zwischen den Kontakterhebungen 9 und den Kontaktflächen bzw. den Kontaktvertiefungen 8 der Flipchip-Bauelemente vorgenommen, so dass sich das Lotmaterial der Kontakterhebungen 9 mit den Kontaktflächen bzw. den Kon taktvertiefungen 8 verbindet und so einen elektrisch leitfähige und zuverlässige Kontaktierung zwischen den Flipchip-Bauelementen 40, 41, 42 bereitstellt. Ein solcher gemeinsamer Reflow-Prozess hat den Vorteil, dass die Flipchip-Bauelemente 40, 41, 42 nur einmal einem Temperaturprozess zur elektrischen Kontaktierung unterzogen werden, so dass diese bei der Herstellung des Multichip-Bauelements einer geringeren Stressbelastung ausgesetzt sind.
    • 1
    Flipchip-Bauelement
    2
    Bauelementsubstrat
    3
    Isolationsschicht
    4
    Schutzschicht
    5
    Durchgangsöffnung
    6
    erste Oberfläche
    7
    zweite Oberfläche
    8
    Kontaktvertiefung
    9
    Kontakterhebung
    10
    Kontaktierungseinrichtung
    11
    weitere Isolationsschicht
    12
    weitere Kontakterhebung
    20
    Multichip-Bauelement
    21
    Gehäusesubstrat
    22
    Kontaktbereich
    23
    erste Oberfläche
    24
    dritte Kontakterhebung
    25
    zweite Oberfläche
    26
    Umverdrahtungsstruktur
    27
    Gehäusematerial
    30
    erstes Flipchip-Bauelement
    31
    zweites Flipchip-Bauelement
    40, 41, 42
    Flipchip-Bauelemente
    43
    Lotkugel
    44
    Kontaktfläche
    45
    Klebstoff

Claims (17)

  1. Flip-Chip-Bauelement (6) umfassend: ein Bauelementsubstrat (2) mit elektrisch ansteuerbaren Strukturen; mindestens eine Kontaktierungseinrichtung (10) zum Kontaktieren der elektrisch ansteuerbaren Strukturen, wobei die Kontaktierungseinrichtung eine Durchkontaktierung zwischen zwei einander gegenüberliegenden Oberflächen (6, 7) des Bauelementsubstrats (2) und Kontaktstrukturen (8, 9) an der Position der Durchkontaktierung auf beiden Oberflächen des Bauelementsubstrates (2) aufweist, so dass die Durchkontaktierung über die Kontaktstrukturen (8, 9) elektrisch von extern kontaktierbar ist.
  2. Flip-Chip Bauelement (1) nach Anspruch 1, wobei mindestens eine der Kontaktstrukturen (8, 9) eine Kontakterhebung (9) aufweist.
  3. Flip-Chip Bauelement (1) nach Anspruch 2, wobei die Kontakterhebung (9) als Lotkugel ausgebildet ist.
  4. Flip-Chip Bauelement (1) nach Anspruch 1, wobei mehrere Kontaktierungseinrichtungen (10) in dem Bauelementsubstrat (2) angeordnet sind, wobei die Kontaktierungseinrichtungen (10) auf beiden Oberflächen (8, 7) des Bauelementsubstrates (2) Kontakterhebungen (9) aufweisen.
  5. Flip-Chip Bauelement (1) nach Anspruch 1, wobei mindestens eine der Kontaktstrukturen (8, 9) eine Kontaktfläche oder eine Kontaktvertiefung (8) aufweist.
  6. Flip-Chip Bauelement (1) nach Anspruch 5, wobei mehrere Kontaktierungseinrichtungen (10) in dem Bauelementsubstrat (2) angeordnet sind, wobei die Kontaktierungseinrichtungen (10) auf beiden Oberflächen (6, 7) des Bauelementsubstrates (2) Kontaktvertiefungen (8) aufweisen.
  7. Flip-Chip Bauelement (1) nach Anspruch 2 oder 3, wobei die Kontaktierungseinrichtung (10) an der der Kontakterhebung (9) gegenüberliegenden Oberfläche des Bauelementsubstrats (2) eine Kontaktvertiefung (8) bezüglich der Oberfläche des Bauelementsubstrats (2) aufweist.
  8. Flip-Chip Bauelement (1) nach Anspruch 7, wobei die Querschnittsfläche der Kontaktvertiefung (8) im wesentlichen der Querschnittsfläche der Kontakterhebung (9) entspricht.
  9. Flip-Chip Bauelement (1) nach Anspruch 7 oder 8, wobei mindestens zwei der Kontaktierungseinrichtungen die Kontakterhebung an den verschiedenen Oberflächen des Bauelementsubstrats aufweisen.
  10. Multichip-Bauelement (20) mit einem ersten Flip-Chip-Bauelement (30) nach einem der Ansprüche 1 bis 9 und einem zweiten Flip-Chip-Bauelement (31) nach einem der Ansprüche 1 bis 9, wobei das erste Flip-Chip-Bauelement (30) und das zweite Flip-Chip-Bauelement (31) in einer Stapelanordnung vorgesehen sind, wobei die Kontaktierungseinrichtungen (10) des ersten und des zweiten Flip-Chip-Bauelementes (30, 31) so positioniert sind, dass sie in Stapelrichtung der Stapelanordnung übereinander liegen und sich gegenseitig unmittelbar kontaktieren.
  11. Multichip-Bauelement (20) nach Anspruch 10, wobei die Kontaktstrukturen (8, 9) der einander kontaktierenden Kontaktierungseinrichtungen (10) des ersten und des zweiten Flip-Chip-Bauelementes (30, 31) so ausgebildet sind, dass die Kontaktstruktur (8, 9) des ersten Flip-Chip-Bauelementes (30) als Kontakterhebung (9) und die Kontaktstruktur (8, 9) des zweiten Flip-Chip-Bauelementes (31) als Kontaktvertiefung (8) vorgesehen ist oder umgekehrt.
  12. Multichip-Bauelement (20) nach Anspruch 10 oder 11, wobei mehrere Kontaktierungseinrichtungen (10) in jedem der Flip-Chip-Bauelemente (30, 31) an in der Stapelanordnung einander zugeordneten Positionen vorgesehen sind, wobei die mehreren Kontaktierungseinrichtungen (10) jedes der Flip-Chip-Bauelemente (30, 31) auf einer der Oberflächen des entsprechenden Bauelementsubstrates (2) entweder nur Kontaktvertiefungen (8) oder nur Kontakterhebungen (9) aufweisen.
  13. Multichip-Bauelement (20) nach Anspruch 10 oder 11, wobei mehrere Kontaktierungseinrichtungen in jedem der Flip-Chip-Bauelemente (30, 31) vorgesehen sind, die jeweils eine Kontakterhebung (9) und eine Kontaktvertiefung (8) aufweisen, wobei die mehreren Kontaktierungseinrichtungen (10) auf einer der Oberflächen des Bauelementsubstrates (2) eines der Flip-Chip-Bauelemente (30, 31) sowohl eine Kontakterhebung (9) als auch eine Kontaktvertiefung (8) aufweisen.
  14. Multichip-Bauelement (20) nach einem der Ansprüche 10 bis 13, wobei die Stapelanordnung der mehreren Flip- Chip-Bauelemente (30, 31) auf einem Leiterplattensubstrat (21) angeordnet ist und/oder von einem Gehäusematerial (27) umschlossen ist.
  15. Verfahren zur Herstellung eines Multi-Chip-Bauelementes 20), mit folgenden Schritten: – Herstellen von mehreren Flip-Chip-Bauelementen, wobei jedes der Flip-Chip-Bauelementen (30, 31) ein Bauelementsubstrat (2) mit mindestens einer Kontaktierungseinrichtung (10) aufweist, die eine Durchkontaktierung zwischen zwei einander gegenüberliegenden Oberflächen des Bauelementsubstrat (2) und eine Kontaktstruktur (8, 9) beidseitig des Bauelementsubstrates (2) an der Position der Durchkontaktierung aufweist, so dass die Durchkontaktierung mit der Kontakterhebung elektrisch verbunden ist, – Vorsehen der mit Durchkontaktierungen versehenen Flip-Chip-Bauelemente (30, 31) in einer Stapelanordnung, wobei die Kontaktierungseinrichtung (10) des ersten und des zweiten Bauelementsubstrates (2) so positioniert werden, dass sie in Stapelrichtung der Bauelementsubstrate (2) übereinander liegen und einander unmittelbar kontaktieren.
  16. Verfahren nach Anspruch 15, wobei die Kontaktierungseinrichtungen (10) des ersten und des zweiten Bauelementsubstrates (2) so ausgebildet sind, dass eine Kontakterhebung (9) der Kontaktierungseinrichtung (10) eines der Bauelementsubstrate (2) und eine Kontaktvertiefung (8) der Kontaktierungseinrichtung (10) des jeweils anderen Bauelementsubstrates (2) aneinander anliegen, so dass sie einen elektrischen Kontakt bilden.
  17. Verfahren nach Anspruch 15 oder 16, wobei mehr als zwei Flip-Chip-Bauelemente (30, 31) in der Stapelanordnung vorgesehen werden, wobei zumindest als Kontakterhebung (9) ausgebildete Kontaktstrukturen (8, 9) der Kontaktierungseinrichtungen mit einem Lotmaterial gebildet sind und wobei die Kontaktstrukturen der einander zugeordneten Kontaktierungseinrichtungen jedes der mehreren Flip-Chip-Bauelemente (30, 31) in einem gemeinsamen Reflow-Prozess miteinander verbunden werden.
DE102006040960A 2006-08-31 2006-08-31 Flipchip-Bauelement, Multichip-Bauelement sowie ein Verfahren zur Herstellung eines Multichip-Bauelementes Ceased DE102006040960A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006040960A DE102006040960A1 (de) 2006-08-31 2006-08-31 Flipchip-Bauelement, Multichip-Bauelement sowie ein Verfahren zur Herstellung eines Multichip-Bauelementes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006040960A DE102006040960A1 (de) 2006-08-31 2006-08-31 Flipchip-Bauelement, Multichip-Bauelement sowie ein Verfahren zur Herstellung eines Multichip-Bauelementes

Publications (1)

Publication Number Publication Date
DE102006040960A1 true DE102006040960A1 (de) 2007-12-27

Family

ID=38721282

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006040960A Ceased DE102006040960A1 (de) 2006-08-31 2006-08-31 Flipchip-Bauelement, Multichip-Bauelement sowie ein Verfahren zur Herstellung eines Multichip-Bauelementes

Country Status (1)

Country Link
DE (1) DE102006040960A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2597677A1 (de) * 2011-11-23 2013-05-29 austriamicrosystems AG Halbleitervorrichtung mit Substratdurchgang, der von einer Lötkugel abgedeckt wird, und zugehöriges Herstellungsverfahren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761681A (en) * 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761681A (en) * 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2597677A1 (de) * 2011-11-23 2013-05-29 austriamicrosystems AG Halbleitervorrichtung mit Substratdurchgang, der von einer Lötkugel abgedeckt wird, und zugehöriges Herstellungsverfahren
WO2013075947A1 (en) * 2011-11-23 2013-05-30 Ams Ag Semiconductor device with through-substrate via covered by a solder ball and related method of production
US9553039B2 (en) 2011-11-23 2017-01-24 Ams Ag Semiconductor device with through-substrate via covered by a solder ball and related method of production
US9735101B2 (en) 2011-11-23 2017-08-15 Ams Ag Semiconductor device with through-substrate via covered by a solder ball
US9773729B2 (en) 2011-11-23 2017-09-26 Ams Ag Method of producing a semiconductor device with through-substrate via covered by a solder ball
US9870988B2 (en) 2011-11-23 2018-01-16 Ams Ag Method of producing a semiconductor device with through-substrate via covered by a solder ball

Similar Documents

Publication Publication Date Title
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102004001829A1 (de) Halbleitervorrichtung
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE10320579A1 (de) Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben
DE102005035393B4 (de) Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102004010614B4 (de) Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE102006040960A1 (de) Flipchip-Bauelement, Multichip-Bauelement sowie ein Verfahren zur Herstellung eines Multichip-Bauelementes
DE10056281B4 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102012109922B4 (de) Package-on-Package-Struktur und Verfahren zur Herstellung derselben
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection