Nothing Special   »   [go: up one dir, main page]

DE102006025162B3 - Flip-Chip-Bauelement und Verfahren zur Herstellung - Google Patents

Flip-Chip-Bauelement und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102006025162B3
DE102006025162B3 DE102006025162A DE102006025162A DE102006025162B3 DE 102006025162 B3 DE102006025162 B3 DE 102006025162B3 DE 102006025162 A DE102006025162 A DE 102006025162A DE 102006025162 A DE102006025162 A DE 102006025162A DE 102006025162 B3 DE102006025162 B3 DE 102006025162B3
Authority
DE
Germany
Prior art keywords
component
support frame
chip
carrier substrate
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006025162A
Other languages
English (en)
Inventor
Alois Stelzl
Christian Bauer
Hans Krüger
Robert Hammedinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE102006025162A priority Critical patent/DE102006025162B3/de
Priority to JP2009512410A priority patent/JP5220004B2/ja
Priority to PCT/DE2007/000970 priority patent/WO2007137568A1/de
Application granted granted Critical
Publication of DE102006025162B3 publication Critical patent/DE102006025162B3/de
Priority to US12/277,927 priority patent/US7673386B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Bauelement, einen in Flip-Chip-Technik auf ein Trägersubstrat aufgebrachten Bauelementchip und ein Verfahren zur Herstellung. Die elektrische und mechanische Verbindung zwischen Bauelementchip und dem eine elektrische Verdrahtung aufweisenden Trägersubstrat erfolgt mittels Bumps. Zwischen Trägersubstrat und Bauelementchip ist ein Stützrahmen angeordnet, der in seiner Höhe an die Höhe der Bumps angepasst ist und eine plane oder planarisierte Oberfläche aufweist, so dass er eng an der Unterseite des Bauelementchips anliegt. Verschiedene Abdeckungen werden für die weitere Verkapselung vorgeschlagen.

Description

  • Die Erfindung betrifft ein Bauelement, das einen in Flip-Chip Technik auf ein Trägersubstrat aufgebrachten Bauelementchip umfasst und ein Verfahren zur Herstellung.
  • Für solche Bauelemente ist beispielsweise aus dem US Patent US 6982380 B1 eine Bauelementverkapselung bekannt, bei der ein die Bauelementstrukturen tragender Bauelementchip in Flip-Chip-Technik mit Hilfe von Bumpverbindungen auf einem Trägersubstrat montiert ist, bei welchem der Bauelementchip im Abstand zum Trägersubstrat über diesem angeordnet ist. Dabei ist zwischen Bauelementchip und Trägersubstrat ein Rahmen angeordnet, der auf den Oberflächen von Bauelementchip und Trägersubstrat aufliegt oder einen schmalen Spalt belässt und so einen die Bauelementstrukturen aufnehmenden Hohlraum ausbildet. Der Hohlraum ist nach außen durch ein Dichtmaterial, insbesondere eine Kombination aus Metallschichten abgedichtet.
  • Aus DE 43 23 799 A1 , EP 0 896 427 A2 , DE 198 06 818 C1 , DE 102 38 523 A1 , US 2004/0104460 A1 sowie US 6 171 887 B1 sind elektrische Bauelemente bekannt, bei denen jeweils ein Bauelementchip in Flip-Chip Technik auf ein Trägersubstrat aufgebracht wird.
  • Aufgabe der vorliegenden Erfindung ist es, ein Bauelement anzugeben, das einfach herzustellen ist und sicher gegen die Außenwelt abgedichtet werden kann.
  • Diese Aufgabe wird erfindungsgemäß durch ein Bauelement mit den Merkmalen von Anspruch 1 sowie durch ein Verfahren zur herstellung eines Bauelements mit den Merkmalen des Anspruchs 9 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind weiteren Ansprüchen zu entnehmen.
  • Die Merkmale des Oberbegriffs des Anspruchs 9 sind aus der DE 102 38 523 A1 bekannt.
  • Es wird ein elektrisches Bauelement vorgeschlagen, welches einen in Flip-Chip-Technik auf einem ein- oder mehrschich tigen Trägersubstrat aufgebrachten Bauelementchip umfasst. Die elektrische und mechanische Verbindung zwischen Bauelementchip und den eine elektrische Verdrahtung aufweisenden Trägersubstrat erfolgt mittels Bumps. Zwischen Trägersubstrat und Bauelementchip ist ein Stützrahmen angeordnet, der in seiner Höhe an die Höhe der Bumps angepasst ist und eine plane insbesondere planarisierte und z.B. plan geschliffene Oberfläche aufweist, so dass er eng an der Unterseite des Bauelementchips anliegt.
  • Ein solches Bauelement zeichnet sich insbesondere durch zwei Vorteile gegenüber bekannten in ähnlicher Weise verkapselten Bauelementen aus. Zum Einen sorgt die plane Oberfläche des Rahmens für einen formschlüssigen Kontakt mit dem darauf aufliegenden ebenfalls eine plane Oberfläche aufweisenden Bauelementchip. Es verbleibt ein minimaler oder gar kein Spalt zwischen Rahmen und Bauelementchip und es ergibt sich bereits dadurch ein guter Verschluss des zwischen der Unterseite des Bauelementchips und der Oberfläche des Trägersubstrats innerhalb des Rahmens eingeschlossenen Hohlraums. Dieses Bauelement kann auch auf einem unebenen und z.B. nichtlinear verzogenen Panel als Trägersubstrat aufgebracht sein.
  • Bei einer späteren Verkapselung des auf einer planen Oberfläche aufliegenden Chips mit einem Polymer hat dieser Verschluss zur Folge, dass potentielle Ausgasungen von H2O oder Zersetzungsprodukten des Polymers aus dem Polymer oder Lösungsmitteln im Polymer zum überwiegenden Teil nach außen und nicht in die Kavität (Hohlraum) gelangen. Damit ist bei organischer Verkapselung ein JEDEC2-Level erreicht.
  • Unter Bumps werden im Sinne der Erfindung alle elektrisch leitfähigen Strukturen verstanden, über die sich beim Ronden „punktförmige” elektrische Kontakte herstellen lassen. Im Einzelnen können dies sein:
    • - Lotbumps z.B. SAC (Sn Ag Cu)-Lotbumps, welche beim Verlöten mit einer UBM (Under Bump Metallization) kollabieren;
    • – Studbumps, welche durch mechanische Kraft bei gleichzeitiger Ultraschalleinwirkung zusammengepresst werden und mit dem Substrat verschweißen. Studbumps selbst können mit speziell ausgerüsteten Drahtbondern oder galvanisch erzeugt werden. Bei Studbumps sind derzeit Au-Studs Standard;
    • – Metall-Pillars, welche Studbumps gleichen, aber an ihrer Oberfläche zusätzlich ein Lotdepot tragen. Für solche Pillars ist daher die Auswahl der dafür verwendbaren Metalle größer. Es können z.B. Pillars aus Cu eingesetzt werden.
  • Zum Anderen ist die Höhe des Rahmens an die Höhe der Bumps angepasst. Dies bedeutet, dass die Bumps beim Aufbonden des Bauelementchips und im Fall von Lotbumps beim anschließenden Reflow nur soweit kollabieren oder deformiert werden können. und damit ihre Höhe verringern, dass die Unterseite des Bauelementchips gerade eben auf der planen Oberfläche des Stützrahmens zum Aufliegen kommt. Dies hat zur Folge, dass über die Bumps und den Stützrahmen nur minimale mechanische Zugkräfte auf die entsprechenden Metallisierungen auf den Bauelementchip einwirken, da die thermischen Ausdehnungskoeffizienten von Bumps und Lotrahmen sehr gut gematcht sind.
  • Durch die planen Oberflächen von Stützrahmen und Bauelementchip wird ein Verkanten durch unebenes Aufeinanderliegen vermieden. Dies ist. besonders vorteilhaft, wenn die Bauelement strukturen und damit das Bauelement selbst empfindlich gegen mechanische Belastungen ist, wie sie zum Beispiel später beim Umspritzen der Bauelemente mit einer Kunststoffumhüllung auftreten können. Mit dem vorgeschlagenen Bauelement können also empfindliche Bauelementstrukturen spannungsfrei und dicht gegen Umgebungseinflüsse eingeschlossen und durch weitere Maßnahmen auch hermetisch verkapselt werden.
  • Der Bauelementchip kann vorteilhaft ein MEMS-Bauelement (mikro-elektro-mechanisches System) sein, welches elektrische und mechanische Funktionen miteinander verbindet. Die mikro-elektro-mechanischen Funktionen können die von Sensoren, Aktoren, Schaltern oder elektroakustischen Bauelementen und insbesondere mit akustischen Wellen arbeitenden Bauelementen sein. Diese Bauelemente sind zumeist miniaturisiert, so dass bereits kleinste Kräfte ausreichen, die Funktion zu stören oder die Eigenschaften des MEMS-Bauelements unzulässig zu verändern. Prinzipiell ist es jedoch auch möglich, ein beliebiges elektrisches Bauelement, welches auf seiner Oberfläche zu schützende Bauelementstrukturen aufweist, in erfindungsgemäßer Weise auszuführen.
  • Das Trägersubstrat weist eine integrierte elektrische Verdrahtung auf. Dazu ist es vorzugsweise mehrlagig ausgebildet, wobei auf zwischen und unter einzelnen Lagen eines mechanisch stabilen und elektrisch isolierenden Materials strukturierte Metallisierungsebenen vorgesehen sind, die eine entsprechende Verdrahtung realisieren. Die einzelnen Metallisierungsebenen sind über vorzugsweise gegeneinander versetzte Durchkontaktierungen miteinander verbunden, so dass ein elektrischer Kontakt für auf der Oberfläche des Trägersubstrats aufgebrachte metallische Anschlussflächen und auf der Unterseite des Trägersubstrats angeordnete Außenkontakte hergestellt ist. Als mechanisch stabiles Material ist ein insbesondere hochgefülltes Kunststoffmaterial mit geringer Wasseraufnahme, geringer Gaspermeabilität und einem anpassbaren thermischen Ausdehnungskoeffizienten (z.B. LCP (Liquid Crystal Polymer) oder eine Keramik, wie insbesondere eine HTCC (High Temperature Cofired Ceramic) oder eine LTCC (Low Temperature Cofired Ceramic) geeignet.
  • Die Anschlussmetallisierungen auf der Oberseite des Trägersubstrats weisen eine löt- oder bondbare Oberfläche auf, insbesondere eine UBM-Metallisierung (Under Bump Metalization). Entsprechende Metallisierungen sind auch auf dem Bauelementchip vorgesehen. Die Bumps zur Verbindung von Bauelementchip und Trägersubstrat sind vorzugsweise Lotbumps, Studbumps oder mit Lot beschichtete Metalle z.B. mit Lot beschichtete Cu-Pillars.
  • Der Bauelementchip ist in Abhängigkeit vom Bauelement aus einem keramischen, halbleitenden oder anderen kristallinen Material wie z.B. einem piezoelektrischen Kristall ausgebildet.
  • Der Stützrahmen ist vorzugsweise auf dem Trägersubstrat erzeugt und insbesondere aus einem Kunststoffmaterial oder aus Metall ausgebildet. Vorzugsweise ist der Ausdehnungskoeffizient des den Stützrahmen bildenden Materials demjenigen der Bumps angepasst. Auf diese Weise ist garantiert, dass das fertige Bauelement auch bei thermischer Wechselbelastung keinen zusätzlichen mechanischen Stress in Bumprichtung erzeugt. Der Stützrahmen kann auf einem keramischen Trägersubstrat durch Siebdruck vor dem Sintern aufgebracht oder auch in anderen Verfahren nach dem Sintern des Trägersubstrat oder aber zum Teil vor dem Sintern und der restliche Teil nach dem Sintern, z.B. stromlos oder galvanisch.
  • Die Bauelementstrukturen können je nach Bauelementtyp mechanisch bewegliche Strukturen oder im Falle von mit akustischen Wellen arbeitenden Bauelementen auch Metallisierungen sein, mit deren Hilfe akustische Wellen erzeugt, reflektiert oder in elektrische Signale zurückverwandelt werden.
  • Zur weiteren Abdichtung des Bauelements ist der Fugenbereich zwischen der Unterkante des Bauelementchips und dem Stützrahmen mit einer Folie abgedichtet. Diese Folie ist insbesondere eine auflaminierbare thermoplastische (z.B. LCP-(Liquid Crystal Polymer) Folie) oder eine duroplastische im B-Zustand, die vorzugsweise weich ist und einen niedrigen E-Modul aufweist. Eine solche Folie kann als Unterlage für weitere Abdeckschichten dienen und dadurch auf den Bauelementchip einwirkende Kräfte (z.B. Thermozyklen) aufnehmen, abpuffern oder verteilen. Darüber hinaus schützt sie den Hohlraum bei Folgeprozessen z.B. beim stromlosen oder galvanischen Aufbringen von Abschirmungen (Shieldings). Die Folie kann ein- oder mehrlagig sein, wobei gleiche oder unterschiedliche Teilfolien miteinander verbunden oder übereinander auflaminiert werden können.
  • Der Stützrahmen besteht im Wesentlichen aus einem Metall, dessen thermischer Ausdehnungskoeffizient an die üblicherweise aus Lotmetall bestehenden Bumps oder das Metall der Studbumps angepasst ist. Für diese Zwecke gut geeignet sind Kupfer, Nickel, Silber oder Gold, welche sich darüber hinaus einfach strukturiert galvanisch abscheiden lassen. Der Stützrahmen kann auch aus mehreren Lagen verschiedener Materialien zusammensetzt sein, wobei dann der über alle Lagen gemittelte thermische Ausdehnungskoeffizient möglichst gut mit dem der Bumps gematcht ist.
  • In einer Ausgestaltung ist der Fugenbereich zwischen Unterkante des Bauelementchips und dem Stützrahmen mit einer Metallschicht abgedichtet, die einen Metallverschluss für die Fuge ausbildet. Dementsprechend schließt die Metallschicht zumindest mit dem Bauelementchips und dem Stützrahmen ab. Die Metallschicht kann nur im Fugenbereich oder alternativ auch über größere Teile des Bauelements, also auch auf die Rückseite des Bauelementchips, den Rahmen oder die Oberfläche des Trägersubstrats aufgebracht sein.
  • Vorteilhaft ist es, unterhalb der Metallschicht eine metallische Schicht als Benetzungsschicht vorzusehen, die bei Behandlung mit einem aufgeschmolzenen Metall dieses benetzen kann. Dadurch gelingt es, den Metallverschluss einfach zu erzeugen und dabei die Metallschicht gleichzeitig selektiv über der Benetzungsschicht aufzubringen. Dies ist dann vorteilhaft, wenn die Metallschicht auf den Fugenbereich begrenzt werden soll, um beispielsweise auf der Rückseite des Bauelementchips nicht zu störenden kapazitiven Kopplungen mit Bauelementelektroden zu führen.
  • Ein mit einer Laminatfolie abgedeckter Bauelementchip, der bereits eine gewisse Abdichtung des Fugenbereichs aufweist, kann zusätzlich mit einer Rückseitenmetallisierung verstärkt werden. Während die Laminatfolie noch eine gewisse Durchlässigkeit für Gase und insbesondere Wasserdampf aufweist, kann mit einer geschlossenen Rückseitenmetallisierung ein hermetisch abgeschlossenes, elektrisch geschirmtes Bauelement erhalten werden. Vorteilhaft ist es, wenn die Rückseitenmetallisierung eine direkte Verbindung mit einem metallischen Stützrahmen und/oder mit der Oberfläche des Trägersubstrats aufweist. Dazu kann es erforderlich sein, die Laminatfolie vor der Erzeugung der Rückseitenmetallisierung zu strukturieren und zumindest in einem rahmenförmig um den Bauelementchip gezogenen Bereich zu entfernen.
  • Die Rückseitenmetallisierung kann zweistufig aufgebracht werden, indem zunächst eine dünne Grundmetallisierung in einem Dünnschichtverfahren oder durch Behandlung mit einer Keime erzeugenden z.B. Palladiumchlorid enthaltenden Lösung erzeugt wird. Anschließend kann diese Grundmetallisierung stromlos und/oder galvanisch verstärkt werden. Gut geeignet ist es beispielsweise, eine Titan oder eine Titan/Kupferschicht aufzusputtern und diese galvanisch mit Kupfer zu verstärken.
  • Ein direktes Strukturieren der Laminatfolie gelingt beispielsweise durch Ablation mit einem Laser. Möglich ist es jedoch auch, die Laminatfolie fotolithographisch mit einer Maskenschicht zu versehen und die Laminatfolie in den abzulösenden Bereichen mit einem Lösungsmittel oder in einem Trockenätzverfahren, beispielsweise mit sauerstoffhaltigem Plasma zu entfernen oder aber eine direkt fotostrukturierbare Laminatfolie zu verwenden.
  • Ein Stützrahmen ist als Abstandshalter und zur Abstützung des Bauelementchips über dem Trägersubstrat für miniaturisierte Bauelemente ausreichend. Bei größeren oder mechanisch besonders empfindlichen und z.B. besonders dünnen Bauelementchips kann ein großer Abstand zwischen zwei Auflagepunkten zu einem Durchbiegen des Bauelementchips und dadurch ebenfalls zu einer stressbedingten Beeinträchtigung der Bauelementfunktion führen. Es ist daher vorteilhaft, zwischen Bauelementchip und Trägersubstrat weitere Stützelemente vorzusehen, die zusammen mit dem Rahmen strukturiert werden und zusätzliche Auflagepunkte für den Bauelementchip mit verringerten Abständen untereinander schaffen und eine sichere und spannungsarme Auflage ermöglichen.
  • Es ist vorteilhaft, diese zusätzlichen Stützelemente innerhalb des Stützrahmens an solchen Stellen auf dem Bauelementchip abzustützen, an dem keine Bauelementstrukturen vorgesehen sind. Möglich ist es jedoch auch, mit Hilfe dieser zusätzlichen Stützelemente zusätzliche Kontaktierungen zwischen Kontaktflächen auf dem Bauelementchip und Anschlussflächen auf dem Trägersubstrat herzustellen. Zur Herstellung des Kontaktes zwischen Stützelement und Kontaktfläche kann der Auflagedruck ausreichend sein. Vorteilhaft ist es jedoch, Stützelement und Kontaktfläche zu bonden, beispielsweise mittels eines Thermokompressionsverfahrens, oder diese zu verlöten. Gute Bondbarkeit weisen z.B. Stützelemente aus Cu zu Au oder Cu/Au/Sn Oberflächen auf. Zur Lötbarkeit der Stützelemente können diese mit einer dünnen Lotschicht versehen sein.
  • Gleiches gilt für den Rahmen, der mit oder ohne elektrischen Kontakt ebenfalls auf entsprechende Metallisierungen auf dem Bauelementchip aufgebondet werden kann. Dies erhöht die Stabilität des Bauelements gegenüber mechanischen Belastungen und ergibt ein weiteres Miniaturisierungspotential durch Reduktion der Anzahl der Bumps, da die Massebumps durch den Rahmen substituiert werden.
  • Auf ein Bauelement, das zumindest im Fugenbereich oder ganzflächig mit einer Laminatfolie und/oder einem Metallverschluss und/oder einer Rückseitenmetallisierung abgedeckt ist, kann zur Verbesserung des mechanischen Schutzes noch eine Glob Top-Abdeckung aufgebracht werden. Dazu kann eine Abdeckfolie auflaminiert werden, die ausreichend dick und ausreichend gut verformbar ist, um dabei eine Planarisierung Glob Top-Oberseite zu ermöglichen. Nach dem Auflaminieren weist die Abdeckfolie eine Gesamthöhe über dem Trägersubstrat auf, die höher ist als die Höhe der Rückseite des Bauelementchips über dem Trägersubstrat. Vorteilhaft ist die Abdeckfolie bzw. die damit erzeugte Glob Top-Abdeckung in ihrem E-Modul, ihrem thermischen Ausdehnungskoeffizienten und der Glasübergangstemperatur so auszuwählen, dass sich beim Einlöten des Bauelements und bei Thermozyklen ein minimaler mechanischer Stress ergibt.
  • Möglich ist es, die Oberfläche der auflaminierten Abdeckfolie mittels eines Schleif- oder Fräsverfahrens weiter zu glätten oder eine bestimmte Gesamtdicke einzustellen.
  • Im Folgenden werden geeignete Verfahren zur Herstellung des Bauelements erläutert.
  • Es kann von einem großflächigem Trägersubstrat, insbesondere einem Panel oder einem Trägerwafer ausgegangen werden, die jeweils eine Vielzahl von Einbauplätzen für Bauelementchips aufweisen. Jeder Einbauplatz weist zumindest metallische Anschlussflächen zur elektrischen Kontaktierung des Bauelementchips auf. Auf diesem Trägerwafer werden nun zunächst die Rahmenstrukturen in einer den Einbauplätzen entsprechenden Anzahl erzeugt und vorteilhaft so strukturiert, dass zumindest die einem Einbauplatz zugeordneten metallischen Anschlussflächen vom Stützrahmen eingeschlossen werden. Zusammen mit dem Stützrahmen können Stützelemente erzeugt werden.
  • Werden Stützrahmen und Stützelemente galvanisch mittels einer gemeinsamen Resistmaske erzeugt, so kann der anschließende Planarisierungsprozess von Stützrahmen und Stützelementen erfolgen, bevor die Resistmaske wieder entfernt ist. Dadurch können Stützrahmen und Stützelemente mechanisch gegenüber dem verwendeten Press-, Schleif- oder Fräsverfahren stabilisiert werden. Der Planarisierungsprozess gleicht nicht nur Unterschiede in der Rahmenhöhe aus, die sich aus den Toleranzen der Herstellungsprozesse ergeben, sondern auch solche die sich aus der Topologie des Trägerwafers ergeben.
  • Im nächsten Schritt werden die Bumps auf dem Bauelementchip erzeugt. Dies kann vorteilhaft mittels Aufdruckens einer Lotpaste im Siebdruckverfahren erfolgen. Mit diesem Verfahren ist die Bumphöhe gut einstellbar, da diese im Wesentlichen durch die kontrollierbare Größe der UBM und die Menge der aufgebrachten Lotpaste bestimmt ist.
  • Möglich sind jedoch auch andere Verfahren zur Erzeugung der Bumps.
  • Die Bumps werden bevorzugt auf dem Bauelementchip BC erzeugt. Ausnahme sind die bereits genannten Pillars, die zusammen mit der Rahmenstruktur im gleichen Prozess und aus dem gleichen Material auf dem Trägersubstrat erzeugt werden können.
  • Bereits bei der Herstellung können die Pillars und gegebenenfalls auch die Rahmenstruktur mit einer relativ zur Höhe der Pillars dünnen Lotschicht von typischerweise z.B. 5 μm Dicke versehen werden
  • Anschließend wird der Bauelementchip auf das Trägersubstrat aufgesetzt und mit diesem in einem geeigneten Verfahren über die Bumps verbunden. Werden Lotbumps eingesetzt, ist ein Reflow-Verfahen geeignet. Dabei kollabiert der Lotbump und ändert seine Querschnittsform, wobei sich insbesondere seine Höhe reduziert. Durch die Adhäsionskräfte auf der benetzenden UBM führt dies dazu, dass der Bauelementchip nach unten gezogen wird. Da die Höhe der (kollabierten) Bumps an die Höhe des Stützrahmens und der Stützelemente angepasst ist, führt dies zu einem Aufsetzen des Bauelementchips auf dem Stützrahmen und den Stützelementen. Auch die Pillars werden verlötet. Bei den Studbumps kann ein Thermokompressionsverfahren eingesetzt werden, welches ebenfalls zu einer Deformation der Bumps führt, wobei diese in der Höhe reduziert werden.
  • Im nächsten Schritt erfolgt die Abdichtung des Bauelements im Fugenbereich zwischen Bauelementchip und Stützrahmen, in dem entweder eine dünne Laminatfolie auflaminiert wird, ein Metallverschluss erzeugt wird oder direkt eine dicke Abdeckfolie zur Erzeugung eines Glob Tops auflaminiert wird. Die Abdichtung mittels dünner Laminatfolie kann noch mit einer Rückseitenmetallisierung ergänzt und alle Abdichtverfahren zusätzlich noch mit einer aufgebrachten dicken Abdeckschicht kombiniert werden.
  • Die bevorzugte Herstellung des metallischen Verschlusses erfolgt mit geschmolzenem Metall im Tauchverfahren oder in einer stehenden Welle. Die Menge bzw. die Dicke des Metalls kann dabei über Gasdüsen mittels Luft oder N2 kontrolliert werden (Hot Air Leveling). Die dazu erforderliche beziehungsweise vorteilhafte Benetzungsschicht kann in strukturierter Form auf entsprechenden Oberflächenbereichen eines oder mehrerer Elemente, ausgewählt aus Bauelementchip, Trägerwafer und Stützrahmen aufgebracht sein oder ganzflächig nach dem Aufbonden des Bauelementchips auf die Anordnung aufgebracht werden. Dabei können einzelne Bereiche der Oberfläche durch einen Schutzfilm von der Beschichtung mit der Benetzungsschicht ausgenommen werden. Der Schutzfilm kann selektiv aufgedruckt werden, z.B. mit einem Ink-Jet-Verfahren.
  • Die äußeren Bauelementchipkanten können selektiv mit einer Benetzungsschicht versehen werden. Dies kann vorteilhaft in der Verfahrensstufe erfolgen, bei der die Bauelementchips vereinzelt werden. Die Vereinzelung kann mit dem so genannten DBG-Verfahren (Dicing Before Grinding) erfolgen, bei dem zunächst auf der die Bauelementstrukturen tragenden Oberfläche des Bauelementwafers entlang der vorgesehenen Trennlinien Einschnitte erzeugt werden. Um die Oberfläche des Bauelementwafers dabei (z.B. vor Absplitterungen) zu schützen, ist sie mit einem als Schutzfilm dienenden, aufgeklebten Tape abgedeckt. Nach dem Erzeugen der Einschnitte sind darin die Seitenkanten der einzelnen Bauelementchips freigelegt, und so einer Metallisierung zur Herstellung einer Benetzungsschicht, beispielsweise einer Schichtkombination Titan/Kupfer/Gold zugänglich, die z.B. aufgesputtert werden kann.
  • Anschließend wird der Bauelementwafer von der Rückseite her so weit abgeschliffen, bis die Einschnitte von dieser Seite her vollständig geöffnet sind, womit auch die Bauelementchips vereinzelt sind. Alternativ können auch vor dem Entfernen des Grinding Tapes der Vorderseite (zum Schutz der Bauelementstrukturen) selektiv die Bauelementchipkanten mit einer Benetzungsschicht versehen werden, indem durch pyroelektrisch erzeugte Ladungen nur auf der Rückseite das Aufbringen der Benetzungsschicht in einem gegen den Ladungszustand der Ober flächen empfindlichen Aktivierungs- bzw. Metallisierungsbad vermieden wird.
  • Vorteil dieses Verfahrens über pyroelektrisch erzeugte Ladungen ist, dass es auch auf bebumpte Chips anwendbar ist, die nach dem DBG-Prozess (Dicing before Grinding) ja Face Down im Kleberbett einer Montagefolie stecken und damit gegenüber nasschemischen Prozessen abgedichtet sind. Für Wafer, welche nur gesägt werden, funktioniert der oben geschilderte Prozess ebenfalls, wenn die Wafer nach dem Sägen umgemountet werden.
  • Benetzungsschichten auf Oberflächen von Trägerwafer und Bauelementchip können direkt aufgebracht werden, beispielsweise mittels Dünnschichtverfahren über entsprechende Masken oder direkt mittels Siebdruck.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren dienen allein der Veranschaulichung der Erfindung und sind daher nur schematisch und nicht maßstabsgetreu ausgeführt. Den Figuren lassen sich daher weder tatsächliche noch relative Maßangaben entnehmen.
  • 1 zeigt anhand schematischer Querschnitte die Herstellung von Stützrahmen und Stützstrukturen auf einem Trägerwafer,
  • 2 zeigt einen Trägerwafer mit darauf aufgebrachten Stützstrukturen in der Draufsicht,
  • 3 zeigt einen Trägerwafer im schematischen Querschnitt nach dem Aufbringen von Bumps,
  • 4 zeigt den Trägerwafer nach dem Aufbonden eines Bauelementchips,
  • 5 zeigt im schematischen Querschnitt verschiedene relative Anordnungen von Bauelementchip-Kanten und Rahmenstrukturen,
  • 6 zeigt ein mit einer Abdeckfolie abgedichtetes Bauelement,
  • 7 zeigt ein mit einer Laminatfolie und einer Abdeckfolie abgedichtetes Bauelement,
  • 8 zeigt zwei verschiedene Möglichkeiten der hermetischen Abdichtung eines Bauelements mit einer Laminatfolie und einer Rückseitenmetallisierung,
  • 9 zeigt verschiedene Möglichkeiten eines Metallverschlusses,
  • 10 zeigt ein Prozessablaufdiagramm für die Herstellung eines Stützrahmens,
  • 11 zeigt ein Prozessablaufdiagramm für das Aufbringen eines Laminats,
  • 12 zeigt ein Prozessablaufdiagramm für das Herstellen einer Abdichtung mittels Laminatfolie und Rückseitenmetallisierung.
  • 1 zeigt im schematischen Querschnitt verschiedene Verfahrensstufen zur Herstellung des Stützrahmens SR und zusätz licher Stützelemente SE auf einem Trägersubstrat. Ausgegangen wird von einem Trägerwafer oder Panel, im Folgenden nur als Trägerwafer TW bezeichnet, das vorzugsweise mehrschichtig aufgebaut ist und in den eine Verdrahtung integriert ist. (In der Figur nicht dargestellt). Ebenfalls nicht dargestellt sind Anschlussflächen auf der Oberseite und Außenkontakte auf der Unterseite des Trägerwafers TW.
  • Im ersten Schritt wird der Trägerwafer TW, der UBM Strukturen trägt und, wenn er aus HTCC oder LTCC besteht, linear und nichtlinear verzogen ist, bezüglich der UBM-Positionen mit hoher Genauigkeit vermessen. Anschließend wird auf die Oberfläche eine metallische Wachstumsschicht WS aufgebracht, beispielsweise stromlos oder in einem PVD-Verfahren. Über diese Wachstumsschicht wird ein galvanostabiler Resist GR aufgebracht und entsprechend der gewünschten Struktur des Stützrahmens und der Stützelemente strukturiert, z.B. mittels Laserlithographie. Bei nicht verzogenen Trägerwafern kann auch über eine Maske belichtet werden. 1A zeigt die Anordnung nach der Strukturierung des Galvanikresists GR.
  • In den Vertiefungen des Galvanikresists, in denen die Wachstumsschicht WS freiliegt, wird dann beispielsweise durch Abscheidung von Kupfer die Verstärkungsschicht VS erzeugt (siehe 1B).
  • 1C zeigt die Anordnung nach der Durchführung eines Planarisierungsverfahrens, bei dem die Oberflächen des Galvanikresists GR und der Verstärkungsschicht VS soweit abgetragen werden, bis eine insgesamt plane Oberfläche erzeugt ist. Anschließend wird der Galvanikresist GR entfernt und die darunter liegenden Reste der Wachstumsschicht WS weggeätzt. 1D zeigt die Anordnung mit den so erzeugten Stützrahmen SR und Stützelementen SE.
  • 2 zeigt in der Draufsicht eine mögliche Anordnung von Stützrahmen SR und Stützelementen SE auf einem Trägerwafer TW. Zwischen verschiedenen Einbauplätzen EP für einzelne Bauelemente sind die Trennlinien TL durch gestrichelte Linien angedeutet. Jeder Stützrahmen umschließt metallische Anschlussflächen AFL für die spätere Bauelementkontaktierung sowie gegebenenfalls zusammen mit dem Stützrahmen strukturierte Stützelemente SE. Die zweidimensionale Form des Stützrahmens in der Darstellung folgt vorzugsweise den Abmessungen des darauf aufzubringenden Bauelementchips und ist zumindest so bemessen, dass der Bauelementchip rundum aufliegen kann, wobei die Bauelementchipkante bündig mit der Außenkante des Stützrahmens abschließen kann, oder wobei entweder Bauelementchip oder Stützrahmen überstehen können.
  • Ein metallischer Stützrahmen und parallel erzeugte Stützelemente können auch durch Aufbringen von metallhaltiger Masse im Ink-Jet Verfahren hergestellt werden.
  • Die Bumps können zusammen mit dem Stützrahmen bzw. mit den Stützelementen auf dem Trägerwafer als Metall-Pillars erzeugt werden. Sie können aber auch, wie oben dargestellt, im Fall von Lotbumps oder Studbumps auf dem gegenüberliegenden Bauelementchip auf Waferbasis erzeugt werden. Dies kann insbesondere durch Aufdrucken einer Lotpaste erfolgen. Für eine geringe Anzahl von Bumps kann auch die Verwendung von Studbumps vorteilhaft bzw. kostengünstig sein. 3 zeigt die Anordnung mit hier auf dem Trägerwafer TW aufgedruckten Bump-Vorstufen. Sie überragen in der Höhe den Stützrahmen und die gegebenenfalls vorhandenen Stützelemente, so dass darauf ein Bauelementchip BC darauf aufgesetzt und verlötet werden kann. 4 zeigt den aufgesetzten Bauelementchip nach dem Verlöten.
  • Das Lot ist entweder auf den Cu-Pillars des Trägerwafers TW oder aber auf den SAC-Bumps des Bauelementechips BC. Bei Studbumps aus Au wird im Thermosonic-Verfahren ohne Lot verbunden. Im Fall von SAC-Bumps kollabieren die Bumps beim Verlöten durch Benetzung der UBM-Oberflächen auf dem Trägerwafer, wobei der Bauelementchip BC auf dem Stützrahmen SR und den Stützelementen SE aufsetzt.
  • Das Volumen und die Höhe der Bumps BU ist bei deren Herstellung auch auf dem Bauelementchip so bemessen, dass sich bei der Kollabierung oder der Deformation der Bumps BU auch ohne die als Abstandshalter wirkenden Stützrahmen und Stützelemente eine entsprechende Höhe einstellen würde, die gleich der der Stützelemente ist oder nur geringfügig darunter liegt. Dies garantiert, dass die durch die Bumps hergestellte Verbindung weitgehend frei von Zugkräften ist, die sich in Form von Verspannungen auf dem Bauelementchip und damit negativ auf dessen Bauelementfunktionen auswirken könnten. Bei nicht-kollabierenden Bumps kann der Bauelementchip bereits vor dem Ronden auf dem Stützrahmen aufsitzen.
  • 5 zeigt im schematischen Querschnitt verschiedene Möglichkeiten, wie der Bauelementchip auf dem Stützrahmen aufliegen kann. Gemäß 5A kann die Kante des Bauelementchips BC mittig auf dem Stützrahmen aufliegen. Als Toleranzwert sowohl für die Positionierung des Stützrahmens als auch die Positionierung des Bauelementchips auf dem Stützrahmen verbleibt daher nahezu die gesamte Breite des Stützrahmens.
  • 5B zeigt eine Variante, bei der der Stützrahmen bis zur Trennlinie TL reicht, die die spätere Bauelementkante darstellt. Diese Ausführung erfordert ein Vereinzeln der Bauelemente mittels eines durch den Stützrahmen geführten Schnitts, wobei gleichzeitig ein umlaufender Streifen metallischer Fläche an den Sägekanten der Stützrahmen entsteht.
  • 5C zeigt einen Bauelementchip, dessen Kante über den Stützrahmen SR übersteht. 5D zeigt einen Grenzfall, bei der Außenkante des Stützrahmens und Außenkante des Bauelementchips bündig abschließen. Dies ist jedoch ein Idealfall, der in der Praxis aufgrund einzuhaltender Toleranzen weder angestrebt noch eingehalten wird. Inder Regel wird eine solche Anordnung gewählt, die ein minimales Bauelementvolumen beziehungsweise eine minimale Bauelementfläche zur Folge hat. Ausführungen nach 5A und 5B sind bevorzugt, wenn auf der Unterseite des Bauelementchips nur wenig Auflagefläche zur Verfügung steht, die frei von Bauelementstrukturen ist. Ausführungen nach 5C und 5D sind bezüglich der Grundfläche der Einbauplätze optimiert.
  • 6 zeigt eine Möglichkeit, das Bauelement im Fugenbereich zwischen Bauelementchip BC und Stützrahmen SR abzudichten. Dies kann, wie in 6 dargestellt, durch Aufbringen einer Abdeckfolie AF erfolgen. Diese ist relativ dick und umfasst ein Polymer im B-Zustand, so dass sie sich thermisch verformen und anschließend härten lässt. Beim Auflaminieren, wird die Abdeckfolie AF zum Beispiel unter Erwärmen und Druck so auf die Oberfläche aufgebracht, dass sie deren Topographie dicht folgt, ohne dass Hohlräume beim Auflaminieren zwischen Abdeckfolie AF und Trägerwafer TW beziehungsweise Rahmenstruktur RS und Bauelementchip BC verbleiben. Gleichzeitig wird eine planarisierte Oberfläche erhalten. Durch die Gesamthöhe der auflaminierten Abdeckfolie über dem Bauelementchip ist gewährleistet, dass der Bauelementchip von der Abdeckfolie ebenso abgedeckt ist, wie dessen Fugenbereich zur Rahmenstruktur.
  • In einer Variante dieses Verfahrens, kann unter der Abdeckfolie AF eine Laminatfolie LF aufgebracht werden, die insbesondere aus einem weichen thermoplastischen Material besteht. Eine solch dünne Folie lässt sich einfacher und mit geringerem Anpressdruck auflaminieren als die relativ dicke Abdeckfolie. Ihr geringer E-Modul hat zudem zur Folge, dass der Bauelementchip selbst optimal gegen Kräfte geschützt ist, die sich beim Einlöten desselben, bei Thermozyklen oder erst im Second Level im ummoldeten (mit einer Moldverkapselung versehenen) Modul auf den Bauelementchip BC auswirken könnten, da sie gewissermaßen einen Puffer darstellt und außerdem einwirkende Kräfte besser aufnehmen und verteilen kann. Laminatfolie LF und Abdeckfolie AF können in getrennten oder im gleichen Schritt auflaminiert werden. 7 zeigt ausschnittsweise ein derart abgedichtetes Bauelement im schematischen Querschnitt.
  • 8 zeigt eine weitere Möglichkeit der Abdichtung, bei der im ersten Schritt ähnlich wie in der Ausführung nach 7 eine Laminatfolie LF aufgebracht wird. Nach dem Aufbringen kann die Laminatfolie LF strukturiert werden, wobei zumindest der Fugenbereich zwischen Rahmenstruktur und Bauelementchip von der Laminatfolie bedeckt bleibt. Durch das Strukturieren kann im Bereich eines umlaufenden Dichtrandes darunter liegendes festes Material, insbesondere der Rahmenstruktur und/oder ein Teil der Oberfläche des Trägerwafers freigelegt werden. Im nächsten Schritt wird über der Laminatfolie LF eine Rückseitenmetallisierung RM erzeugt, beispiels weise ähnlich wie in 1 für den Stützrahmen gezeigt in einem zweistufigen Verfahren mittels einer in Dünnschichtverfahren aufgebrachten Grundmetallisierung, die anschließend galvanisch verstärkt werden kann. Die Grundschicht kann beispielsweise titanhaltig sein, die galvanische Verstärkung kann Kupfer umfassen.
  • 8A zeigt eine Ausführung der Strukturierung von Laminatfolie LF und Rückseitenmetallisierung RM, bei der sowohl die Kanten der Laminatfolie als auch der Rückseitenmetallisierung beide auf der Oberfläche des Stützrahmens SR abschließen. 8B zeigt eine Variante, bei der die Laminatfolie in einem rahmenförmigen Dichtungsbereich über der nun freiliegenden Oberfläche des Stützrahmens entfernt ist, so dass der Stützrahmen von der Rückseitenmetallisierung RM kontaktiert werden kann.
  • In allen Fällen ergibt sich über die Metall-Metallverbindung zwischen Rückseitenmetallisierung und Stützrahmen SR eine besonders dichte Verbindung, insbesondere gegenüber Feuchtediffusion. Über die spannungsfrei aufliegende Rückseitenmetallisierung wird die mechanische Stabilität des gesamten Bauelements erhöht. Dies ist vorteilhaft, wenn das Bauelement später in einem sogenannten Transfer-Mold-Prozess zur weiteren Verpackung und Verkapselung mit einer Kunststoffmasse umspritzt wird. Zusätzlich dient die Rückseitenmetallisierung zur elektromagnetischen Abschirmung des Bauelements.
  • 9 zeigt verschiedene Möglichkeiten, wie der Fugenbereich mit einem metallischen Verschluss MV verschlossen werden kann. Dazu wird zumindest im Fugenbereich zwischen Stützrahmen und im Bereich der Bauelementchipkante eine geeignete Benetzungsschicht BS angeordnet. Diese kann nach dem Auflöten des Bauelementchips aufgebracht und beispielsweise aufgesputtert oder aufgedampft werden. Weiterhin ist es möglich, die Benetzungsschicht vor dem Aufsetzen des Bauelementchips sowohl auf dem Bauelementchip selbst als auch auf der Oberfläche des Stützrahmens aufzubringen. Eine Benetzungsschicht kann auch auf der Oberfläche des Trägerwafers vorgesehen sein. 9A zeigt eine mögliche Ausformung des Metallverschlusses MV im schematischen Querschnitt. Zumindest auf Teilen der Oberfläche des Bauelementchips, auf dessen Kante sowie auf der Oberfläche des Stützrahmens ist eine Benetzungsschicht BS vorgesehen. Darauf wird geschmolzenes Metall abgeschieden und erkalten lassen, wobei der Metallverschluss MV an den Stellen auf dem Bauelement haftet, an dem Benetzungsschicht vorhanden ist. Die in 9A dargestellte Ausführung schließt nicht aus, dass die Benetzungsschicht ganzflächig auf Bauelementchip und auch auf Trägerwafer aufliegt. Möglich ist es auch, dass der Stützrahmen vollständig von einer Benetzungsschicht überzogen ist.
  • 9B zeigt eine Anordnung, bei der die Bauelementchipkante den Stützrahmen überragt. Die Benetzungsschicht ist daher nur an der Unterseite des überstehenden Bauelementchips, an der Außenseite des Stützrahmens sowie an einen Oberflächenbereich des Trägerwafers unterhalb der überstehenden Bauelementchipkante erforderlich. In dieser Ausführung ist es vorteilhaft, die Benetzungsschicht vor dem Auflöten des Bauelementchips gegebenenfalls strukturiert sowohl auf dem Trägerwafer TW als auch auf der Unterseite des Bauelementchips BC zu erzeugen.
  • 9C zeigt ähnliche Ausgestaltung, bei der die Benetzungsschicht allerdings nur auf der Unterseite des Bauelementchips im überstehenden Bereich sowie auf der (Gesamt-) Oberfläche des Stützrahmens aufgebracht ist. Auch mit dieser minimierten Ausführungsform wird der Fugenbereich optimal abgedichtet.
  • 9D zeigt eine Ausführung, bei der die Kante des Bauelementchips BC bündig oder annähernd bündig mit der Außenkante des Stützrahmens SR abschließt. Beide Außenkanten sind daher mit einer Benetzungsschicht BS versehen, auf die anschließend der Metallverschluss mit einem der genannten Verfahren aufgebracht ist.
  • Bei Abdichtung mit einem Metallverschluss MV kann das aufzubringende geschmolzene Metall so ausgewählt werden, dass es einen niedrigeren Schmelzpunkt als die Bumpverbindung aufweist. Damit wird beim Herstellen des Metallverschlusses ein Aufschmelzen der Bumps vermieden. Durch entsprechende Auswahl der Benetzungsschicht auf Rahmen, Bauelementchip und/oder Trägerwafer lässt sich durch Umschmelzen mit dem Metallverschluss eine höherschmelzende Legierung erhalten, die beim späteren Verlöten des Bauelements nicht flüssig wird. Dazu ist beispielsweise ein Metallverschluss geeignet, der Zinn umfasst, welches in Kontakt mit der Ti/Cu/Au-Benetzungsschicht eine entsprechende Legierung ausbildet. Darüber hinaus können sämtliche beispielsweise in 9 dargestellte Ausführungsformen des Metallverschlusses MV durch eine zusätzliche über den Metallverschluss abgeschiedene Nickelschicht abgedeckt werden. Diese verhindert ebenfalls ein partielles Aufschmelzen des Metallverschlusses beim Löten und stabilisiert das Bauelement weiterhin auf mechanischem Wege. Diese Nickelschicht hat darüber hinaus den Vorteil, dass sie sich in einfacher Weise als Kontrastschicht für ein Laserbeschriftungsverfahren eignet.
  • 9E zeigt eine weitere Verfahrensvariante, bei der Bumphöhe so bemessen ist, dass beim Anlöten ein kleiner Spalt zwischen Bauelementchip und Rahmenstruktur verbleibt. Im Bereich der Rahmenstruktur ist auf der Unterseite des Bauelementchips eine umlaufende rahmenförmige Benetzungsschicht aufgebracht. Eine weitere Benetzungsschicht findet sich auf der Oberfläche der Rahmenstruktur und ist beispielsweise nach deren Planarisierung aufgebracht, z.B. stromlos als typischerweise 0,1 μm dicke Au-Schicht. Der nach dem Auflöten des Bauelementchips verbleibende Spalt kann mit dem Metallverschluss gefüllt werden. Die Kapillardepression im Spalt verhindert ein Eindringen des flüssigen Metalls in den Hohlraum unter dem Bauelementchip.
  • 9F zeigt eine weitere Verfahrensvariante, bei der neben dem Stützrahmen SR auf dem Trägerwafer TW auch auf dem Bauelementchip BC eine umlaufende Rahmenstruktur RS aufgebracht ist. Diese kann in wesentlich feiner als der Stützrahmen strukturiert sein und z.B. von typischerweise je 5 μm Breite und Höhe aufweisen. Sie kann aus dem gleichen Material bestehen und ist zumindest zum Teil mit Lot benetzbar. Der Stützrahmen SR auf dem Trägerwafer TW weist eine typische Höhe und Breite von je 50 μm auf. Beide Rahmen können miteinander verlötet sein. Die Fuge beim Aufbonden entsteht dann zwischen Stützrahmen SR und Rahmenstruktur RS und wird mit einem Metallverschluss MV versehen. Vorteil dieser Anordnung ist, dass durch die geringere Breite der Rahmenstruktur RS auf dem Bauelementchip eine größere nutzbare Chipfläche verbleibt als wenn der relativ breite Stützrahmen auf dem Bauelementchip aufsetzen würde.
  • 10 zeigt ein Prozessablaufdiagramm für die Herstellung einer Rahmenstruktur auf einem Trägerwafer, wie es schon anhand von 1 erläutert wurde. Im Schritt 1 wird eine Wachstumsschicht ganzflächig auf den Trägerwafer aufgesputtert. In Schritt 2 wird ein Fotoresist auflaminiert. In Schritt 3 wird der Fotoresist belichtet. Bei Verwendung eines Positiv-Fotoresists werden die Flächenbereiche des auflaminierten Fotoresists belichtet, an denen eine spätere Metallisierung (Stützrahmen und Stützelemente) entstehen soll. Im Schritt 4 wird der Resist entwickelt, wobei die gewünschte Resiststruktur entsteht. Im nächsten Schritt wird die Wachstumsschicht durch galvanische Abscheidung von Kupfer bis zu einer gewünschten Schichtdicke verstärkt. In Schritt 6 wird die aufgewachsene Metallschicht samt der darüber überstehenden Galvanikresistmaske mithilfe eines Fräsverfahrens planarisiert. Dazu kann beispielsweise das sogenannte Fly Cutting-Verfahren eingesetzt werden, bei dem ein Diamant über die abzuschleifende Oberfläche rotiert. Das Abschleifen wird bis zu einer vorgegebenen Höhe der Rahmenstruktur durchgeführt. In diesem Zustand kann der Trägerwafer TW bzw. der Stützrahmen Schutzrecht stromlos mit einer Benetzungsschicht BS von typ. 0,1 μm Au versehen werden. Diese Maßnahme verhindert z.B. auch, dass beim Schritt 8 – Wegätzen der Wachstumsschicht – die Oberfläche der planierten Verstärkungsschicht angeätzt wird.
  • Im nächsten Schritt 7 wird der Resist entfernt der verbliebene nun frei liegende Bereich der Wachstumsschicht wird in Schritt 8 weggeätzt. Anschließend sind die mit Stützrahmen und Stützelementen versehenen Trägerwafer fertig für die Durchführung des Flipchip-Prozesses.
  • 11 zeigt ein Ablaufdiagramm für eine Abdichtung mittels Laminierung. In einem Schritt A werden die Bauelementchips an den entsprechenden Einbauplätzen auf die Trägerwafer aufge bondet. In Schritt B erfolgt ein Reflow-Lötprozess, an den sich im Verfahrensschritt C ein Laminierprozess anschließt. Dabei werden zwei Folien übereinander gelegt und ganzflächig über die Rückseiten der aufgebondeten Bauelementchips auflaminiert. Die untere Schicht ist relativ dünn, thermoplastisch und weich, während die obere Schicht eine härtbare und mit einem Füllstoff relativ hoch gefüllte Schicht ist. Möglich ist es auch, bei diesem Laminierprozess eine dazwischen liegende dritte Folie mit aufzulaminieren, die ebenfalls noch relativ weich aber bereits härter als die Laminatfolie ist. Im Schritt D wird der Verbund aus Trägerwafer, Bauelementchips und Laminierfolie einem Schleifprozess von der Oberseite her unterworfen, um eine minimale Bauhöhe zu erreichen. Anschließend werden die Bauelemente in Schritt F vereinzelt, beispielsweise mittels eines Sägeprozesses. Neben diesem grundsätzlichen Verfahrensablauf können weitere wahlweise Schritte eingefügt werden. Beispielsweise kann zwischen Schritt B und C ein Reinigungsprozess mittels eines Sauerstoff- und Wasserstoffmoleküle enthaltenden Plasmas durchgeführt werden. Zwischen Schritt D und E können die Bauelement getestet und gegebenenfalls beschriftet werden.
  • 12 zeigt ein Prozessablaufdiagramm für die Herstellung einer Rückseitenmetallisierung. Zunächst werden die Bauelemente in einem Flipchip-Prozess a) auf die Trägerwafer aufgebondet und anschließend mittels eines Reflow-Lötprozesses im Schritt b) verlötet. Es schließt sich ein Laminierprozess c) an, in dem eine dünne weiche Laminatfolie ganzflächig über Bauelementchips und Trägerwafer auflaminiert wird. Zumindest in einem rahmenförmigen Teilbereich wird im Schritt d) anschließend die Folie wieder entfernt, beispielsweise mittels Laserablation oder mittels Einsägens.
  • Im Schritt e) schließt sich wieder ein Plasmareinigungsschritt an in einem sauerstoff- und/oder wasserstoffhaltigen Plasma. Im wahlweise durchzuführenden Schritt f) werden die Bauelemente im Vakuum getrocknet. Anschließend erfolgt in Schritt g) die Herstellung einer Grundmetallisierung durch Aufsputtern einer Titan/Kupfermischung, die anschließend im Schritt h) durch galvanische Abscheidung von Kupfer und anschließend Nickel verstärkt wird. Die auf dem Trägerwafer realisierten Bauelemente sind nun fertig gestellt und können gegebenenfalls unter Durchführung einer Lasermarkierung und einem elektrischen Testen auf die Bauelementeigenschaften im Schritt i) dem Vereinzeln mittels Sägen zugeführt werden.
  • Insbesondere Verfahren gemäß 6 aber auch die sonstigen beschriebenen Verschlussverfahren können verwendet werden, um Bauelemente aus "Bare Dies" direkt auf Modulen zu erzeugen. Dazu werden Known Good Dies, also vermessene und als gut befundene Dies direkt auf Modulsubstrate, welche entsprechende Rahmen, Abstands- und ggf. Pillarstrukturen aufweisen aufgebondet und gemäß 6 zusammen mit in SMD oder Drahtbondtechnologie oder im Embeddingverfahren auf den Modulen aufgebrachten Bauelementen ummoldet oder mit Globtop ähnlichen Massen überlaminiert. In allen Fällen werden Bauelemente oder Module erhalten, die bezüglich ihrer äußeren Abmessungen minimiert sind, die gegenüber Umgebungseinflüssen und insbesondere gegen Feuchtigkeit dicht sind und die im erfindungsgemäßen Verfahren einfacher als bislang hergestellt werden können. Die Bauelemente weisen bei gleichen oder geringeren Abmessungen verbesserte mechanische Stabilität und zeigen eine verbesserte Moldbarkeit und eine erhöhte thermische Zyklenbeständigkeit.
  • Die Erfindung ist auch nicht auf die in den Ausführungsbeispielen und den Figuren dargestellten Ausführungsformen beschränkt sondern wird allein durch die Patentansprüche definiert. Im Rahmen der Erfindung liegt es daher, die einzelnen Möglichkeiten zur Abdichtung untereinander weiter zu kombinieren beziehungsweise die Abdichtverfahren zu variieren. Die Bauelemente können pro Bauelementtyp mit einer beliebigen Anzahl von Stützrahmen mit und ohne zusätzliche Stützelemente realisiert werden. Möglich ist es auch, auf einem Trägerwafer unterschiedliche Bauelementchips zu montieren und zu gleichen, unterschiedliche Bauelementchips enthaltenden Bauelementen oder zu unterschiedlichen Bauelementen zu vereinzeln.
    • TS
    Trägersubstrat
    TW
    Trägerwafer
    EP
    Einbauplätze
    AFL
    metallische Anschlussflächen
    TL
    Trennlinien zwischen Einbauplätzen
    SR
    Stützrahmen
    GR
    Galvanikresist
    WS
    Wachstumsschicht
    VS
    Verstärkungsschicht für WS
    SE
    Stützelemente
    BC
    Bauelementchip
    BS
    Bauelementstrukturen
    AK
    Außenkontakte
    BU
    Bumps
    LF
    Laminatfolie
    RM
    Rückseitenmetallisierung
    DS
    Dünnschicht
    AF
    Abdeckfolie
    BS
    Benetzungsschicht
    MV
    Metallverschluss
    RS
    Rahmenstruktur

Claims (22)

  1. Elektrisches Bauelement mit – einem ein- oder mehrschichtigen Trägersubstrat (TS), das eine elektrische Verdrahtung aufweist, – einem in Flip-Chip-Technik mittels Bumps (BU) auf dem Trägersubstrat (TS) montierten und elektrisch mit der Verdrahtung verbundenen Bauelementchip (BC), der auf seiner zum Trägersubstrat (TS) weisenden Oberfläche Bauelementstrukturen (BES) aufweist – einem zwischen Trägersubstrat und Bauelementchip angeordneten Stützrahmen (SR), wobei der Stützrahmen in seiner Höhe an die Bumps (BU) angepasst ist, eine plane oder planarisierte Oberfläche aufweist und daher dicht an der Unterseite des Bauelementchips (BC) anliegt, wobei der Stützrahmen (SR) im Wesentlichen aus Metall besteht – einem Fugenbereich zwischen der Unterkante der Bauelementchips (BC) und dem Stützrahmen (SR), wobei der Fugenbereich mit einer Folie abgedichtet ist.
  2. Bauelement nach Anspruch 1, bei dem zumindest der Fugenbereich zwischen der Unterkante des Bauelementchips (BC) und dem Stützrahmen (SR) mit einer Metallschicht abgedichtet ist.
  3. Bauelement nach Anspruch 1 und 2, bei dem die Metallschicht mit dem Metall des Stützrahmens (SR) abschließt.
  4. Bauelement nach Anspruch 3, bei dem die Metallschicht mit dem Bauelementchip (BC) abschließt.
  5. Bauelement nach einem der Ansprüche 1–4, bei dem die den Bauelementstrukturen (BES) gegenüberliegende Rückseite des Bauelementchips (BC) mit einer mit dem Stützrahmen abschließenden Laminatfolie (LF) abgedeckt, ist.
  6. Bauelement nach Anspruch 5, bei dem über der Laminatfolie (LF) eine Metallschicht – Rückseitenmetallisierung (RM) – aufgebracht ist.
  7. Bauelement nach einem der Ansprüche 1–6, bei dem innerhalb des Stützrahmens (SR) zwischen Bauelementchip (BC) und Trägersubstrat (TS) Stützelemente (SE) vorgesehen sind, die mit dem Stützrahmen in Höhe und Material bereinstimmen.
  8. Bauelement nach einem der Ansprüche 1–7, bei dem über der Metallschicht oder über der Laminatfolie eine Kunststoffabdeckung angeordnet ist, deren Oberfläche planarisiert ist.
  9. Verfahren zur Herstellung eines Bauelements – bei dem ein Trägersubstrat (TS) vorgesehen wird, welches eine Mehrzahl von Einbauplätzen (EP) für Bauelementchips (BC) und dort jeweils metallische Anschlussflächen (AFL) zur elektrischen Kontaktierung eines Bauelementchips (BC) aufweist, – bei dem jeweils einen Einbauplatz umschließende Rahmenstrukturen (RS) erzeugt werden, – bei dem auf den Anschlussflächen (AFL) oder auf dem Bauelementchips (BC) Bumps (EU) erzeugt werden, – bei dem die Bauelementchips (BC) in Flip Chip Anordnung mit Hilfe der Bumps (BU) aufgebondet werden, – bei dem eine Fuge zwischen einer Unterkante des Bauelementchips (BC) und dem Stützrahmen (SR) mit einem Dichtmaterial überdeckt wird, dadurch gekennzeichnet, dass durch den Kollaps der Bumps (BU) die Bauelementchips (BC) auf dem jeweiligen Stützrahmen (SR) zum Aufliegen kommen, die Rahmenstrukturen (RS) durch ein mechanisches Verfahren planarisiert werden, wobei das Planarisierungsverfahren so bemessen wird, dass die Höhe der Stützrahmen (SR) nach dem Planarisieren der Höhe der deformierten oder kollabierte Bumps (BU) nach dem Bonden entspricht.
  10. Verfahren nach Anspruch 9, bei dem auf dem Trägersubstrat (TS) zur Herstellung der Stützrahmen (SR) eine die Stützrahmen aussparende Abformmaske – Galvanikresist (GR) – lithographisch erzeugt wird, bei dem eine ganzflächig auf dem Trägersubstrat aufgebrachte metallische Wachstumsschicht (WS) galvanisch verstärkt wird, bei dem die Abformmaske entfernt wird.
  11. Verfahren nach Anspruch 9 oder 10, bei dem als Dichtmaterial eine thermoplastischen Kunststoff umfassende Laminatfolie (LF) über die gesamte Anordnung so auflaminiert wird, dass sie auf den Rückseiten der Bauelementchips (BC) und auf den Stützrahmen (SR) aufliegt.
  12. Verfahren nach Anspruch 11, bei dem die Laminatfolie (LF) nach dem Auflaminieren pro Bauelementchip (BC) in einem rahmenförmigen Bereich entfernt und dort die Oberfläche des Stützrahmens (SR) freigelegt wird, bei dem anschließend eine Metallschicht ganzflächig aufgebracht wird.
  13. Verfahren nach Anspruch 9 oder 10, bei dem im Fugenbereich zumindest an der Kante des Bauelementchips (BC) und am Stützrahmen (SR) eine mit geschmolzenen Metall benetzende Beschichtung – Benetzungsschicht (BS) – erzeugt wird, bei dem ein geschmolzenes Metall so in Kontakt mit der Benetzungsschicht gebracht wird, dass sich dort eine den Fugenbereich abdichtende Metallschicht ausbildet.
  14. Verfahren nach Anspruch 13, bei dem als Benetzungsschicht (BS) eine Schichtenfolge Ti/Cu/Au aufgebracht wird.
  15. Verfahren nach Anspruch 13 oder 14, bei dem das geschmolzene Metall in einem Tauchverfahren aufgebracht oder in einer stehenden Welle abgeschieden wird.
  16. Verfahren nach Anspruch 13 oder 14, bei dem das Metall in einem Plasmaspritzverfahren aufgebracht wird.
  17. Verfahren nach einem der Ansprüche 13–16, bei dem die Rückseite des Bauelementchips (BC) mit Hilfe einer dort aufgebrachten Kunststoffschicht vor einer Beschichtung mit dem geschmolzenen Metall geschützt wird.
  18. Verfahren nach einem der Ansprüche 13–17, bei dem das geschmolzene Metall mit den Bestandteilen der Benetzungsschicht (BC) eine Legierung mit einem Schmelzpunkt ausbildet, der über dem des geschmolzenen Metalls liegt.
  19. Verfahren nach einem der Ansprüche 9–18, bei dem über dem Bauelement eine Abdeckfolie (AF) auflaminiert wird, bei dem die Gesamthöhe der Abdeckfolie über dem Trägersubstrat (TS) höher eingestellt wird als die Höhe der Rückseite des Bauelementchips (BC), bei dem die Oberfläche der auflaminierten Abdeckfolie eingeebnet wird.
  20. Verfahren nach Anspruch 19, bei dem eine thermisch verformbare Abdeckfolie (AF) aus einem Kunststoffmaterial im B-Zustand verwendet wird, die nach dem Auflaminieren thermisch gehärtet wird, oder bei dem eine Abdeckfolie aus einem thermoplastisches Material verwendet wird.
  21. Verfahren nach einem der Ansprüche 9–20, bei dem in einem gemeinsamen Verfahren zusammen mit den Stützrahmen (SR) innerhalb der Stützrahmen liegende Stützelemente (SE) in der gleichen Höhe erzeugt werden, bei dem die Anordnung der Stützelemente so gewählt wird, dass der Bauelementchip (BC) mit Bereichen seiner Oberfläche auf ihnen aufliegen kommt, die frei von Bauelementstrukturen (BES) sind.
  22. Verfahren nach einem der Ansprüche 9–21, bei dem in einem gemeinsamen Verfahren zusammen mit den Stützrahmen (SR) innerhalb der Stützrahmen liegende Stützelemente (SE) in der gleichen Höhe erzeugt werden, bei dem mit einem Teil der Stützelemente nach dem Aufbonden des Bauelementchips (BC) eine elektrische Verbindung zwischen den Bauelementstrukturen und den metallischen Anschlussflächen auf dem Trägersubstrat hergestellt wird.
DE102006025162A 2006-05-30 2006-05-30 Flip-Chip-Bauelement und Verfahren zur Herstellung Active DE102006025162B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102006025162A DE102006025162B3 (de) 2006-05-30 2006-05-30 Flip-Chip-Bauelement und Verfahren zur Herstellung
JP2009512410A JP5220004B2 (ja) 2006-05-30 2007-05-30 フリップチップ素子及びその製造方法
PCT/DE2007/000970 WO2007137568A1 (de) 2006-05-30 2007-05-30 Flip-chip-bauelement und verfahren zur herstellung
US12/277,927 US7673386B2 (en) 2006-05-30 2008-11-25 Flip-chip component production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006025162A DE102006025162B3 (de) 2006-05-30 2006-05-30 Flip-Chip-Bauelement und Verfahren zur Herstellung

Publications (1)

Publication Number Publication Date
DE102006025162B3 true DE102006025162B3 (de) 2008-01-31

Family

ID=38561994

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006025162A Active DE102006025162B3 (de) 2006-05-30 2006-05-30 Flip-Chip-Bauelement und Verfahren zur Herstellung

Country Status (4)

Country Link
US (1) US7673386B2 (de)
JP (1) JP5220004B2 (de)
DE (1) DE102006025162B3 (de)
WO (1) WO2007137568A1 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008016487A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102010032506A1 (de) 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
DE102010033551A1 (de) * 2010-08-05 2012-02-09 Epcos Ag Verfahren zur Herstellung einer Mehrzahl von elektronischen Bauelementen mit elektromagnetischer Schirmung und elektronisches Bauelement mit elektromagnetischer Schirmung
WO2012079927A1 (de) * 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches bauelement
DE102010056431A1 (de) * 2010-12-28 2012-06-28 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
US8318540B2 (en) 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure
US8558356B2 (en) 2007-04-30 2013-10-15 Epcos Ag Electrical Component
US9386734B2 (en) 2010-08-05 2016-07-05 Epcos Ag Method for producing a plurality of electronic devices
DE102015204698A1 (de) * 2015-03-16 2016-09-22 Disco Corporation Verfahren zum Teilen eines Wafers
DE102015122434A1 (de) * 2015-12-21 2017-06-22 Snaptrack, Inc. MEMS Bauelement
DE102012110188B4 (de) 2011-10-27 2019-07-18 Infineon Technologies Ag Elektronische Vorrichtung
DE102019115131A1 (de) * 2019-06-05 2020-12-10 RF360 Europe GmbH Elektrisches Bauteil, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauteilen

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008511B4 (de) * 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
DE102009022901A1 (de) * 2009-05-27 2010-12-02 Osram Opto Semiconductors Gmbh Optoelektronisches Modul und Verfahren zur Herstellung eines optoelektronischen Moduls
TWI446464B (zh) * 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
US8921946B2 (en) * 2011-11-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit resistor
US10123415B2 (en) * 2012-09-07 2018-11-06 Ngk Spark Plug Co., Ltd. Wiring substrate and production method therefor
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
US9207275B2 (en) * 2012-12-14 2015-12-08 International Business Machines Corporation Interconnect solder bumps for die testing
DE102013104407B4 (de) * 2013-04-30 2020-06-18 Tdk Corporation Auf Waferlevel herstellbares Bauelement und Verfahren zur Herstellung
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
JP6368921B2 (ja) * 2013-10-01 2018-08-08 パナソニックＩｐマネジメント株式会社 半導体装置
US9971970B1 (en) * 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN110783304A (zh) * 2019-11-19 2020-02-11 广东气派科技有限公司 解决5G GaN芯片焊接高可靠性要求的封装焊接结构
US11855608B2 (en) 2020-04-06 2023-12-26 Rf360 Singapore Pte. Ltd. Systems and methods for packaging an acoustic device in an integrated circuit (IC)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4323799A1 (de) * 1992-07-15 1994-01-20 Toshiba Kawasaki Kk Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0896427A2 (de) * 1997-08-05 1999-02-10 Nec Corporation Akustische Oberflächenwellenanordnung
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
US6171887B1 (en) * 1996-02-28 2001-01-09 Kabushiki Kaisha Toshiba Semiconductor device for a face down bonding to a mounting substrate and a method of manufacturing the same
DE10238523A1 (de) * 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US20040104460A1 (en) * 2002-03-22 2004-06-03 Stark David H. Wafer-level hermetic micro-device packages
US6982380B2 (en) * 2001-12-28 2006-01-03 Epcos Ag Encapsulated component which is small in terms of height and method for producing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748495A (en) * 1985-08-08 1988-05-31 Dypax Systems Corporation High density multi-chip interconnection and cooling package
US4788767A (en) * 1987-03-11 1988-12-06 International Business Machines Corporation Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JPH0432251A (ja) * 1990-05-29 1992-02-04 Hitachi Ltd 半導体パッケージ及びその製造方法
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
US5471887A (en) * 1994-02-01 1995-12-05 The Whitaker Corporation Removable sensor assembly
DE19617011C2 (de) * 1996-04-27 2000-11-02 Bruker Daltonik Gmbh Matrixkomponentengemisch für die matrixunterstützte Laserdesorption und Ionisierung sowie Verfahren zur Zubereitung eines Matrixkomponentengemisches
DE10253163B4 (de) * 2002-11-14 2015-07-23 Epcos Ag Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
DE10329329B4 (de) * 2003-06-30 2005-08-18 Siemens Ag Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
DE102004020204A1 (de) * 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
JP3998658B2 (ja) * 2004-04-28 2007-10-31 富士通メディアデバイス株式会社 弾性波デバイスおよびパッケージ基板
JP4095049B2 (ja) * 2004-08-30 2008-06-04 シャープ株式会社 電極気密封止を用いた高信頼性半導体装置
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4323799A1 (de) * 1992-07-15 1994-01-20 Toshiba Kawasaki Kk Halbleiteranordnung und Verfahren zu ihrer Herstellung
US6171887B1 (en) * 1996-02-28 2001-01-09 Kabushiki Kaisha Toshiba Semiconductor device for a face down bonding to a mounting substrate and a method of manufacturing the same
EP0896427A2 (de) * 1997-08-05 1999-02-10 Nec Corporation Akustische Oberflächenwellenanordnung
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
US6982380B2 (en) * 2001-12-28 2006-01-03 Epcos Ag Encapsulated component which is small in terms of height and method for producing the same
US20040104460A1 (en) * 2002-03-22 2004-06-03 Stark David H. Wafer-level hermetic micro-device packages
DE10238523A1 (de) * 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558356B2 (en) 2007-04-30 2013-10-15 Epcos Ag Electrical Component
DE102008016487A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US8563998B2 (en) 2008-03-31 2013-10-22 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method of producing an optoelectronic semiconductor component
US8318540B2 (en) 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure
KR101917716B1 (ko) * 2010-07-28 2019-01-29 스냅트랙, 인코포레이티드 모듈 및 제조 방법
WO2012013416A1 (de) 2010-07-28 2012-02-02 Epcos Ag Modul und herstellungsverfahren
DE102010032506A1 (de) 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
KR20130136440A (ko) * 2010-07-28 2013-12-12 에프코스 아게 모듈 및 제조 방법
US9253886B2 (en) 2010-07-28 2016-02-02 Epcos Ag Module and production method
US9386734B2 (en) 2010-08-05 2016-07-05 Epcos Ag Method for producing a plurality of electronic devices
DE102010033551A1 (de) * 2010-08-05 2012-02-09 Epcos Ag Verfahren zur Herstellung einer Mehrzahl von elektronischen Bauelementen mit elektromagnetischer Schirmung und elektronisches Bauelement mit elektromagnetischer Schirmung
WO2012079927A1 (de) * 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches bauelement
US9844128B2 (en) 2010-12-16 2017-12-12 Snaptrack, Inc. Cased electrical component
DE102010056431A1 (de) * 2010-12-28 2012-06-28 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
US9006868B2 (en) 2010-12-28 2015-04-14 Epcos Ag Encapsulation of an MEMS component and a method for producing said component
DE102010056431B4 (de) * 2010-12-28 2012-09-27 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
DE102012110188B4 (de) 2011-10-27 2019-07-18 Infineon Technologies Ag Elektronische Vorrichtung
DE102015204698A1 (de) * 2015-03-16 2016-09-22 Disco Corporation Verfahren zum Teilen eines Wafers
US10784164B2 (en) 2015-03-16 2020-09-22 Disco Corporation Method of dividing wafer
DE102015204698B4 (de) 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
DE102015122434A1 (de) * 2015-12-21 2017-06-22 Snaptrack, Inc. MEMS Bauelement
DE102019115131A1 (de) * 2019-06-05 2020-12-10 RF360 Europe GmbH Elektrisches Bauteil, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauteilen

Also Published As

Publication number Publication date
US20090071710A1 (en) 2009-03-19
JP2009539235A (ja) 2009-11-12
WO2007137568A1 (de) 2007-12-06
US7673386B2 (en) 2010-03-09
JP5220004B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
DE102006025162B3 (de) Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102007025992A1 (de) Verfahren zur Herstellung eines MEMS-Packages
DE102008005686B9 (de) MEMS-Bauelement und Verfahren zur Herstellung eines MEMS-Bauelements
DE10310617B4 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE102011016554B4 (de) Waferlevel-Package und Verfahren zur Herstellung
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE102006046292B9 (de) Bauelement mit MEMS-Mikrofon und Verfahren zur Herstellung
EP1412974B1 (de) Verfahren zur hermetischen verkapselung eines bauelementes
DE10164494B4 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE102012112058B4 (de) MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
WO2005102910A1 (de) Verkapseltes elektrisches bauelement und verfahren zur herstellung
DE102017220258B4 (de) Halbleitersensorbauelement und Verfahren zum Herstellen desselben
WO2004008522A2 (de) Verfahren zur herstellung eines bauelements mit tiefliegenden anschlussflächen
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
WO2005006432A2 (de) Elektronisches bauelement und verfahren zur herstellung
DE102006027283A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
EP1688997B1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
DE102004010703B4 (de) Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren
WO2020225304A1 (de) Verfahren zur herstellung eines bauelements und bauelement
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
WO2017108306A1 (de) Mems bauelement
DE10330610B4 (de) Elektronisches Sensorbauteil und Verfahren zu dessen Herstellung
DE102005006833B4 (de) Verfahren zur Herstellung eines BAW-Bauelements und BAW-Bauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: SNAPTRACK INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: SNAPTRACK INC., SAN DIEGO, CALIF., US

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE