Nothing Special   »   [go: up one dir, main page]

DE102005024911A1 - Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles - Google Patents

Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles Download PDF

Info

Publication number
DE102005024911A1
DE102005024911A1 DE102005024911A DE102005024911A DE102005024911A1 DE 102005024911 A1 DE102005024911 A1 DE 102005024911A1 DE 102005024911 A DE102005024911 A DE 102005024911A DE 102005024911 A DE102005024911 A DE 102005024911A DE 102005024911 A1 DE102005024911 A1 DE 102005024911A1
Authority
DE
Germany
Prior art keywords
dopant
depth
drain
metal silicide
target depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005024911A
Other languages
English (en)
Inventor
Frank Wirbeleit
David Brown
Patrick Press
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102005024911A priority Critical patent/DE102005024911A1/de
Priority to US11/379,079 priority patent/US20060270202A1/en
Priority to KR1020077031063A priority patent/KR20080019656A/ko
Priority to PCT/US2006/019722 priority patent/WO2006130375A2/en
Priority to JP2008514688A priority patent/JP2008543082A/ja
Priority to CNA2006800187596A priority patent/CN101194349A/zh
Priority to EP06770831A priority patent/EP1905068A2/de
Priority to TW095118981A priority patent/TW200703476A/zh
Publication of DE102005024911A1 publication Critical patent/DE102005024911A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Durch Modifizieren der vertikalen Dotierstoffkonzentration in tiefen Drain- und Sourcegebieten kann das Reaktionsverhalten während der Ausbildung von Metallsilizidgebieten gesteuert werden. Zu diesem Zweck wird ein erhöhte Dotierstoffkonzentration um eine Solltiefe herum für die Metallsilizidgrenzfläche gebildet, wodurch die Reaktionsgeschwindigkeiten reduziert und damit die Gleichförmigkeit der resultierenden Metallsilizidgrenzfläche verbessert wird.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere Halbleiterbauelemente mit Metallsilizidbereichen auf Halbleitergebieten, um den Widerstand der Halbleitergebiete zu verringern.
  • In modernen integrierten Schaltungen mit äußerst hoher Dichte werden die Strukturelemente ständig verkleinert, um die Bauteilleistung zu vergrößern und die Funktion und die Funktionalität zu erhöhen. Das Reduzieren der Strukturgrößen zieht jedoch gewisse Probleme nach sich, die teilweise die Vorteile aufheben können, die durch die reduzierten Strukturgrößen erreicht werden. Im Allgemeinen kann das Verkleinern der Strukturgrößen von beispielsweise einem Transistorelement zu einem reduzierten Kanalwiderstand in dem Transistorelement führen und damit zu einer höheren Stromtreiberfähigkeit und einer erhöhten Schaltgeschwindigkeit des Transistors beitragen. Bei der Reduzierung der Strukturgrößen dieser Transistorelemente wird jedoch das Erhöhen des elektrischen Widerstandes von Leitungen und Kontaktgebieten, d. h. von Gebieten, die Transistorbereiche, etwa Drain- und Sourcegebiete mit der Peripherie des Transistorelements verbinden, zu einem wichtigen Problem, da die Querschnittsfläche dieser Leitungen und Gebiete mit kleiner werdenden Strukturgrößen verringert wird. Die Querschnittsfläche bestimmt jedoch in Verbindung mit den Eigenschaften des Materials, aus dem die Leitungen und Kontaktgebiete aufgebaut sind, den Widerstand der entsprechenden Leitung oder des Kontaktgebiets.
  • Die zuvor genannten Probleme können beispielhaft für eine typische kritische Strukturgröße in dieser Hinsicht, die auch als eine kritische Dimension (CD) bezeichnet wird, etwa die Ausdehnung des Kanals eines Feldeffekttransistors, der sich unter einer Gateelektrode zwischen einem Sourcegebiet und einem Draingebiet des Transistors aufbaut, dargestellt werden. Das Verringern dieser Ausdehnung des Kanals, die häufig auch als Kanallänge bezeichnet wird, kann merklich das Bauteilverhalten in Bezug auf Abfall- und Anstiegszeiten des Transistorelements auf Grund der kleineren Kapazität zwischen der Gateelektrode und dem Kanal und auf Grund des reduzierten Widerstands des kürzeren Kanals verbessern. Das Verringern der Kanallänge zieht jedoch auch eine Verringerung der Größe von Leitungen, etwa der Gateelektrode des Feldeffekttransistors, die häufig aus Polysilizium hergestellt ist, und der Kontaktgebiete nach sich, die einen elektrischen Kontakt zu den Drain- und Sourcegebieten des Transistors ermöglichen, so dass folglich der verfügbare Querschnitt für den Ladungsträgertransport verringert wird. Als Folge davon zeigen die Leitungen und Kontaktgebiete einen höheren Widerstand, sofern der geringere Querschnitt nicht durch die Verbesserung des elektrischen Verhaltens des Materials kompensiert wird, das die Leitungen und die Kontaktgebiete, etwa die Gateelektrode und die Drain- und Sourcekontaktgebiete, bildet.
  • Es ist daher von besonderer Bedeutung, die Eigenschaften von leitenden Gebieten zu verbessern, die im Wesentlichen aus Halbleitermaterial, etwa Silizium hergestellt sind. Beispielsweise sind in modernen integrierten Schaltungen die einzelnen Halbleiterbauelemente, etwa Feldeffekttransistoren, Kondensatoren, und dergleichen hauptsächlich auf der Basis von Silizium aufgebaut, wobei die einzelnen Bauelemente durch Siliziumleitungen und Metallleitungen verbunden sind. Obwohl der Widerstand der Metallleitungen verbessert werden kann, indem das üblicherweise benutzte Aluminium durch beispielsweise Kupfer und Kupferlegierungen ersetzt wird, sehen sich Prozessingenieure mit einer herausfordernden Aufgabe konfrontiert, wenn eine Verbesserung des elektrischen Verhaltens von siliziumenthaltenden Halbleiterleitungen und Halbleiterkontaktgebieten erforderlich ist.
  • Mit Bezug zu 1a und 1b wird ein beispielhafter Prozess zur Herstellung einer integrierten Schaltung, die beispielsweise mehrere MOS-Transistoren enthält, beschrieben, um die bei der Verbesserung der elektrischen Eigenschaften von siliziumenthaltenden Halbleitergebieten beteiligten Probleme detaillierter darzustellen.
  • In 1a umfasst eine Halbleiterstruktur 100 ein Substrat 101, beispielsweise ein Siliziumsubstrat, in welchem ein Feldeffekttransistor 110 einer speziellen Leitfähigkeitsart, etwa ein n-Kanaltransistor oder ein p-Kanaltransistor, ausgebildet ist. Das Transistorelement 110 weist eine Isolationsstruktur 113 auf, die aus einem isolierenden Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen hergestellt ist, und die ein aktives Gebiet 112 in dem Substrat 101 definiert. Eine Gateelektrode 115 ist über einer Gateisolationsschicht 118 ausgebildet, die die Gateelektrode 115 von dem aktiven Gebiet 112 trennt. Abstandsele mente 116, die beispielsweise aus Siliziumdioxid oder Siliziumnitrid aufgebaut sind, sind an den Seitenwänden der Gateelektrode 115 angeordnet. In dem aktiven Gebiet 112 sind Source- und Draingebiete 114 mit entsprechenden Erweiterungen 114a ausgebildet und weisen ein geeignetes laterales Dotierprofil auf, das zur Anbindung an ein Kanalgebiet 111 erforderlich ist, in welchem sich ein leitender Kanal zwischen dem Draingebiet und dem Sourcegebiet 114 beim Anlegen einer geeigneten Steuerspannung an die Gateelektrode 115 aufbaut.
  • Wie zuvor erläutert ist, bestimmt die Gatelänge des Transistorelements 110, die als 115l bezeichnet ist, die Kanallänge des Transistors 110 und beeinflusst daher, wie zuvor ausgeführt ist, merklich die elektrischen Eigenschaften des Transistorelements 110, wobei eine reduzierte Gatelänge und damit eine reduzierte Gesamtabmessung des Transistors 110 zu einem erhöhten Widerstand der Gatelektrode 115 und deren Kontaktbereichen 114b der Drain- und Sourcegebiete 114 auf Grund der reduzierten Fläche, die für den Ladungsträgertransport verfügbar ist, trotz starker Dotierung führen.
  • Ein typischer Prozessablauf zur Herstellung der Halbleiterstruktur 100 kann die folgenden Schritte aufweisen. Nach der Ausbildung der Isolationsstruktur 113 durch gut bekannte lithographische Verfahren, Ätz- und Abscheideverfahren werden Implantationsschritte ausgeführt, um ein erforderliches vertikales Dotierprofil in dem aktiven Gebiet 112 zu erzeugen. Nachfolgend wird die Gateisolationsschicht 114 entsprechend den Entwurfserfordernissen gebildet. Danach wird die Gateelektrode 115 durch Strukturieren beispielsweise einer Polysiliziumschicht mittels anspruchsvoller Photolithographie- und Ätztechniken hergestellt. Danach wird ein weiterer Implantationsschritt zur Herstellung der Source- und Drainerweiterungen 114a in den Source- und Draingebieten 114 ausgeführt, und die Abstandselemente 116 werden durch Abscheiden und anisotrope Ätztechniken gebildet. Das Abstandselement 116 kann als eine Implantationsmaske für einen nachfolgenden Implantationsprozess verwendet werden, in welchem ein Dotierstoff in das aktive Gebiet 112 eingeführt wird, um die Source- und Draingebiete 114 zu bilden, wodurch die erforderlichen hohen Dotierstoffkonzentrationen in diesen Gebieten geschaffen werden. Es sollte beachtet werden, dass die Dotierstoffkonzentration in 1a in der horizontalen Richtung, d. h. in der Längenrichtung der Gateelektrode 115, sowie in der vertikalen Richtung, die im Weiteren als Tiefenrichtung x bezeichnet wird, und durch den Pfeil gekennzeichnet ist, variiert. Obwohl das Dotierprofil der Source- und Draingebiete 114 als ein Gebiet mit scharten Grenzen gezeigt ist, variiert in der Realität das Dotierprofil auf Grund der moderat-lokalisierten Natur des Implantationsprozesses in der Tiefenrichtung x und auf Grund der nachfolgenden Ausheizschritte, die zum Aktivieren der implantierten Atome und zum Ausheilen des durch den Implantationsschritt hervorgerufenen Kristallschäden ausgeführt werden, kontinuierlich. Für gewöhnlich muss das Dotierprofil entsprechend gewissen Parametern des Transistorelements 110 hergestellt werden. Beispielsweise erfordert eine kurze Gatelänge und damit eine kleine Kanallänge typischerweise ein „flaches Dotierprofil" um den sogenannten „Kurzkanaleffekt" zu reduzieren. Folglich ist die Spitzenkonzentration in der Tiefenrichtung x typischerweise in der Nähe der Oberfläche, d. h. dem Kontaktbereich 114b, angeordnet und kann mit zunehmender Tiefe deutlich abfallen.
  • 1b zeigt schematisch das vertikale Dotierprofil in den Drain- und Sourcegebieten 114, wie es typischerweise in konventionellen Transistorelementen mit einer Gatelänge 115l von ungefähr 100 nm oder sogar weniger angetroffen wird. In 1b repräsentiert die horizontale Achse die Ausdehnung entlang der Tiefenrichtung x, wobei beispielsweise in 1a eine spezifizierte Tiefe xs als gestrichelte Linie dargestellt ist. Die vertikale Achse repräsentiert die Dotierstoffkonzentration in einem logarithmischen Maßstab, wobei die Art der Dotierstoffe in den Drain- und Sourcegebieten 114 durch die Art des Transistorelements bestimmt ist, das der Transistor 100 repräsentiert. Wie man somit aus 1b entnehmen kann, kann eine sehr hohe Dotierstoffkonzentration an oder in der Nähe der Oberfläche 114b vorhanden sein, die dann deutlich mit zunehmender Tiefe abfallen kann, um damit eine Konzentration an der spezifizierten Tiefe xs zu ergeben, die deutlich kleiner sein kann.
  • Wie zuvor dargelegt ist, ist es in anspruchsvollen Anwendungen dennoch allgemeine Praxis, den Schichtwiderstand dieser Bereiche weiter zu reduzieren, indem ein Metallsilizid innerhalb der Source- und Draingebiete 114 und der Gateelektrode gebildet wird, obwohl eine sehr hohe Dotierstoffkonzentration an dem Kontaktbereich 114b und ebenso in der Gateelektrode 115 vorherrscht.
  • 1c zeigt schematisch die Halbleiterstruktur 100 in einem weiter fortgeschrittenen Herstellungsstadium. Hier sind Metallsilizidgebiete 117 in den Drain- und Sourcegebieten 114 und ein Metallsilizidgebiet 119 in der Gateelektrode 115 ausgebildet. Typischerweise werden die Metallsilizidgebiete 117, 119 aus einem hochschmelzenden Metall, etwa Kobalt, Nickel, Titan, Platin und dergleichen oder Kombinationen zweier oder mehrerer geeigneter Metalle hergestellt. Für die Herstellung der Metallsilizidgebiete 117, 119 werden typischerweise eine oder mehrere Metallschichten mit spezifizierter Dicke konform durch eine geeignete Abscheidetechnik, etwa physikalische Dampfabscheidung, chemische Dampfabscheidung und dergleichen, aufgebracht, wobei beispielsweise eine anfängliche Schichtdicke so gewählt werden kann, dass eine vertikale Erstreckung der Silizidgebiete 117 entsprechend den Bauteilerfordernissen erreicht wird. Obwohl ein hoher Anteil an Metallsilizid in der Gateelektrode 115 wünschenswert sein kann, um den Widerstand der Gateelektrode 115 deutlich zu verringern, ist eine Dicke des Gebiets 119 jedoch an eine spezifizierte Dicke der Silizidgebiete 117 gekoppelt, da häufig die Gebiete 117 und 119 in einem gemeinsamen Herstellungsprozess gebildet werden. In anderen Vorgehensweisen kann ein komplexeres Herstellungsschema angewendet werden, um im Wesentlichen die Ausbildung der Gebiete 117, 119 zu entkoppeln. Es mag nun aber angenommen werden, dass eine Entwurfsdicke des Metallsilizidgebiets 117 durch die Tiefe xs gegeben ist. Basierend auf der Solltiefe xs und auf der Grundlage des gut bekannten Reaktionsverhaltens der betrachteten hochschmelzenden Metalle mit dem darunter liegenden Silizium kann im Prinzip die schließlich erhaltene Dicke der Metallsilizidgebiete 117 durch entsprechendes Steuern von Prozessparametern, etwa der anfänglichen Schichtdicke, der Temperatur und der Dauer eines nachfolgenden Ausheizprozesses, um die Diffusion des hochschmelzenden Metalls oder der Metalle in das Silizium in Gang zu setzen, um damit die Metallsilizidverbindung zu erzeugen, eingestellt werden. In der Praxis können die Metallsilizidgebiete 117 jedoch eine gewisse Rauhheit, die als 117a bezeichnet ist, aufweisen, deren Eigenschaften signifikant von Bauteil- und Prozesseigenschaften abhängen. Beispielsweise zeigen unter gewissen Prozessbedingungen p-Kanaltransistoren mit einem Aufbau ähnlich zu dem Transistor 110 eine stärker ausgeprägte Rauhheit 117a für ein Nickelsilizid im Vergleich zu n-Kanaltransistoren, die innerhalb der gleichen Halbleiterstruktur 100 ausgebildet sind. Andererseits kann für Nickelplatinsilizid die Rauhheit 117a bei n-Kanaltransistoren stärker ausgeprägt sein als bei p-Kanaltransistoren. Auf Grund der Ungleichförmigkeit der Metallsilizidgebiete 117, d. h. der Rauhheit 117a, die auch zwischen unterschiedlichen Transistorarten in der gleichen Struktur variieren kann, kann eine Beeinträchtigung elektrischer Parameter der Halbleiterstruktur 100 auf Grund der ausgeprägten Parameterschwankung zwischen unterschiedlichen Bauelementen und auf Grund von beispielsweise erhöhten Leckströmen an den Drain- und Sourcegebieten 114 beobachtet werden. Ferner kann mit dem ständigen Bestreben zur Größenreduzierung von Halbleiterbauelementen die Ungleichförmigkeit der Metallsilizidgebiete 117 das Funktionsverhalten künftiger Bauteilgenerationen, die noch strengere Prozesstoleranzen aufweisen, negativ beeinflussen. Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik, die eines oder mehrere der zuvor genannten Probleme vermeidet oder zumindest deren Auswirkungen reduziert.
    •
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die vorliegende Erfindung richtet sich an eine Technik, die die Herstellung von Metallsilizidgebieten in hoch dotierten Halbleitergebieten mit Silizium ermöglicht, wobei die Rauhheit des Metallsilizidgebiets deutlich reduziert werden kann, um damit eine präziser definierte Grenzfläche zu dem umgebenden Halbleitergebiet bereitzustellen. Zu diesem Zweck kann eine vertikale Dotierstoffkonzentration innerhalb des siliziumenthaltenden Halbleitergebiets so modifiziert werden, dass im Vergleich zu konventionellen Source- und Draingebieten eine erhöhte Dotierstoffkonzentration an oder in der Nähe einer Tiefe bereitgestellt wird, an der die Grenzfläche des Metallsilizidgebiets zu bilden ist. Die erhöhte Dotierstoffkonzentration kann deutlich das Diffusionsverhalten des Metalls während der Herstellung des Metallsilizidgebiets modifizieren.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Identifizieren einer Solltiefe eines Metallsilizidgebiets, das in einem siliziumenthaltenden Halbleitergebiet zu bilden ist, das über einem Substrat ausgebildet ist. Das Verfahren umfasst ferner das Bilden eines Dotierstoffprofils in dem siliziumenthaltenden Halbleitergebiet entlang einer Tiefenrichtung des siliziumenthaltenden Halbleitergebiets auf der Grundlage der Solltiefe, um ein lokales Maximum einer Dotierstoffkonzentration in der Nachbarschaft der Solltiefe zu erhalten. Schließlich wird das Metallsilizidgebiet auf der Grundlage der Solltiefe gebildet.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Identifizieren einer ersten Solltiefe für ein Metallsilizidgebiet für ein Drain- und Sourcegebiet einer ersten spezifizierten Transistorart, die auf einem oder mehreren Substraten herzustellen ist. Das Verfahren umfasst ferner das Bilden von Drain- und Sourcegebieten der ersten spezifizierten Transistorart auf einem oder mehreren Substraten mit einem Dotierstoffprofil auf der Grundlage der ersten Solltiefe, wobei das Dotierstoffprofil in Bezug auf eine Tiefenrichtung des einen oder der mehreren Substrate so ein gestellt wird, dass für eine zunehmende Tiefe eine zunehmende Dotierstoffkonzentration bei Annäherung an die erste Solltiefe erreicht wird. Schließlich wir das Metallsilizidgebiet in den Drain- und Sourcegebieten der ersten spezifizierten Transistorart auf der Grundlage der ersten Solltiefe gebildet.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Querschnittsansicht eines konventionellen Transistors vor der Herstellung eines Metallsilizidgebiets zeigt;
  • 1b einen Graphen repräsentiert, der schematisch ein Dotierstoffprofil in der Tiefenrichtung des in 1a gezeigten konventionellen Transistors darstellt;
  • 1c schematisch eine Querschnittsansicht eines Transistors aus 1 nach der Herstellung von Metallsilizidgebieten gemäß einer konventionellen Technik zeigt;
  • 2a und 2b Graphen repräsentieren, um eine beispielhafte Abhängigkeit des Diffusionsverhaltens eines hochschmelzenden Metalls in Bezug auf die Eindringtiefe bei Vorhandensein einer beispielhaften konventionellen Dotierstoffkonzentration (2a) und einem anschaulichen Beispiel einer Dotierstoffkonzentration gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung darstellen;
  • 2c bis 2f schematisch Querschnittsansichten eines Transistorelements während diverser Fertigungsphasen gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen;
  • 3 schematisch eine Querschnittsansicht eines Halbleiterbauelements mit zwei Transistorelementen mit unterschiedlichen Solltiefen zur Herstellung von Metallsilizidgebieten gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung zeigt; und
  • 4 schematische eine Querschnittsansicht eines Transistorelements und der Herstellung zeigt, wobei eine Dotierstoffkonzentration gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung auf der Grundlage einer epitaxialen Siliziumabscheidung modifiziert wird.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollen die detaillierte Beschreibung und die Zeichnungen die vorliegende Erfindung nicht auf die speziellen offenbarten Ausführungsformen einschränken, sondern die beschriebenen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen beruht die vorliegende Erfindung auf dem Konzept, dass das Diffusionsverhalten eines hochschmelzenden Metalls innerhalb eines dotierten Halbleitergebiets durch das Dotierstoffprofil in dem Halbleitergebiet beeinflusst werden kann. Somit kann durch geeignetes Anpassen des Dotierstoffprofils von Drain- und Sourcegebieten von Transistoren, die auf Siliziumbasis hergestellt sind, das kinematische Verhalten während einer chemischen Reaktion zur Ausbildung von Metallsilizidgebieten in den Drain- und Sourcegebieten so beeinflusst werden, dass besser definierte Grenzflächen zwischen dem Metallsilizidgebiet und dem Halbleitergebiet erhalten werden, wodurch nachteilige Auswirkungen verringert werden, die durch die Metallsilizidgrenzflächenrauhheit hervorgerufen werden können, wie dies mit Bezug zu 1c beschrieben ist.
  • Ohne die vorliegende Erfindung auf die folgende Erläuterung einschränken zu wollen, so wird angenommen, dass das Diffusionsverhalten von Atomen eines hochschmelzenden Metalls innerhalb eines im Wesentlichen kristallinen Halbleitergebiets signifikant durch die Anwesenheit von Dotierstoffen beeinflusst wird, insbesondere, wenn die Dotierstoffe und die Atome des hochschmelzenden Metalls ein ähnliches Diffusionsverhalten innerhalb des betrachteten Halbleitergebiets zeigen. In diesem Zusammenhang kann als Diffusionsverhalten eine mittlere zufällige Entfernung verstanden werden, die ein Atom innerhalb des Halb leiterkristalls bei einer spezifizierten Temperatur, beispielsweise während der Ausbildung eines Metallsilizids in einem kristallinen Siliziumgebiet, zurücklegt, wobei die Reaktionsverhältnisse deutlich von der Art des verwendeten Metalls und der Temperatur abhängen, bei der die chemische Reaktion in Gang gesetzt wird. Bei Anwesenheit weiterer Dotierstoffe in dem Siliziumgebiet kann die Reaktionsgeschwindigkeit zur Ausbildung von Metallsilizid jedoch deutlich durch die zusätzlichen Dotierstoffe beeinflusst werden, da die Diffusion der Dotierstoffe und der Atome des hochschmelzenden Metalls auf im Wesentlichen den gleichen kristallspezifischen Mechanismen beruhen können, insbesondere, wenn das hochschmelzende Metall und das Dotierstoffmaterial ein ähnliches Diffusionsverhalten innerhalb des Siliziums aufweisen.
  • In 2a ist die Situation im Hinblick auf eine Dotierstoffkonzentration und ein Metalldiffusionsverhalten in einem Siliziumkristall in einer sehr qualitativen und vereinfachten Weise dargestellt, um den Mechanismus deutlicher darzustellen, von dem angenommen wird, dass er eine merkliche Auswirkung auf den Vorgang des Ausbildens von Metallsilizidgebieten innerhalb eines siliziumenthaltenden Halbleiterleiterkristalls besitzt. Es sollte jedoch selbstverständlich sein, unabhängig von dem genauen beteiligten Mechanismus die vorliegende Erfindung auf diverse neue Verfahren zur Herstellung eines Halbleiterbauelements gerichtet ist.
  • In 2a repräsentiert die Kurve A qualitativ eine typische konventionelle Dotierstoffkonzentration in Abhängigkeit einer Tiefenrichtung, die als x bezeichnet und als die horizontale Achse aufgetragen ist. Wie aus 2a ersichtlich ist, ist die Dotierstoffkonzentration bei der Tiefe Null, d. h. der Oberfläche eines Drain- oder Sourcegebiets, moderat hoch, etwa 1019 Dotierstoffatome pro cm3, wobei die Konzentration dann mit zunehmender Tiefe signifikant abfallen kann, so dass eine entsprechende Dotierstoffkonzentration an einer spezifizierten Tiefe xs, die durch die Kurve C bezeichnend ist, um einige Größenordnungen kleiner als bei der Tiefe Null sein kann, beispielsweise 1014 bis 1015. Hierbei kann die Tiefe xs eine Solltiefe für eine Grenzfläche zwischen Metallsilizid und Silizium-Drain- oder Sourcegebieten kennzeichnen. Die Kurve B in 2a kann qualitativ ein entsprechendes Diffusionsverhalten eines hochschmelzenden Metalls in Silizium für vorgegebene Prozessbedingungen während eines Silizidierungsprozesses repräsentieren. Z. B. kann die Kurve B schematisch die Diffusionsgeschwindigkeit von Nickel für eine spezifizierte Prozesstemperatur während der Ausbildung eines Nickelsilizidgebiets in einem stark dotierten Source- oder Draingebiet repräsentieren. Auf Grund des Vorhandenseins eines großen Anteils an Dotierstoffatomen an der Oberfläche, d. h. der Tiefe Null, kann die anfängliche Diffusion der Metallatome moderat langsam sein, wobei zu beachten ist, dass gewisse Fluktuationen des Diffusionsverhaltens der Metallatome bei der Tiefe Null vorhanden sein können, die durch Oberflächenunregelmäßigkeiten und dergleichen hervorgerufen sein können. Auf Grund der moderat geringen Diffusionsgeschwindigkeit schreitet auch die chemische Reaktion mit einer moderaten Geschwindigkeit fort, wobei anfänglich vorhandene Fluktuationen der Reaktionsfront in das Material, d. h. entlang der Tiefenrichtung x, mit im Wesentlichen der gleichen moderaten Reaktionsgeschwindigkeit getrieben werden. Mit zunehmender Tiefe kann jedoch die Konzentration der Dotierstoffe deutlich abnehmen, woraus sich ein entsprechend signifikanter Anstieg der Diffusionsgeschwindigkeit der Metallatome ergibt, so dass Fluktuationen, die anfänglich in der Reaktionsfront vorhanden sind, nunmehr auf Grund der deutlich erhöhten Reaktionsgeschwindigkeit „verstärkt" werden. Folglich kann sich an der Tiefe xs eine deutliche Rauhheit der entsprechenden Metallsilizidfront auf Grund dieses „Verstärkungseffektes" aufbauen, die durch die stark erhöhte Reaktionsgeschwindigkeit hervorgerufen wird. Gemäß der vorliegenden Erfindung wird eine modifizierte Dotierstoffkonzentration erzeugt, um damit eine erhöhte Dotierstoffkonzentration an oder zumindest in der Nähe des Solltiefe xs im Vergleich zu der in 2a gezeigten Dotierstoffkonzentration zu erhalten, wodurch auch das Reaktionsverhalten während des Silizidierungsprozesses modifiziert wird, was zu einer deutlich reduzierten Rauhheit der Metallsilizidfront führen kann.
  • 2b zeigt schematisch einen Graphen, der eine modifizierte Dotierstoffkonzentration innerhalb eines siliziumenthaltenden Halbleitergebiets in Bezug auf die Tiefenrichtung x und einen entsprechenden Unterschied im Diffusionsverhalten eines hochschmelzenden Metalls, der auf Grund der modifizierten Dotierstoffkonzentration erreicht werden kann, darstellt. Hierbei repräsentiert die Kurve D die modifizierte Dotierstoffkonzentration innerhalb eines Drain- oder Sourcegebiets, wobei eine erhöhte Dotierstoffkonzentration um die Solltiefe xs herum ausgebildet ist. Es sollte beachtet werden, dass der Begriff „erhöht" in diesem Zusammenhang so zu verstehen ist, dass zumindest an der Solltiefe xs ein Anstieg der Dotierstoffkonzentration vorhanden ist, wenn man sich der Solltiefe xs von links annähert, d. h. mit zunehmender Tiefe, so dass zumindest innerhalb einer gewissen Nachbarschaft von xs die Dotierstoffkonzentration mit zunehmender Tiefe ansteigt. Anders ausgedrückt, ein lokales Maximum der Dotierstoffkonzentration in Bezug auf die Tiefenrichtung x ist an oder in der Nähe der Solltiefe xs lokalisiert. Hierbei ist der Begriff „in der Nähe" oder „nahe" so zu verstehen, dass ein Abstand des lokalen Maximums zu der Solltiefe xs kleiner ist als ein Abstand des lokalen Maximus zu der Position, die die Tiefe Null repräsentiert, an der in konventionellen Bauelemente eine maximale Dotierstoffkonzentration vorherrscht. In einigen Ausführungsformen soll der Begriff „nahe" oder „in der Nähe" eine Tiefe von ungefähr 80 bis 120 % beschreiben, wobei die Solltiefe bei 100 % angeordnet ist. Beispielsweise kann in der 2b das eigentliche lokale Maximum an einer Tiefe xm angeordnet sein, die durch einen Pfeil F bezeichnet ist, wobei dieses lokale Maximum in der Nähe der Solltiefe xs angeordnet ist, da ein Abstand des lokalen Maximus zu der Solltiefe xs deutlich kleiner im Vergleich zu dem Abstand der Solltiefe xs von dem Oberflächenbereich, d. h. der Tiefe Null ist. Die Kurve E repräsentiert schematisch die entsprechende Reaktionsgeschwindigkeit in Bezug auf eine Dotierstoffkonzentration, wie sie beispielsweise durch die Kurve D repräsentiert ist, wobei qualitativ eine moderat geringe Reaktionsgeschwindigkeit erreicht wird, die sogar auf Grund der entsprechenden Zunahme der Dotierstoffkonzentration wegen des reduzierten Diffusionsverhaltens der Atome des hochschmelzenden Metalls abfällt. Folglich werden anfängliche Fluktuationen der Metallsilizidfront im Wesentlichen nicht „verstärkt" und können auf Grund der „Glättungs-" Wirkung der reduzierten Reaktionsgeschwindigkeit sogar reduziert werden. Somit kann die Metallsilizidfront eine reduzierte Rauhheit aufweisen und daher eine besser definierte Grenzfläche zu dem verbleibenden Siliziumgebiet bei der Solltiefe xs besitzen.
  • Es sollte beachtet werden, dass die Dotierstoffkonzentration und die Diffusionsgeschwindigkeit D, E lediglich anschaulicher Natur sind und dass andere Dotierstoffprofile gemäß der vorliegenden Erfindung erzeugt werden können. Beispielsweise zeigen die Kurven G und H schematisch entsprechende Dotierstoffprofile in der Tiefenrichtung, die ebenso zur Ausbildung einer Metallsilizidgrenzfläche in einer lokalisierteren Weise geeignet sein können. Es sollte beachtet werden, dass die Dotierstoffkonzentrationen, die in 2b gezeigt sind, sich auf eine einzelne Dotierstoffgattung in einer spezifizierten Leitfähigkeitsart beziehen, so dass ein entsprechendes Profil im Wesentlichen durch diese einzelne Dotierstoffgattung bestimmt ist. Z. B. weist ein n-Kanaltransistor stark n-dotierte Drain- und Sourcegebiete mit einem nur vernachlässigbaren Anteil an Gegendotierstoffen in der Nähe der Solltiefe xs auf, deren Auswirkung auf das Dotierstoffprofil ebenso vernachlässigbar sein kann, zumindest in der Nähe der Solltiefe xs. In anderen Ausführungsformen können die Kurven D, G, H jedoch eine „akkumulierte" Dotierstoffkonzentration repräsentieren, die dem gleichen oder einem unterschiedlichen Leitfähigkeitstyp angehören können. Z. B. kann die ho he Konzentration an der Solltief xs erreicht werden, in dem eine gewisse Menge an Dotierung und eine Gegendotierung des Gebiets um die Solltiefe xs herum vorgesehen wird, um damit eine moderat geringe effektive Dotierstoffkonzentration in Bezug auf das elektrische Verhalten zu erreichen, wobei dennoch eine erhöhte Dotierstoffkonzentration in Bezug auf die tatsächliche Anzahl an Dotierstoffatomen pro Volumeneinheit und damit im Hinblick auf die Auswirkung auf das Diffusionsverhalten eines Metalls erhalten wird, das für die Herstellung eines Metallsilizidgebiets verwendet wird. Sofern daher in dieser Beschreibung und in den angefügten Patentansprüchen der Begriff „Dotierstoffkonzentration" nicht anders definiert ist, ist dieser in der zuletzt genannten Bedeutung zu verstehen.
  • Mit Bezug zu 2c werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2c zeigt schematisch ein Halbleiterbauelement 200 mit einem Substrat 201, das ein beliebiges geeignetes Substrat für die Herstellung siliziumbasierter Halbleiterelemente repräsentieren kann. Beispielsweise kann das Substrat 201 ein Siliziumvollsubstrat repräsentieren, das auf einem oberen Bereich eine kristalline Siliziumschicht ausgebildet aufweist. In anderen Fällen kann das Substrat 201 ein SOI-artiges (Silizium-auf-Isolator) Substrat repräsentieren, das darauf ausgebildet eine isolierende Schicht (nicht gezeigt) und darüber eine siliziumenthaltende Halbleiterschicht aufweist. Das Halbleiterbauelement 200 kann ferner ein Transistorelement 210 mit einer Isolationsstruktur 213 aufweisen, die in dem Substrat 201 ausgebildet ist, d. h., innerhalb einer siliziumenthaltenden Halbleiterschicht, um damit ein aktives Gebiet 212 zu definieren. Über dem aktiven Gebiet 212 ist eine Gateelektrode 215 ausgebildet, die von dem aktiven Gebiet 212 durch eine Gateisolationsschicht 218 getrennt ist. Ein Kanalgebiet 211 ist unter der Gateisolationsschicht 218 ausgebildet und trennt in lateraler Richtung Halbleitergebiete, in denen tiefe Drain- und Sourcegebiete herzustellen sind. Des weiteren sind Erweiterungsgebiete 214a benachbart zu der Gateelektrode 215 ausgebildet, die an ihren Seitenwänden Offset- bzw. Versatzabstandselemente 216a ausgebildet aufweisen kann. Der Pfeil x bezeichnet eine Tiefenrichtung x, wobei die Tiefenrichtung x im Wesentlichen senkrecht zu einer anfänglichen Oberfläche des Substrats 201 orientiert ist. D. h. die Tiefenrichtung x ist auch geeignet definiert, wenn eine Oberflächentopologie über dem Substrat 201 während des Herstellungsprozesses des Bauelements 200 geschaffen wird, da beispielsweise die Rückseite des Substrats 201 verwendet werden kann, um die Orthogonalität der Tiefenrichtung x zu definieren. Bezüglich des Vorzeichens der Tiefenrichtung x, wie sie durch den Pfeil gekennzeichnet ist, ist dies so zu verstehen, dass eine Tiefe als zunehmend betrachtet wird, wenn von einem Oberflächenbereich ausgehend, etwa dem Bereich 214b, mit dem Wert Null begonnen wird und in Richtung in das Substrat 201 hinein der Wert ansteigt. Folglich kann eine Solltiefe xs als der Abstand der Anfangsoberfläche 214b und einer gewünschten Position einer Grenzfläche eines Metallsilizidgebiets definiert werden, das benachbart zu der Gateelektrode 215 zu bilden ist. Es sollte beachtet werden, dass der „Ursprung oder Nullpunkt" der Tiefenrichtung x über der Oberfläche 214b angeordnet sein kann, wenn Halbleiterbauelemente 200 betrachtet werden, die die Herstellung selektiv epitaktisch gewachsener Source- und Draingebiete erfordern, wie dies detaillierter mit Bezug zu 4 später beschrieben ist.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 200, wie es in 2c gezeigt ist, kann die folgenden Prozesse umfassen. Der Transistor 210, der in und auf dem aktiven Gebiet 212 herzustellen ist, kann eine spezifizierte Transistorart repräsentieren, etwa einen n-Kanaltransistor oder einen p-Kanaltransistor mit spezifizierten Transistorabmessungen, etwa einer Gatelänge, einer Gatebreite, einer spezifizierten Dicke der Gateisolationsschicht 218, und dergleichen. Basierend auf den Bauteilerfordernissen des Transistors 210 wird die Solltiefe xs so ausgewählt, dass der gewünschte Abfall des Gesamtschichtwiderstandes des Oberflächenbereichs 214b erhalten wird. Der Schichtwiderstand und auch der Gesamtkontaktwiderstand der Drain- und Sourcegebiete, die in dem Transistorelement 210 herzustellen sind, können merklich von der Art des hochschmelzenden Metalls, das zur Ausbildung des Meallsilizidgebiets verwendet wird, und der Solltiefe xs abhängen. Da das Gesamtverhalten des Transistors 210 deutlich von der Qualität der Grenzfläche des Metallsilizidgebiets, die im Wesentlichen an der Solltiefe xs gebildet wird, beeinflusst ist, werden die Herstellungsprozesse für das Bauelement 200 und insbesondere Prozessrezepte, die bei der Ausbildung der Drain- und Sourcegebiete beteiligt sind, auf der Grundlage der Solltiefe xs so angepasst, dass ein modifiziertes Dotierstoffprofil in der Tiefenrichtung x erhalten wird, wie dies beispielsweise mit Bezug zu 2b beschrieben ist. Die Herstellung des Bauelements 200 kann damit Prozesse zur Ausbildung der Isolationsstruktur 213 und der Gateelektrode 215 einschließlich der Gateisolationsschicht 218 und des Versatzsabstandselements 216a gemäß gut etablierter Prozesstechniken umfassen, wie sie auch mit Bezug zu 1a beschrieben sind. Danach kann ein Ionenimplantationsprozess 220 ausgeführt werden, um eine Dotierstoffkonzentration zu schaffen, die für die Ausbildung der Erweiterungsgebiete 214a erforderlich ist. Danach kann in einigen Aus führungsformen ein schneller thermischer Ausheizprozess ausgeführt werden, um die Dotierstoffe in dem Gebiet 214a zu aktivieren und um durch die Implantation hervorgerufene Schäden erneut zu rekristallisieren. In anderen Ausführungsformen kann der Ausheizvorgang in einer späteren Phase nach der Ausbildung der Tiefen Drain- und Sourcegebiete ausgeführt werden. Danach können geeignete Abstandselemente durch gut etablierte Abscheide- und anisotrope Ätztechniken gebildet werden.
  • 2d zeigt schematisch das Halbleiterbauelement 200 nach der Ausbildung von Abstandselementen 216, die während eines Ionenimplantationsprozesses 221 für die Herstellung tiefer Drain- und Sourcegebiete 214 als eine Implantationsmaske dienen. In einer Ausführungsform kann die Ionenimplantation 221 als ein einzelner Implantationsschritt ausgeführt werden, wobei Implantationsparameter, etwa die Implantationsenergie und die Dosis auf der Grundlage der Solltiefe xs gesteuert werden. Somit kann die mittlere Eindringtiefe der Ionenimplantation 221 in Bezug auf die in diesem Implantationsprozess verwendete Dotierstoffgattung so bestimmt werden, dass eine erhöhte Dotierstoffkonzentration in der Nähe der Solltiefe xs erreicht wird. Eine entsprechende geeignete Implantationsenergie für die betrachtete Dotierstoffgattung kann effizient auf der Grundlage gut etablierter Simulationsberechnungen bestimmt werden. In anderen Ausführungsformen kann der Implantationsprozess 221 zwei oder mehr Implantationsschritte aufweisen, um damit das vertikale Dotierstoffprofil in der zuvor beschriebenen Weise zu modifizieren. In einer Ausführungsform kann ein zusätzlicher Implantationsschritt ausgeführt werden, der so gestaltet ist, dass die vorhergehende oder die nachfolgende Implantation für die Ausbildung der Tiefen-Drain- und Sourcgebiete 214 modifiziert wird, um damit die gewünschte erhöhte Dotierstoffkonzentartion an oder in der Nähe der Solltiefe xs zu schaffen. In anderen Ausführungsformen kann ein zusätzlicher Implantationsschritt auf Basis einer anderen Dotierstoffgattung ausgeführt werden, die die gleiche oder eine unterschiedliche Leitfähigkeitsart im Vergleich zu der Dotierstoffgattung vertreten kann, die für den vorhergehenden oder nachfolgenden Implantationsschritt zum eigentlichen Definieren der Drain- und Sourcegebiete 214 dient. Beispielsweise kann eine Dotierstoffgattung für die Herstellung der Tiefen Drain- und Sourcegebiete 214 verwendet werden, die ein deutlich anderes Diffusionsverhalten im Vergleich zu dem hochschmelzenden Metall zeigt, das nachfolgend bei der Ausbildung von Metallsilizidgebieten in den Drain- und Sourcegebieten 214 verwendet wird. Somit kann diese Dotierstoffgattung eine reduzierte Auswirkung auf das Diffusionsverhalten des hochschmelzenden Metalls ausüben, so dass der „Verstärkungs-" Effekt etwas weniger ausgeprägt sein kann, wobei die Einführung einer kann, wobei die Einführung einer zweiten Dotierstoffgattung mit einer ausgeprägteren Wirkung auf das Diffusionsverhalten des hochschmelzenden Metalls, d. h. mit einem ähnlichen Verhalten wie das hochschmelzende Metall, noch mehr den glättenden Effekt der erhöhten Dotierstoffkonzentration an oder in der Nähe der Solltiefe xs verstärken kann. In anderen Ausführungsformen kann sich die zweite Dotierstoffgattung in ihrer Leitfähigkeitsart unterscheiden, um damit als ein Gegendotierstoff zu wirken, wodurch die „elektrisch wirksame" Dotierstoffkonzentration reduziert wird, während andererseits die eigentliche Dotierstoffkonzentration, die als ein reaktionsverzögerndes Material dient, erhöht wird.
  • Es sollte beachtet werden, dass in einigen Ausführungsformen die Ionenimplantation 221, die als eine Einzelschrittimplantation ausgeführt wird, oder die zwei oder mehrere einzelne Implantationsschritte auf der Grundlage der gleichen oder unterschiedlichen Ionengattungen umfassen kann, so gestaltet sein kann, dass eine hohe Dotierstoffkonzentration an oder in der Nähe der Solltiefe xs erhalten wird, so dass für ein gegebenes hochschmelzendes Metall oder Metalle, die in einem nachfolgenden Silizidierungsprozess verwendet werden, und für gegebene Prozessbedingungen die Ionenimplantation 221 als eine „Barrieren-" Implantation in Bezug auf den nachfolgenden Silizidbildungsprozess betrachtet werden kann, da die Reaktionsfront deutlich „verlangsamt" wird. Nach dem Ionenimplantationsprozess 221 kann das Bauelement 200 ausgeheizt werden, um im Wesentlichen die während der Implantationssequenz 221 und möglicherweise durch die Implantation 220 (siehe 2c) eingeführten Dotierstoffe zu aktivieren und um auch kristalline Schäden auszuheilen, die durch die Implantationen 221 und 220 hervorgerufen wurden.
  • 2e zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Hier ist eine Schicht aus hochschmelzendem Metall 222 konform auf dem Bauelement 200 gebildet. Die Schicht 222 aus hochschmelzendem Metall kann aus einem oder mehreren Metallen, etwa Nickel, Kobalt, Titan, Platin, Wolfram und dergleichen aufgebaut sein, wobei die Schicht 222 aus zwei oder mehreren Teilschichten aufgebaut sein kann, wenn unterschiedliche hochschmelzende Metalle angewendet werden, oder die Schicht 222 kann als eine einzelne Schicht vorgesehen werden, die aus einem einzelnen hochschmelzenden Metall oder aus einer Verbindung zweier oder mehrerer unterschiedlicher hochschmelzender Metalle gebildet ist. Die Schicht 222 kann auf der Grundlage gut etablierter Abscheidetechniken, etwa der Sputter-Abscheidung, der chemischen Dampfabscheidung (CVD) und dergleichen gebildet werden, wobei eine Dicke der Schicht 222 auf der Grundlage der Solltiefe xs gesteuert wird. Somit ist die Dicke der Schicht 222 ausreichend, um damit die Ausbildung eines Metallsilizids bis hinab zu der Solltiefe xs zu ermöglichen. Entsprechende Daten in Bezug auf den Silizium-„Verbrauch" während eines Silizidierungsprozesses mit einem oder mehreren interessierenden hochschmelzenden Metallen können auf der Grundlage von Testdurchläufen, aus Erfahrung, und dergleichen erhalten werden. Danach wird das Bauelement 200 einer Wärmebehandlung unter spezifizierten Bedingungen unterzogen, d. h. einer spezifizierten Temperatur und Prozessdauer, um damit die Diffusion und somit die Reaktion des hochschmelzenden Metalls der Schicht 222 mit Silizium den Gebieten 214 und in der Gatelektrode 215 in Gang zu setzen. In anderen Beispielen kann die Herstellung des Metallsilizids in der Gateelektrode 215 von einem entsprechenden Prozess zur Ausbildung eines Metallsilizids in den Drain- und Sourcegebieten 214 entkoppelt werden. Beispielsweise kann eine Deckschicht (nicht gezeigt) auf der Gateelektrode 215 vorgesehen werden, so dass die Gateelektrode 215 während eines nachfolgenden Silizidierungsprozesses geschützt ist. Daraufhin kann die Deckschicht entfernt werden und es kann eine weitere Schicht aus hochschmelzendem Metall abgeschieden werden und eine weitere chemische Reaktion kann dann in Gang gesetzt werden, in der im Wesentlichen die Gateelektrode 215 betroffen ist, während eine Reaktion in den Drain- und Sourcegebieten 214 im Wesentlichen auf Grund des zuvor ausgebildeten Metallsilizids und auf Grund der modifizierten Dotierstoffkonzentration reduziert ist, die deutlich ein weiteres Eindringen der Metallsilizidfront unter die Solltiefe xs signifikant verlangsamen kann. Somit kann die Gateelektrode 215 ein anderes Metallsilizid empfangen, wobei die Ausbildung und damit die Abmessungen des entsprechenden Metallsilizids im Wesentlichen von den entsprechenden Metallsilizidgebieten in den Drain- und Sourcegebieten 214 entkoppelt sind. Im Folgenden wird angenommen, dass der Silizidierungsprozess gemeinsam für die Gateelektrode 215 und die Gebiete 214 ausgeführt wird. Es sollte auch beachtet werden, dass abhängig von dem verwendeten Material unterschiedliche Prozessstrategien erforderlich sein können. Beispielsweise kann Kobalt eine zweistufige Wärmebehandlung mit einem dazwischenliegenden selektiven Ätzschritt zum Entfernen von nicht reagiertem Kobalt erfordern, um damit das Kobaltsilizid von einer hochohmigen Phase in eine niederohmige Phase umzuwandeln. Für andere Materialien kann eine einzelne Wärmebehandlung geeignet sein, wie dies beispielsweise für Nickel, Nickelplatin und dergleichen der Fall ist. Wie zuvor mit Bezug zu 2b erläutert ist, diffundiert während der chemischen Reaktion Metall von der Schicht 222 in das Gebiet 214, wobei auf Grund des modifizierten Dotierstoffprofils in der Tiefenrichtung x eine Silizidierungsfront mit verbesserter Gleichförmigkeit entstehen kann, wodurch deutlich die Rauhheit einer Grenzfläche zwischen Metallsilizid und dem Halbleitermaterial verringert wird.
  • 2f zeigt schematisch das Halbleiterbauelement 200 nach Abschluss der zuvor beschriebenen Prozesssequenz. Somit weist das Bauelement 200 ein Metallsilizidgebiet 219 auf, das in der Gateelektrode 215 ausgebildet ist, und weist Metallsilizidgebiete 217 in den tiefen Drain- und Sourcegebieten 214 auf. Des weiteren ist eine Grenzfläche 217a im Wesentlichen an oder in der Nähe der Solltiefe xs angeordnet, wobei die entsprechende Dicke zumindest in im Wesentlichen horizontalen Bereichen deutlich reduziert ist im Vergleich zu konventionellen Verfahren. Folglich können nachteilige Auswirkungen, etwa Kontaktleckströme und dergleichen für eine vorgegebene Transistorgestaltung reduziert werden, wobei die Modifizierung des Dotierstoffprofiles in der Tiefenrichtung im Wesentlichen das Gesamtverhalten des Transistors 210 nicht negativ beeinflusst, da der Kontaktwiderstand des Transistors 210 im Wesentlichen durch die Leitfähigkeit des Metallsilizidgebiets 217 und nicht durch die Dotierstoffkonzentration darin bestimmt ist, wohingegen die Lage des PN-Übergangs 214c durch die Modifizierung des Dotierstoffprofils im Wesentlichen unbeeinflusst bleibt.
  • Es sollte beachtet werden, dass die Modifizierung des Dotierstoffprofils entsprechend einer gewünschten Solltiefe xs für eine spezielle Transistorart angepasst werden kann. Wie zuvor erläutert ist, können beispielsweise p- und n-Transistoren, die für gewöhnlich gemeinsam in CMOS-Bauelementen hergestellt werden, ein unterschiedliches Verhalten im Hinblick auf die Herstellung eines Silizidgebiets aufweisen. Somit kann eine gemeinsame Solltiefe xs für beide Transistorarten ausgewählt werden, wobei die entsprechenden modifizierten Dotierstoffprofile zu einer verbesserten Gleichförmigkeit bei der Herstellung entsprechender Metallsilizidgebiete führen können. In anderen Ausführungsformen sind unter Umständen unterschiedliche Solltiefen xs oder unterschiedliche Transistorarten geeignet und die Implantationssequenz zur Herstellung des modifizierten Dotierstoffprofils kann für die diversen unterschiedlichen Transistorarten unterschiedlich ausgeführt werden, wie nachfolgend beschrieben ist.
  • 3 zeigt schematisch ein Halbleiterbauelement 300, das darin zwei unterschiedliche Arten an Transistoren 310 und 350 ausgebildet aufweist, die ein Metallsilizidgebiet mit einer unterschiedlichen Solltiefe xs und ys erfordern. In 3 kann der Transistor 310 ein tiefes Drain- und Sourcegebiet 314 und entsprechende Erweiterungsgebiete 314a aufweisen, wobei ein Dotierstoffprofil entlang der Tiefenrichtung so modifiziert sein kann, wie dies zuvor mit Bezug zu den 2b, 2c bis 2f erläutert ist. D. h. die Dotierstoffkonzentration der Drain- und Sourcgebiete 314 ist an der Solltiefe xs erhöht. Ferner kann der Transistor 310 mittels einer Maske abgedeckt sein, etwa einer Lackmaske 323, um damit den Transistor 310 während eines Implantationsprozesses 324 zu schützen, der so gestaltet ist, um entsprechende tiefe Drain- und Sourcgebiete in dem Transistor 350 mit einem Dotierstoffprofil mit einer erhöhten Dotierstoffkonzentration an oder in der Nähe der Solltiefe ys zubilden. Hinsichtlich des Implantationsprozesses 324 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu der Implantation 221 (siehe 2d) beschrieben sind. Nach der Ausbildung der tiefen Drain- und Sourcegebiete in dem Transistor 350 können geeignete Ausheizzyklen ausgeführt werden und die weitere Bearbeitung kann so fortgesetzt werden, wie dies auch mit Bezug zu 2e beschrieben ist. D. h. es kann eine Schicht aus hochschmelzendem Metall mit einer Dicke abgeschieden werden, die ausreichend ist, um Silizium zumindest bis hinab zu der Solltiefe ys aufzubauen. Somit kann ein gemeinsamer Silizidierungsprozess ausgeführt werden, während insbesondere das modifizierte Dotierstoffprofil in dem Transistor 310, der die kleinere Solltiefe xs aufweist, im Wesentlichen die Silizidfront an oder in der Nähe von xs hält, während die Silizidfront in dem zweiten Transistor 350 bis hinunter zu der Solltiefe ys fortschreiten kann. Folglich wird ein höheres Maß an Prozessflexibilität bei der Herstellung von Metallsilizidgebieten für unterschiedliche Transistorarten bereitgestellt, ohne dass zusätzliche Prozesskomplexität erzeugt wird, da die Ausbildung der Lackmaske 323 eine Standardprozedur in dem konventionellen Prozessablauf ist, wenn unterschiedliche Transistorarten erforderlich sind.
  • 4 zeigt schematisch ein Halbleiterbauelement 400 mit einem darin ausgebildeten Transistorelement 410, in welchem mindestens ein Teil von Dotierstoffen durch Abscheiden oder Diffusion eingebracht ist. Der Transistor 410 umfasst eine Gateelektrode 415 mit daran ausgebildeten Abstandselementen 416, zu denen angrenzend epitaxial gewachsene siliziumenthaltende Halbleitegebiete 424 ausgebildet sind. Ferner ist eine Solltiefe xs gezeigt, an der eine Grenzfläche eines Metallsilizidgebiets auszubilden ist. Es sollte beachtet werden, dass die Solltiefe xs auch innerhalb eines aktiven Gebiets 412 angeordnet sein kann, das innerhalb eines Substrats 401 vor der Ausbildung der Gebiete 424 gebildet ist. Im Prinzip kann der Transistor 410 gemäß den Prozesstechniken hergestellt werden, die zuvor mit Bezug zu 1a und mit Bezug zu den 2c bis 2f beschrieben sind, wobei vor der Aus bildung der tiefen Drain- und Sourcgebiete die Gebiete 424 durch gut etablierte selektive epitaktische Wachstumstechniken hergestellt werden können, in denen eine spezielle Dotierstoffgattung der Abscheideatmosphäre hinzugefügt werden kann, um damit die Gebiete 424 als dotierte Gebiete bereitzustellen. Abhängig von den Prozessparametern für die Steuerung der Abscheideatmosphäre des selektiven epitaktischen Wachstumsprozesses kann ein gewünschtes vertikales Dotierstoffprofil eingestellt werden. Da beispielsweise die Abscheiderate für ein vorgegebenes Abscheiderezept gut bekannt ist, kann das Hinzufügen des Dotierstoffvorstufenmaterials auf der Grundlage der Solltiefe xs gesteuert werden. Z. B. kann ein äußerst lokalisierter Konzentrationsspitzenwert mit einer spezifizierten Dotierstoffgattung an der Solltiefe xs geschaffen werden. Dazu kann eine entsprechende kurzzeitige Einführung des Dotierstoffvorstufenmaterials in die Abscheideatmosphäre des selektiven epitaktischen Wachstumsprozesses durchgeführt werden, wenn die Solltiefe xs erreicht ist. Wenn ein äußerst lokalisierter Konzentrationsspitzenwert erwünscht ist, können die Prozessparameter entsprechend eingestellt werden, um die Abscheiderate geeignet zu reduzieren, zumindest während der Abscheidung des Materials „in der Nähe" der Solltiefe xs. In anderen Ausführungsformen kann eine im Wesentlichen gleichförmige Dotierstoffkonzentration innerhalb der epitaktisch gewachsenen Gebiete 424 erzeugt werden und die erforderliche Modifizierung des Dotierstoffprofils in der Tiefenrichtung kann durch einen speziell gestalteten Ionenimplantationsprozess erreicht werden, wie dies auch mit Bezug zu 2d beschrieben ist, wenn dort auf die Ionenimplantation 221 Bezug genommen wird. In noch anderen Ausführungsformen kann eine präzise Positionierung einer erhöhten Dotierstoffkonzentration, d. h. der Position der Solltiefe xs, innerhalb des aktiven Gebiets 412 auszubilden sein. In diesem Falle kann das Gebiet 412 benachbart zu den Abstandselementen 416 mittels einer geeigneten Technik, etwa einer isotropen oder anisotropen Ätzung, abgetragen werden. In einer anschaulichen Ausführungsform kann ein Oxidationsprozess in einer sehr kontrollierten Weise ausgeführt werden, und das Siliziumdioxid kann durch gut etablierte äußerst selektive und gut steuerbare nasschemische Ätztechniken entfernt werden, wodurch eine Vertiefung 424a in äußerst steuerbarer Weise gebildet wird. Danach kann der epitaktisch Wachstumsprozess zur Ausbildung der Gebiete 424 in der gleichen Weise ausgeführt werden, wie dies zuvor beschrieben ist, wobei nun die Solltiefe xs innerhalb der Vertiefung 424a lokalisiert ist, wodurch es möglich ist, einen äußerst lokalisierten Dotierstoffkonzentrationsspitzenwert mit einer gewünschten Dotierstoffgattung bereitzustellen. Nach der Beendigung des selektiven epitaktischen Wachstumsprozesses zur Herstellung der Gebiete 424 können optional weitere Implantationsprozesse ausgeführt werden, um tiefe Drain- und Sourcegebiete mit um tiefe Drain- und Sourcegebiete mit einer vertikalen Ausdehnung zu bilden, wie sie durch die Bauteilerfordernisse vorgegeben ist. Es kann dann ein Ausheizprozess ausgeführt werden, die durch den optionalen Ionenimplantationsschritt eingeführten Dotierstoffe zu aktiveren. Es sollte beachtet werden, dass die zusätzlichen Implantationsprozesse zur Herstellung der tiefen Drain- und Sourcegebiete weggelassen werden können, wenn die Vertiefungen 424a gebildet werden, und das Dotierstoffprofil kann im Wesentlichen vollständig auf der Grundlage des Steuerns der Dotierstoffvorstufenmaterialkonzentration in der selektiven epitaktischen Abscheideatmosphäre erreicht werden. In diesem Falle kann der Ausheizprozess weggelassen werden, da die Dotierstoffatome typischerweise an Gitterplätzen angeordnet sind. Danach kann das Abstandselement 416 durch gut etablierte äußerst selektive Ätztechniken entfernt werden und anschließend wird eine entsprechende Implantationssequenz ausgeführt, um Erweiterungsgebiete benachbart zu der Gateelektrode 415 zu bilden. Anschließend können weitere Abstandselemente, etwa die Abstandselemente 415 ausgebildet werden und können Metallsilizidgebiete in ähnlicher Weise hergestellt werden, wie dies zuvor mit Bezug zu 2f beschrieben ist. Während dieses Silizidierungsprozesses führt die äußerst lokalisierte erhöhte Dotierstoffkonzentration an oder in der Nähe der Solltiefe xs zu einer verbesserten „Lokalisierung" der Metallsilizidgrenzfläche, wodurch die Gesamteigenschaften des Transistors 410 verbessert werden. Da ferner eine sehr hohe und sehr lokalisierte Dotierstoffkonzentration einer geeigneten Dotierstoffgattung an oder in der Nähe der Solltiefe xs positioniert werden kann, kann die „Barrieren-" Wirkung des Konzentrationsspitzenwertes so eingestellt werden, dass diese äußerst ausgeprägt ist, ohne wesentlich das gesamte „elektrische" Dotierstoffprofil zu beeinflussen.
  • Es gilt also: Die vorliegende Erfindung stellt eine verbesserte Technik zur Ausbildung von Metallsiliziden mit geringeren Ungleichförmigkeiten an einer Grenzfläche zu den verbleibenden Halbleitergebieten bereit, wodurch das Funktionsverhalten von Transistorelementen verbessert wird. Die verbesserte Metallsilizideigenschaften können erreicht werden, indem das vertikale Dotierstoffprofil in den tiefen Drain- und Sourcegebieten modifiziert wird, wobei eine erhöhte Dotierstoffkonzentration an oder in der Nähe einer Solltiefe für die Metallsilizidgrenzfläche erzeugt wird, die dann eine „Barrieren-" Dotierstoffkonzentration bilden kann. Die Barrierenkonzentration kann signifikant das Diffusionsverhalten und damit die Reaktionsgeschwindigkeit während des Herstellungsprozesses für das Metallsilizid beeinflussen. Die Barrierendotierstoffkonzentration kann durch eine speziell gestaltete Implantationssequenz gebildet werden, die einen oder mehrere Implantationsschritte enthalten kann, und/oder durch das Einführen von Dotierstoffen auf der Grundlage eines epitaktischen Abscheideprozesses. Unabhängig von der Art und Weise, wie die erhöhte Dotierstoffkonzentration erzeugt wird, können unterschiedliche Dotierstoffgattungen mit dem gleichen oder einem unterschiedlichen Leitungsverhalten angewendet werden. Wenn unterschiedliche Leitungsarten verwendet werden, kann die Dotierstoffkonzentration, die das Metalldiffusionsverhalten beeinflusst, zumindest zu einem gewissen Grad von der elektrisch wirksamen Dotierstoffkonzentration entkoppelt werden, wodurch eine verbesserte Flexibilität bei der Gestaltung der Barrierenkonzentration im Wesentlichen unabhängig von dem elektrischen Transistorverhalten bereitgestellt wird.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (18)

  1. Verfahren Ermitteln einer Solltiefe eines Metallsilizidgebiets, das in einem siliziumenthaltenden Halbleitergebiet zu bilden ist, das über einem Substrat ausgebildet ist; Bilden eines Dotierstoffprofils in dem siliziumenthaltenden Halbleitergebiet entlang einer Tiefenrichtung des siliziumenthaltenden Halbleitergebiets auf der Grundlage der Solltiefe, um ein lokales Maximum einer Dotierstoffkonzentration in der Nähe der Solltiefe zu erhalten; und Bilden des Metallisilizidgebiets auf der Grundlage der Solltiefe.
  2. Verfahren nach Anspruch 1, wobei Bilden des Dotierstoffprofils umfasst: Ausführen eines Ionenimplantationsprozesses, wobei eine Implantationsdosis und eine Energie gesteuert werden, um im Wesentlichen das Dotierstoffprofil zu erzeugen.
  3. Verfahren nach Anspruch 2, wobei der Ionenimplantationsprozess mindestens einen ersten Implantationsschritt mit einer ersten Dotierstoffgattung einer ersten Leitfähigkeitsart umfasst.
  4. Verfahren nach Anspruch 3, wobei das Dotierstoffprofil im Wesentlichen durch die erste Dotierstoffgattung bestimmt ist.
  5. Verfahren nach Anspruch 3, wobei der Ionenimplantationsprozess mindestens einen zweiten Implantationsschritt mit einer zweiten Dotierstoffgattung umfasst, die sich von der ersten Dotierstoffgattung unterscheidet, wobei die erste und die zweite Dotierstoffgattung im Wesentlichen das lokale Maximum bestimmen.
  6. Verfahren nach Anspruch 1, wobei Bilden des Dotierstoffprofils Einführen einer Dotierstoffgattung durch Abscheidung und/oder Diffusion umfasst.
  7. Verfahren nach Anspruch 1, wobei das siliziumenthaltende Halbleitergebiet mit dem Dotierstoffprofil ein Draingebiet und/oder ein Sourcegebiet eines Feldeffekttransistors repräsentiert.
  8. Verfahren nach Anspruch 1, wobei Bilden des Metallsilizidgebiets umfasst: Abscheiden einer Schicht eines hochschmelzenden Metalls über dem siliziumenthaltenden Halbleitergebiet; und Wärmebehandeln des Substrats, um eine Metalldiffusion zur Bildung des Metallsilizids in Gang zu setzen.
  9. Verfahren nach Anspruch 8, wobei eine Dicke der Schicht aus hochschmelzendem Metall und/oder eine Temperatur der Wärmebehandlung und/oder eine Dauer der Wärmebehandlung gesteuert werden, um ein Silizidwachstum im Wesentlichen an der Solltiefe zu stoppen.
  10. Verfahren mit: Festlegen einer ersten Solltiefe für ein Metallsilizidgebiet für ein Drain- und ein Sourcegebiet einer ersten spezifizierten Transistorart, die auf einem oder mehreren Substraten herzustellen ist; Bilden der Drain- und Sourcegebiete der ersten spezifizierten Transistorart auf einem oder mehreren Substraten mit einem Dotierstoffprofil bezüglich einer Tiefenrichtung des einen oder der mehreren Substrate auf der Grundlage der ersten Solltiefe, um für eine zunehmende Tiefe bei Annäherung an die erste Solltiefe eine zunehmende Dotierstoffkonzentration zu erhalten; und Bilden des Metallsilizidgebiets in den Drain- und Sourcegebieten der ersten spezifizierten Transistorart auf der Grundlage der ersten Solltiefe.
  11. Verfahren nach Anspruch 10, wobei Bilden der Drain- und Sourcegebiete umfasst: Ausführen eines Ionenimplantationsprozesses, wobei eine Implantationsdosis und eine Energie gesteuert werden, um im Wesentlichen das Dotierstoffprofil zu erzeugen.
  12. Verfahren nach Anspruch 11, wobei der Ionenimplantationsprozess mindestens einen ersten Implantationsschritt mit einer Dotierstoffgattung einer ersten Leitfähigkeitsart umfasst.
  13. Verfahren nach Anspruch 12, wobei das Dotierstoffprofil im Wesentlichen durch die erste Dotierstoffgattung bestimmt ist.
  14. Verfahren nach Anspruch 12, wobei der Ionenimplantationsprozess mindestens einen zweiten Implantationsschritt mit einer zweiten Dotierstoffgattung umfasst, die sich von der ersten Dotierstoffgattung unterscheidet, wobei die erste und die zweite Dotierstoffgattung im Wesentlichen das Dotierstoffprofil bestimmen.
  15. Verfahren nach Anspruch 10, wobei Bilden der Drain- und Sourcegebiete Einführen einer Dotierstoffgattung durch Abscheidung und/oder Diffusion umfasst.
  16. Verfahren nach Anspruch 10, wobei Bilden des Metallsilizidgebiets umfasst: Abscheiden einer Schicht aus hochschmelzendem Metall über einem siliziumenthaltenden Halbleitergebiet, das auf dem einen oder den mehreren Substraten ausgebildet ist; und Wärmebehandeln des einen oder mehreren Substrate, um eine Metalldiffusion zur Bildung von Metallsilizid in Gang zu setzen.
  17. Verfahren nach Anspruch 16, wobei eine Dicke der Schicht aus hochschmelzendem Metall und/oder eine Temperatur der Wärmebehandlung und/oder eine Dauer der Wärmebehandlung gesteuert werden, um das Silizidwachstum im Wesentlichen an der Solltiefe zu stoppen.
  18. Verfahren nach Anspruch 10, das ferner umfasst: Festlegen einer zweiten Solltiefe für ein zweites Metallsilizidgebiet, das in einem Drain- und Sourcegebiete einer zweiten spezifizierten Transistorart zu bilden ist, die auf dem einen oder den mehreren Substraten auszubilden ist; Bilden der Drain- und Sourcegebiete der zweiten spezifizierten Transistorart mit einem zweiten Dotierstoffprofil in Bezug auf die Tiefenrichtung des einen oder mehreren Substrate auf der Grundlage der zweiten Solltiefe, um bei einer zunehmenden Tiefe bei Annäherung an die zweite Solltiefe eine Zunahmen der zweiten Dotierstoffkonzentration zu erreichen; und Bilden des zweiten Metallsilizidgebiets in den Drain- und Sourcegebieten der zweiten spezifizierten Transistorart, um ein Metallsilizidwachstum im Wesentlichen an der zweiten Solltiefe zu stoppen.
DE102005024911A 2005-05-31 2005-05-31 Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles Withdrawn DE102005024911A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102005024911A DE102005024911A1 (de) 2005-05-31 2005-05-31 Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles
US11/379,079 US20060270202A1 (en) 2005-05-31 2006-04-18 Technique for reducing silicide non-uniformities by adapting a vertical dopant profile
KR1020077031063A KR20080019656A (ko) 2005-05-31 2006-05-23 수직 도펀트 프로파일을 적용함으로써 실리사이드비-균일성을 감소시키는 방법
PCT/US2006/019722 WO2006130375A2 (en) 2005-05-31 2006-05-23 Technique for reducing silicide non-uniformities by adapting avertical dopant profile
JP2008514688A JP2008543082A (ja) 2005-05-31 2006-05-23 垂直方向のドーパントプロファイルを適応的に変更することによってシリサイド不均一性を低減するための技法
CNA2006800187596A CN101194349A (zh) 2005-05-31 2006-05-23 通过改变垂直掺杂物质分布以减少硅化物不均匀度的技术
EP06770831A EP1905068A2 (de) 2005-05-31 2006-05-23 Technik zur verringerung von silizid-ungleichförmigkeiten durch anpassen eines avertikalen dotierungsstoffprofils
TW095118981A TW200703476A (en) 2005-05-31 2006-05-29 Technique for reducing silicide non-uniformities by adapting a vertical dopant profile

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005024911A DE102005024911A1 (de) 2005-05-31 2005-05-31 Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles

Publications (1)

Publication Number Publication Date
DE102005024911A1 true DE102005024911A1 (de) 2006-12-28

Family

ID=37464008

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005024911A Withdrawn DE102005024911A1 (de) 2005-05-31 2005-05-31 Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles

Country Status (5)

Country Link
US (1) US20060270202A1 (de)
JP (1) JP2008543082A (de)
CN (1) CN101194349A (de)
DE (1) DE102005024911A1 (de)
TW (1) TW200703476A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393308B1 (ko) * 2008-01-30 2014-05-12 삼성전자주식회사 실리사이드화 공정을 이용하는 반도체 소자의 제조 방법
DE102008035809B3 (de) * 2008-07-31 2010-03-25 Advanced Micro Devices, Inc., Sunnyvale Technik zum Verringern der Silizidungleichmäßigkeiten in Polysiliziumgateelektroden durch eine dazwischenliegende Diffusionsblockierschicht
US8470700B2 (en) * 2010-07-22 2013-06-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device with reduced contact resistance and method of manufacturing thereof
JP5102411B2 (ja) * 2010-09-06 2012-12-19 パナソニック株式会社 半導体装置およびその製造方法
US11081358B2 (en) * 2018-07-05 2021-08-03 Applied Materials, Inc. Silicide film nucleation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156615A (en) * 1998-09-30 2000-12-05 Advanced Micro Devices, Inc. Method for decreasing the contact resistance of silicide contacts by retrograde implantation of source/drain regions

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037232A (en) * 1997-09-15 2000-03-14 Advanced Micro Devices Semiconductor device having elevated silicidation layer and process for fabrication thereof
US20020031909A1 (en) * 2000-05-11 2002-03-14 Cyril Cabral Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets
JP2002043564A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp サリサイドトランジスタの製造方法、半導体記憶装置および半導体装置
US6555880B2 (en) * 2001-06-07 2003-04-29 International Business Machines Corporation Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby
US6858506B2 (en) * 2002-08-08 2005-02-22 Macronix International Co., Ltd. Method for fabricating locally strained channel
US6902991B2 (en) * 2002-10-24 2005-06-07 Advanced Micro Devices, Inc. Semiconductor device having a thick strained silicon layer and method of its formation
JP3840198B2 (ja) * 2003-04-28 2006-11-01 株式会社東芝 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156615A (en) * 1998-09-30 2000-12-05 Advanced Micro Devices, Inc. Method for decreasing the contact resistance of silicide contacts by retrograde implantation of source/drain regions

Also Published As

Publication number Publication date
CN101194349A (zh) 2008-06-04
US20060270202A1 (en) 2006-11-30
TW200703476A (en) 2007-01-16
JP2008543082A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102007052220B4 (de) Verfahren zur Dotierstoffprofileinstellung für MOS-Bauelemente durch Anpassen einer Abstandshalterbreite vor der Implantation
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102005052055B3 (de) Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
DE102004026149B4 (de) Verfahren zum Erzeugen eines Halbleiterbauelements mit Transistorelementen mit spannungsinduzierenden Ätzstoppschichten
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE102007030056B3 (de) Verfahren zum Blockieren einer Voramorphisierung einer Gateelektrode eines Transistors
DE102009015748B4 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102004052617B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement mit Halbleitergebieten, die unterschiedlich verformte Kanalgebiete aufweisen
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
DE102006051492A1 (de) Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102011003439A1 (de) Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE102007009915A1 (de) Halbleiterbauelement mit verformter Halbleiterlegierung mit einem Konzentrationsprofil
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
DE102007015504A1 (de) SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material
DE102010064287B4 (de) Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee