Nothing Special   »   [go: up one dir, main page]

DE10103186B4 - Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip - Google Patents

Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip Download PDF

Info

Publication number
DE10103186B4
DE10103186B4 DE10103186A DE10103186A DE10103186B4 DE 10103186 B4 DE10103186 B4 DE 10103186B4 DE 10103186 A DE10103186 A DE 10103186A DE 10103186 A DE10103186 A DE 10103186A DE 10103186 B4 DE10103186 B4 DE 10103186B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor
plastic coating
semiconductor wafer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10103186A
Other languages
English (en)
Other versions
DE10103186A1 (de
Inventor
Harry Dr. Hedler
Bernd RÖMER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10103186A priority Critical patent/DE10103186B4/de
Priority to US10/056,356 priority patent/US6858799B2/en
Publication of DE10103186A1 publication Critical patent/DE10103186A1/de
Priority to US11/030,799 priority patent/US7037761B2/en
Application granted granted Critical
Publication of DE10103186B4 publication Critical patent/DE10103186B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiterchip (2) mit einer Rückseite (5) und Randseitenbereichen (6) des Halbleiterchips (2, wobei das Verfahren die Verfahrensschritte aufweist:
a) Aufbringen einer Kunststoffbeschichtung (10) zumindest auf Teile einer Rückseite (5) eines Halbleiter-Wafers (14) für mehrere Halbleiterchips (2) in einer Dicke im Mikrometerbereich,
b) Trennen des Halbleiter-Wafers (14) in einzelne Halbleiterchips (2).
c) Erweichen und/oder Schmelzen der Kunststoffbeschichtung (10) unter thermischer Behandlung der getrennten Halbleiterchips (2),
d) Benetzen von Eck- (8) und Kantenbereichen (9) sowie der Randseitenbereiche (6) des Halbleiterchips (2) durch die Kunststoffbeschichtung (10) von der Rückseite (5) des Halbleiterchips (2) aus,
e) Fertigstellen des Halbleiterchips (2) zu einem verpackten elektronischen Bauteil (1), wobei die benetzten Rückseite (5) und die benetzten Randseitenbereiche (6) des Halbleiterchips (2) Außenflächen eines Gehäuses (15) bilden.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiterchip, bei dem die Rückseite und die Randseitenbereiche des Halbleiterchips Gehäuseaußenseiten bilden entsprechend den unabhängigen Ansprüchen.
  • Elektronische Bauteile, deren Gehäuseaußenseiten teilweise aus den Oberflächen eines Halbleiterchips gebildet sind, sind erhöhter Bruchgefahr ausgesetzt, insbesondere bei Transport und Weiterverarbeitung. Ferner sind diese sogenannten CSP-Gehäuse (Chip Size Packages) bei Funktionsprüfungen in entsprechenden Prüfanlagen erhöhter Bruchgefahr ausgesetzt. Beispielsweise geschieht der Vorgang des Einführens in eine Meßfassung je nach Produkt zum Prüfen des elektronischen Bauteils bis zu zehn mal. Dabei kann es häufig zur Berührung der Kanten und Randseitenbereiche mit Führungen und Sockeln der Testapparatur kommen. Diese Berührungen führen zu Ausbrüchen des kristallinen Halbleitermaterials der Chips, was wiederum zu Ausschuss führt. Der Verlust im Bereich der Prüftechnik durch diese Kanten und Seitenberührungen liegt bei bis zu 3 %.
  • Aus der DE 197 28 992 A1 ist ein Halbleiterbauteil mit einem Flip-Chip bekannt, bei dem ein dünner Stützrahmen die Seitenbereiche des Halbleiterchips bedeckt. Außer dem Stützrahmen umfasst das Gehäuse noch einen Deckel, der die Chiprückseite und Bereiche des Stützrahmens bedeckt.
  • Ein Verfahren zur Herstellung eines Chip Size Packages ist aus der US 5,879,964 bekannt. Bei diesem Verfahren wird ein Halbleiterwafer in Halbleiterchips aufgetrennt, die Halbleiterchips werden auf eine Folie aufgebracht und es wird zur Bildung eines Gehäuses ein Polymerfilm auflaminiert.
  • Aus der JP 10316955 ist ein aushärtbares Bindemittel bekannt, das schnell vernetzt, nicht schnell altert und gut lagerbar ist.
  • In der EP 0 734 059 A2 ist ebenfalls ein Verfahren zur Herstellung eines Chip Size Packages offenbart. Dabei werden die Randseiten des Halbleiterchips während der Herstellung durch einen Schutzrahmen bedeckt.
    •
  • Aufgabe der Erfindung ist es, den Ausschuss bzw. den Verlust bei einem Prüfen und bei einem Weiterverarbeiten von derartigen elektronischen Bauteilen mit Halbleiterchips zu vermindern.
  • Diese Aufgabe wird durch den Gegenstand des Hauptanspruchs gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung eines elektronische Bauteils mit einem Halbleiterchip angegeben, der eine aktive Oberseite mit integrierten Schaltungen und eine passive Rückseite aufweist. Die Rückseite und Randseitenbereiche des Halbleiterchips bilden gleichzeitig Gehäuseaußenseiten, wobei mindestens die Eck- und Kantenbereiche der Rückseite und die Randseitenbereiche des Halbleiterchips eine Kunststoffbeschichtung mit einer Dicke im Mikrometerbereich aufweisen. Der Mikrometerbereich in Bezug auf die Dicke der Kunststoffbeschichtung betrifft Dicken unter 15 μm, vorzugsweise Dicken zwischen 0,5 μm und 50 μm.
  • Eine derart dünne Kunststoffbeschichtung im Mikrometerbereich passt sich selbst bei extremer thermischer Belastung durch ihre Mikrofließprozesse an die thermisch bedingten Ausdehnungen des Halbleiterchips an. Ferner entstehen aufgrund von Mikrofließprozessen der dünnen Kunststoffbeschichtung keine Einkerbungen oder Risse in einer derartigen Schutzschicht für die Ecken-, Kanten- und Ränderbereiche eines Halbleiterchips. Es werden vielmehr Mikrorisse im Halbleitermaterial im Randbereich der Halbleiterchips adhesiv verklebt. Ferner werden Spannungsspitzen, die bei dem Trennverfahren eines Halbleiterwafers zu Halbleiterchips in Ecken, Kanten und Randbereichen eingebracht werden, durch die Beschichtung im Mikrometerbereich abgebaut. Dicke Beschichtungen über den genannten Mikrometerbereich hinaus können diese Ausgleichsfunktion nicht leisten, so dass derartige Kunststoffbeschichtungen als Kantenschutz der Gefahr unterliegen, von dem Halbleitermaterial abzuplatzen, so dass größere und technisch aufwendige Verfahren vorzusehen sind, um das Anhaften von dicken Kunststoffbeschichtungen als Kantenschutz im Randbereich von Halbleiterchips zu gewährleisten.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiterchip, mit einer Rückseite und Randseitenbereiche des Halbleiterchips als Gehäuseaußenseiten, weist folgende Verfahrensschritte auf:
    • a) Aufbringen einer Kunststoffbeschichtung auf eine. Rückseite eines Halbleiterwafers für mehrere Halbleiterchips in einer Dicke im Mikrometerbereich unmittelbar vor dem Trennen des Halbleiterwafers in einzelne Halbleiterchips,
    • b) Erweichen und/oder Schmelzen der Kunststoffbeschichtung unter thermischer Behandlung der getrennten Halbleiterchips,
    • c) Benetzen von Eck- und Kantenbereichen sowie der Randseitenbereiche des Halbleiterchips durch die Kunststoffbeschichtung von der Rückseite des Halbleiterchips aus,
    • d) Fertigstellen des Halbleiterchips zu einem verpackten elektronischen Bauteil, wobei die Rückseite und die Randseitenbereiche des Halbleiterchips Außenflächen eines Gehäuses bilden.
  • Ein derartiges Verfahren hat den Vorteil, dass für mehrere Halbleiterchips gleichzeitig ein Schutz der Rückseite und der Randseitenbereiche durch eine Kunststoffbeschichtung in einer Dicke im Mikrometerbereich hergestellt werden kann, ohne teure Verfahrensschritte bei der Herstellung von elektronischen Bauteilen einzuführen. Eine flächenhafte und auch eine selektive Beschichtung von Halbleiterwafern können relativ preiswert durchgeführt werden. Dazu muss lediglich der Kunststoff für die Kunststoffbeschichtung in flüssiger Form auf die gesamte Rückseitenfläche eines Halbleiterchips oder selektiv durch eine Maske oder ein Sieb aufgebracht werden. Nach dem Festwerden dieser Kunststoffbeschichtung kann der Halbleiterwafer mit Halbleitertechnologie weiterbehandelt werden.
  • Bei einem Durchführungsbeispiel des Verfahrens wird die Kunststoffbeschichtung auf die Rückseite des Halbleiterwafers selektiv aufgebracht, d.h. nur in Bereichen, in denen eine Kunststoffbeschichtung erforderlich ist, die sich über die Eck- und Kantenbereiche auf die Randseitenbereiche eines Halbleiterchips verteilen soll. Dazu werden mindestens die Positionen aller Trennfugen für die Halbleiterchips in einer vorbestimmten Breite auf der Rückseite des Halbleiterwafers überdeckt. Die Breite der selektiven Kunststoffbeschichtung auf den Trennfugen für die Halbleiterchips entspricht mindestens dem Zweifachen der Breite der Trennfugen. Das hat den Vorteil, dass auf der Rückseite des Halbleiterwafers eine relativ grobe Ausrichtung des Musters der selektiven Kunststoffbeschichtung zugelassen werden kann und nicht die Präzision aufweisen muss, wie sie für das Trennen der Halbleiterchips erforderlich ist. Je breiter die Streifen der Kunststoffbeschichtung auf der Rückseite des Halbleiterchips sind, um so großzügiger kann mit der Ausrichtung der Rückseite in Bezug auf die Trennfugen verfahren werden, was den Justageschritt und auch die Justagevorrichtung, die dafür erforderlich wird, erheblich verbilligt.
  • Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, dass das Aufbringen der Kunststoffbeschichtung auf den Halbleiterwafer mittels einer Drucktechnik vorzugsweise einer Siebdrucktechnik erfolgt. Mit einer derartigen Drucktechnik kann preiswert eine selektive Kunststoffbeschichtung erreicht werden, da das Einbringen oder Aufbringen der Kunststoffbeschichtung auf die Rückseite des Halbleiterwafers nur dort erfolgt, wo die Druckvorlage oder Druckmatrize dieses vorsieht.
  • Bei einem weiteren Durchführungsbeispiel des Verfahrens erfolgt das Aufbringen der Kunststoffbeschichtung auf den Halbleiterwafer mittels einer Sprühtechnik. Erfolgt diese Sprühtechnik durch eines Maske, kann auch hier auf relativ einfache Weise ein selektives Aufbringen realisiert werden. Jedoch hat die Sprühtechnik dann besondere Vorteile, wenn die Rückseite des Halbleiterwafers vollständig gleichmäßig mit einer hauchdünnen im Submikrometerbereich liegenden Kunststoffbeschichtung zu versehen ist.
  • Eine gleichmäßige Beschichtung der Rückseite des Halbleiterwafers kann in einem weiteren Durchführungsbeispiel des Verfahrens mittels Schleudertechnik erfolgen. Das Schleudertechnikverfahren hat den Vorteil, dass äußerst dünne Kunststoffbeschichtungen teilweise im Submikrometerbereich, d.h. unter 1 μm, unter gleichmäßiger Dicke herstellbar sind.
  • Bei einem weiteren Durchführungsbeispiel des Verfahrens erfolgt die Kunststoffbeschichtung auf der Rückseite des Halbleiterwafers mittels einer Tauchtechnik. Bei einer Tauchtechnik werden Dicken erreicht, die im oberen Bereich des Mikrometerbereichs liegen, also im Bereich zwischen 5 und 50 μm. Die Tauchtechnik hat den Vorteil, dass eine große Anzahl von Wafern gleichzeitig unter Einsatz eines entsprechenden Gestells in ein Kunststoffschmelzbad eingetaucht werden können, und ist deshalb besonders kostengünstig und für eine Massenfertigung geeignet.
  • Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, dass das Erweichen und/oder Schmelzen der Kunststoffbeschichtung und das Benetzen der Eck- und Kantenbereiche sowie der Randseitenbereiche des Halbleiterchips gleichzeitig mit einem der thermischen Behandlungsschritte bei der Verpackung des Halbleiterchips erfolgt. Derartige Verpackungsschritte sind beispielsweise der "Reflow"-prozess, bei dem Löthöcker auf einer Umverdrahtungsfolie angeschmolzen werden. Mit einer derartigen Kombination zwischen Herstellungsschritten beim Verpacken des Halbleiterchips und dem Benetzungsschritt für die Eck- und Kantenbereiche sowie die Randseitenbereiche des Halbleiterchips kann das Aufbringen der Kunststoffbeschich tung zum Schutz der Eck- und Kantenbereiche, auf der Rückseite des Halbleiterchips als auch dem Schutz der Randseitenbereiche des Halbleiterchips verbilligt werden.
  • Mit dieser Erfindung wird in einfacher Art und Weise ein Schutz auf der Rückseite und der durch den Sägeprozess entstandenen Chipkanten hergestellt. Dieser Schutz besteht im wesentlichen aus einer dünnen Schicht, welche elastisch genug ist, um harte Stöße gegen die Chipkante abzufangen. Diese dünne Schicht kann durch Beschichten der Rückseite des Chips und der Chipkanten in zwei Schritten erfolgen. Zunächst wird das Schutzmaterial auf der Rückseite jedes Chips und zwar bevorzugt noch auf dem Waferlevel aufgebracht, wobei in einer Ausführungsform der Erfindung nur die Bereiche in mindestens zweifacher Breite der gespiegelten Sägetrassenstruktur auf der Rückseite des Chips aufgebracht werden.
  • Dieses Aufbringen kann in einer Ausführungsform der Erfindung durch Drucken erfolgen. Danach wird in einem zweiten Schritt, der nach dem Sägen erfolgt, eine Energiezufuhr zum Aufschmelzen des Schutzmaterials vorgesehen. Dabei verläuft das Schutzmaterial über die Chipkanten aufgrund der Benetzungseigenschaften des aufgeschmolzenen Schutzmaterials. Somit lassen sich durch beherrschbare Prozessschritte geschützte Oberflächen von Halbleiterkristallen herstellen. Dieser Vorgang kann gesteuert werden, indem gezielt Materialien verwendet werden, welche vorwiegend die nackten Kristalloberflächen benetzen, jedoch an den festen Polymer-Oberflächen stoppen, die für die Chipoberseite vorgesehen sind. Somit wird die Chipoberseite nicht durch die Benetzung mit der Kunststoffbeschichtung in Mitleidenschaft gezogen.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die anliegenden Zeichnungen näher erläutert.
  • 1 zeigt schematisch in perspektivischer Ansicht einen Ausschnitt eines Halbleiterwafers einer ersten Ausführungsform der Erfindung,
  • 2 zeigt schematisch eine perspektivische Ansicht eines quergeschnittenes Halbleiterchips einer ersten Ausführungsform der Erfindung,
  • 3 zeigt schematisch eine perspektivische Ansicht eines Ausschnitts eines Halbleiterwafers einer zweiten Ausführungsform der Erfindung,
  • 4 zeigt schematisch eine perspektivische Ansicht eines quergeschnittenen Halbleiterchips der zweiten Ausführungsform der Erfindung.
    •
  • 1 zeigt schematisch in perspektivischer Ansicht einen Ausschnitt eines Halbleiterwafers 14. In 1 kennzeichnet das Bezugszeichen 2 Halbleiterchips eines Halbleiterwafers 14, das Bezugszeichen 3 bezeichnet eine aktive Oberseite des Halbleiterchips 2, das Bezugszeichen 4 kennzeichnet die Lage integrierter Schaltungen in der Nähe der aktiven Oberseite 3 des Halbleiterchips 2, das Bezugszeichen 5 kennzeichnet eine passive Rückseite des jeweiligen Halbleiterchips 2, das Bezugszeichen 10 kennzeichnet eine Kunststoffbeschichtung auf dem Halbleiterwafer 14.
  • 1 zeigt einen Ausschnitt eines Halbleiterwafers 14 mit neuen Halbleiterchips, wobei die durchgezogenen Linien auf der Oberfläche der Kunststoffbeschichtung 10 die Position und Lage der Trennfugen für die einzelnen Halbleiterchips 2 zeigen sollen. Da das Trennen selbst von der aktiven Oberseite 3 des Halbleiterwafers 14 aus erfolgt, kann das Sägeblatt exakt entlang der vorgesehenen Sägetrassen bzw. der Trennfugen 16 geführt werden. Automatisch wird damit auch die geschlossene Kunststoffbeschichtung 10 des Halbleiterwafers in einzelne Bereiche entlang der Trennfugen 16 aufgeteilt.
  • Ein derartiger aus einem Halbleiterwafer 14 herausgetrennter Halbleiterchip 2 wäre durch die Kunststoffbeschichtung 10 nur auf seiner Rückseite 5 vor Beschädigungen geschützt. Deshalb wird nach dem Vereinzelnen des Halbleiterwafers 14 zu einzelnen Halbleiterchips 2 in einer thermischen Behandlung die geschlossene Kunststoffbeschichtung 10 auf der Rückseite des Halbleiterchips 2 geschmolzen und aufgrund ihrer Benetzungsfähigkeit von Halbleitermaterialien benetzt die geschmolzene Masse der Kunststoffbeschichtung 10 auch die Kanten- und Ekken- sowie die Randseitenbereiche des Halbleiterchips 2. Dieser thermische Schritt kann mit einem thermischen Schritt, der in der weiteren Verpackung des elektronischen Bauteils erforderlich wird, kombiniert werden.
  • 2 zeigt schematisch eine perspektivische Ansicht eines quergeschnittenen Halbleiterchips 2. Komponenten, die gleiche Funktionen wie in 1 erfüllen, werden mit gleichen Bezugszeichen gekennzeichnet. Eine Erläuterung dieser Komponenten wird weggelassen. Das Bezugszeichen 6 bezeichnet Randseitenbereiche des Halbleiterchips 2 und das Bezugszeichen 7 bezeichnet Gehäuseaußenseiten des elektronischen Bauteils 1. Die Bezugszeichen 8 bezeichnen Eckbereiche und die Bezugszeichen 9 bezeichnen Kantenbereiche des elektronischen Bauteils 1. Das Bezugszeichen 11 kennzeichnet ein anderes Kunststoffmaterial als das Kunststoffmaterial der Kunststoffbeschichtung 10. Dieses andere Kunststoffmaterial 11 ist auf der aktiven Oberfläche 3 des Halbleiterchips als Umverdrahtungsfolie 21 eingesetzt. Die Umverdrahtungsfolie 21 weist neben einer Kunststoffisolierfolie eine strukturierte Metallkaschierung auf, welche die Kontaktflächen 17 des Halbleiterchips mit den Aussenkontaktelementen 18 verbindet Die nicht von Außenkontaktelementen belegte Metallkaschierung der Umverdrahtungsfolie 21 ist durch eine Lötstopplackschicht 20 geschützt. Die Aussenkontaktelemente 18 sind in dieser Ausführungsform der Erfindung Lötbälle, die ein unmittelbares Verbinden der integrierten Schaltungen 4 des integrierten Halbleiterchips 2 mit einer Leiterplatte oder einem Keramikmodul ermöglichen.
  • Aufgrund der Kunststoffbeschichtung in einer Dicke im Mikrometer- und Submikrometerbereich entspricht die Größe des elektronischen Bauteils im wesentlichen der Größe des Halbleiterchips, wobei das elektronische Bauteil nur um wenige Mikrometer oder um Bruchteile eines Mikrometers größer ist als das ursprüngliche Halbleiterchip. Dennoch ist das elektronische Bauteil 1 aufgrund der mikroskopisch dünnen Kunststoffbeschichtung vor Beschädigungen geschützt, so dass die Verlustrate beim Testen und bei der Weiterverarbeitung wesentlich reduziert werden kann.
  • 3 zeigt schematisch in perspektivischer Ansicht einen Ausschnitt eines Halbleiterwafers 14. Komponenten der 3 mit gleichen Funktionen wie Komponenten der 1 oder der 2 werden mit gleichen Bezugszeichen gekennzeichnet und eine Erläuterung dieser Komponenten wird weggelassen.
  • Die zweite Ausführungsform des Halbleiterwafers unterscheidet sich von der ersten Ausführungsform der 1 dadurch, dass die Kunststoffbeschichtung 10 selektiv aufgebracht wurde und nur noch in den Positionen der Trennfugen 16 auf der Rückseite 5 des Halbleiterwafers 14 aufgetragen ist. Dieser selektive Auftrag kann mit Hilfe eines Siebdruckverfahren oder eines Sprühens der Kunststoffbeschichtung durch eine Maske erfolgen. Nach dem Trennen des Halbleiterwafers 14 in einzelne Halbleiterchips 2 verläuft die Kunststoffbeschichtung mittels einer thermischen Behandlung entlang der Eck- und Kantenbereiche an den Randseitenbereichen des Halbleiterchips herunter und schützt diese mit einer mikroskopisch dünnen Kunststoffbeschichtung.
  • 4 zeigt schematisch eine perspektivische Ansicht eines quergeschnittenen Halbleiterchips gemäß einer zweiten Ausführungsform. Komponenten der 4, die gleiche Funktionen wie in den 1 bis 3 erfüllen, sind mit gleichen Bezugszeichen gekennzeichnet und werden nicht näher erläutert.
  • Bei der Ausführungsform, wie sie 4 zeigt, wird die Rückseite des Halbleiterchips größtenteils freigelassen und weist keine Kunststoffbeschichtung auf. Die Oberfläche der Rückseite des Halbleiterchips bildet unmittelbar eine Gehäuseaußenseite. Eine unmittelbare Verwendung der ungeschützten Rückseite eines Halbleiterwafers als Gehäuseaußenseite für Halbleitermaterialien, die oxidations- und korrosionsbeständig sind, ist möglich. Zu diesen Halbleitermaterialien gehört Silicium, das in feuchter und oxidierender Atmosphäre eine undurchdringliche gut haftende Siliciumdioxyd-Schutzschicht bildet.
  • In der Ausführungsform, wie sie 4 zeigt, werden lediglich die Eckbereiche 8, die Kantenbereiche 9 und die Randseitenbereiche 6 des Halbleiterchips mit einer Kunststoffbe schichtung versehen. Dazu schmelzen die in 3 gezeigten Kunststoffstege 19 der Kunststoffbeschichtung 10 durch eine thermische Behandlung. Die Eckbereiche 8, die Kantenbereiche 9 und die Randseitenbereiche 6 des Halbleiterchips werden benetzt und damit nach dem Erstarren der Kunststoffschicht geschützt. Bei geeigneter Auswahl des Materials der Kunststoffbeschichtung 10 werden lediglich Halbleiteroberflächen des Halbleiterchips 2 von dem geschmolzenen Kunststoffmaterial benetzt, während das feste Kunststoffmaterial 11, das die aktive Oberseite 3 des Halbleiterchips 2 abdeckt, weniger oder gar nicht von dem Kunststoffmaterial der Kunststoffbeschichtung benetzt wird. Damit bleibt das Kunststoffmaterial beispielsweise einer Umverdrahtungsfolie 21 auf der aktiven Oberseite 3 des Halbleiterchips 2 frei von jeder zusätzlichen Kunststoffbeschichtung. Auch die Funktion der Außenkontaktelemente 18 wird somit bei dem Vorgang des Benetzens und Schützens der Randseitenbereiche des Halbleiterchips 2 nicht beeinträchtigt.
    • 1
    elektronisches Bauteil
    2
    Halbleiterchip
    3
    aktive Oberseite
    4
    integrierte Schaltung
    5
    passive Rückseite
    6
    Randseiten
    7
    Gehäuseaußenseiten
    8
    Eckbereiche
    9
    Kantenbereiche
    10
    Kunststoffbeschichtung
    11
    anderes Kunststoffmaterial
    12
    Halbleitermaterial
    13
    Halbleiteroberfläche
    14
    Halbleiterwafer
    15
    Gehäuse
    16
    Trennfugen
    17
    Kontaktflächen
    18
    Aussenkontaktelemente
    19
    Kunststoffstege
    20
    Lötstopplackschicht
    21
    Umverdrahtungsfolie

Claims (8)

  1. Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiterchip (2) mit einer Rückseite (5) und Randseitenbereichen (6) des Halbleiterchips (2, wobei das Verfahren die Verfahrensschritte aufweist: a) Aufbringen einer Kunststoffbeschichtung (10) zumindest auf Teile einer Rückseite (5) eines Halbleiter-Wafers (14) für mehrere Halbleiterchips (2) in einer Dicke im Mikrometerbereich, b) Trennen des Halbleiter-Wafers (14) in einzelne Halbleiterchips (2). c) Erweichen und/oder Schmelzen der Kunststoffbeschichtung (10) unter thermischer Behandlung der getrennten Halbleiterchips (2), d) Benetzen von Eck- (8) und Kantenbereichen (9) sowie der Randseitenbereiche (6) des Halbleiterchips (2) durch die Kunststoffbeschichtung (10) von der Rückseite (5) des Halbleiterchips (2) aus, e) Fertigstellen des Halbleiterchips (2) zu einem verpackten elektronischen Bauteil (1), wobei die benetzten Rückseite (5) und die benetzten Randseitenbereiche (6) des Halbleiterchips (2) Außenflächen eines Gehäuses (15) bilden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kunststoffbeschichtung (10) auf die Rückseite (5) des Halbleiter-Wafers (14) selektiv aufgebracht wird, und mindestens die Positionen aller Trennfugen (16) für die Halbleiterchips (2) in einer Breite auf der Rückseite (5) des Halbleiterchips (2) überdeckt werden, die mindestens dem zweifachen der Breite der Trennfugen (16) entspricht.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Aufbringen der Kunststoffbeschichtung (10) auf den Halbleiter-Wafer (14) mittels einer Drucktechnik, vorzugsweise mittels einer Siebdrucktechnik erfolgt.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Aufbringen der Kunststoffbeschichtung (10) auf den Halbleiter-Wafer (14) mittels einer Sprühtechnik erfolgt.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das selektive Aufbringen der Kunststoffbeschichtung (10) auf den Halbleiter-Wafer (14) mittels Sprühtechnik durch eine Maske erfolgt.
  6. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß das Aufbringen der Kunststoffbeschichtung (10) auf den Halbleiter-Wafer (14) mittels Schleudertechnik erfolgt.
  7. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß das Aufbringen der Kunststoffbeschichtung (10) auf den Halbleiter-Wafer (14) mittels einer Tauchtechnik erfolgt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Erweichen und/oder Schmelzen der Kunststoffbeschichtung (10) und das Benetzen der Eck- (8) und Kantenbereiche (9) sowie der Randseitenbereiche (6) des Halbleiterchips (2) gleichzeitig mit einem der thermischen Behandlungsschritte bei der Verpackung des Halbleiterchips (2) erfolgt.
DE10103186A 2001-01-24 2001-01-24 Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip Expired - Fee Related DE10103186B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10103186A DE10103186B4 (de) 2001-01-24 2001-01-24 Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
US10/056,356 US6858799B2 (en) 2001-01-24 2002-01-24 Electronic component with a semiconductor chip and method of producing the electronic component
US11/030,799 US7037761B2 (en) 2001-01-24 2005-01-07 Method of producing an electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10103186A DE10103186B4 (de) 2001-01-24 2001-01-24 Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip

Publications (2)

Publication Number Publication Date
DE10103186A1 DE10103186A1 (de) 2002-08-01
DE10103186B4 true DE10103186B4 (de) 2007-01-18

Family

ID=7671631

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10103186A Expired - Fee Related DE10103186B4 (de) 2001-01-24 2001-01-24 Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip

Country Status (2)

Country Link
US (2) US6858799B2 (de)
DE (1) DE10103186B4 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835592B2 (en) * 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
IL160417A (en) * 2004-02-16 2011-04-28 Mosaid Technologies Inc Unit added to the outlet
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
EP2002475B1 (de) * 2006-03-14 2016-05-04 Institut Für Mikroelektronik Stuttgart Verfahren zum herstellen einer integrierten schaltung
US7875228B2 (en) * 2006-05-26 2011-01-25 Sg Design Technologies Apparatus, system, and method for maintaining part orientation during manufacturing
US8336200B2 (en) * 2006-05-26 2012-12-25 Sg Design Technologies Apparatus, system, and method for maintaining part orientation during manufacturing
DE102006033319B4 (de) * 2006-07-17 2010-09-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
DE102007012155B4 (de) * 2007-03-12 2015-01-22 Intel Mobile Communications GmbH Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
TWI339865B (en) * 2007-08-17 2011-04-01 Chipmos Technologies Inc A dice rearrangement package method
WO2009035849A2 (en) * 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
WO2009114670A2 (en) 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8710665B2 (en) 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
CN102473697B (zh) * 2009-06-26 2016-08-10 伊文萨思公司 曲折配置的堆叠裸片的电互连
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0734059A2 (de) * 1995-03-24 1996-09-25 Shinko Electric Industries Co. Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
JPH10316955A (ja) * 1997-05-13 1998-12-02 Minnesota Mining & Mfg Co <3M> 熱硬化性接着剤組成物、その製造方法および接着構造
DE19728992A1 (de) * 1997-07-07 1999-01-14 Siemens Components Pte Ltd Sem Gehäuse für zumindest einen Halbleiterkörper
US5879964A (en) * 1997-07-07 1999-03-09 Korea Advanced Institute Of Science And Technology Method for fabricating chip size packages using lamination process

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6255142B1 (en) * 1999-10-29 2001-07-03 Nordson Corporation Method for underfilling semiconductor devices
US6537482B1 (en) * 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0734059A2 (de) * 1995-03-24 1996-09-25 Shinko Electric Industries Co. Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
JPH10316955A (ja) * 1997-05-13 1998-12-02 Minnesota Mining & Mfg Co <3M> 熱硬化性接着剤組成物、その製造方法および接着構造
DE19728992A1 (de) * 1997-07-07 1999-01-14 Siemens Components Pte Ltd Sem Gehäuse für zumindest einen Halbleiterkörper
US5879964A (en) * 1997-07-07 1999-03-09 Korea Advanced Institute Of Science And Technology Method for fabricating chip size packages using lamination process

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Patent Abstract of Japan & JP 10316955 A *
Patent Abstract of Japan: JP 10-316 955 A

Also Published As

Publication number Publication date
DE10103186A1 (de) 2002-08-01
US20020096349A1 (en) 2002-07-25
US20050124094A1 (en) 2005-06-09
US7037761B2 (en) 2006-05-02
US6858799B2 (en) 2005-02-22

Similar Documents

Publication Publication Date Title
DE10103186B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
DE19911916B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Schutzlage
EP0299530B1 (de) Trägerelement zum Einbau in Ausweiskarten
DE10213296B9 (de) Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE102013103570B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE10049288B4 (de) Elektronische Bauteile und eine Folienband zum Verpacken von Bonddrahtverbindungen elektronischer Bauteile sowie deren Herstellungsverfahren
DE69413602T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE19907525A1 (de) Packung für einen integrierten Schaltkreis und Verfahren zum Herstellen eines Halbleiters
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE3134343A1 (de) Halbleiteranordnung
DE19619921A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4427309C2 (de) Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE10232788B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE102005034011A1 (de) Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
DE102019116928B3 (de) Die-gehäuse und verfahren zu m herstellen eines die-gehäuses
EP0996979B1 (de) Gehäuse für zumindest einen halbleiterkörper
DE69114455T2 (de) Halbleiteranordnung mit Filmträger.
DE69421539T2 (de) Methode zur formung von elektrisch leitenden polymerverbindungen auf elektronischen substraten
EP1518270B1 (de) Verfahren zum herstellen einer verpackung für halbleiterbauelemente
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE102005015036A1 (de) Verfahren zur Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee