Nothing Special   »   [go: up one dir, main page]

DE10001865B4 - Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements Download PDF

Info

Publication number
DE10001865B4
DE10001865B4 DE10001865A DE10001865A DE10001865B4 DE 10001865 B4 DE10001865 B4 DE 10001865B4 DE 10001865 A DE10001865 A DE 10001865A DE 10001865 A DE10001865 A DE 10001865A DE 10001865 B4 DE10001865 B4 DE 10001865B4
Authority
DE
Germany
Prior art keywords
diode device
connection
semiconductor component
main
main connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10001865A
Other languages
English (en)
Other versions
DE10001865A1 (de
Inventor
Frank Dr. Pfirsch
Herbert Pairitsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10001865A priority Critical patent/DE10001865B4/de
Priority to US10/169,920 priority patent/US6762440B1/en
Priority to PCT/EP2000/013024 priority patent/WO2001054168A2/de
Publication of DE10001865A1 publication Critical patent/DE10001865A1/de
Application granted granted Critical
Publication of DE10001865B4 publication Critical patent/DE10001865B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Halbleiterbauelement mit:
einem ersten Hauptanschluß (40);
einem zweiten Hauptanschluß (80);
einem Steueranschluß (70) zum Steuern des zwischen den Hauptanschlüssen (40, 80) fließenden Stroms;
einer zwischen den ersten Hauptanschluß (40) und den Steueranschluß (70) schaltbaren ersten Diodeneinrichtung (100), welche eine derartige erste Durchbruchspannung aufweist, daß sie den ersten Hauptanschluß (40) mit dem Steueranschluß (70) kurzschließt und damit das Halbleiterbauelement einschaltet, wenn die über der ersten Diodeneinrichtung (100) abfallende Spannung einen vorbestimmten Wert überschreitet;
wobei die erste Diodeneinrichtung (100) ein erstes Ende aufweist, das mit dem Steueranschluß (70) integriert verbunden ist; und
wobei die erste Diodeneinrichtung (100) ein zweites Ende aufweist, das nicht mit dem ersten Hauptanschluß (40) elektrisch leitend verbunden ist und das mit einem ersten externen Kontaktierungsbereich (120) verbunden ist.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein entsprechendes Verarbeitungsverfahren.
  • Aus der US 5,973,359 ist ein Halbleiterbauelement mit:
    einem ersten Hauptanschluß; einem zweiten Hauptanschluß; einem Steueranschluß zum Steuern des zwischen den Hauptanschlüssen fließenden Stroms; einer zwischen den ersten Hauptanschluß und den Steueranschluß geschalteten ersten Diodeneinrichtung, welche eine derartige erste Durchbruchspannung aufweist, daß sie den ersten Hauptanschluß mit dem Steueranschluß kurzschließt und damit das Halbleiterbauelement einschaltet, wenn die über der ersten Diodeneinrichtung abfallende Spannung einen vorbestimmten Wert überschreitet; wobei die erste Diodeneinrichtung ein erstes Ende aufweist, das mit dem Steueranschluß integriert verbunden ist; und wobei die erste Diodeneinrichtung ein zweites Ende aufweist, das mit dem ersten Hauptanschluß über einen externen Verbindungsbereich verbunden ist, bekannt.
  • Mit „Kurzschließen" ist dabei gemeint, daß ein Stromfluß ohne großen zusätzlichen Widerstand ermöglicht wird, während die über der ersten Diodeneinrichtung abfallende Spannung erhalten bleibt.
  • Obwohl auf beliebige Halbleiterbauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zu Grunde liegende Problematik in Bezug auf vertikale IGBT-Transistoren bzw. DMOS-Transistoren erläutert.
  • Bei vielen Anwendungen von Halbleiterleistungsschaltern wird der Strom bei einer induktiven Last abgeschaltet, bspw. für Zünd-Transistoren oder Zünd-IGBTs. Dabei muß der von der Induktivität getriebene Strom im Avalanche-Durchbruch durch das Bauelement geführt werden, wenn das Bauelement nicht zusätzlich geschützt ist. Dabei besteht die Gefahr, daß das Bauelement irreversibel zerstört wird. Eine Möglichkeit des Schutzes ist die aktive Zenerung, wie sie bekannt ist aus J. Stengl, J. Tyihanyi, Leistung-MOS-FET-Praxis, 2. Auflage, Seiten 130–133, Pflaum Verlag München, 1992. Sie besteht im wesentlichen aus einer Zenerdiode bzw. einer Zenerdiodenkette zwischen dem Gate und dem Drain des zu schützenden Transistors, welche das Gate beim Überschreiten der Durchbruchspannung der Zenerdiode einschaltet und damit einen Stromfluß ohne weiteren Anstieg der Drain-Source-Spannung ermöglicht. Auf diese Weise kann der Strom gleichmäßig über das gesamte Zellenfeld des Transistors oder des IGBTs geführt werden. Dadurch kann beim Abschalten eine sehr hohe Energie im Bauelement aufgenommen werden, ohne daß das Bauelement zerstört wird.
  • Damit diese Wirkung der aktiven Zenerung tatsächlich erreicht wird, ist es wesentlich, daß die Spannung, bei welcher lokal (z. B. im Randbereich) oder auch global im Zellenfeld der Avalanche-Durchbruch einsetzt (Avalanchespannung), höher als die Durchbruchspannung der Zenerdiode (Zenerspannung) liegt.
  • In Z. John Shen, Stephen P. Robb, Proceedings of 1998 ISPSD, Kyoto, pp. 97–100 (1998) wird ein IGBT mit aktiver Zenerung durch eine-Polydiodenkette vorgestellt. Die Polydiodenkette. ist über einem lokal verbreiterten Abschnitt des Randabschlusses angeordnet und auf der einen Seite mit dem Gate sowie auf der anderen Seite mit einem n-dotierten Gebiet (z.B. dem Kanalstopper des Randabschlusses) verbunden, das bei anliegender Sperrspannung auf dem Kollektorpotential (Rückseitenpotential) liegt. Der Randabschluß selbst besteht aus floatenden Feldringen, die im Bereich der Polydioden einfach verbreitert wurden (bei unverändertem Abstand der Feldringe untereinander). Die Durchbruchskennlinie eines solchen IGBTs mit integrierter Zenerdiode zeigt nur, bei welcher Spannung der IGBT über den durch die aktive Zenerung geöffneten MOS-Kanal Strom zu führen beginnt, nicht aber wo die Avalanchespannung des IGBT liegt.
  • Um unter Berücksichtigung von Fertigungsstreuungen einen hinreichenden Sicherheitsabstand zwischen Zenerspannung und Avalanchespannung garantieren zu können, muss daher die Avalan chespannung sehr weit über die Zenerspannung gelegt werden, bspw. etwa 200 V gemäß dieser Druckschrift Dies wiederum führt dazu, daß die Durchlaßspannung bzw. der Einschaltwiderstand des IGBTs oder des Transistors entsprechend erhöht ist.
  • Eine direkte Überprüfung des Sicherheitsabstandes auf Waferebene ist nicht möglich. Getestet werden kann daher nur an vollständig aufgebauten Systemen, welche Energie bei einem induktiven Abschaltvorgang ohne Zerstörung aufgenommen werden kann. Ein solcher Test wird als UIS-Test (UIS = Unclamped Inductive Switching) bezeichnet.
  • Aus der EP 0 845 813 A1 ist eine Anordnung bekannt, bei der durch einen Bonddraht eine leitende Verbindung zwischen dem auf Rückseitenpotential liegenden Leadframe bzw. Substrat und einem Basiskontakt hergestellt ist, um ein schnelleres Abschalten des IGBTs zu ermöglichen. Diese Druckschrift beschäftigt sich jedoch nicht mit einer aktiven Zenerung.
  • 5 zeigt eine schematische Darstellung eines aus der US 5,973,359 bekannten Halbleiterbauelements.
  • In 5 ist der prinzipielle Aufbau eines IGBT bzw. Leistungstransistors (je nachdem ob der Bereich 30 n+ – oder p+ – leitend ist), mit einer integrierten aktiven Zenerung in Siliziumtechnologie gezeigt.
  • In 5 bezeichnen 40 eine Rückseitenmetallisierung als Drainanschluß bzw. Kollektoranschluß, 30 einen Drain-Bereich (n+) bzw. einen Kollektorbereich (p+), 20 einen ersten Basisbereich von n–-Leitungstyp, 50 einen zweiten Basisbereich vom p-Leitungstyp, 60 einen Sourcebereich bzw. Emitterbereich von n+-Leitungstyp, 90 eine Isolatorschicht in Form einer Oxidschicht, 70 ein Gate, 100 eine Zenerdiodenkette, welche einerseits mit dem Gate 70 verbunden ist und andererseits über eine Kontaktbrücke 105 mit einer n-Wanne 110 innerhalb des ersten Basisbereichs 20 verbunden ist.
  • Die Zenerdiodenkette 100 ist durch eine Reihenschaltung einer Mehrzahl von Polysilizium-Zenerdioden realisiert, welche über die Oxidschicht 90 vom aktiven Bereich des Halbleiterbauelements isoliert sind.
  • In diesem Zusammenhang gibt es verschiedene Möglichkeiten, den Randabschluß zu gestalten. Weitere Beispiele für Randabschlüsse sind floatende Feldringe, wie aus Z. John Shen et al. (aaO) bekannt ist, und durch eine Zenerdiodenkette verbundene Feldringe, wie es aus der US 5,266,831 bekannt ist.
  • 6 zeigt eine schematische Darstellung eines weiteren bekannten Halbleiterbauelements.
  • Gemäß 6 sind zwei floatende Feldringe von p-Leitungstyp 52, 54 vorgesehen, welche über die Verbindungsbereiche V1, V2 an die in 3 Teile 100 a,b,c geteilte Zenerdiodenkette angeschlossen sind.
  • 7 zeigt eine schematische Darstellung noch eines weiteren bekannten Halbleiterbauelements.
  • Gemäß 7 sind Feldplatten V3, V4 vorgesehen, um die in 3 Teile, 100 a,b,c geteilte Zenerdiodenkette zu verbinden.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, das eingangs erwähnte Halbleiterbauelement derart weiterzuentwickeln, daß es besser prüfbar ist. Eine weitere Aufgabe besteht in der Bereitstellung eines entsprechenden Verarbeitungsverfahrens.
  • Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 bzw. 3 angegebene Halbleiterbauelement und durch das in Anspruch 9 bzw. 10 angegebene Verarbeitungsverfahren gelöst.
  • Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß die erste-Diodeneinrichtung zur Verbindung mit dem ersten Hauptanschluß einen ersten externen Kontaktierungsbereich aufweist. Mit anderen Worten ist die aktive Zenerung auf Waferebene anfangs noch nicht angeschlossen, so daß die Zenerspannung und die Avalanchespannung unabhängig voneinander gemessen werden können. Bei der Montage in einem Gehäuse wird durch einen geringen Zusatzaufwand in Form einer Bondierung vom Leadframe auf einen Kontaktierungsbereich auf dem Chip die Zenerung angeschlossen. Damit die Avalanchespannung nicht durch die im Randbereich angeordnete, noch nicht angeschlossene Zenerdiodenkette verfälscht wird, können weitere entsprechende Maßnahmen getroffen werden.
  • Der wesentliche Vorteil der erfindungsgemäßen Ausgestaltung besteht darin, daß die Zenerspannung und die Avalanchespannung getrennt voneinander meßbar sind, so daß ein hinreichend großer Sicherheitsabstand zwischen Zenerspannung und Avalanchespannung garantierbar ist, und zwar bereits auf Waferebene. Damit kann zum einen ein Sicherheitsabstand zwischen der Zenerspannung und der Avalanchespannung garantiert und geprüft werden, und zum anderen läßt sich dieser Sicherheitsabstand wegen seiner Überprüfbarkeit knapper di mensionieren, was anderen Eigenschaften des Halbleiterbauelements, z.B. seinem Einschaltwiderstand, zugute kommt.
  • Schließlich lassen sich Bauelemente mit zu geringem Sicherheitsabstand bereits auf Waferebenen aussortieren, und nicht erst nach Montage und UIS-Test. Dies trägt weiter zur Kostenersparnis bei.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 bzw. 3 angegebenen Halbleiterbauelements.
  • Gemäß einer bevorzugten Weiterbildung weist der erste externe Kontaktierungsbereich ein Bondpad auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist ein nicht mit der ersten Diodeneinrichtung verbundenes Ende der zweiten Diodeneinrichtung mit einem zweiten externen Kontaktierungsbereich verbunden, der mit dem Zwischenbereich verbunden ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung sind die erste und/oder die zweite Diodeneinrichtung eine Zenerdiodeneinrichtung.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist das Halbleiterbauelement ein vertikaler DMOS-Transistor oder ein vertikaler IGBT-Transistor.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist in dem Zwischenbereich eine Wanne von einem zweiten Leitungstyp vorgesehen, die mit der ersten Diodeneinrichtung verbunden ist, wobei die Wanne und der Zwischenbereich zumindest einen Teil der zweiten Diodeneinrichtung bilden.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist das Halbleiterbauelement in Siliziumtechnologie aufgebaut.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1 eine schematische Darstellung eines Halbleiterbauelements als erste Ausführungsform der vorliegenden Erfindung;
  • 2 eine schematische Darstellung des Halbleiterbauelements nach 1 im angeschlossenen Zustand;
  • 3 eine schematische Darstellung eines Halbleiterbauelements als zweite Ausführungsform der vorliegenden Erfindung;
  • 4 eine schematische Darstellung eines Halbleiterbauelements als dritte Ausführungsform der vorliegenden Erfindung;
  • 5 eine schematische Darstellung eines, bekannten Halbleiterbauelements;
  • 6 eine schematische Darstellung eines weiteren bekannten Halbleiterbauelements;
  • 7 eine schematische Darstellung noch eines weiteren bekannten Halbleiterbauelements.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
    •
  • 1 zeigt eine schematische Darstellung eines Halbleiterbauelements als erste Ausführungsform der vorliegenden Erfindung, und 2 zeigt eine schematische Darstellung des Halbleiterbauelements nach 1 im angeschlossenen Zustand.
  • Gemäß der ersten Ausführungsform nach 1 ist im Unterschied zum Stand der Technik gemäß 5 das rechte Ende der Zenerdiodenkette 100 nicht an den ersten Basisbereich 20 angeschlossen, sondern weist einen ersten Kontaktierungsbereich 120 in Form eines Bondpads auf, welcher auf der Oberseite des Wafers freiliegt. Dieses Bondpad kann sowohl zum Messen dienen als auch als Fläche zum Anbringen eines Bonddrahtes 140, wie dies in 2 illustriert ist, wobei der Bonddraht dort mit einem Leadframe 160 verbunden ist, mit dem die Rückseitenmetallisierung 40 des Drain-anschlusses bzw. Kollektoranschlusses 30 in elektrischem Kontakt steht.
  • Bei dieser Anordnung kann also auf Waferebene (Zustand nach 1) die Avalanchespannung zwischen dem Drainkontakt bzw. Kollektorkontakt 40 und dem Sourcekontakt bzw. dem Emitterkontakt 80 unabhängig von der Zenerspannung gemessen werden. Die Zenerspannung hingegen ist durch eine einfache Messung zwischen dem Gate 70 und dem ersten Kontaktierungsbereich 120 ermittelbar. Die aktive Zenerung wird erst bei der Montage durch einen Bonddraht 140 zwischen dem Leadframe und dem ersten Kontaktierungsbereich 120 angeschlossen (Zustand gemäß 2).
  • 3 zeigt eine schematische Darstellung eines Halbleiterbauelements als zweite Ausführungsform der vorliegenden Erfindung.
  • Bei diesem zweiten Ausführungsbeispiel ist der erste Kontaktierungsbereich 120 über eine zweite Zenerdiodenkette 101, den zweiten Kontaktierungsbereich und die n-Wanne 130 mit dem ersten Basisbereich 20 und somit mit dem Drainpotential bzw. Kollektorpotential verbunden. Diese Ausführungsform ist ins besondere dazu nützlich, dass die Avalanchespannung nicht durch die im Randbereich angeordnete und noch nicht angeschlossene Zenerdiodenkette verfälscht wird. Insbesondere wird durch diese Maßnahme bei der Messung der Avalanchespannung die erste Zenerdiodenkette 100 auf eine hohe Spannung (natürlich unterhalb der Zenerspannung) gelegt. Die Durchbruchspannung der zweiten Zenerdiodenkette 101 ist dabei so gewählt, das die Summe aus ihr und der Zenerspannung der ersten Zenerdiodenkette größer als die zu messende Avalanchespannung bzw. die bei der Messung der Avalanchespannung festgelegte untere Grenze ist. Im vorliegenden Fall hat die erste Zenerdiodenkette 100 eine Sperrspannung von 400 V und die zweite Zenerdiodenkette 101 eine Sperrspannung von 100 V, so daß die gesamte Sperrspannung 500V beträgt.
  • Dementsprechend werden Bauelemte bei der Messung als gut betrachtet, welche eine Avalanchespannung von bspw. zumindest 440 V besitzen, wenn ein Sicherheitsabstand von 40 V zur Durchbruchsspannung der ersten Zenerdiodenkette eingehalten werden soll. Wie beim ersten Ausführungsbeispiel wird das Zenerdioden-Bondpad 120 bei der Montage mit einem Bonddraht 140 mit dem Leadframe 160 verbunden.
  • 4 zeigt eine schematische Darstellung eines Halbleiterbauelements als dritte Ausführungsform der vorliegenden Erfindung.
  • Bei dem dritten Ausführungsbeispiel gemäß 4 wird der gleiche Effekt, der beim zweiten Ausführungsbeispiel durch die zweite Zenerdiodenkette 101 erzielt wird, durch eine integrierte pn-Diode erreicht, welche die p-Wanne 135 und den ersten Basisbereich 20 umfaßt. Wie bei den ersten beiden Ausführungsbeispielen wird auch hier bei der Montage das Bondpad 120 mit einem Bond 140 mit dem Leadframe 160 verbunden.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die genaue Konstruktion des Randabschlusses des Halbleiterbauelements unabhängig von der Erfindung und kann entsprechend den bekannten Strukturen gemäß 1 bis 3 gestaltet werden.
  • Auch ist die vorliegende Erfindung nicht auf den geschilderten IGBT bzw. DMOS-Transistor beschränkt, sondern kann auf eine beliebige kompliziertere Struktur, z.B. eine Thyristorstruktur, angewendet werden.
    • 40
    Drainanschluß bzw. Kollektoranschluß
    30
    Drain- bzw. Kollektorbereich
    20
    erster Basisbereich
    50
    zweiter Basisbereich
    60
    Sourcebereich bzw. Emitterbereich
    80
    Sourceanschluß bzw. Emitteranschluß
    70
    Gate
    100; 100a, 100b, 100c
    erste Diodeneinrichtung, Zenerdioden
    kette
    90
    Isolatorschicht, Oxidschicht
    120
    erster Kontaktierungsbereich
    140
    Bonddraht
    101
    zweite Diodeneinrichtung
    125
    zweiter Kontaktierungsbereich
    130
    n-Wanne
    135
    p-Wanne
    105
    Kontaktbrücke
    110
    n-Wanne
    V1, V2
    Verbindungsbereiche
    V3, V4
    eldplatten
    52, 54
    Feldringe

Claims (10)

  1. Halbleiterbauelement mit: einem ersten Hauptanschluß (40); einem zweiten Hauptanschluß (80); einem Steueranschluß (70) zum Steuern des zwischen den Hauptanschlüssen (40, 80) fließenden Stroms; einer zwischen den ersten Hauptanschluß (40) und den Steueranschluß (70) schaltbaren ersten Diodeneinrichtung (100), welche eine derartige erste Durchbruchspannung aufweist, daß sie den ersten Hauptanschluß (40) mit dem Steueranschluß (70) kurzschließt und damit das Halbleiterbauelement einschaltet, wenn die über der ersten Diodeneinrichtung (100) abfallende Spannung einen vorbestimmten Wert überschreitet; wobei die erste Diodeneinrichtung (100) ein erstes Ende aufweist, das mit dem Steueranschluß (70) integriert verbunden ist; und wobei die erste Diodeneinrichtung (100) ein zweites Ende aufweist, das nicht mit dem ersten Hauptanschluß (40) elektrisch leitend verbunden ist und das mit einem ersten externen Kontaktierungsbereich (120) verbunden ist.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der erste externe Kontaktierungsbereich (120) ein Bondpad aufweist.
  3. Halbleiterbauelement mit: einem ersten Hauptanschluß (40); einem zweiten Hauptanschluß (80); einem Steueranschluß (70) zum Steuern des zwischen den Hauptanschlüssen (40, 80) fließenden Stroms; einer zwischen den ersten Hauptanschluß (40) und den Steueranschluß (70) schaltbaren ersten Diodeneinrichtung (100), welche eine derartige erste Durchbruchspannung aufweist, daß sie den ersten Hauptanschluß (40) mit dem Steueranschluß (70) kurzschließt und damit das Halbleiterbauelement einschaltet, wenn die über der ersten Diodeneinrichtung (100) abfallende Spannung einen vorbestimmten Wert überschreitet; wobei die erste Diodeneinrichtung (100) ein erstes Ende aufweist, das mit dem Steueranschluß (70) integriert verbunden ist; und wobei die erste Diodeneinrichtung (100) ) einen zweites Ende aufweist, das mit einem ersten externen Kontaktierungsbereich (120) verbunden ist; wobei zwischen das zweite Ende der ersten Diodeneinrichtung (100) und den ersten Hauptanschluß (40) eine zweite Diodeneinrichtung (101; 135, 20) in Reihe zur ersten Diodeneinrichtung (100) geschaltet ist, welche eine derartige zweite Durchbruchspannung aufweist, daß die Summe der ersten und zweiten Durchbruchspannung größer als eine vorbestimmte Untergrenze der Durchbruchspannung des Halbleiterelements zwischen dem ersten und dem zweiten Hauptanschluß (40, 80) ist; und wobei die zweite Diodeneinrichtung (101; 135, 20) über einen Zwischenbereich (20) von einem ersten Leitungstyp (n–) mit dem ersten Hauptanschluß (40) integriert verbunden ist.
  4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß ein nicht mit der ersten Diodeneinrichtung (100) verbundenes Ende der zweiten Diodeneinrichtung (101) mit einem zweiten externen Kontaktierungsbereich (125) verbunden ist, der mit dem Zwischenbereich (20) verbunden ist.
  5. Halbleiterbauelement nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß die erste und/oder die zweite Diodeneinrichtung (100, 101) eine Zenerdiodeneinrichtung sind.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es ein vertikaler DMOS-Transistor oder ein vertikaler IGBT-Transistor ist.
  7. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß in dem Zwischenbereich (20) eine Wanne (135) von einem zweiten Leitungstyp (p) vorgesehen ist, die mit der ersten Diodeneinrichtung (100) verbunden ist, wobei die Wanne (135) und der Zwischenbereich (20) zumindest einen Teil der zweiten Diodeneinrichtung (135, 20) bilden.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es in Siliziumtechnologie aufgebaut ist.
  9. Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in einem ersten Schritt eine erste Prüfspannung zwischen dem ersten und dem zweiten Hauptanschluß (40, 80) angelegt wird und in einem zweiten Schritt eine zweite Prüfspannung zwischen dem ersten externen Kontaktierungsbereich (120) und dem Steueranschluß (70) angelegt wird und dann der erste externe Kontaktierungsbereich (120) mit einem Substrat (160) verbunden wird, mit dem der erste Hauptanschluß (40) in elektrischem Kontakt steht.
  10. Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements nach Anspruch 3, dadurch gekennzeichnet, daß in einem ersten Schritt eine erste Prüfspannung zwischen dem ersten und dem zweiten Hauptanschluß (40, 80) angelegt wird und in einem zweiten Schritt eine zweite Prüfspannung zwischen dem ersten externen Kontaktierungsbereich (120) und dem Steueranschluß (70) angelegt wird und dann der erste externe Kontaktierungsbereich (120) mit einem Substrat (160) verbunden wird, mit dem der erste Hauptanschluß (40) in elektrischem Kontakt steht.
DE10001865A 2000-01-18 2000-01-18 Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements Expired - Fee Related DE10001865B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10001865A DE10001865B4 (de) 2000-01-18 2000-01-18 Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements
US10/169,920 US6762440B1 (en) 2000-01-18 2000-12-20 Semiconductor component and corresponding test method
PCT/EP2000/013024 WO2001054168A2 (de) 2000-01-18 2000-12-20 Halbleiterbauelement und entsprechendes prüfverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10001865A DE10001865B4 (de) 2000-01-18 2000-01-18 Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE10001865A1 DE10001865A1 (de) 2001-08-23
DE10001865B4 true DE10001865B4 (de) 2004-09-23

Family

ID=7627845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10001865A Expired - Fee Related DE10001865B4 (de) 2000-01-18 2000-01-18 Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements

Country Status (3)

Country Link
US (1) US6762440B1 (de)
DE (1) DE10001865B4 (de)
WO (1) WO2001054168A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10001865B4 (de) 2000-01-18 2004-09-23 Infineon Technologies Ag Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements
JP4136778B2 (ja) * 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
DE102004045467B4 (de) * 2004-09-20 2020-07-30 Infineon Technologies Ag Feldeffekt-Trenchtransistor
US7511357B2 (en) * 2007-04-20 2009-03-31 Force-Mos Technology Corporation Trenched MOSFETs with improved gate-drain (GD) clamp diodes
US8164162B2 (en) * 2009-06-11 2012-04-24 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes sharing same gate metal pad
US8435853B2 (en) 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
JP5729371B2 (ja) * 2012-12-27 2015-06-03 富士電機株式会社 半導体装置
EP2975641B1 (de) * 2013-03-14 2021-05-12 Fuji Electric Co., Ltd. Halbleiterbauelement
US10199483B2 (en) 2016-05-26 2019-02-05 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
FR3062953A1 (fr) * 2017-02-15 2018-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif comportant une pluralite de diodes
US20190326403A1 (en) * 2018-04-18 2019-10-24 Intel Corporation Thin film diode based back-end temperature sensors
CN110875303B (zh) * 2018-08-31 2022-05-06 无锡华润上华科技有限公司 一种瞬态电压抑制器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266831A (en) * 1991-11-12 1993-11-30 Motorola, Inc. Edge termination structure
EP0845813A1 (de) * 1996-12-02 1998-06-03 Zetex Plc Bipolartransistor mit isolierter Gateelektrode
US5973359A (en) * 1997-11-13 1999-10-26 Fuji Electric Co., Ltd. MOS type semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896196A (en) * 1986-11-12 1990-01-23 Siliconix Incorporated Vertical DMOS power transistor with an integral operating condition sensor
DE4228832C2 (de) * 1992-08-29 1994-11-24 Daimler Benz Ag Feldeffekt-gesteuertes Halbleiterbauelement
DE19811297B4 (de) * 1997-03-17 2009-03-19 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10001865B4 (de) 2000-01-18 2004-09-23 Infineon Technologies Ag Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266831A (en) * 1991-11-12 1993-11-30 Motorola, Inc. Edge termination structure
EP0845813A1 (de) * 1996-12-02 1998-06-03 Zetex Plc Bipolartransistor mit isolierter Gateelektrode
US5973359A (en) * 1997-11-13 1999-10-26 Fuji Electric Co., Ltd. MOS type semiconductor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Leistungs-MOS-FET-Praxis, 2. Aufl.,1992,S.130-133 *
Proceedings of ISPSD, 1998, Kyoto, pp. 97-100
roceedings of ISPSD, 1998, Kyoto, pp. 97-100 *

Also Published As

Publication number Publication date
WO2001054168A2 (de) 2001-07-26
WO2001054168A3 (de) 2001-12-27
DE10001865A1 (de) 2001-08-23
US6762440B1 (en) 2004-07-13

Similar Documents

Publication Publication Date Title
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE10001865B4 (de) Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements
DE102007008568A1 (de) Halbleitervorrichtung mit IGBT und Diode
DE3537004A1 (de) Vdmos-baustein
DE102009030965A1 (de) Leistungsvorrichtung mit monolithisch integriertem RC-Snubber
DE112013007439B4 (de) Halbleiteranordnung
DE102014113787A1 (de) Transistoranordnung mit Halbleiterchips zwischen zwei Substraten
DE102017100947A1 (de) Elektronische Komponente und Schaltkreis
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102014112186A1 (de) Leistungshalbleiterchipgehäuse
DE4123021A1 (de) Mos-halbleiterbauelement mit einem ueberspannungsschutzelement
DE102013109650B4 (de) Spannungsregler
DE102017103057A1 (de) Aktive Gate-Source-Kapazität-Klemme für einen selbstsperrenden HEMT
DE102017200074B4 (de) Leistungsmodule, Dreiphasen-Invertersysteme und Verfahren zum Testen eines Leistungsmoduls
DE102005049978A1 (de) Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements
DE112014001094B4 (de) Halbleitervorrichtung
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen
DE112020006282T5 (de) Halbleitermodul
DE10057612B4 (de) Vertikales Halbleiterbauelement mit vertikalem Randabschluss
DE102018104060A1 (de) Halbleitervorrichtung
EP2413354B1 (de) Submodul und Leistungshalbleitermodul
DE3924930C2 (de) MOS Halbleitervorrichtung
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102004047306A1 (de) Leistungs-Halbleiterbauteil
DE102011123096B3 (de) Integrierter Spannungsbegrenzer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee