Nothing Special   »   [go: up one dir, main page]

CN211654819U - 显示器用发光元件以及具有该发光元件的显示装置 - Google Patents

显示器用发光元件以及具有该发光元件的显示装置 Download PDF

Info

Publication number
CN211654819U
CN211654819U CN202020806178.6U CN202020806178U CN211654819U CN 211654819 U CN211654819 U CN 211654819U CN 202020806178 U CN202020806178 U CN 202020806178U CN 211654819 U CN211654819 U CN 211654819U
Authority
CN
China
Prior art keywords
led stack
layer
electrically connected
led
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020806178.6U
Other languages
English (en)
Inventor
李剡劤
张成逵
申讃燮
李豪埈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/930,979 external-priority patent/US11508778B2/en
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Application granted granted Critical
Publication of CN211654819U publication Critical patent/CN211654819U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示器用发光元件以及具有该发光元件的显示装置，显示器用发光元件包括：第一LED叠层；第二LED叠层，位于第一LED叠层的下方；第三LED叠层，位于第二LED叠层的下方；第一接合层，夹设在第二LED叠层和第三LED叠层之间；第二接合层，夹设在第一LED叠层和第二LED叠层之间；下部绝缘层，夹设在第二接合层和第二LED叠层之间；第一下部埋层，贯通下部绝缘层和第二LED叠层；第一上部埋层，贯通第一LED叠层和第二接合层而与第一下部埋层电连接；以及多个上部连接件，布置在第一LED叠层上，上部连接件包括覆盖第一上部埋层而与第一上部埋层分别电连接的上部连接件。

Description

显示器用发光元件以及具有该发光元件的显示装置
技术领域
本公开涉及显示器用发光元件以及显示装置，尤其涉及具有多个LED的层叠结构的显示器用发光元件以及具有该发光元件的显示装置。
背景技术
发光元件作为无机光源，正在多样地利用于显示装置、车辆用灯具、一般照明等多种领域。由于发光二极管具有寿命长、耗电低、响应速度快的优点，正在快速替代现有光源。
此外，以往的发光二极管在显示装置中主要用作背光光源。然而，近来正在开发利用发光二极管直接呈现图像的LED显示器。
显示装置通常利用蓝色、绿色以及红色的混合色而呈现多种颜色。显示装置为了呈现多种图像而包括多个像素，各像素配备有蓝色、绿色以及红色的子像素，通过这些子像素的颜色决定特定像素的颜色，通过这些像素的组合而呈现图像。
由于LED可以根据其材料而发出多种颜色的光，因此可以将发出蓝色、绿色以及红色的单个LED芯片排列在二维平面上而提供显示装置。然而，在各子像素排列一个LED芯片的情形下，LED芯片的数量会变多，从而在贴装工序消耗大量时间。
并且，由于将子像素排列在二维平面上，因此包括蓝色、绿色以及红色子像素的一个像素占据的面积相对变大。因此，为了在有限的面积内排列子像素，需要减小各LED芯片的面积。然而，LED芯片尺寸的减小可能会使LED芯片的贴装变得困难，进而，导致发光面积减小。
实用新型内容
本公开期望解决的问题为，提供一种能够在有限的像素面积内增加各子像素的面积的显示器用发光元件以及显示器装置。
本公开期望解决的另一问题为，提供一种能够缩短贴装工序时间的显示器用发光元件以及显示装置。
本公开期望解决的又一问题为，提供一种能够提高工艺收率的显示器用发光元件以及显示装置。
根据本公开的一实施例的显示器用发光元件包括：第一LED叠层；第二LED叠层，位于所述第一LED叠层的下方；第三LED叠层，位于所述第二LED叠层的下方；第一接合层，夹设在所述第二LED叠层和所述第三LED叠层之间；第二接合层，夹设在所述第一LED叠层和所述第二LED叠层之间；下部绝缘层，夹设在所述第二接合层和所述第二LED叠层之间；第一下部埋层，贯通所述下部绝缘层和所述第二LED叠层而与所述第三LED叠层的第一导电型半导体层和第二导电型半导体层分别电连接；第一上部埋层，贯通所述第一LED叠层和第二接合层而与所述第一下部埋层电连接；以及多个上部连接件，布置在所述第一LED叠层上，其中，所述上部连接件包括覆盖所述第一上部埋层而与所述第一上部埋层分别电连接的上部连接件。
所述第一LED叠层、所述第二LED叠层以及所述第三LED叠层可以分别发出红色光、绿色光以及蓝色光。
所述第一上部埋层可以具有比所述第一下部埋层窄的宽度。
所述第一上部埋层可以分别位于所述第一下部埋层的上表面上。
所述显示器用发光元件还可以包括：n电极垫，与所述第三LED叠层的第一导电型半导体层电连接；以及下部p电极垫，布置在所述第三LED叠层的第二导电型半导体层上，其中，所述第一下部埋层与所述n电极垫以及所述下部p电极垫分别电连接。
所述显示器用发光元件还可以包括：第二下部埋层，贯通所述下部绝缘层而与所述第二LED叠层的第一导电型半导体层电连接；以及第二上部埋层，贯通所述第一LED叠层和所述第二接合层而与所述第二下部埋层电连接，其中，所述上部连接件中的一个通过所述第二上部埋层和所述第二下部埋层与所述第二LED叠层的第一导电型半导体层电连接。
所述显示器用发光元件还可以包括：所述上部连接件中的一个是与所述第一LED叠层至所述第三LED叠层的第一导电型半导体层共同电连接的上部公共连接件。
所述显示器用发光元件还可以包括：第三上部埋层，贯通所述第一LED叠层、所述第二接合层以及所述下部绝缘层而与第二LED叠层的第二导电型半导体层电连接，其中，所述上部连接件中的一个与所述第三上部埋层连接而与所述第二LED叠层的第二导电型半导体层电连接。
所述显示器用发光元件还可以包括：所述上部连接件中的一个与所述第一LED叠层的第二导电型半导体层电连接。
所述显示器用发光元件还可以包括：中间绝缘层，布置在所述第一LED叠层和所述上部连接件之间；以及第四上部埋层，贯通所述中间绝缘层而与所述第一LED叠层的第二导电型半导体层电连接，其中，所述上部连接件中的一个通过所述第四上部埋层与所述第一LED叠层的第二导电型半导体层电连接。
所述显示器用发光元件还可以包括：凸块垫，布置在所述上部连接件上，其中，所述凸块垫包括第一凸块垫至第三凸块垫和公共凸块垫，所述公共凸块垫与所述第一LED叠层至所述第三LED叠层共同电连接，所述第一凸块垫至所述第三凸块垫分别与所述第一LED叠层至所述第三LED叠层电连接。
所述显示器用发光元件还可以包括：第一透明电极，夹设在所述第一LED叠层和所述第二LED叠层之间，并且与所述第一LED叠层的下表面欧姆接触；第二透明电极，夹设在所述第一LED叠层和所述第二LED叠层之间，并且述第二LED叠层的上表面欧姆接触；以及第三透明电极，夹设在所述第二LED叠层和所述第三LED叠层之间，并且与所述第三LED叠层的上表面欧姆接触，其中，所述第一透明电极至所述第三透明电极中的某一个利用与其他透明电极不同的材料形成。
所述第一透明电极可以利用ITO形成，所述第二透明电极和所述第三透明电极利用ZnO形成。
所述第一透明电极至所述第三透明电极可以分别与第二导电型半导体层接触，所述第二透明电极形成有凹陷而具有比第二LED叠层的第二导电型半导体层窄的面积，所述第三透明电极形成有凹陷而具有比第三LED叠层的第二导电型半导体层窄的面积。
所述显示器用发光元件还可以包括：上部p电极垫，布置在所述第二透明电极上而与所述第二LED叠层的第二导电型半导体层电连接；第五上部埋层，贯通所述第一LED叠层而与所述上部p电极垫电连接，其中，所述上部连接件中的一个与所述第五上部埋层连接而与所述上部p电极垫电连接。
所述显示器用发光元件还可以包括：第一侧壁绝缘层，覆盖所述第一下部埋层的侧壁；以及第二侧壁绝缘层，覆盖所述第一上部埋层的侧壁。
所述第一侧壁绝缘层和所述第二侧壁绝缘层可以利用Al2O3形成。
所述第一LED叠层至所述第三LED叠层可以从生长基板分离。
所述显示器用发光元件还可以包括：中间绝缘层，覆盖所述第一LED叠层，其中，所述第一下部埋层的上表面与所述下部绝缘层的上表面齐平，所述第一上部埋层的上表面与中间绝缘层的上表面齐平。
所述第一LED叠层至所述第三LED叠层能够被独立驱动，从所述第一LED叠层产生的光可以透过所述第二LED叠层和所述第三LED叠层而向外部发出，从所述第二LED叠层产生的光可以透过所述第三LED叠层而向外部发出。
根据本公开的一实施例的显示装置可以包括：电路基板；以及多个发光元件，排列在所述电路基板上，其中，所述发光元件分别包括：第一LED叠层；第二LED叠层，位于所述第一LED叠层的下方；第三LED叠层，位于所述第二LED叠层的下方；第一接合层，夹设在所述第二LED叠层和所述第三LED叠层之间；第二接合层，夹设在所述第一LED叠层和所述第二LED叠层之间；下部绝缘层，夹设在所述第二接合层和所述第二LED叠层之间；第一下部埋层，贯通所述下部绝缘层和所述第二LED叠层而与所述第三LED叠层的第一导电型半导体层和第二导电型半导体层分别电连接；以及第一上部埋层，贯通所述第一LED叠层和所述第二接合层而与所述第一下部埋层电连接；以及多个上部连接件，布置在所述第一LED叠层上，其中，所述上部连接件包括覆盖所述第一上部埋层而与所述第一上部埋层分别电连接的上部连接件。
根据本公开的一实施例的显示装置还包括：电路基板；以及多个发光元件，排列在所述电路基板上，其中，所述发光元件分别为在先说明的发光元件，所述凸块垫电连接到所述电路基板。
附图说明
图1是用于说明根据本公开的实施例的显示装置的概略的立体图。
图2是用于说明根据本公开的一实施例的显示面板的概略的平面图。
图3是用于说明根据本公开的一实施例的发光元件的概略的平面图。
图4A、图4B以及图4C是分别沿图3的截取线A-A'、B-B'以及C-C'截取的概略的剖面图。
图5A、图5B以及图5C是用于说明根据本公开的一实施例生长在生长基板上的第一LED叠层至第三LED叠层的概略的剖面图。
图6A、6B、7A、7B、8A、8B、9A、9B、10A、10B、11A以及11B是用于说明根据本公开的一实施例的显示器用发光元件的制造方法的概略的平面图和剖面图。
图12是用于说明贴装在电路基板上的发光元件的概略的剖面图。
图13A、图13B以及图13C是用于说明根据本公开的一实施例将发光元件转移到电路基板的方法的概略的剖面图。
图14是用于说明根据本公开的另一实施例将发光元件转移到电路基板的方法的概略的剖面图。
具体实施方式
以下，参照附图详细说明本公开的实施例。下面介绍的实施例是为了向本公开所属的技术领域的普通技术人员充分传递本公开的思想而作为示例提供的。因此，本公开不限于以下说明的实施例，也可以具体化为其他形态。并且，为了方便起见，可以夸大表示构成要素的宽度、长度、厚度等。并且，在记载为一个构成要素在另一构成要素“上部”或者“之上”时，不仅包括各部分位于另一部分的“紧邻的上部”或者“紧邻的上方”的情形，还包括在各构成要素和另一构成要素之间夹设有其他构成要素的情形。贯穿整个说明书，相同的附图标记表示相同的构成要素。
根据本公开的一实施例的显示器用发光元件包括：第一LED叠层；第二LED叠层，位于所述第一LED叠层的下方；第三LED叠层，位于所述第二LED叠层的下方；第一接合层，夹设在所述第二LED叠层和所述第三LED叠层之间；第二接合层，夹设在所述第一LED叠层和所述第二LED叠层之间；下部绝缘层，夹设在所述第二接合层和所述第二LED叠层之间；下部埋层，贯通所述下部绝缘层和所述第二LED叠层而与所述第三LED叠层的第一导电型半导体层和第二导电型半导体层分别电连接；上部埋层，贯通所述第一LED叠层和第二接合层而与所述下部埋层电连接；以及多个上部连接件，布置在所述第一LED叠层上，其中，所述上部连接件覆盖包括所述上部埋层而与所述上部埋层分别电连接的上部连接件。
虽然本说明书中为了便于说明而以在第一叠层下方布置有第二LED叠层，在第二LED叠层下方布置有第三LED叠层的情形进行说明，但发光元件可以被倒装，因此，应当留意这些第一LED叠层至第三LED叠层的上下位置可以被颠倒。
可以通过将第一LED叠层至第三LED叠层彼此层叠而在不增加像素面积的情况下增加各子像素的发光面积。
所述第一LED叠层可以相比所述第二LED叠层发出更长的波长的光，所述第二LED叠层可以相比所述第三LED叠层发出更长的波长的光。例如，所述第一LED叠层、第二LED叠层以及第三LED叠层可以分别发出红色光、绿色光以及蓝色光。
此外，所述第一LED叠层至所述第三LED叠层能够被独立地驱动，从所述第一LED叠层生成的光可以透过所述第二LED叠层和所述第三LED叠层而向外部发出，从所述第二LED叠层生成的光可以透过所述第三LED叠层而向外部发出。
在一实施例中，所述上部埋层可以具有比所述下部埋层窄的宽度。进一步，所述上部埋层可以分别位于所述下部埋层的上表面上，然而，本公开并不限于此。
所述显示器用发光元件还可以包括：n电极垫，与所述第三LED叠层的第一导电型半导体层电连接；以及下部p电极垫，布置在所述第三LED叠层的第二导电型半导体层上，其中，所述下部埋层与所述n电极垫以及所述下部p电极垫可以分别电连接。
所述显示器用发光元件还可以包括：下部埋层，贯通所述下部绝缘层而与所述第二LED叠层的第一导电型半导体层电连接；以及上部埋层，贯通所述第一LED叠层和所述第二接合层而与所述下部埋层电连接，其中，所述上部连接件中的一个通过所述上部埋层和所述下部埋层可以与所述第二LED叠层的第一导电型半导体层电连接。
进一步，所述上部连接件中的一个可以是与所述第一LED叠层至所述第三LED叠层的第一导电型半导体层共同电连接的上部公共连接件。
所述显示器用发光元件还可以包括：上部埋层，贯通所述第一LED叠层、所述第一接合层以及所述下部绝缘层而与第二LED叠层的第二导电型半导体层电连接，其中，所述上部连接件中的一个可以与所述上部埋层连接而与所述第二LED叠层的第二导电型半导体层电连接。
进一步，所述上部连接件中的一个可以与所述第一LED叠层的第二导电型半导体层电连接。
并且，所述显示器用发光元件还可以包括：中间绝缘层，布置在所述第一LED叠层和所述上部连接件之间；以及上部埋层，贯通所述中间绝缘层而与所述第一LED叠层的第二导电型半导体层电连接，其中，所述上部连接件中的一个可以通过所述上部埋层与所述第一LED叠层的第二导电型半导体层电连接。
并且，所述显示器用发光元件还可以包括：凸块垫，布置在所述上部连接件上，其中，所述凸块垫包括第一凸块垫至第三凸块垫和公共凸块垫，所述公共凸块垫与所述第一LED叠层至所述第三LED叠层共同电连接，所述第一凸块垫至所述第三凸块垫可以分别与所述第一LED叠层至所述第三LED叠层电连接。
此外，所述显示器用发光元件还可以包括：第一透明电极，夹设在所述第一LED叠层和所述第二LED叠层之间，并且与所述第一LED叠层的下表面欧姆接触；第二透明电极，夹设在所述第一LED叠层和所述第二LED叠层之间，并且与所述第二LED叠层的上表面欧姆接触；以及第三透明电极，夹设在所述第二LED叠层和所述第三LED叠层之间，并且与所述第三LED叠层的上表面欧姆接触，其中，所述第一透明电极至所述第三透明电极中的某一个利用与其他透明电极不同的材料形成。
例如，所述第一透明电极可以利用ITO(indium-tin-oxide)形成，所述第二透明电极和所述第三透明电极可以利用ZnO形成。
在一实施例中，所述第一透明电极至所述第三透明电极分别与第二导电型半导体层接触，所述第二透明电极形成有凹陷而具有比第二LED叠层的第二导电型半导体层窄的面积，所述第三透明电极形成有凹陷而具有比第三LED叠层的第二导电型半导体层窄的面积。
此外，所述显示器用发光元件还可以包括：上部p电极垫，布置在所述第二透明电极上而与所述第二LED叠层的第二导电型半导体层电连接；以及上部埋层，贯通所述第一LED叠层而与所述上部p电极垫电连接，其中，所述上部连接件中的一个与所述上部埋层连接而与所述上部p电极垫电连接。
进一步，所述显示器用发光元件还可以包括：第一侧壁绝缘层，覆盖所述下部埋层的侧壁；以及第二侧壁绝缘层，覆盖所述上部埋层的侧壁。所述第一侧壁绝缘层和所述第二侧壁绝缘层可以利用Al2O3形成。
在本公开，所述第一LED叠层至所述第三LED叠层可以从生长基板分离，所述发光元件不具有生长基板。
所述显示器用发光元件还可以包括覆盖所述第一LED叠层的中间绝缘层，所述下部埋层的上表面可以与所述下部绝缘层的上表面齐平，所述上部埋层的上表面可以与中间绝缘层的上表面齐平。
根据本公开的一实施例的显示装置，包括：电路基板；以及多个发光元件，排列在所述电路基板上，其中，各个所述发光元件为在先说明的发光元件，所述凸块垫电连接到所述电路基板。
以下，参照附图具体说明本公开的实施例。
图1是用于说明根据本公开的实施例的显示装置的概略的立体图。
虽然本公开的发光元件并不特别受限制，但尤其可以使用在智能手表1000a、VR头戴式耳机1000b等VR显示装置或者诸如增强现实眼镜1000c等AR显示装置内。
在显示装置内安装有用于呈现图像的显示面板。图2是用于说明根据本公开的一实施例的显示面板的概略的平面图。
参照图2，显示面板包括电路基板101和发光元件100。
电路基板101可以包括用于驱动无源矩阵或者有源矩阵的电路。在一实施例中，电路基板101可以在内部包括布线和电阻。在另一实施例，电路基板101可以包括布线、晶体管以及电容器。电路基板101还可以在其上表面具有用于允许电连接到布置在内部的电路的垫(又被称作焊盘)。
多个发光元件100排列在电路基板101上。各发光元件100构成一个像素。发光元件100具有凸块垫(又被称作凸块焊盘)73，并且凸块垫73电连接到电路基板101。例如，凸块垫73可以接合到暴露在电路基板101上的垫。
发光元件100之间的间距可以至少大于发光元件的宽度。
参照图3、图4A、图4B以及图4C针对发光元件100的具体构成进行说明。图3是用于说明根据本公开的一实施例的发光元件100的概略的平面图，图4A、图4B以及图4C是为了说明根据本公开的一实施例的发光元件100而分别沿图3的截取线A-A'、B-B'以及C-C'截取的概略的剖面图。
虽然为了便于说明而以凸块垫73r、73b、73g、73c布置在上侧的情形进行示出和说明，但发光元件100如图2所示地倒装在电路基板101上，在此情形下，凸块垫73r、73b、73g、73c布置在下侧。进一步，在特定实施例中，凸块垫73r、73b、73g、73c还可以被省略。
参照图3、图4A、图4B以及图4C，发光元件100可以包括：第一LED叠层23、第二LED叠层33、第三LED叠层43、第一透明电极25、第二透明电极35、第三透明电极45、n电极垫47a、下部p电极垫47b、上部p电极垫37b、下部埋层55b、55cb、55cg、上部埋层65r、65b、65g、65cr、第一侧壁绝缘层53、上部公共连接件67c、第一上部连接件67r、第二上部连接件67g、第三上部连接件67b、第一接合层49、第二接合层59、下部绝缘层51、中间绝缘层61、上部绝缘层71以及凸块垫73r、73b、73g、73c。进一步，发光元件100可以包括贯通第一LED叠层23的贯通孔23h1、23h2、23h3、23h4、23h5以及贯通第二LED叠层33的贯通孔33h1、33h2。
如图4A、图4B以及图4C所示，本公开的实施例中，第一LED叠层至第三LED叠层23、33、43沿垂直方向层叠。此外，虽然各LED叠层23、33、43生长在彼此不同的生长基板上，但本公开的实施例中，最终生长基板不残留在发光元件100而被全部去除。因此，发光元件100不包括生长基板。然而，本公开并不一定限于此，可以包括至少一个生长基板。
第一LED叠层23、第二LED叠层33以及第三LED叠层43各自包括第一导电型半导体层23a、33a或者43a，第二导电型半导体层23b、33b或者43b以及夹设在它们之间的活性层(未示出)。活性层尤其可以具有多重量子阱结构。
在第一LED叠层23下布置有第二LED叠层33，在第二LED叠层33下布置有第三LED叠层43。从第一LED叠层至第三LED叠层23、33、43产生的光最终通过第三LED叠层43向外部发出。因此，第一LED叠层23相比第二LED叠层33和第三LED叠层43发出更长的波长的光，第二LED叠层33相比第三LED叠层43发出更长的波长的光。例如，第一LED叠层23可以是发出红色光的无机发光二极管，第二LED叠层33可以是发出绿色光的无机发光二极管，第三LED叠层43可以是发出蓝色光的无机发光二极管。第一LED叠层23可以包括AlGaInP系的阱层，第二LED叠层33可以包括AlGaInP系或者AlGaInN系的阱层，第三LED叠层43可以包括AlGaInN系的阱层。
由于第一LED叠层23相比第二LED叠层33和第三LED叠层43发出更长波长的光，因此从第一LED叠层23生成的光可以透过第二LED叠层33、第三LED叠层43而向外部发出。并且，由于第二LED叠层33相比第三LED叠层43发出更长波长的光，因此从第二LED叠层33生成的光可以透过第三LED叠层43而向外部发出。
此外，各LED叠层22、33或者43的第一导电型半导体层23a、33a、43a分别为第一导电型半导体层，第二导电型半导体层23b、33b、43b为第二导电型半导体层。并且，在本实施例中，第一LED叠层23的上表面是第一导电型半导体层23a，第二LED叠层33的上表面是第二导电型半导体层33b，第三LED叠层43的上表面是第二导电型半导体层43b。即，第一LED叠层23的层叠顺序与第二LED叠层33和第三LED叠层43的层叠顺序相反。可以通过以与第三LED叠层43的半导体层相同的顺序布置第二LED叠层33的半导体层而确保工序的稳定性，对此将在后面说明制造方法时进行详细说明。
第二LED叠层33包括第二导电型半导体层33b被去除而使第一导电型半导体层33a的上表面暴露的台面蚀刻区域。如图3和图4A所示，贯通第二LED叠层33的台面蚀刻区域而形成下部埋层55b、55cb，并且，在第二LED叠层33的台面蚀刻区域上形成下部埋层55cg。
第三LED叠层43也包括第二导电型半导体层43b被去除而使第一导电型半导体层43a的上表面暴露的台面蚀刻区域。与此相反，第一LED叠层23可以不包括台面蚀刻区域。
贯通孔33h1、33h2可以以贯通暴露在台面蚀刻区域的第一导电型半导体层33a的方式形成。此外，贯通孔23h1、23h2、23h3、23h4、23h5可以贯通第一LED叠层23，尤其，可以贯通第一导电型半导体层23a和第二导电型半导体层23b。
此外，虽然第三LED叠层43可以具有平坦的下部面，但并不限于此。例如，可以在第一导电型半导体层43a的表面包括凹凸，可以通过这些凹凸而提高光提取效率。第一导电型半导体层43a的表面的凹凸可以通过分离被图案化的蓝宝石基板而形成，但并不一定限于此，可以在分离生长基板后通过纹理化处理而附加地形成。第二LED叠层33也可以具有表面被进行过纹理化处理的第一导电型半导体层33a。
进一步，在本实施例中，第一LED叠层23、第二LED叠层33以及第三LED叠层43彼此重叠，并且，可以具有大致相同尺寸的发光面积。然而，由于贯通孔23h1、23h2、23h3、23h4、23h5和贯通孔33h1、33h2，第一LED叠层23的发光面积可能小于第二LED叠层33的发光面积，第二LED叠层33的发光面积可能小于第三LED叠层43的发光面积。并且，发光元件100的侧面可以以宽度从第一LED叠层23趋向第三LED叠层43变宽的方式倾斜，据此，第三LED叠层43的发光面积可以大于第一LED叠层23的发光面积。相对于第三LED叠层43的上表面，发光元件100的侧面所构成的倾斜角可以为大约75度至90度。如果倾斜角小于75度，则第一LED叠层23的发光面积会变得过小而难以减小发光元件100的尺寸。
第一透明电极25布置在第一LED叠层23和第二LED叠层33之间。第一透明电极25欧姆接触到第一LED叠层23的第二导电型半导体层23b，并且使从第一LED叠层23生成的光透过。第一透明电极25可以利用铟锡氧化物(ITO)等透明氧化物层或者金属层形成。第一透明电极25可以覆盖第一LED叠层23的第二导电型半导体层23b的前面，并且其侧面可以布置为与第一LED叠层23的侧面对齐排列。即，第一透明电极25的侧面可以不被第二接合层59覆盖。进一步，贯通孔23h2、23h3、23h4可以贯通第二透明电极25，因此，在这些贯通孔的侧壁可以暴露有第二透明电极25。此外，贯通孔23h1暴露第一透明电极25的上表面。然而，本公开并不限于此，通过沿第一LED叠层23的边沿而部分地去除第一透明电极25，从而可以使第一透明电极25的侧面被第二接合层59覆盖。并且，通过在形成有贯通孔23h2、23h3、23h4的区域将第一透明电极25预先进行图案化而去除，从而可以使第一透明电极25不暴露在贯通孔23h2、23h3、23h4的侧壁。
此外，第二透明电极35欧姆接触到第二LED叠层33的第二导电型半导体层33b。如图所示，第二透明电极35在第一LED叠层23和第二LED叠层33之间接触到第二LED叠层33的上表面。第二透明电极35可以形成为对红色光透明的金属层或者导电性氧化物层。导电性氧化物层的示例可以有SnO2、InO2、ITO、ZnO、IZO等。尤其是，第二透明电极35可以利用ZnO形成，由于ZnO可以以单晶形式形成在第二LED叠层33上，因此电特性和光学特性相比金属层或者其他导电性氧化物层优秀。尤其是，ZnO对第二LED叠层33的粘合力强，因此即使利用激光剥离分离生长基板也可以不受损伤而被保留。
此外，第二透明电极35可以沿第二LED叠层33的边沿而被部分去除，据此，第二透明电极35的外侧侧面可以不暴露到外部，而被下部绝缘层51覆盖。即，第二透明电极35的侧面比第二LED叠层33的侧面向内侧凹陷，第二透明层35的凹陷的区域被下部绝缘层51和/或第二接合层59填充。此外，第二透明电极35在第二LED叠层33的台面蚀刻区域附近也有凹陷，凹陷的区域可以被下部绝缘层51或第二接合层59填充。
第三透明电极45可以欧姆接触到第三LED叠层33的第二导电型半导体层43b。第三透明电极45可以位于第二LED叠层33和第三LED叠层43之间，并且与第三LED叠层43的上表面接触。第三透明电极45可以形成为对红色光和绿色光透明的金属层或者导电型氧化物层。导电性氧化物层的示例可以有SnO2、InO2、ITO、ZnO、IZO等。尤其是，第三透明电极45可以利用ZnO形成，由于ZnO可以以单晶形式形成在第三LED叠层43上，因此电特性和光学特性相比金属层或者其他导电性氧化物层优秀。尤其是，ZnO对第三LED叠层43的粘合力强，因此即使利用激光剥离分离生长基板也可以不受损伤而被保留。
第三透明电极45可以沿第三LED叠层43的边沿而被部分去除，据此，第三透明电极45的外侧侧面可以不暴露到外部，而被第一接合层49覆盖。即，第三透明电极45的侧面比第三LED叠层43的侧面向内侧凹陷，第三透明电极45的凹陷的区域被第一接合层49填充。此外，第三透明电极45在第三LED叠层43的台面蚀刻区域附近也有凹陷，凹陷的区域被第一接合层49填充。
通过如上所述地使第二透明电极35和第三透明电极45形成凹陷，据此可以防止它们的侧面被暴露到蚀刻气体，从而提高发光元件100的工艺收率。
此外，在本实施例中，第二透明电极35和第三透明电极45可以利用同种导电性氧化物层形成，例如，可以利用ZnO形成，第一透明电极25可以由与第二透明电极35和第三透明电极45不同种类的导电性氧化物层形成，例如由ITO形成。然而，本公开并不限于此，这些第一透明电极至第三透明电极25、35、45可以均为相同种类，也可以有至少一个为不同种类。
n电极垫47a欧姆接触到第三LED叠层43的第一导电型半导体层43a。n电极垫47a可以布置在通过第二导电型半导体层43b暴露的第一导电型半导体层43a上，即布置在台面蚀刻区域。n电极垫47a例如可以由Cr/Au/Ti形成。n电极垫47a的上表面可以高于第二导电型半导体层43b的上表面，进一步，可以高于第三透明电极45的上表面。例如，n电极垫47a的厚度可以为大约2μm以上。虽然n电极垫47a可以是圆锥台形状，但并不限于此，可以具有四角锥台、圆筒形、四角桶形等多种形状。
下部p电极垫47b可以由与n电极垫47a相同的材料形成。然而，下部p电极垫47b的上表面可以位于与n电极垫47a的上表面相同的高度，因此，下部p电极垫47b的厚度可以小于n电极垫47a。即，下部p电极垫47b的厚度可以与向第二透明电极45上方突出的n电极垫47a部分的厚度大致相同。例如，下部p电极垫47b的厚度可以为大约1.2μm以下。可以通过使下部p电极垫47b的上表面与n电极垫47a的上表面位于同一高度，从而在形成贯通孔33h1、33h2时使下部p电极垫47b和n电极垫47a同时暴露。在n电极垫47a和下部p电极垫47b的高度不同的情形下，某一个电极垫可能在蚀刻工序中受到严重损伤。因此，可以通过使n电极垫47a和下部p电极垫47b的高度大致相同，从而防止某一个电极垫被严重损伤。
第一接合层49将第二LED叠层33结合到第三LED叠层43。第一接合层49可以在第一导电型半导体层33a和第三透明电极45之间将两者结合。第一接合层49可以局部地相接于第二导电型半导体层43b，并且可以局部地相接到暴露在台面蚀刻区域的第一导电型半导体层43a。进一步，第一接合层49可以覆盖n电极垫47a和下部p电极垫47b。
第一接合层49可以形成为透明有机物层或者形成为透明无机物层。有机物层的示例可以有SU8、聚甲基丙烯酸甲酯(PMMA：poly(methylmethacrylate))、聚酰亚胺、聚对二甲苯、苯并环丁烯(BCB：Benzocyclobutene)等，无机物层的示例可以有Al2O3、SiO2、SiNx等。并且，第一接合层49还可以利用旋涂玻璃(SOG：spin on glass)形成。
上部p电极垫37b可以被布置在第二透明电极35上。如图3和图4B所示，上部p电极垫37b可以被下部绝缘层51覆盖。上部p电极垫37b可以由例如，Ni/Au/Ti形成，并且可以形成为大约2μm的厚度。
下部绝缘层51形成在第二LED叠层33上，并且覆盖第二透明电极35。下部绝缘层51也可以覆盖第二LED叠层33的台面蚀刻区域而提供平坦的上部面。下部绝缘层51可以由例如，SiO2形成。
贯通孔33h1和贯通孔33h2贯通下部绝缘层51、第二LED叠层33以及第一接合层49而分别暴露n电极垫47a以及下部p电极垫47b。如上所述，贯通孔33h1、33h2可以形成在第二LED叠层33的台面蚀刻区域内。此外，如图4B所示，贯通孔51h贯通下部绝缘层51而暴露第一导电型半导体层33a。
第一侧壁绝缘层53覆盖贯通孔33h1、33h2、51h的侧壁，并且具有暴露贯通孔的底部的开口部。第一侧壁绝缘层53可以使用例如，化学沉积技术或者原子层沉积技术而形成，例如，可以由Al2O3、SiO2、Si3N4等形成。
下部埋层55cb、55b、55cg分别可以填充贯通孔33h1、33h2、51h。下部埋层55cb、55b通过第一侧壁绝缘层53与第二LED叠层33绝缘。下部埋层55cb可以与n电极垫47a电连接，下部埋层55b可以与下部p电极垫47b电连接，下部埋层55cg可以与第二LED叠层33的第一导电型半导体层33a电连接。
下部埋层55cb、55b、55cg可以利用化学机械研磨技术形成。例如，可以在形成种子层并用镀覆技术填充贯通孔33h1、33h2、51h后利用化学机械研磨技术去除下部绝缘层51上的金属层而形成下部埋层55cb、55b、55cg。进一步，也可以在形成种子层之前形成金属阻挡层。
下部埋层55cb、55b、55cg可以通过同一工序而一起形成。据此，下部埋层55cb、55b、55cg的上表面可以与下部绝缘层51大致齐平。然而，本公开并不限于本实施例，也可以通过彼此不同的工序形成。
第二接合层59将第一LED叠层23与第二LED叠层33结合。如图所示，第二接合层59可以布置在第一透明电极25和下部绝缘层51之间。第二接合层59可以由与在先针对第一接合层49说明的材料相同的材料形成，为了避免重复，省略详细说明。
中间绝缘层61覆盖第一LED叠层23。中间绝缘层可以由铝氧化膜、硅氧化膜或者硅氮化膜形成，可以形成为例如，大约800nm的厚度。
此外，贯通孔23h1、23h2、23h3、23h4、23h5贯通第一LED叠层23。贯通孔23h1形成为用于提供允许与下部埋层55cb电连接的通道。并且，贯通孔23h2形成为用于提供允许与下部埋层55b电连接的通道，贯通孔23h3形成为用于提供允许与上部p电极垫37b电连接的通道，贯通孔23h4形成为用于提供允许与下部埋层55cg电连接的通道。
在本实施例中，贯通孔23h1可以暴露下部埋层55cb的上表面，贯通孔23h2可以暴露下部埋层55b的上表面，贯通孔23h3可以暴露上部p电极垫37b，贯通孔23h4可以暴露下部埋层55cg的上表面。
此外，贯通孔23h5为了提供用于允许电连接到第一透明电极25的通道而形成。贯通孔23h5不贯通第一透明电极25。然而，本公开并不限于此，只要贯通孔23h1提供用于电连接到第一透明电极25的通道，则也可以贯通第一透明电极25。
贯通孔23h1、23h2、23h3、23h4在贯通第一LED叠层23的同时，可以贯通中间绝缘层61、第一透明电极25以及第二接合层59。进一步，贯通孔23h3可以贯通下部绝缘层51。
此外，贯通孔61h可以贯通中间绝缘层61而暴露第一LED叠层23的第一导电型半导体层23a。
第二侧壁绝缘层63覆盖贯通孔23h1、23h2、23h3、23h4、23h5、61h的侧壁，并且具有暴露贯通孔的底部的开口部。第二侧壁绝缘层63可以使用例如，化学气相沉积技术或者原子层沉积技术而形成，例如，可以由Al2O3、SiO2、Si3N4等形成。
上部埋层65cb、65b、65g、65cg、65r、65cr分别可以填充贯通孔23h1、23h2、23h3、23h4、23h5、61h。上部埋层65cb、65b、65g、65cg、65r可以通过第二侧壁绝缘层63而与第一LED叠层23电绝缘。
此外，上部埋层65cb与下部埋层55cb电连接，上部埋层65b与下部埋层55b电连接，上部埋层65g与上部p电极垫37b电连接，上部埋层65cg与下部埋层55cg电连接。并且，上部埋层65r可以与第一透明电极25电连接，上部埋层65cg可以与第一LED叠层23的第一导电型半导体层23a电连接。
上部埋层65cb、65b、65g、65cg、65r、65cr可以利用化学机械研磨技术形成。例如，在形成种子层并利用镀覆技术填充贯通孔23h1、23h2、23h3、23h4、23h5、61h后，利用化学机械研磨技术去除中间绝缘层61上的金属层，从而可以形成上部埋层65cb、65b、65g、65cg、65r、65cr。进一步，也可以在形成种子层之前形成金属阻挡层。
上部埋层65cb、65b、65g、65cg、65r、65cr可以通过同一工序而一起形成。据此，上部埋层65cb、65b、65g、65cg、65r、65cr的上表面可以与中间绝缘层61大致齐平。然而，本公开并不限于本实施例，也可以通过彼此不同的工序而形成。
第一上部连接件67r、第二上部连接件67g、第三上部连接件67b以及上部公共连接件67c布置在中间绝缘层61上。第一上部连接件67r与上部埋层65r电连接，第二上部连接件67g与上部埋层65g电连接，第三上部连接件67b与上部埋层65b电连接。此外，公共上部连接件67c与上部埋层65cb、65cg、65cr共同地电连接。即，上部埋层65cb、65cg、65cr通过公共上部连接件67c彼此电连接，因此，第一LED叠层至第三LED叠层23、33、43的第一导电型半导体层23a、33a、43a彼此电连接。
第一上部连接件67r、第二上部连接件67g、第三上部连接件67b以及上部公共连接件67c可以在同一工序由同一材料形成，例如，可以由AuGe/Ni/Au/Ti形成。AuGe可以欧姆接触到第一导电型半导体层23a。AuGe可以形成为大约100nm的厚度，Ni/Au/Ti可以形成为大约2μm的厚度。也可以使用AuTe替代AuGe。
上部绝缘层71覆盖中间绝缘层61、并且覆盖第一上部连接件67r、第二上部连接件67g、第三上部连接件67b以及上部公共连接件67c。上部绝缘层71还可以覆盖第一LED叠层至第三LED叠层23、33、43的侧面。上部绝缘层71可以具有暴露第一上部连接件67r、第二上部连接件67g、第三上部连接件67b以及上部公共连接件67c的开口部71a。上部绝缘层71的开口部71a大致可以布置在第一上部连接件67r、第二上部连接件67g、第三上部连接件67b以及上部公共连接件67c的平坦的面上。上部绝缘层71可以形成为硅氧化膜或者硅氮化膜，可以形成为比中间绝缘层61薄，例如，可以形成为大约400nm的厚度。
凸块垫73r、73g、73b、73c在上部绝缘层71的开口部71a内分别布置在第一上部连接件67r、第二上部连接件67g、第三上部连接件67b以及上部公共连接件67c上，从而电连接到第一上部连接件67r、第二上部连接件67g、第三上部连接件67b以及上部公共连接件67c。
第一凸块垫73r可以通过第一上部连接件67r以及第一透明电极25电连接到第一LED叠层23的第二导电型半导体层23b。
第二凸块垫73g可以通过第二上部连接件67g、上部埋层65g、上部p电极垫37b以及第二透明电极35电连接到第二LED叠层33的第二导电型半导体层33b。
第三凸块垫73b可以通过第三上部连接件67b、上部埋层65b、下部埋层55b、下部p电极垫47b以及第三透明电极45电连接到第三LED叠层43的第二导电型半导体层43b。
公共凸块垫73c通过上部公共连接件67c与上部埋层65cb、65cg、65cr电连接，据此，公共凸块垫73c与第一LED叠层至第三LED叠层23、33、43的第一导电型半导体层23a、33a、43a电连接。
即，第一凸块垫至第三凸块垫73r、73g、73b分别电连接到第一LED叠层至第三LED叠层23、33、43的第二导电型半导体层23b、33b、43b，公共凸块垫73c共同电连接到第一LED叠层至第三LED叠层23、33、43的第一导电型半导体层23a、33a、43a。
所述凸块垫73r、73g、73b、73c可以布置在上部绝缘层71的开口部71a内，并且凸块垫的上表面可以是平坦的面。凸块垫73r、73g、73b、73c可以位于第一上部连接件至第三上部连接件67r、67g、67b以及上部公共连接件67c的平坦的面上。所述凸块垫73r、73g、73b、73c可以由Au/In形成，例如，Au可以以3μm的厚度形成，In可以以大约1μm的厚度形成。发光元件100可以利用In而接合到电路基板101上的垫。虽然在本实施例中以利用In接合凸块垫的情形进行说明，但并不限于In，也可以利用Pb或者AuSn而被接合。
在本实施例中，虽然以凸块垫73r、73g、73b、73c的上表面平坦的情形进行说明和示出，但本公开并不限于此。例如，凸块垫73r、73g、73b、73c的上表面也可以是不规则的面，凸块垫的一部分也可以位于上部绝缘层71上。
根据本实施例，第一LED叠层23电连接到凸块垫73r、73c，第二LED叠层33电连接到凸块垫73g、73c，第三LED叠层43电连接到凸块垫73b、73c。据此，第一LED叠层23、第二LED叠层33以及第三LED叠层43的阴极电连接到公共凸块垫73c，阳极分别电连接到第一凸块垫至第三凸块垫73r、73g、73b。因此，第一LED叠层至第三LED叠层23、33、43可以被独立驱动。
虽然在本实施例中以形成有凸块垫73r、73g、73b、73c的情形为例进行说明，但凸块垫也可以被省略。尤其是，在利用各向异性导电型膜或者各向异性导电型胶等而接合到电路基板的情形下，也可以省略凸块垫，并直接接合上部连接件67r、67g、67b、67c。据此，可以增加接合面积。
以下，具体说明发光元件100的制造方法。通过下面说明的制造方法可以更加详细地理解发光元件100的结构。图5A、图5B以及图5C是用于说明根据本公开的一实施例生长在生长基板上的第一LED叠层至第三LED叠层23、33、43的概略的剖面图。
首先，参照图5A，包括第一导电型半导体层23a和第二导电型半导体层23b的第一LED叠层23在第一基板21上生长。在第一导电型半导体层23a和第二导电型半导体层23b之间可以夹设有活性层(未示出)。
第一基板21可以是能够用于使第一LED叠层23生长的基板，例如，GaAs基板。第一导电型半导体层23a和第二导电型半导体层23b可以由AlGaInAs系或者AlGaInP系的半导体层形成，活性层可以包括例如AlGaInP系的阱层。第一LED叠层23可以以发出例如绿色光的方式确定AlGaInP的组成比。
第一透明电极25可以形成在第二导电型半导体层23b上。如在先所说明，第一透明电极25可以形成为使从第一LED叠层23生成的光，例如红色光透过的金属层或者导电型氧化物层。例如，第一透明电极25可以由氧化铟锡(ITO：indium-tin oxide)形成。
参照图5B，包括第一导电型半导体层33a和第二导电型半导体层33b的第二LED叠层33在第二基板31上生长。第一导电型半导体层33a和第二导电型半导体层33b之间可以夹设有活性层(未示出)。
第二基板31可以是能够用于使第二LED叠层33生长的基板，例如，可以是蓝宝石基板、GaN基板或者GaAs基板。第一导电型半导体层33a和第二导电型半导体层33b可以由AlGaInAs系或者AlGaInP系的半导体层、AlGaInN系的半导体层形成，活性层可以包括例如AlGaInP系的阱层或者AlGaInN系的阱层。第二LED叠层33可以以发出例如绿色光的方式确定AlGaInP或者AlGaInN的组成比。
第二透明电极35可以形成在第二导电型半导体层33b上。如在先所述，第二透明电极35可以形成为使从第一LED叠层23生成的光，例如红色光透过的金属层或者导电性氧化物层。尤其是，第二透明电极35可以由ZnO形成。
参照图5C，包括第一导电型半导体层43a和第二导电型半导体层43b的第三LED叠层43在第三基板41上生长。在第一导电型半导体层43a和第二导电型半导体层43b之间可以夹设有活性层(未示出)。
第三基板41可以是用于使第三LED叠层43生长的基板，例如，蓝宝石基板、SiC基板或者GaN基板。在一实施例，第三基板41可以是平坦的蓝宝石基板，但也可以是图案化的蓝宝石基板。第一导电型半导体层43a和第二导电型半导体层43b可以形成为AlGaInN系的半导体层，活性层可以包括例如AlGaInN系的阱层。第三LED叠层43可以以发出例如蓝色光的方式确定AlGaInN的组成比。
第三透明电极45可以形成在第二导电型半导体层43b上。如在先所述，第三透明电极45可以形成为使从第一LED叠层23和第二LED叠层33生成的光，例如红色光和绿色光透过的金属层或者导电性氧化物层。尤其是，第三透明电极45可以由ZnO形成。
第一LED叠层至第三LED叠层23、33、43分别生长在彼此不同的生长基板21、31、41上，因此，其制造工序的顺序并不受限。
以下，说明利用在生长基板21、31、41上生长的第一LED叠层至第三LED叠层23、33、43制造发光元件100的方法。虽然以下主要针对一个发光元件100区域进行示出和说明，但只要是本领域技术人员，便可以理解能够利用生长在生长基板21、31、41上的LED叠层23、33、43在同一制造工序批量制造多个发光元件100。
图6A、6B、7A、7B、8A、8B、9A、9B、10A、10B、11A以及11B是用于说明根据本公开的一实施例的显示器用发光元件100的制造方法的概略的平面图和剖面图。此处，剖面图与图3的截取线A-A'对应。
首先，参照图6A以及图6B，利用光刻和蚀刻技术对第三透明电极45以及第二导电型半导体层43b进行图案化而暴露第一导电型半导体层43a。此工序相当于例如台面蚀刻工序。可以通过将光致抗蚀图案用作蚀刻掩模而进行。例如，在形成蚀刻掩模后，首先通过湿法蚀刻技术蚀刻第三透明电极45，接下来可以利用同一蚀刻掩模通过干法蚀刻技术蚀刻第二导电型半导体层43b。据此，第三透明电极45可以从台面蚀刻区域凹陷。图6A中为了简略示出附图而示出了台面的边沿，没有示出第三透明电极45的边沿。然而，由于使用相同的蚀刻掩模对第三透明电极45进行湿法蚀刻，因此可以容易地理解第三透明电极45的边沿会从台面的边沿向台面内侧凹陷。由于使用同一蚀刻掩模，因此不增加光刻工序数量，从而可以节约工艺费用。然而，本公开并不限于此，也可以分别使用用于台面蚀刻工序的蚀刻掩模和用于蚀刻第三透明电极45的蚀刻掩模。
接下来，n电极垫47a和下部p电极垫47b分别形成在第一导电型半导体层43a和第三透明电极45上。n电极垫47a和下部p电极垫47b可以形成为彼此不同的厚度。尤其是，n电极垫47a和下部p电极垫47b的上表面可以位于同一高度。
参照图7A和图7B，在参照图6A和图6B说明的第三LED叠层43上接合有参照图5B说明的第二LED叠层33。利用暂时性接合/剥离(TBTD：temporary bonding/debonding)技术将第二LED叠层33接合到临时基板，并首先从第二LED叠层33去除第二基板31。第二基板31例如可以利用激光剥离技术而被去除。在去除第二基板31后，可以在第一导电型半导体层33a的表面形成粗糙的面。此后，接合到临时基板的第二LED叠层33的第一导电型半导体层33a可以被布置为朝向第三LED叠层43而接合到第三LED叠层43。第二LED叠层33和第三LED叠层43可以通过第一接合层49彼此接合。在接合第二LED叠层33后，临时基板也可以利用激光剥离技术而被去除。据此，第二LED叠层33可以以第二透明电极35布置在上表面的形态布置在第三LED叠层43。
ITO可能在利用激光剥离技术分离第二基板31时从第二LED叠层33被剥离。因此，在利用激光剥离技术去除第二基板31的情形下，第二透明电极35由粘合力优秀的ZnO形成时较为有利。
接下来，对第二透明电极35和第二导电型半导体层33b进行图案化而暴露第一导电型半导体层33a。可以利用光刻和蚀刻技术对第二透明电极35和第二导电型半导体层33b进行图案化。该工序可以通过与在先蚀刻第三透明电极45和第二导电型半导体层43b的台面蚀刻工序相同的方法利用湿法蚀刻和干法蚀刻技术进行。
例如，可以在形成蚀刻掩模后，首先通过湿法蚀刻技术蚀刻第二透明电极35，接下来利用同一蚀刻掩模以干法蚀刻技术蚀刻第二导电型半导体层33b。据此，第二透明电极35可以从台面蚀刻区域凹陷。图7A中为了简略示出附图而示出了台面的边沿，而没有示出第二透明电极35的边沿。但是，由于利用同一蚀刻掩模对第二透明电极35进行湿法蚀刻，因此容易理解第二透明电极35的边沿会从台面的边沿向台面内侧凹陷。由于利用同一蚀刻掩模，因此不增加光刻工序数量，从而可以节约工艺费用。然而，本公开并不限于此，也可以分别使用用于台面蚀刻工序的蚀刻掩模和用于蚀刻第二透明电极35的蚀刻掩模。
如图7A所示，第二LED叠层33的台面蚀刻区域可以与第三LED叠层43的台面蚀刻区域有一部分重叠。例如，第二LED叠层33的台面蚀刻区域的一部分可以形成在n电极垫47a的上部。并且，台面蚀刻区域的又一部分可以位于下部p电极垫47b的上部。
并且，如图7A所示，上部p电极垫37b可以形成在第二透明电极35上。
此外，如图7B所示，下部绝缘层51可以形成为覆盖第二LED叠层33和第二透明电极35。下部绝缘层51还可以覆盖上部p电极垫37b，进一步，可以形成为具有平坦的上表面。
参照图8A和图8B，形成贯通第二LED叠层33的贯通孔33h1、33h2。贯通孔33h1、33h2贯通第一接合层49而暴露n电极垫47a和下部p电极垫47b。贯通孔33h1、33h2可以形成在台面蚀刻区域内。
此外，可以形成暴露第二LED叠层33的第一导电型半导体层33a的贯通孔51h。贯通孔51h可以位于第二导电型半导体层33的台面蚀刻区域内。贯通孔51h可以在形成贯通孔33h1、33h2之后形成或者在形成贯通孔33h1、33h2之前形成。
接下来，形成第一侧壁绝缘层53。第一侧壁绝缘层53可以利用例如，原子层沉积技术而形成。第一侧壁绝缘层53可以覆盖下部绝缘层51的上表面，进一步，可以覆盖贯通孔33h1、33h2、51h的侧壁和底面。形成在贯通孔33h1、33h2、51h的底面的第一侧壁绝缘层53可以通过蚀刻工序而去除，因此，可以暴露n电极垫47a、下部p电极垫47b以及第一导电型半导体层33a。
接下来，形成种子层，并利用镀覆技术形成金属层后，利用化学机械研磨技术去除形成在下部绝缘层51的上表面的金属层而完成填埋贯通孔33h1、33h2、51h的下部埋层55cb、55b、55cg。
此后，在图5A中说明的第一LED叠层23被接合在第二LED叠层33。利用第二接合层59，第一透明电极25可以以朝向第二LED叠层33的方式接合第一LED叠层23和第二LED叠层33。据此，第二接合层59在与第一透明电极25相接的同时，可以与下部绝缘层51和下部埋层55cb、55b、55cg相接。
此外，第一基板21从第一LED叠层23被去除。第一基板21可以利用例如，蚀刻技术而被去除。在去除第一基板21后，在第一导电型半导体层23a上可以形成中间绝缘层61。
参照图9A和图9B，形成贯通第一LED叠层23和第一透明电极25的贯通孔23h1、23h2、23h3、23h4。贯通孔23h1暴露下部埋层55cb，贯通孔23h2暴露下部埋层55b，贯通孔23h3暴露上部p电极垫37b，贯通孔23h4可以暴露下部埋层55cg。
此外，形成贯通孔25h5。贯通孔25h5贯通第一LED叠层23，并且暴露第一透明电极25。并且，可以形成贯通中间绝缘层61的贯通孔61h。贯通孔61h暴露第一导电型半导体层23a。
贯通孔23h1、23h2、23h3、23h4可以在同一工序一起形成。这些贯通孔23h1、23h2、23h3、23h4可以贯通中间绝缘层61、第一LED叠层23、第一透明电极25和第二接合层59。进一步，贯通孔23h3可以贯通下部绝缘层51。
与此不同地，贯通孔61h和贯通孔23h5的蚀刻深度与贯通孔23h1、23h2、23h3、23h4的蚀刻深度不同，因此可以通过不同工序形成。贯通孔61h和贯通孔23h5也可以通过彼此不同的工序而形成。
接下来，形成填埋贯通孔23h1、23h2、23h3、23h4、23h5、61h的上部埋层65cb、65b、65g、65cg、65r、65cr。为了形成上部埋层，第二侧壁绝缘层63可以形成为覆盖贯通孔23h1、23h2、23h3、23h4、23h5、61h的侧壁，并且可以形成种子层和金属镀覆层，可以利用化学机械研磨技术去除中间绝缘层61上的金属层。也可以在形成种子层之前附加形成金属阻挡层。由于形成上部埋层65cb、65b、65g、65cg、65r、65cr的工序与形成下部埋层55cb、55b、55cg的工序大致相似，因此省略详细的说明。
参照图10A和图10B，在中间绝缘层61上形成第一上部连接件至第三上部连接件67r、67g、67b和上部公共连接件67c。第一上部连接件67r与上部埋层65r电连接，第二上部连接件67g与上部埋层65g电连接，第三上部连接件67b与上部埋层65b电连接。此外，上部公共连接件67c与上部埋层65cb、65cg、65cr电连接。
因此，第一上部连接件至第三上部连接件67r、67g、67b分别与第一LED叠层至第三LED叠层23、33、43的第二导电型半导体层23b、33b、43b电连接，上部公共连接件67c与第一LED叠层至第三LED叠层23、33、43的第一导电型半导体层23a、33a、43a电连接。
参照图11A和图11B，通过隔离工序形成用于定义发光元件100区域的分离槽。分离槽可以沿着第一LED叠层至第三LED叠层23、33、43的周围暴露第三基板41。可以通过在发光元件区域之间依次去除第一LED叠层23、第一透明电极25、第二接合层59、下部绝缘层51、第二LED叠层33、第一接合层49、第三LED叠层43而形成分离槽。在进行隔离工序的期间第二透明电极35和第三透明电极45不被暴露，因此不受蚀刻气体的损伤。在第二透明电极35和第三透明电极45由ZnO形成的情形下，ZnO可能容易受蚀刻气体的损伤。然而，本公开可以通过预先使第二透明电极35和第三透明电极45凹陷而防止它们暴露于蚀刻气体。
虽然本实施例中以通过隔离工序对第一LED叠层至第三LED叠层23、33、43依次进行图案化的情形进行说明，但本公开并不一定限于此。可以在接合第二LED叠层33之前，在将要形成分离槽的区域预先去除第三LED叠层43，也可以在接合第一LED叠层23之前，在将要形成分离槽的区域预先去除第二LED叠层33。在此情形下，去除了第三LED叠层43的区域可以被第一接合层49填充，去除了第二LED叠层33的区域可以被第二接合层59填充。据此，第二LED叠层33和第三LED叠层43可以在隔离工序不被暴露。
隔离工序也可以在形成上部连接件67r、67g、67b、67c之前进行，在此情形下，为了保护通过隔离工序而暴露的侧壁可以附加覆盖中间绝缘层61的保护绝缘层。保护绝缘层可以具有暴露上部埋层65b、65cb、65g、65cg、65r、65cr的开口部，上部连接件67r、67g、67b、67c可以形成为与所述埋层电连接。
此外，形成覆盖上部连接件67r、67g、67b、67c的上部绝缘层71。上部绝缘层71可以覆盖中间绝缘层61或者保护绝缘层。
上部绝缘层71可以覆盖第一LED叠层至第三LED叠层23、33、43的侧面。上部绝缘层71可以被图案化为具有暴露第一上部连接件至第三上部连接件67r、67g、67b以及上部公共连接件67c的开口部71a。
接下来，在所述开口部71a内分别可以形成凸块垫73r、73g、73b、73c。第一凸块垫73r布置在第一上部连接件67r上，第二凸块垫73g布置在第二上部连接件67g上，第三凸块垫73c布置在第三上部连接件67b上。公共凸块垫73c布置在上部公共连接件67c上。
接下来，将发光元件100接合到电路基板101上，并分离第三基板41，从而完成从第三基板41分离的发光元件100。在图12示出了接合到电路基板101的发光元件100的概略的剖面图。
虽然图12示出了单个发光元件100布置在电路基板101上的情形，但电路基板101上贴装有多个发光元件100。各发光元件100构成能够发出蓝色光、绿色光以及红色光的一个像素，并且在电路基板101上排列多个像素而提供显示面板。
此外，在第三基板41上可以形成有多个发光元件100，这些发光元件100可以以群体形式转移到电路基板101上，而不是一个一个地转移到电路基板101。图13A、图13B以及图13C是用于说明根据一实施例的将发光元件转移到电路基板的方法的概略的剖面图。此处，对将形成在第三基板41上的发光元件100以群体形式转移到电路基板101的方法进行说明。
参照图13A，如图11A和图11B所说明，如果在第三基板41上完成发光元件100的制造工序，则多个发光元件100通过分离槽而在第三基板41上被分离而排列。
此外，提供有在上表面具有垫的电路基板101。垫以与用于显示器的像素的排列位置对应的方式排列在电路基板101上。通常，排列在第三基板41上的发光元件100的间距相比电路基板101内的像素的间距更致密。
参照图13B，发光元件100的凸块垫接合在电路基板101上的垫。凸块垫和垫可以利用In接合而被接合。此外，由于位于像素区域之间的发光元件100没有能被接合的垫，因此维持从电路基板101远离的状态。
接下来，向第三基板41上照射激光。激光被选择性地照射到与垫接合的发光元件100。为此，也可以在第三基板41上形成具有选择性地暴露发光元件100的开口部的掩模。
此后，通过从第三基板41分离照射过激光的发光元件100而将发光元件100转移到电路基板101。据此，如图13C所示，在电路基板101上提供排列有发光元件100的显示面板。显示面板可以贴装在如参照图1所说明的多种显示装置。
图14是用于说明根据另一实施例的发光元件转移方法的概略的剖面图。
参照图14，根据本实施例的发光元件转移方法在利用各向异性导电型粘结膜或者各向异性导电型粘结胶而将发光元件接合到垫的方面有差异。即，各向异性导电型粘结膜或者粘结胶121被提供到垫上，发光元件100可以通过各向异性导电型粘结膜或者粘结胶121与垫粘结。发光元件100通过各向异性导电型粘结膜或者粘结胶121内的导电物质与垫电连接。
在本实施例中，凸块垫73r、73g、73b、73c可以被省略，并且上部连接件67r、67g、67b、67c可以通过导电物质与垫电连接。
虽然以上对本公开的多种实施例进行了说明，但本公开并不限于这些实施例。并且，只要不脱离本公开的技术思想，针对一个实施例所说明的内容或者构成要素可以应用于其他实施例。

Claims (21)

1.一种显示器用发光元件，其特征在于，包括：
第一LED叠层；
第二LED叠层，位于所述第一LED叠层的下方；
第三LED叠层，位于所述第二LED叠层的下方；
第一接合层，夹设在所述第二LED叠层和所述第三LED叠层之间；
第二接合层，夹设在所述第一LED叠层和所述第二LED叠层之间；
下部绝缘层，夹设在所述第二接合层和所述第二LED叠层之间；
第一下部埋层，贯通所述下部绝缘层和所述第二LED叠层而与所述第三LED叠层的第一导电型半导体层和第二导电型半导体层分别电连接；
第一上部埋层，贯通所述第一LED叠层和所述第二接合层而与所述第一下部埋层电连接；以及
多个上部连接件，布置在所述第一LED叠层上，
其中，所述上部连接件包括覆盖所述第一上部埋层而与所述第一上部埋层分别电连接的上部连接件。
2.如权利要求1所述的显示器用发光元件，其特征在于，
所述第一LED叠层、所述第二LED叠层以及所述第三LED叠层分别发出红色光、绿色光以及蓝色光。
3.如权利要求1所述的显示器用发光元件，其特征在于，
所述第一上部埋层具有比所述第一下部埋层窄的宽度。
4.如权利要求3所述的显示器用发光元件，其特征在于，
所述第一上部埋层分别位于所述第一下部埋层的上表面上。
5.如权利要求1所述的显示器用发光元件，其特征在于，还包括：
n电极垫，与所述第三LED叠层的第一导电型半导体层电连接；以及
下部p电极垫，布置在所述第三LED叠层的第二导电型半导体层上，
其中，所述第一下部埋层与所述n电极垫以及所述下部p电极垫分别电连接。
6.如权利要求5所述的显示器用发光元件，其特征在于，还包括：
第二下部埋层，贯通所述下部绝缘层而与所述第二LED叠层的第一导电型半导体层电连接；以及
第二上部埋层，贯通所述第一LED叠层和所述第二接合层而与所述第二下部埋层电连接，
其中，所述上部连接件中的一个通过所述第二上部埋层和所述第二下部埋层与所述第二LED叠层的第一导电型半导体层电连接。
7.如权利要求6所述的显示器用发光元件，其特征在于，
所述上部连接件中的一个是与所述第一LED叠层至所述第三LED叠层的第一导电型半导体层共同电连接的上部公共连接件。
8.如权利要求7所述的显示器用发光元件，其特征在于，还包括：
第三上部埋层，贯通所述第一LED叠层、所述第二接合层以及所述下部绝缘层而与第二LED叠层的第二导电型半导体层电连接，
其中，所述上部连接件中的一个与所述第三上部埋层连接而与所述第二LED叠层的第二导电型半导体层电连接。
9.如权利要求8所述的显示器用发光元件，其特征在于，
所述上部连接件中的一个与所述第一LED叠层的第二导电型半导体层电连接。
10.如权利要求9所述的显示器用发光元件，其特征在于，还包括：
中间绝缘层，布置在所述第一LED叠层和所述上部连接件之间；以及
第四上部埋层，贯通所述中间绝缘层而与所述第一LED叠层的第二导电型半导体层电连接，
其中，所述上部连接件中的一个通过所述第四上部埋层与所述第一LED叠层的第二导电型半导体层电连接。
11.如权利要求9所述的显示器用发光元件，其特征在于，还包括：
凸块垫，布置在所述上部连接件上，
其中，所述凸块垫包括第一凸块垫至第三凸块垫和公共凸块垫，
所述公共凸块垫与所述第一LED叠层至所述第三LED叠层共同电连接，
所述第一凸块垫至所述第三凸块垫分别与所述第一LED叠层至所述第三LED叠层电连接。
12.如权利要求1所述的显示器用发光元件，其特征在于，还包括：
第一透明电极，夹设在所述第一LED叠层和所述第二LED叠层之间，并且与所述第一LED叠层的下表面欧姆接触；
第二透明电极，夹设在所述第一LED叠层和所述第二LED叠层之间，并且与所述第二LED叠层的上表面欧姆接触；以及
第三透明电极，夹设在所述第二LED叠层和所述第三LED叠层之间，并且与所述第三LED叠层的上表面欧姆接触，
其中，所述第一透明电极至所述第三透明电极中的某一个利用与其他透明电极不同的材料形成。
13.如权利要求12所述的显示器用发光元件，其特征在于，
所述第一透明电极利用ITO形成，所述第二透明电极和所述第三透明电极利用ZnO形成。
14.如权利要求12所述的显示器用发光元件，其特征在于，
所述第一透明电极至所述第三透明电极分别与第二导电型半导体层接触，所述第二透明电极形成有凹陷而具有比第二LED叠层的第二导电型半导体层窄的面积，所述第三透明电极形成有凹陷而具有比第三LED叠层的第二导电型半导体层窄的面积。
15.如权利要求12所述的显示器用发光元件，其特征在于，还包括：
上部p电极垫，布置在所述第二透明电极上而与所述第二LED叠层的第二导电型半导体层电连接；
第五上部埋层，贯通所述第一LED叠层而与所述上部p电极垫电连接，
其中，所述上部连接件中的一个与所述第五上部埋层连接而与所述上部p电极垫电连接。
16.如权利要求1所述的显示器用发光元件，其特征在于，还包括：
第一侧壁绝缘层，覆盖所述第一下部埋层的侧壁；以及
第二侧壁绝缘层，覆盖所述第一上部埋层的侧壁。
17.如权利要求16所述的显示器用发光元件，其特征在于，
所述第一侧壁绝缘层和所述第二侧壁绝缘层利用Al2O3形成。
18.如权利要求1所述的显示器用发光元件，其特征在于，
所述第一LED叠层至所述第三LED叠层从生长基板分离。
19.如权利要求1所述的显示器用发光元件，其特征在于，还包括：
中间绝缘层，覆盖所述第一LED叠层，
其中，所述第一下部埋层的上表面与所述下部绝缘层的上表面齐平，
所述第一上部埋层的上表面与中间绝缘层的上表面齐平。
20.如权利要求1所述的显示器用发光元件，其特征在于，
所述第一LED叠层至所述第三LED叠层能够被独立驱动，
从所述第一LED叠层产生的光透过所述第二LED叠层和所述第三LED叠层而向外部发出，
从所述第二LED叠层产生的光透过所述第三LED叠层而向外部发出。
21.一种显示装置，其特征在于，包括：
电路基板；以及
多个发光元件，排列在所述电路基板上，其中，
所述发光元件中的每个包括：
第一LED叠层；
第二LED叠层，位于所述第一LED叠层的下方；
第三LED叠层，位于所述第二LED叠层的下方；
第一接合层，夹设在所述第二LED叠层和所述第三LED叠层之间；
第二接合层，夹设在所述第一LED叠层和所述第二LED叠层之间；
下部绝缘层，夹设在所述第二接合层和所述第二LED叠层之间；
第一下部埋层，贯通所述下部绝缘层和所述第二LED叠层而与所述第三LED叠层的第一导电型半导体层和第二导电型半导体层分别电连接；
第一上部埋层，贯通所述第一LED叠层和所述第二接合层而与所述第一下部埋层电连接；以及
多个上部连接件，布置在所述第一LED叠层上，
其中，所述上部连接件包括覆盖所述第一上部埋层而与所述第一上部埋层分别电连接的上部连接件。
CN202020806178.6U 2019-05-21 2020-05-14 显示器用发光元件以及具有该发光元件的显示装置 Active CN211654819U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962850674P 2019-05-21 2019-05-21
US62/850,674 2019-05-21
US15/930,979 US11508778B2 (en) 2019-05-21 2020-05-13 Light emitting device for display and display apparatus having the same
US15/930,979 2020-05-13

Publications (1)

Publication Number Publication Date
CN211654819U true CN211654819U (zh) 2020-10-09

Family

ID=72688396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020806178.6U Active CN211654819U (zh) 2019-05-21 2020-05-14 显示器用发光元件以及具有该发光元件的显示装置

Country Status (7)

Country Link
US (1) US20230074026A1 (zh)
EP (1) EP3975270A4 (zh)
JP (1) JP2022528297A (zh)
KR (1) KR20210157910A (zh)
CN (1) CN211654819U (zh)
BR (1) BR112021023317A2 (zh)
MX (1) MX2021013720A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271420B2 (en) * 2004-07-07 2007-09-18 Cao Group, Inc. Monolitholic LED chip to emit multiple colors
JP2014175427A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
DE102016104280A1 (de) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
KR20190001050A (ko) * 2017-06-26 2019-01-04 주식회사 루멘스 칩 적층 구조를 갖는 led 픽셀 소자

Also Published As

Publication number Publication date
MX2021013720A (es) 2021-12-10
KR20210157910A (ko) 2021-12-29
BR112021023317A2 (pt) 2022-06-07
JP2022528297A (ja) 2022-06-09
US20230074026A1 (en) 2023-03-09
EP3975270A1 (en) 2022-03-30
EP3975270A4 (en) 2023-06-07
CN113875028A (zh) 2021-12-31

Similar Documents

Publication Publication Date Title
CN113424314B (zh) 显示器用发光元件以及具有该发光元件的显示装置
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
CN213845268U (zh) 显示器用发光元件
CN113424315A (zh) 显示用发光元件转印方法及显示装置
US10658423B2 (en) Method of manufacturing light emitting device
US11508778B2 (en) Light emitting device for display and display apparatus having the same
US20240282803A1 (en) Light emitting device for display and display apparatus having the same
US20240363600A1 (en) Light emitting device for display and display apparatus having the same
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
CN211654819U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN113875028B (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN211088273U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN211088274U (zh) 显示装置
US11437353B2 (en) Light emitting device for display and display apparatus having the same
CN213988922U (zh) 发光元件以及具有该发光元件的显示面板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant