CN202026299U - 一种频率合成装置 - Google Patents
一种频率合成装置 Download PDFInfo
- Publication number
- CN202026299U CN202026299U CN2011201499875U CN201120149987U CN202026299U CN 202026299 U CN202026299 U CN 202026299U CN 2011201499875 U CN2011201499875 U CN 2011201499875U CN 201120149987 U CN201120149987 U CN 201120149987U CN 202026299 U CN202026299 U CN 202026299U
- Authority
- CN
- China
- Prior art keywords
- links
- output
- frequency
- input
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种频率合成装置，其包括：压控晶体振荡器、数字频率合成模块、锁相环、控制模块和多路选择器，所述数字频率合成模块的输入端与所述压控晶体振荡器相连，所述数字频率合成模块的输出端与所述锁相环的输入端相连，所述控制模块与所述数字频率合成模块的控制端相连，所述多路选择器的输入端分别与所述数字频率合成模块的输出端和所述锁相环的输出端相连，所述多路选择器的控制端与所述控制模块相连。本实用新型实施例的频率合成装置实现了输出信号的高频和低频精确可调。
Description
技术领域
本发明涉及频率合成技术领域，特别涉及一种频率合成装置。
背景技术
现代诸多电子系统必须依赖于所用时钟频率源的性能。通常，高性能的时钟频率源都是通过频率合成器来实现。
现有技术中有一种频率合成器，如图1所示，其包括VCXO(VoltageControled X′tal Oscillator，压控石英晶体振荡器)、DDS(Direct Digital Synthesizer，直接数字频率合成器)、PLL(Phase Locked Loop，锁相环)和控制模块；VCXO、DDS和PLL依次相连；控制模块与DDS相连。该频率合成器采用DDS来驱动PLL，可以有效克服宽带系统中DDS输出频率较低和PLL频率分辨率低的缺点。
在实现本实用新型的过程中，发明人发现现有技术至少存在以下问题：现有技术的频率合成器不能实现低频(如0.1Hz)和高频(如500MHz)兼容，即频率合成器生成的信号高频和低频精确可调非常困难。
发明内容
为了克服现有技术中频率合成装置高频和低频不能兼容的缺陷，本实用新型实施例提供了一种频率合成装置。所述技术方案如下：
一种频率合成装置，包括：压控晶体振荡器、数字频率合成模块、锁相环和控制模块，所述数字频率合成模块的输入端与所述压控晶体振荡器相连，所述数字频率合成模块的输出端与所述锁相环的输入端相连，所述控制模块与所述数字频率合成模块的控制端相连，所述装置还包括多路选择器，所述多路选择器的输入端分别与所述数字频率合成模块的输出端和所述锁相环的输出端相连，所述多路选择器的控制端与所述控制模块相连。
进一步地，所述频率合成装置还包括量子鉴频模块，所述量子鉴频模块包括电子线路、量子系统和伺服环路；所述电子线路的输入端与所述压控晶体振荡器的输出端相连，所述电子线路的第一输出端与所述量子系统的输入端相连，所述电子线路的第二输出端与所述伺服环路的第一输入端相连，所述量子系统的输出端与所述伺服环路的第二输入端相连，所述伺服环路的输出端与所述压控晶体振荡器的控制端相连。
进一步地，所述锁相环包括鉴相器、环路滤波器、压控振荡器和分频器；所述鉴相器的第一输入端与所述数字频率合成模块的输出端相连，所述鉴相器的第二输入端与所述分频器的输出端相连，所述鉴相器的输出端与所述环路滤波器的输入端相连，所述环路滤波器的输出端与所述压控振荡器的输入端相连，所述压控振荡器的第一输出端与所述分频器的输入端相连，所述压控振荡器的第二输出端与所述多路选择电路的输入端相连。
进一步地，所述数字频率合成模块包括直接数字频率合成器和数字滤波电路；所述数字滤波电路的输入端与所述直接数字频率合成器相连，所述数字滤波电路的控制端与所述控制模块相连。
进一步地，所述控制模块为FPGA(Field-Programmable Gate Array，现场可编程门阵列)。
进一步地，所述频率合成装置还包括设置模块，所述设置模块与所述控制模块的输入端相连。
本实用新型实施例提供的技术方案的有益效果是：本实用新型通过将数字频率合成模块的输出分为两路，一路与PPL相连后与多路选择器相连，另一路直接与多路选择器相连，当需要输出高频信号时，通过多路选择器选通前者，而当需要输出低频信号时，则通过多路选择器选通后者，从而实现了高频和低频精确可调。
附图说明
图1是现有技术提供的频率合成装置的结构示意图；
图2是本实用新型实施例提供的频率合成装置的结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
如图2所示，本实施例提供的频率合成装置包括：压控晶体振荡器101、数字频率合成模块102、锁相环103、控制模块104和多路选择器106。其中，数字频率合成模块102的输入端与压控晶体振荡器101相连，数字频率合成模块102的输出端与锁相环103的输入端相连，控制模块104与数字频率合成模块102的控制端相连，多路选择器106的输入端分别与数字频率合成模块102的输出端和锁相环103的输出端相连，多路选择器106的控制端与控制模块104相连。
压控晶体振荡器101产生的高稳定的时钟信号输出到数字频率合成模块102，数字频率合成模块102根据控制模块104的控制字生成不同频率的信号；生成的信号分两路，一路传到锁相环103，通过锁相环103将该信号移至高频范围后，输入到多路选择器106；数字频率合成模块102的另一路信号直接输出到多路选择器106；多路选择器106根据控制模块104的指令选择其中的一路信号输出，从而可以实现高频和低频的精确可调。
作为本实用新型的优选实施例，前述频率合成装置还包括量子鉴频模块105。如图2所示，量子鉴频模块105包括电子线路1051、量子系统1052和伺服环路1053。其中，电子线路1051的输入端与压控晶体振荡器101的输出端相连，电子线路1051的第一输出端与量子系统1052的输入端相连，电子线路1051的第二输出端与伺服环路1053的第一输入端相连，量子系统1052的输出端与伺服环路1053的第二输入端相连，伺服环路1053的输出端与压控晶体振荡器101的控制端相连。量子鉴频模块105中的电子线路1051、量子系统1052、伺服环路1053和压控晶体振荡器101构成了一个封闭的环路控制系统，使压控晶体振荡器101输出稳定的时钟信号。具体为压控晶体振荡器101的输出时钟信号到电子线路1051经过倍频、综合，再经微波倍频混频后得到一个微波探询信号，量子系统1052对探询信号进行鉴频后得到鉴频信号，鉴频信号经过伺服环路1053的处理后得到纠偏电压对压控晶体振荡器101进行压控，从而将压控晶体振荡器101频率锁定到原子共振吸收线的峰点上，使压控晶体振荡器101输出稳定的时钟信号。前述电子线路1051、量子系统1052和伺服环路1053的详细结构为本领域技术人员熟知，在此省略详细描述。
其中，本实施例提供的频率合成器还包括设置模块107，设置模块107与控制模块104的输入端相连，用于设置频率输出，由于本实施例提供的频率合成装置为高频和低频精确可调，则用户可以通过设置模块107选择不同的频率输出。
进一步地，本实施例中的控制模块104为FPGA，控制数字频率合成模块102产生不同频率的信号和控制多路选择器106选择输出信号。
进一步地，本实施例中的数字频率合成模块102包括DDS1021和数字滤波电路1022。如图2所示，DDS1021的输入端与压控晶体振荡器101的输出端相连，DDS1021的控制端与FPGA相连，DDS1021的输出端和数字滤波电路1022的输入端相连，DDS1021用于根据FPGA的控制字产生不同频率的信号。数字滤波电路1022的控制端与控制模块104相连，数字滤波电路1022的第一输出端与锁相环103的输入端相连，数字滤波电路1022的第二输出端与多路选择器106的输入端相连。数字滤波电路1022用于滤除DDS1021产生的离散的杂散信号。
进一步地，本实施例中的锁相环103包括鉴相器1031、环路滤波器1032、压控振荡器1033和分频器1034。如图2所示，鉴相器1031的第一输入端与数字频率合成模块102的输出端相连，鉴相器1031的第二信号输入端与分频器1034的输出端相连，鉴相器1031的输出端与环路滤波器1032的输入端相连，环路滤波器1032的输出端与压控振荡器1033的输入端相连，压控振荡器1033的第一输出端与分频器1034的输入端相连，压控振荡器1033的第二输出端与多路选择电路106的输入端相连。其中鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成电压信号输出，该信号经环路滤波器1032后形成压控振荡器1033的控制电压，对压控振荡器1033输出信号的频率实施控制。
以上实施例提供的技术方案中的全部或部分内容可以通过软件编程实现，其软件程序存储在可读取的存储介质中，存储介质例如：计算机中的硬盘、光盘或软盘。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (6)
1.一种频率合成装置，包括：压控晶体振荡器、数字频率合成模块、锁相环和控制模块，所述数字频率合成模块的输入端与所述压控晶体振荡器相连，所述数字频率合成模块的输出端与所述锁相环的输入端相连，所述控制模块与所述数字频率合成模块的控制端相连，其特征在于，
所述装置还包括多路选择器，所述多路选择器的输入端分别与所述数字频率合成模块的输出端和所述锁相环的输出端相连，所述多路选择器的控制端与所述控制模块相连。
2.如权利要求1所述的频率合成装置，其特征在于，还包括量子鉴频模块，所述量子鉴频模块包括电子线路、量子系统和伺服环路；所述电子线路的输入端与所述压控晶体振荡器的输出端相连，所述电子线路的第一输出端与所述量子系统的输入端相连，所述电子线路的第二输出端与所述伺服环路的第一输入端相连，所述量子系统的输出端与所述伺服环路的第二输入端相连，所述伺服环路的输出端与所述压控晶体振荡器的控制端相连。
3.如权利要求1所述的频率合成装置，其特征在于，所述锁相环包括鉴相器、环路滤波器、压控振荡器和分频器；所述鉴相器的第一输入端与所述数字频率合成模块的输出端相连，所述鉴相器的第二输入端与所述分频器的输出端相连，所述鉴相器的输出端与所述环路滤波器的输入端相连，所述环路滤波器的输出端与所述压控振荡器的输入端相连，所述压控振荡器的第一输出端与所述分频器的输入端相连，所述压控振荡器的第二输出端与所述多路选择电路的输入端相连。
4.如权利要求1所述的频率合成装置，其特征在于，所述数字频率合成模块包括直接数字频率合成器和数字滤波电路；
所述数字滤波电路的输入端与所述直接数字频率合成器相连，所述数字滤波电路的控制端与所述控制模块相连。
5.如权利要求1-4任一项所述的频率合成装置，其特征在于，所述控制模块为现场可编程门阵列。
6.如权利要求1-4任一项所述的频率合成装置，其特征在于，还包括设置模块，所述设置模块与所述控制模块的输入端相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011201499875U CN202026299U (zh) | 2011-05-12 | 2011-05-12 | 一种频率合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011201499875U CN202026299U (zh) | 2011-05-12 | 2011-05-12 | 一种频率合成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202026299U true CN202026299U (zh) | 2011-11-02 |
Family
ID=44851232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011201499875U Expired - Fee Related CN202026299U (zh) | 2011-05-12 | 2011-05-12 | 一种频率合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202026299U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102957425A (zh) * | 2012-10-08 | 2013-03-06 | 中国计量科学研究院 | 激励原子跃迁装置和方法 |
| CN103780253A (zh) * | 2014-01-10 | 2014-05-07 | 苏州广纳达电子系统有限公司 | 利用fpga控制自动频率纠偏的参考信号发生器 |
| CN107248696A (zh) * | 2017-06-15 | 2017-10-13 | 江汉大学 | 一种自补偿式半导体激光器 |
-
2011
- 2011-05-12 CN CN2011201499875U patent/CN202026299U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102957425A (zh) * | 2012-10-08 | 2013-03-06 | 中国计量科学研究院 | 激励原子跃迁装置和方法 |
| CN102957425B (zh) * | 2012-10-08 | 2015-03-11 | 中国计量科学研究院 | 激励原子跃迁装置和方法 |
| CN103780253A (zh) * | 2014-01-10 | 2014-05-07 | 苏州广纳达电子系统有限公司 | 利用fpga控制自动频率纠偏的参考信号发生器 |
| CN107248696A (zh) * | 2017-06-15 | 2017-10-13 | 江汉大学 | 一种自补偿式半导体激光器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107643674B (zh) | 一种基于FPGA进位链的Vernier型TDC电路 | |
| US8724765B2 (en) | Locking system and method thereof | |
| JP2002076886A (ja) | デジタル小位相検出器 | |
| CN103219946A (zh) | 极坐标发射器、调频路径及方法、参考相位产生器及方法 | |
| CN108039888A (zh) | 一种dds信号源时钟发生电路、信号源及其方法 | |
| CN101420294B (zh) | 一种时钟锁相环控制方法及装置 | |
| CN202026299U (zh) | 一种频率合成装置 | |
| CN204633753U (zh) | 基于hmc835宽带低相噪低杂散跳频源 | |
| CN103684445A (zh) | 多相位高分辨率锁相环 | |
| CN202026300U (zh) | 一种直接数字频率合成器及其同步鉴相电路装置 | |
| CN102208911B (zh) | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 | |
| US9602115B1 (en) | Method and apparatus for multi-rate clock generation | |
| CN105024701A (zh) | 一种用于杂散抑制的分频比调制器 | |
| CN107565956A (zh) | 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法 | |
| CN109104187B (zh) | 一种全数字宽带频率综合器 | |
| CN204376873U (zh) | 用于无线电的频率合成器 | |
| CN112290934A (zh) | 基于Bias-Tee信号合成的可控抖动时钟产生装置 | |
| CN202663383U (zh) | 一种s波段相干多频信号源 | |
| CN203387498U (zh) | 原子频标伺服锁定装置及原子频标 | |
| US7443251B2 (en) | Digital phase and frequency detector | |
| CN102340309A (zh) | 被动型氢原子钟快速调制锁定的数字调制方法及环路系统 | |
| CN103051333B (zh) | 一种快速锁定的锁相环 | |
| US20210203333A1 (en) | Concept for a Digital Controlled Loop and a Digital Loop Filter | |
| JP7562411B2 (ja) | 周波数ロックループ、電子機器及び周波数生成方法 | |
| US7847641B2 (en) | Digital phase and frequency detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111102 Termination date: 20130512 |