CN207852284U - 像素电路、显示基板及显示装置 - Google Patents

Abstract

本实用新型公开了一种像素电路、显示基板及显示装置，涉及显示技术领域，主要目的是用于改善因磁滞效应产生的短期残像问题。本实用新型的主要技术方案为：一种像素电路，包括：初始化模块、写入补偿模块、发光使能模块、发光器件、驱动模块，其中，发光使能模块，用于在使能信号端的控制下，将驱动模块与发光器件连接；初始化模块，用于在重置信号端的控制下，将初始电压端的电压输入至驱动模块中驱动晶体管的栅极，使驱动模块进行初始化，写入补偿模块，用于在扫描信号端的控制下，将数据信号端输出的数据电压输入至驱动模块，并对驱动模块进行数据补偿。本实用新型主要用于驱动发光器件发光。

Description

像素电路、显示基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种像素电路、显示基板及显示装置。

背景技术

有机发光二极管显示器是当今平板显示器的重点研究领域之一，与液晶显示器相比，有机发光二极管OLED具有低能耗、生产成本低、自发光、宽视角及相应速度快等优点。

OLED显示器中的像素电路一般为电流驱动，其需要稳定的电流来控制有机发光二极管发光，现有技术中，当黑白方格图像变换为灰色图像的过程中，由于OLED显示器件中不同颜色方格内子像素中驱动晶体管的初始栅源电压不同，所以就会导致发光器件的驱动电流不同，这样在黑白方格图像在变换为灰色图像的过程中会留有原来图像的图形，造成短期的残影现象，严重进行显示效果。

实用新型内容

有鉴于此，本实用新型实施例提供一种像素电路、显示基板及显示装置，主要目的是用于改善因磁滞效应产生的短期残像问题。

为达到上述目的，本实用新型主要提供如下技术方案：

一方面，本实用新型实施例提供了一种像素电路，包括：初始化模块、写入补偿模块、发光使能模块、发光器件和驱动模块，其中，

所述驱动模块，包括驱动晶体管，用于向所述发光器件提供驱动电流；

所述发光使能模块，分别连接使能信号端、所述驱动模块和所述发光器件，用于在所述使能信号端的控制下，将所述驱动模块与所述发光器件连接；

所述初始化模块，分别连接第一电源电压端、初始电压端、重置信号端和所述驱动模块，用于在所述重置信号端的控制下，将所述初始电压端的电压输入至所述驱动模块，使所述驱动模块进行初始化；

所述写入补偿模块，分别连接扫描信号端、数据信号端、参考信号端和所述驱动模块，用于在所述扫描信号端的控制下，将所述数据信号端输出的数据电压输入至所述驱动模块，并对所述驱动模块进行数据补偿。

进一步的，所述初始化模块还连接所述发光使能模块，用于在所述使能信号端和所述重置信号端的控制下，将所述初始电压端的电压通过所述发光使能模块输入至所述驱动模块，使所述驱动模块进行初始化。

可选地，所述初始化模块包括：第一晶体管和第二晶体管；

所述第一晶体管的第一极与所述第一电源电压端电连接，其第二极与所述驱动晶体管的第一极电连接，其栅极与所述重置信号端电连接；

所述第二晶体管的第一极与所述初始电压端电连接，其第二极与所述发光使能模块电连接，其栅极与所述重置信号端电连接。

可选地，所述初始化模块包括：第一晶体管和第二晶体管；

所述第一晶体管的第一极与所述第一电源电压端电连接，其第二极与所述驱动晶体管的第一极电连接，其栅极与所述重置信号端电连接；

所述第二晶体管的第一极与所述初始电压端电连接，其第二极与所述驱动晶体管的第二极电连接，其栅极与所述重置信号端电连接。

可选地，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管，或者，

所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。

可选地，所述发光使能模块包括第六晶体管；

所述第六晶体管的第一极分别与所述发光器件和所述初始化模块电连接，其第二极与所述驱动晶体管的第二极电连接，其栅极与所述使能信号端电连接。

可选地，所述写入补偿模块包括第三晶体管、第四晶体管、第五晶体管和储存电容；

所述第三晶体管的第一极与所述数据信号端电连接，其第二极与所述储存电容的第二极电连接，其栅极与所述扫描信号端电连接；

所述第四晶体管的第一极与所述参考信号端电连接，其第二极与所述储存电容的第二极电连接，其栅极与所述扫描信号端电连接；

所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，其第二极与所述驱动晶体管的栅极连接，其栅极与所述扫描信号端电连接；

所述储存电容的第一极与所述驱动晶体管的栅极电连接，其第二极分别与所述数据信号端和所述参考信号端电连接。

可选地，所述第三晶体管、所述第五晶体管为N型晶体管；所述第四晶体管为P型晶体管；

或者，所述第三晶体管、所述第五晶体管为P型晶体管；所述第四晶体管为N型晶体管。

可选地，所述发光器件包括发光二极管；

所述发光二极管的第一极与所述发光使能模块电连接，其第二极与第二电源电压端电连接。

另一方面，本实用新型实施例还提供了一种像素电路，包括：

数据信号端、参考信号端、扫描信号端、重置信号端、使能信号端、初始电压端、第一电源电压端、第二电源电压端、驱动晶体管、储存电容、发光二极管和六个晶体管，其中，

第一晶体管，其栅极连接所述重置信号端，第一极连接所述第一电源电压端，第二极连接所述驱动晶体管的第一极；

第二晶体管，其栅极连接所述重置信号端，第一极连接所述初始电压端，第二极连接所述驱动晶体管的第一极；

第三晶体管，其栅极连接所述扫描信号端，第一极连接所述数据信号端，第二极连接所述储存电容的第二极；

第四晶体管，其栅极连接所述扫描信号端，第一极连接所述参考信号端，第二极连接所述储存电容的第二极；

第五晶体管，其栅极连接所述扫描信号端，第一极连接所述驱动晶体管的第二极，第二极连接所述驱动晶体管的栅极；

第六晶体管，其栅极连接所述使能信号端，第一极连接所述驱动晶体管的第二极，第二极连接所述发光二极管的第一极；

所述驱动管的栅极连接所述储存电容的第一极；

所述发光二极管的第二极连接所述第二电源电压端。

另一方面，本实用新型实施例还提供了一种显示基板，包括：

阵列设置的多个子像素单元，每个所述子像素单元均包括所述的像素电路。

另一方面，本实用新型实施例还提供了一种显示装置，包括所述的显示基板。

本实用新型实施例提供了一种像素电路，包括：初始化模块、驱动模块、写入补偿模块、发光使能模块和发光器件，在相邻两帧的图像之间进行变换时，初始化模块在重置信号端的控制下，能够将初始电压端的电压输入至驱动模块中驱动晶体管的栅极，在驱动晶体管处于导通的状态下，驱动晶体管的源极电压能够不断的向初始电压端放电，直至驱动晶体管的栅源电压变为驱动晶体管的阀值电压时，可以使驱动晶体管截止，由于显示基板中所有子像素内的驱动晶体管的初始栅源电压均变为阀值电压，这样就使所有驱动晶体管的电荷的捕获状体相同，因此，不论前一帧的数据电压如何，在进入到后一帧时，所有驱动晶体管皆由同一状态进行数据电压写入，从而可改善因磁滞效应产生的短期残像问题。另外，像素电路还可以通过写入补偿模块在写入补偿阶段将数据信号端输出的数据电压输入至驱动模块的驱动晶体管，对驱动晶体管进行数据补偿，在驱动晶体管在发光时使输入至发光器件内的驱动电流与驱动晶体管的阀值电压无关，从而消除了阀值电压对发光亮度的影响，实现了对驱动模块的数据补偿。

附图说明

图1为本实用新型实施例提供的一种像素电路的结构框图；

图2为本实用新型实施例提供的另一种像素电路的结构框图；

图3为本实用新型提供的一种基于磁滞效应的示意图；

图4为图1所示像素电路的一种具体结构示意图；

图5为图2所示像素电路的一种具体结构示意图；

图6为图4所示的像素电路在初始化阶段的结构示意图；

图7为图4所示的像素电路在数据写入补偿阶段的结构示意图；

图8为图4所示的像素电路在补偿发光阶段的结构示意图；

图9为本实用新型实施例提供的一种像素电路的驱动方法的流程图；

图10为图4所示的像素电路采用的一种信号时序图。

具体实施方式

为更进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本实用新型提出的像素电路其具体实施方式、结构、特征及其功效，详细说明如后。

一方面，本实用新型实施例提供了一种像素电路，如图2所示，包括：驱动模块10、初始化模块20、写入补偿模块30、发光使能模块40、发光器件L，其中：

驱动模块10，驱动模块10包括驱动晶体管，用于向发光器件L提供电流；

发光使能模块40，分别连接使能信号端EM、驱动模块10和发光器件L，用于在使能信号端EM的作用下，将驱动模块10与发光器件L连接，使驱动模块10向发光器件L提供驱动电流；

初始化模块20，分别连接第一电源电压端ELVDD、初始电压端Vint、重置信号端Reset和驱动模块10，用于在重置信号端Reset的控制下，将初始电压端 Vint的电压输入至驱动模块10，使驱动模块10进行初始化；

写入补偿模块30，分别连接扫描信号端Comp、数据信号端Vdata、参考信号端Vref和驱动模块10，用于在扫描信号端Comp的控制下，将数据信号端 Vdata输出的数据电压输入至驱动模块10，并对驱动模块10进行数据补偿。

其中，驱动晶体管可以是P型晶体管，驱动晶体管的第一极可以为源极，第二极可以为漏极。需要说明的是，驱动晶体管的尺寸比较大，具有一定的驱动能力，因此，驱动晶体管能够在第一电源电压端ELVDD输出电压的作用下向发光器件L提供驱动电流，以驱动该发光器件L发光。

以下通过本实施例中像素电路的工作过程和原理具体说明本实施例中的像素电路：

初始化阶段，在重置信号端Reset的控制下，将初始电压端Vint的电压输入至驱动模块10，使驱动模块10进行初始化；

写入补偿阶段，在扫描信号端Comp的控制下，写入补偿模块30通过数据信号端Vdata向驱动模块10提供数据电压，并对驱动模块10进行数据补偿；

发光阶段，在使能信号端EM的控制下发光使能模块40使驱动模块10与发光器件L连接，使驱动模块10为发光器件L提供驱动电流。

其中，显示基板的磁滞效应的过程如图3所示，图3中点划线为OLED显示器中黑色区域中子像素中驱动晶体管在初始化阶段的源漏电压为Vds1时，该驱动晶体管的电流Ids与栅源电压(Vgs)的特性曲线；虚线为显示器中白色区域中子像素中的驱动晶体管在初始化阶段的源漏电压为Vds3时，驱动晶体管的电流Ids与Vgs的特性曲线；实线为显示中间灰阶画面时子像素中的驱动晶体管的源漏电压为Vds2时，驱动晶体管的电流与Vgs的特性曲线。

如图1、图3所示，在初始化阶段，显示基板中的每个子像素的像素电路中，所有的驱动晶体管都处于导通状态，此时，驱动晶体管DTFT的栅源电压Vgs相同，均位于特性曲线的最下端，其对应的电流Ids相同(对应附图3中的A1点)，且该电流Ids很小，但由于所有子像素中驱动晶体管的电荷捕获状态相同，基于此，当显示下一图像帧时，每个子像素内驱动晶体管的电流Ids需要增大，因此该子像素内的半导体层和栅绝缘层界面需要进行电荷捕获，由A1点到A2 点，此时Vgs值由V_b变化为V_g，且各个驱动晶体管的电荷释放路径相同，从而可改善因磁滞效应产生的短期残像问题，使所有子像素的发光亮度均可以达到B点对应的发光亮度。

需要说明的是，初始化阶段为相邻图像帧之间的时间段，在该时间段，用于消除上一帧的残留图像。对于任一图像帧而言，其都经过从第一行栅线到最后一行栅线的逐行扫描，因而，初始化阶段发生在前一图像帧的最后一行栅线扫描完且最后一行子像素完成显示之后到下一图像帧的第一行栅线开始扫描之前。

本实用新型实施例提供了一种像素电路，包括：初始化模块、驱动模块、写入补偿模块、发光使能模块和发光器件，在相邻两帧的图像之间进行变换时，初始化模块在重置信号端的控制下，能够将初始电压端的电压输入至驱动模块中驱动晶体管的栅极，在驱动晶体管处于导通的状态下，驱动晶体管的源极电压能够不断的向初始电压端放电，直至驱动晶体管的栅源电压变为驱动晶体管的阀值电压时，可以使驱动晶体管截止，由于显示基板中所有子像素内的驱动晶体管的初始栅源电压均变为阀值电压，这样就使所有驱动晶体管的电荷的捕获状体相同，因此，不论前一帧的数据电压如何，在进入到后一帧时，所有驱动晶体管皆由同一状态进行数据电压写入，从而可改善因磁滞效应产生的短期残像问题。另外，像素电路还可以通过写入补偿模块在写入补偿阶段将数据信号端输出的数据电压输入至驱动模块的驱动晶体管，对驱动晶体管进行数据补偿，在驱动晶体管在发光时使输入至发光器件内的驱动电流与驱动晶体管的阀值电压无关，从而消除了阀值电压对发光亮度的影响，实现了对驱动模块的数据补偿。

可选地，如图1、图4所示，驱动模块10包括驱动晶体管DTFT；驱动晶体管DTFT的栅极与写入补偿模块30电连接，其第一极与初始化模块20连接，其第二极与写入补偿模块30和发光使能模块40电连接。

需要说明的是，驱动模块10还可以包括并联的多个驱动晶体管DTFT。上述仅仅是对驱动模块10的举例说明，其它与该驱动模块10功能相同的结构在此不再一一赘述，但都应当属于本实用新型的保护范围。

可选地，如图1和图4所示，初始化模块20还连接发光使能模块40，用于在使能信号端EM和重置信号端Reset的控制下，将初始电压端Vint的电压通过发光使能模块40输入至驱动模块10，使驱动模块10进行初始化。本实施例中，初始化模块20的一端通过发光使能模块40连接驱动模块10，在初始化阶段，可以使发光使能模块40导通，这样初始电压端Vint的电压就可以通过发光使能模块40输入至驱动模块10，使驱动模块10进行初始化。

进一步的，初始化模块20包括：第一晶体管T1和第二晶体管T2；第一晶体管T1的第一极与第一电源电压端ELVDD电连接，其第二极与驱动晶体管 DTFT的第一极电连接，其栅极与重置信号端Reset电连接；第二晶体管T2的第一极与初始电压端Vint电连接，其第二极与发光使能模块40电连接，其栅极与重置信号端Reset电连接。

需要说明的是，在本实施例中，初始化模块20还可以包括与第一晶体管T1 并联的多个开关晶体管、和/或与第二晶体管T2并联的多个开关晶体管。上述仅仅是对初始化模块20的举例说明，其它与写入补偿模块30功能相同的结构在此不再一一赘述，但都应当属于本实用新型的保护范围。

上述初始化模块20除了可以将初始电压端Vint的电压通过发光使能模块 40输入至驱动模块10，还可以具有其他的方式，在另一实施例中，如图5所示，可选地，初始化模块20包括：第一晶体管T1和第二晶体管T2；第一晶体管T1 的第一极与第一电源电压端ELVDD电连接，其第二极与驱动晶体管DTFT的第一极电连接，其栅极与重置信号端Reset电连接；第二晶体管T2的第一极与初始电压端Vint电连接，其第二极与驱动晶体管DTFT的第二极电连接，其栅极与重置信号端Reset电连接。

需要说明的是，在本实施例中，初始化模块20还可以包括与第一晶体管T1 并联的多个开关晶体管、和/或与第二晶体管T2并联的多个开关晶体管。上述仅仅是对初始化模块20的举例说明，其它与写入补偿模块30功能相同的结构在此不再一一赘述，但都应当属于本实用新型的保护范围。

进一步的，第一晶体管T1为N型晶体管，第二晶体管T2为P型晶体管，或者，第一晶体管为P型晶体管，第二晶体管为N型晶体管。本实施例中，第一晶体管和第二晶体管的晶体管型号不同。本实施例中，当重置信号端提供高电平时，N型晶体管导通，P型晶体管截止，如图10所示，当重置信号端提供低电平时，P型晶体管导通，N型晶体管截止，在初始化阶段和发光阶段，重置信号端提供低电平，在写入补偿阶段，重置信号端提供高电平。

可选地，如图1、图4所示，发光使能模块40包括第六晶体管T6；第六晶体管T6的第一极分别与发光器件L和初始化模块20电连接，其第二极与驱动晶体管DTFT的第二极电连接，其栅极与使能信号端EM电连接。

需要说明的是，发光使能模块40还可以包括并联的多个晶体管。上述仅仅是对驱动模块10的举例说明，其它与该发光使能模块40功能相同的结构在此不再一一赘述，但都应当属于本实用新型的保护范围。

可选地，如图1、图4所示，写入补偿模块30包括第三晶体管T3、第四晶体管T4、第五晶体管T5和储存电容Cst；第三晶体管T3的第一极与数据信号端Vdata电连接，其第二极与储存电容的第二极电连接，其栅极与扫描信号端 Comp电连接；第四晶体管T4的第一极与参考信号端Vref电连接，其第二极与储存电容的第二极电连接，其栅极与扫描信号端Comp电连接；第五晶体管T5 的第一极与驱动晶体管DTFT的第二极电连接，其第二极与驱动晶体管DTFT 的栅极连接，其栅极与扫描信号端Comp电连接；储存电容的第一极与驱动晶体管DTFT的栅极电连接，其第二极分别与数据信号端Vdata和参考信号端Vref 电连接

需要说明的是，在本实施例中，写入补偿模块30还可以包括与第三晶体管 T3并联的多个开关晶体管、和/或与第四晶体管T4并联的多个开关晶体管、和/ 或与第五晶体管T5并联的多个开关晶体管，上述仅仅是对初始化模块20的举例说明，其它与写入补偿模块30功能相同的结构在此不再一一赘述，但都应当属于本实用新型的保护范围。

进一步的，第三晶体管T3、第五晶体管T5为N型晶体管；第四晶体管T4 为P型晶体管；或者，第三晶体管T3、第五晶体管T5为P型晶体管；第四晶体管T4为N型晶体管。本实施例中，第一晶体管T1和第二晶体管T2的晶体管型号不同。本实施例中，当重置信号端Reset提供高电平时，N型晶体管导通， P型晶体管截止，如图10所示，当重置信号端Reset提供低电平时，P型晶体管导通，N型晶体管截止，在初始化阶段和写入补偿阶段，扫描信号端Comp提供高电平，在发光阶段，扫描信号端Comp提供低电平。

可选地，如图1、图4所示，发光器件L包括发光二极管；发光二极管的第一极与发光使能模块40电连接，其第二极与第二电源电压端电连接。

另一方面，如图4所示，本实用新型实施例提供了一种像素驱动该电路，包括：

数据信号端Vdata、参考信号端Vref、扫描信号端Comp、重置信号端Reset、使能信号端EM、初始电压端Vint、第一电源电压端ELVDD、第二电源电压端、驱动晶体管DTFT、储存电容Cst、发光二极管L和六个晶体管，其中，驱动晶体管的栅极连接储存电容的第一极；发光二极管的第二极连接第二电源电压端；第一晶体管T1，其栅极连接重置信号端Reset，第一极连接第一电源电压端 ELVDD，第二极连接驱动晶体管DTFT的第一极；第二晶体管T2，其栅极连接重置信号端Reset，第一极连接初始电压端Vint，第二极连接驱动晶体管DTFT 的第一极；第三晶体管T3，其栅极连接扫描信号端Comp，第一极连接数据信号端Vdata，第二极连接储存电容的第二极；第四晶体管T4，其栅极连接扫描信号端Comp，第一极连接参考信号端Vref，第二极连接储存电容的第二极；第五晶体管T5，其栅极连接扫描信号端Comp，第一极连接驱动晶体管DTFT的第二极，第二极连接驱动晶体管DTFT的栅极；第六晶体管T6，其栅极连接使能信号端EM，第一极连接驱动晶体管DTFT的第二极，第二极连接发光二极管的第一极。

以下通过本实施例中像素电路的工作过程和原理具体说明本实施例中的像素电路：

初始化阶段，如图6所示，控制第一晶体管T1、第四晶体管T4截止，控制第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6导通，由于上一帧图像的影响，驱动晶体管DTFT的源极的初始电压为高电平的第一电源电压端电压ELVDD，在进入初始阶段后，驱动晶体管DTFT处于导通状态，由于驱动晶体管DTFT的源极与第一电源电压端ELVDD断开，与初始电压端Vint 导通，这样驱动晶体管DTFT的源极就会向初始电压端Vint放电，使驱动晶体管DTFT的源极电压不断下降，而驱动晶体管DTFT的栅极电压则始终为初始电压端电压Vint，当驱动晶体管DTFT的栅源电压Vgs变为驱动晶体管DTFT 的阀值电压Vth时，驱动晶体管DTFT截止，此时，A点电压为Vdata，B点电压为Vint，C点电压为Vint-Vth，使驱动晶体管DTFT的栅源电压为驱动晶体管 DTFT的阀值电压Vth。

写入补偿阶段，如图7所示，控制第一晶体管T1、第三晶体管T3、第五晶体管T5导通，控制第二晶体管T2、第四晶体管T4、第六晶体管T6截止，使驱动晶体管DTFT导通，由于驱动晶体管DTFT的源极与第一电源电压端 ELVDD导通，而驱动晶体管DTFT的栅源电压不变为定值Vth，所以可以将阀值电压Vth写入B点，使B点的电压为ELVDD+Vth，C点的电压为ELVDD，而A点由于连接数据信号端Vdata，所以A点的电压为Vdata，使数据信号端 Vdata的数据电压写入储存电容Cst。

发光阶段，如图8所示，控制第一晶体管T1、第四晶体管T4和第六晶体管T6导通，控制第二晶体管T2、第三晶体管T3和第五晶体管T5截止，使驱动晶体管DTFT导通，由于储存电容Cst的第二极与参考信号端Vref连接，而储存电容Cst两端的电压又为定值Vdata-ELVDD-Vth，所以可以将数据信号端 Vdata和参考信号端Vref的数据电压写入B点，使B点的电压为Vref-Vdata+ELVDD+Vth，而A点的电压为Vref，C点由于连接第一电源电压端ELVDD，所以C点的电压为ELVDD，此时，驱动模块10为发光器件L提供驱动电流，使发光器件L发光。

其中，驱动晶体管DTFT的驱动电流：

I_OLED＝WC_oxu/2L*(Vgs-Vth)²

I_OLED＝WC_oxu/2L*(ELVDD+Vth+Vref-Vdata-ELVDD-Vth)²

I_OLED＝WC_oxu/2L*(Vref-Vdata)²

其中，W为驱动晶体管的宽度；L为驱动晶体管的长度；u为材质的迁移率； C_ox为驱动晶体管的电容值。

所以在对驱动晶体管DTFT进行数据补偿时，可以使输入至发光器件L内的驱动电流I_OLED与驱动晶体管DTFT的阀值电压Vth无关，实现了对驱动模块的数据补偿，从而消除了阀值电压对发光器件L的发光亮度的影响。

本实施例提供了一种像素电路，在相邻两帧的图像之间进行变换时，初始化模块在重置信号端的控制下，能够将初始电压端的电压输入至驱动晶体管的栅极，在驱动晶体管处于导通的状态下，驱动晶体管的源极电压能够不断的向初始电压端放电，直至驱动晶体管的栅源电压变为驱动晶体管的阀值电压时，可以使驱动晶体管截止，由于显示基板中所有子像素内的驱动晶体管的栅源电压均变为阀值电压，这样就使所有驱动晶体管的电荷的捕获状体相同，因此，不论前一帧的数据电压如何，在进入到后一帧时，所有驱动晶体管皆由同一状态进行数据电压写入，从而可改善因磁滞效应产生的短期残像问题。另外，像素电路还可以通过第三晶体管、第四晶体管、第五晶体管和储存电容将数据信号端输出的数据电压输入至驱动模块的驱动晶体管，使输入至发光器件内的驱动电流与驱动晶体管的阀值电压无关，从而消除了阀值电压对发光亮度的影响，实现了对驱动晶体管的数据补偿。

另一方面，本实用新型实施例还提供了一种显示基板，包括：

阵列设置的多个子像素单元，每个子像素单元均包括上述的像素电路。

本实施例的具体工作过程和工作原理在上述的实施例已经详细说明，在此不作赘述。

本实施例提供了一种显示基板，包括：阵列设置的多个子像素单元，每个子像素单元均包括上述的像素电路。其中，每个像素电路包括：初始化模块、驱动模块、写入补偿模块、发光使能模块和发光器件，在相邻两帧的图像之间进行变换时，初始化模块在重置信号端的控制下，能够将初始电压端的电压输入至驱动模块中驱动晶体管的栅极，在驱动晶体管处于导通的状态下，驱动晶体管的源极电压能够不断的向初始电压端放电，直至驱动晶体管的栅源电压变为驱动晶体管的阀值电压时，可以使驱动晶体管截止，由于显示基板中所有子像素内的驱动晶体管的栅源电压均变为阀值电压，这样就使所有驱动晶体管的电荷的捕获状体相同，因此，不论前一帧的数据电压如何，在进入到后一帧时，所有驱动晶体管皆由同一状态进行数据电压写入，从而可改善因磁滞效应产生的短期残像问题。另外，像素电路还可以通过写入补偿模块在写入补偿阶段将数据信号端输出的数据电压输入至驱动模块的驱动晶体管，对驱动晶体管进行数据补偿，可以使驱动晶体管在发光时，输入至发光器件内的驱动电流与驱动晶体管的阀值电压无关，从而消除了阀值电压对发光亮度的影响，实现了对驱动模块的数据补偿。

另一方面，本实用新型实施例还提供了显示装置，包括上述显示基板。

本实施例的具体工作过程和工作原理在上述的实施例已经详细说明，在此不作赘述。

本实施例提供了一种显示装置包括显示基板，其中，显示基板中的每个像素电路包括：初始化模块、驱动模块、写入补偿模块、发光使能模块和发光器件，在相邻两帧的图像之间进行变换时，初始化模块在重置信号端的控制下，能够将初始电压端的电压输入至驱动模块中驱动晶体管的栅极，在驱动晶体管处于导通的状态下，驱动晶体管的源极电压能够不断的向初始电压端放电，直至驱动晶体管的栅源电压变为驱动晶体管的阀值电压时，可以使驱动晶体管截止，由于显示基板中所有子像素内的驱动晶体管的栅源电压均变为阀值电压，这样就使所有驱动晶体管的电荷的捕获状体相同，因此，不论前一帧的数据电压如何，在进入到后一帧时，所有驱动晶体管皆由同一状态进行数据电压写入，从而可改善因磁滞效应产生的短期残像问题。另外，像素电路还可以通过写入补偿模块在写入补偿阶段将数据信号端输出的数据电压输入至驱动模块的驱动晶体管，对驱动晶体管进行数据补偿，可以使驱动晶体管在发光时，输入至发光器件内的驱动电流与驱动晶体管的阀值电压无关，从而消除了阀值电压对发光亮度的影响，实现了对驱动模块的数据补偿。

另一方面，如图9所示，本实用新型实施例还提供了一种像素电路的驱动方法，用于上述的像素电路，包括：

步骤101、初始化阶段，在重置信号端Reset的控制下，将初始电压端的电压输入至驱动模块，以对驱动模块进行初始化；

步骤102、写入补偿阶段，在扫描信号端Comp的控制下，写入补偿模块通过数据信号端Vdata向驱动模块提供数据电压，并对驱动模块进行数据补偿；

步骤103、发光阶段，在使能信号端EM的控制下，发光使能模块将驱动模块与发光器件连接，使驱动模块为发光器件提供驱动电流。

本实施例的具体工作过程和工作原理在上述的实施例已经详细说明，在此不作赘述。

本实施例提供了一种像素电路的驱动方法，包括初始化阶段，在重置信号端的控制下，能够将初始电压端的电压输入至驱动模块中驱动晶体管的栅极，在驱动晶体管处于导通的状态下，驱动晶体管的源极电压能够不断的向初始电压端放电，直至驱动晶体管的栅源电压变为驱动晶体管的阀值电压时，可以使驱动晶体管截止，由于显示基板中所有子像素内的驱动晶体管的栅源电压均变为阀值电压，这样就使所有驱动晶体管的电荷的捕获状体相同，因此，不论前一帧的数据电压如何，在进入到后一帧时，所有驱动晶体管皆由同一状态进行数据电压写入，从而可改善因磁滞效应产生的短期残像问题。另外，像素电路还可以在写入补偿阶段将数据信号端输出的数据电压输入至驱动模块的驱动晶体管，使输入至发光器件内的驱动电流与驱动晶体管的阀值电压无关，从而消除了阀值电压对发光亮度的影响，实现了对驱动模块的数据补偿。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种像素电路，其特征在于，包括：初始化模块、写入补偿模块、发光使能模块、发光器件和驱动模块，其中，

所述驱动模块，包括驱动晶体管，用于向所述发光器件提供驱动电流；

所述发光使能模块，分别连接使能信号端、所述驱动模块和所述发光器件，用于在所述使能信号端的控制下，将所述驱动模块与所述发光器件连接；

所述初始化模块，分别连接第一电源电压端、初始电压端、重置信号端和所述驱动模块，用于在所述重置信号端的控制下，将所述初始电压端的电压输入至所述驱动模块，使所述驱动模块进行初始化；

所述写入补偿模块，分别连接扫描信号端、数据信号端、参考信号端和所述驱动模块，用于在所述扫描信号端的控制下，将所述数据信号端输出的数据电压输入至所述驱动模块，并对所述驱动模块进行数据补偿。

2.根据权利要求1所述的像素电路，其特征在于，

所述初始化模块还连接所述发光使能模块，用于在所述使能信号端和所述重置信号端的控制下，将所述初始电压端的电压通过所述发光使能模块输入至所述驱动模块，使所述驱动模块进行初始化。

3.根据权利要求2所述的像素电路，其特征在于，

所述初始化模块包括：第一晶体管和第二晶体管；

所述第一晶体管的第一极与所述第一电源电压端电连接，其第二极与所述驱动晶体管的第一极电连接，其栅极与所述重置信号端电连接；

所述第二晶体管的第一极与所述初始电压端电连接，其第二极与所述发光使能模块电连接，其栅极与所述重置信号端电连接。

4.根据权利要求1所述的像素电路，其特征在于，

所述初始化模块包括：第一晶体管和第二晶体管；

所述第一晶体管的第一极与所述第一电源电压端电连接，其第二极与所述驱动晶体管的第一极电连接，其栅极与所述重置信号端电连接；

所述第二晶体管的第一极与所述初始电压端电连接，其第二极与所述驱动晶体管的第二极电连接，其栅极与所述重置信号端电连接。

5.根据权利要求3或4所述的像素电路，其特征在于，

所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管，或者，

所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。

6.根据权利要求2所述的像素电路，其特征在于，

所述发光使能模块包括第六晶体管；

所述第六晶体管的第一极分别与所述发光器件和所述初始化模块电连接，其第二极与所述驱动晶体管的第二极电连接，其栅极与所述使能信号端电连接。

7.根据权利要求1或2所述的像素电路，其特征在于，

所述写入补偿模块包括第三晶体管、第四晶体管、第五晶体管和储存电容；

所述第三晶体管的第一极与所述数据信号端电连接，其第二极与所述储存电容的第二极电连接，其栅极与所述扫描信号端电连接；

所述第四晶体管的第一极与所述参考信号端电连接，其第二极与所述储存电容的第二极电连接，其栅极与所述扫描信号端电连接；

所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，其第二极与所述驱动晶体管的栅极连接，其栅极与所述扫描信号端电连接；

所述储存电容的第一极与所述驱动晶体管的栅极电连接，其第二极分别与所述数据信号端和所述参考信号端电连接。

8.根据权利要求7所述的像素电路，其特征在于，

所述第三晶体管、所述第五晶体管为N型晶体管；所述第四晶体管为P型晶体管；

或者，所述第三晶体管、所述第五晶体管为P型晶体管；所述第四晶体管为N型晶体管。

9.根据权利要求1或2所述的像素电路，其特征在于，

所述发光器件包括发光二极管；

所述发光二极管的第一极与所述发光使能模块电连接，其第二极与第二电源电压端电连接。

10.一种像素电路，其特征在于，包括：

数据信号端、参考信号端、扫描信号端、重置信号端、使能信号端、初始电压端、第一电源电压端、第二电源电压端、驱动晶体管、储存电容、发光二极管和六个晶体管，其中，

第一晶体管，其栅极连接所述重置信号端，第一极连接所述第一电源电压端，第二极连接所述驱动晶体管的第一极；

第二晶体管，其栅极连接所述重置信号端，第一极连接所述初始电压端，第二极连接所述驱动晶体管的第一极；

第三晶体管，其栅极连接所述扫描信号端，第一极连接所述数据信号端，第二极连接所述储存电容的第二极；

第四晶体管，其栅极连接所述扫描信号端，第一极连接所述参考信号端，第二极连接所述储存电容的第二极；

第五晶体管，其栅极连接所述扫描信号端，第一极连接所述驱动晶体管的第二极，第二极连接所述驱动晶体管的栅极；

第六晶体管，其栅极连接所述使能信号端，第一极连接所述驱动晶体管的第二极，第二极连接所述发光二极管的第一极；

所述驱动管的栅极连接所述储存电容的第一极；

所述发光二极管的第二极连接所述第二电源电压端。

11.一种显示基板，其特征在于，包括：

阵列设置的多个子像素单元，每个所述子像素单元均包括如权利要求1至10中任一项所述的像素电路。

12.一种显示装置，其特征在于，包括如权利要求11所述的显示基板。