CN207719208U - 存储器 - Google Patents
存储器 Download PDFInfo
- Publication number
- CN207719208U CN207719208U CN201721420073.1U CN201721420073U CN207719208U CN 207719208 U CN207719208 U CN 207719208U CN 201721420073 U CN201721420073 U CN 201721420073U CN 207719208 U CN207719208 U CN 207719208U
- Authority
- CN
- China
- Prior art keywords
- storage node
- bit line
- node contact
- contact
- isolation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 claims abstract description 192
- 238000002955 isolation Methods 0.000 claims description 138
- 239000000758 substrate Substances 0.000 claims description 63
- 239000004020 conductor Substances 0.000 claims description 17
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 37
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 156
- 239000000463 material Substances 0.000 description 47
- 238000005530 etching Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000227 grinding Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供了一种存储器，先形成接触隔离层，再形成存储节点接触，由此，接触隔离层能够很好的隔离相邻的存储节点接触，从而提高所形成的存储器的可靠性。进一步的，存储节点接触对应接触窗并偏移延伸至位线结构中，由此使得存储节点接触具有较大的截面宽度，从而使得存储节点接触具有较小的阻值，提高了存储节点接触的质量。同时，存储节点接触对应接触窗并偏移延伸至位线结构中，也使得后续形成的电容器具有更大的工艺窗口，降低了工艺难度。
Description
技术领域
本实用新型涉及半导体技术领域，特别涉及一种存储器。
背景技术
存储器中通常包括电容器及晶体管，其中，所述电容器用以存储数据，所述晶体管用以控制对所述电容器中存储的数据的存取。具体的，所述存储器的字线(word line)电连接至所述晶体管的栅极，所述字线控制所述晶体管的开关；并且，所述晶体管的源极电连接至位线结构(bit line)，以形成电流传输通路；同时，所述晶体管的漏极电连接至所述电容器，以达到数据存储或输出的目的。其中，所述晶体管的漏极通常通过存储节点接触实现与所述电容器的电连接，存储节点接触的质量，例如存储节点接触的阻值，将极大的影响到所形成的存储器的质量。
因此，如何形成高质量的存储节点接触，是本领域技术中一个非常重要的问题。
实用新型内容
本实用新型的目的在于提供一种存储器，所述存储器包括：
一衬底，所述衬底中形成有多个有源区，所述衬底上形成有多根沿第一方向延伸的位线结构及多根沿第二方向延伸的隔离线，相邻所述位线结构和相邻所述隔离线围成多个接触窗，且所述有源区中的一个漏极对准一个所述接触窗；
一第一存储节点接触结构，填充在所述衬底上的所述接触窗中，并和所述漏极电连接；
一接触隔离层，位于所述衬底上，并部分覆盖所述第一存储节点接触结构和所述位线结构，所述接触隔离层中未覆盖所述第一存储节点接触和所述位线结构的区域用于构成多个贯穿所述接触隔离层的开口，一个所述第一存储节点接触结构对应地局部暴露在一个所述开口中；及
一第二存储节点接触结构，填充在所述开口中，所述第二存储节点接触结构和所述第一存储节点接触结构电连接，以构成一存储节点接触。
可选的，在所述的存储器中，所述开口对应所述第一存储节点接触并层偏移延伸至所述位线结构中，使所述开口更具有迭合于所述位线结构的部分，以在所述开口中同时对应有所述第一存储节点接触结构和所述位线结构中的所述位线隔离层。
可选的，在所述的存储器中，所述开口的底部延伸至所述第一存储节点接触结构中和所述位线结构的所述位线隔离层中。
可选的，在所述的存储器中，所述第二存储节点接触结构在深度方向为部分埋嵌并部分往上突出方式连接于所述第一存储节点接触结构；在宽度方向为非中心对准于所述第一存储节点接触结构，且部分埋嵌并部分往侧面突出方式连接于所述第一存储节点接触结构。
可选的，在所述的存储器中，所述存储节点接触对应所述接触窗并偏移延伸至所述位线结构中，其中，所述存储节点接触的顶面与所述接触隔离层的顶面齐平或者低于所述接触隔离层的顶面，所述存储节点接触延伸至所述位线结构中的底面高于所述位线导体的顶面。
可选的，在所述的存储器中，所述衬底中还形成有多根沿所述第二方向延伸的字线，所述隔离线对准所述字线。
在本实用新型提供的存储器中，先形成接触隔离层，再形成存储节点接触，由此，接触隔离层能够很好的隔离相邻的存储节点接触，从而提高所形成的存储器的可靠性。进一步的，存储节点接触对应接触窗并偏移延伸至位线结构中，由此使得存储节点接触具有较大的截面宽度，从而使得存储节点接触具有较小的阻值，提高了存储节点接触的质量。同时，存储节点接触对应接触窗并偏移延伸至位线结构中，也使得后续形成的电容器具有更大的工艺窗口，降低了工艺难度。
附图说明
图1是一种存储器制造方法的流程示意图；
图2是一种存储器的俯视示意图；
图3是图2所示的存储器沿AA’的衬底的剖面示意图；
图4是在图3所示的衬底上形成连接材料层的剖面示意图；
图5是对图4所示的结构执行图案化刻蚀工艺后的剖面示意图；
图6是在图5所述的结构上形成接触隔离层后的剖面示意图；
图7是本实用新型实施例的存储器制造方法的流程示意图；
图8是本实用新型实施例的存储器的俯视示意图；
图9是本实用新型实施例的衬底上未形成隔离线的俯视示意图；
图10是本实用新型实施例的衬底上已形成隔离线的俯视示意图；
图11是图10所示的衬底沿BB’的衬底的剖面示意图；
图12是在图11所示的衬底上形成第一存储节点接触结构后的剖面示意图；
图13是在图11所示的衬底上形成第一层第一连接材料层后的剖面示意图；
图14是对图13所示的结构执行图案化刻蚀工艺后的剖面示意图；
图15是在图14所示的结构上形成第二层第一连接材料层后的剖面示意图；
图16是在图12所示的结构上形成接触隔离层后的剖面示意图；
图17是对图16所示的结构执行图案化刻蚀工艺后的剖面示意图；
图18是在图17所示的结构上形成第二存储节点接触结构后的剖面示意图；
图19是在图17所示的结构上形成第二连接材料层后的剖面示意图；
其中，
100-衬底；
110-有源区；
111-漏极；
112-有源隔离结构；
120-位线结构；
121-位线导体；
122-位线隔离层；
130-隔离线；
140-接触窗；
150-连接材料层；
160-存储节点接触；
170-开口；
180-接触隔离层；
200-衬底；
210-有源区；
211-漏极；
212-字线；
213-有源隔离结构；
220-位线结构；
221-位线导体；
222-位线隔离层；
230-隔离线；
240-接触窗；
250-第一存储节点接触结构；
251-第一层第一存储节点接触结构；
252-第二层第一存储节点接触结构；
251a-第一层第一连接材料层；
252a-第二层第一连接材料层；
260-接触隔离层；
270-开口；
280-第二存储节点接触结构；
280a-第二连接材料层；
290-存储节点接触。
具体实施方式
请参考图1至图6，其中，图1是一种存储器制造方法的流程示意图；图2是一种存储器的俯视示意图；图3是图2所示的存储器沿AA’的衬底的剖面示意图；图4是在图3所示的衬底上形成连接材料层的剖面示意图；图5是对图4所示的结构执行图案化刻蚀工艺后的剖面示意图；图6是在图5所述的结构上形成接触隔离层后的剖面示意图。如图1至图6所示，所述存储器的制造方法包括：
步骤S10：提供一衬底100，所述衬底100中形成有多个有源区110，所述衬底100上形成有多根沿第一方向延伸的位线结构120及多根沿第二方向延伸的隔离线130，所述位线结构120包括位线导体121及覆盖所述位线导体121的位线隔离层122，相邻所述位线结构120和相邻所述隔离线130围成多个接触窗140，且所述有源区110中的一个漏极111对准所述接触窗140，其中，相邻所述有源区110之间可通过有源隔离结构112予以隔离；
步骤S11：形成一连接材料层150于所述衬底100上，所述连接材料层150覆盖所述接触窗140、所述位线结构120及所述隔离线130，所述连接材料层150与所述漏极111电连接；
步骤S12：图案化刻蚀所述连接材料层150及所述位线结构120，并刻蚀停止于所述连接材料层150中和所述位线结构120的位线隔离层中，以形成多个存储节点接触160及位于相邻所述存储节点接触160的一开口170；及
步骤S13：形成一接触隔离层180于所述衬底100上，所述接触隔离层180填充所述开口170。
请继续参考图6，所述开口170通过图案化刻蚀所述连接材料层150及所述位线结构120并刻蚀停止于所述连接材料层150中和所述位线结构120的位线隔离层中而形成，所述接触隔离层180位于所述开口170中，也即所述接触隔离层180深埋置于相邻所述存储节点接触160之间，所述接触隔离层180的底面低于所述位线隔离层122的顶面，由此，使得被所述位线隔离层122和所述接触隔离层180与相邻所述存储节点接触160隔离开的所述存储节点接触160的截面宽度(在此即沿着第二方向的宽度)比较小，从而就会导致所述存储节点接触160的阻值较高。
请继续参考图6，通过上述工艺所形成的所述存储节点接触160的阻值主要受制于所述存储节点接触160位于所述位线隔离层122和所述接触隔离层180之间部分的截面宽度h1。
在此基础上，本实用新型提供另一种存储器的制造方法，具体的，请参考图7，其为本实用新型实施例的存储器制造方法的流程示意图。如图7所示，所述存储器的制造方法包括：
步骤S20：提供一衬底，所述衬底中形成有多个有源区，所述衬底上形成有多根沿第一方向延伸的位线结构及多根沿第二方向延伸的隔离线，相邻所述位线结构和相邻所述隔离线围成多个接触窗，且所述有源区中的一个漏极对准一个所述接触窗；
步骤S21：对准填充一第一存储节点接触结构于所述衬底上的所述接触窗中，且所述第一存储节点接触结构与所述漏极电连接；
步骤S22：形成一接触隔离层于所述衬底上，所述接触隔离层覆盖所述第一存储节点接触结构、所述位线结构和所述隔离线；
步骤S23：刻蚀所述接触隔离层中局部位于所述第一存储节点接触结构上方的部分以形成多个开口，所述开口贯穿所述接触隔离层以暴露出所述第一存储节点接触结构，且每一所述第一存储节点接触结构对应一个所述开口；及
步骤S24：填充一第二存储节点接触结构于所述开口中，所述第二存储节点接触结构和所述第一存储节点接触结构电连接，以构成一存储节点接触。
相应的，本实用新型还提供一种存储器，所述存储器包括：
一衬底，所述衬底中形成有多个有源区，所述衬底上形成有多根沿第一方向延伸的位线结构及多根沿第二方向延伸的隔离线，相邻所述位线结构和相邻所述隔离线围成多个接触窗，且所述有源区中的一个漏极对准一个所述接触窗；
一第一存储节点接触结构，填充在所述衬底上的所述接触窗中，并和所述漏极电连接；
一接触隔离层，位于所述衬底上，并部分覆盖所述第一存储节点接触结构和所述位线结构，所述接触隔离层中未覆盖所述第一存储节点接触和所述位线结构的区域用于构成多个贯穿所述接触隔离层的开口，一个所述第一存储节点接触结构对应地局部暴露在一个所述开口中；及
一第二存储节点接触结构，填充在所述开口中，所述第二存储节点接触结构和所述第一存储节点接触结构电连接，以构成一存储节点接触。
接下去，将结合附图对本实用新型提出的存储器及其制造方法作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
具体的，请参考图8至图19，其中，图8是本实用新型实施例的存储器的俯视示意图；图9是本实用新型实施例的衬底上未形成隔离线的俯视示意图；图10是本实用新型实施例的衬底上已形成隔离线的俯视示意图；图11是图10所示的衬底沿BB’的衬底的剖面示意图；图12是在图11所示的衬底上形成第一存储节点接触结构后的剖面示意图；图13是在图11所示的衬底上形成第一层第一连接材料层后的剖面示意图；图14是对图13所示的结构执行图案化刻蚀工艺后的剖面示意图；图15是在图14所示的结构上形成第二层第一连接材料层后的剖面示意图；图16是在图12所示的结构上形成接触隔离层后的剖面示意图；图17是对图16所示的结构执行图案化刻蚀工艺后的剖面示意图；图18是在图17所示的结构上形成第二存储节点接触结构后的剖面示意图；图19是在图17所示的结构上形成第二连接材料层后的剖面示意图。
如图9、图10和图11所示，首先，提供一衬底200，所述衬底200中形成有多个有源区210，所述衬底200上形成有多根沿第一方向延伸的位线结构220及多根沿第二方向延伸的隔离线230，相邻所述位线结构220和相邻所述隔离线230围成多个接触窗240，且所述有源区210中的一个漏极211对准所述接触窗240。
在本申请实施例中，所述衬底200中还形成有多根沿所述第二方向延伸的字线212，所述隔离线230对准所述字线212。
其中，所述位线结构220包括位线导体221及覆盖所述位线导体221的位线隔离层222，所述位线隔离层222覆盖所述位线导体221的侧面及顶面。
在本申请实施例中，所述第一方向和所述第二方向垂直。进一步的，所述有源区210沿着第三方向延伸，所述第三方向与所述第一方向和所述第二方向斜相交。在本申请实施例中，多个所述有源区210呈多行排列，且相邻两行所述有源区210交错排布。在此，分别位于相邻两行的所述有源区210，其对着的字线212不相同(包括完全不相同和部分相同部分不相同)，例如，第一行的第一个所述有源区210对应第一根和第二根所述字线212，而第二行的第一个所述有源区210仅在对应第一根所述字线212上与第一行的第一个所述有源区210相同，第二行的第二个所述有源区210仅在对应第二根所述字线212上与第一行的第一个所述有源区210相同。在本申请实施例中，相邻所述有源区210之间可通过有源隔离结构213予以隔离。
如图12所示，对准填充一第一存储节点接触结构250于所述衬底200上的所述接触窗240中，且所述第一存储节点接触结构250与所述漏极211电连接。即在此，所述第一存储节点接触结构250覆盖所述接触窗240，并露出所述位线结构220的顶面(在此也即露出所述位线隔离层222的顶面)。
其中，所述第一存储节点接触结构250可以为单层结构，也可以为多层叠层结构，所述第一存储节点接触结构250中每层的材料选自多晶硅和金属的其中之一。
在本申请实施例中，所述第一存储节点接触结构250为双层叠层结构，其包括形成于所述衬底200上的第一层第一存储节点接触结构251及形成于所述第一层第一存储节点接触结构251上的第二层第一存储节点接触结构252。
具体的，所述第一存储节点接触结构250可通过如下工艺步骤形成：
形成一第一连接材料层于所述衬底200上，所述第一连接材料层覆盖所述接触窗240、所述位线结构220和所述隔离线230；
以选自研磨、刻蚀和两者组合其中之一的方式消耗所述第一连接材料层的厚度至露出所述位线结构220和所述隔离线230，以形成所述第一存储节点接触结构250。
其中，所述第一连接材料层可以为单层结构或者多层叠层结构。
请参考图12至图15，在本申请实施例中，所述第一存储节点接触结构250具体通过如下工艺形成：
如图13所示，形成第一层第一连接材料层251a于所述衬底200上，所述第一层第一连接材料层251a覆盖所述接触窗240、所述位线结构220和所述隔离线230。在此，所述第一层第一连接材料层251a的材料为多晶硅，所述第一层第一连接材料层251a可通过化学气相沉积工艺或者物理气相沉积工艺等工艺形成。
接着，如图14所示，可图案化刻蚀所述第一层第一连接材料层251a，去除所述位线结构220和所述隔离线230上方的部分，以形成第一层第一存储节点接触结构251，所述第一层第一存储节点接触结构251覆盖所述接触窗240并露出所述位线结构220和所述隔离线230。
接着，如图15所示，形成第二层第一连接材料层252a于所述衬底200上，所述第二层第一连接材料层252a覆盖所述第一层第一存储节点接触结构251、所述位线结构220和所述隔离线230。在此，所述第二层第一连接材料层252a的材料为金属，所述第二层第一连接材料层252a可通过化学气相沉积工艺或者物理气相沉积工艺等工艺形成。
如图12所示，在本申请实施例中，接着通过研磨工艺减薄所述第二层第一连接材料层252a的厚度至露出所述位线结构220和所述隔离线230，得到第二层第一存储节点接触结构252，从而形成第一存储节点接触结构250。
在本申请的其他实施例中，也可以先形成第一层第一连接材料层251a于所述衬底200上且覆盖所述接触窗240、所述位线结构220和所述隔离线230；再形成第二层第一连接材料层252a于所述衬底200上且所述第二层第一连接材料层252a覆盖所述第一层第一连接材料层251a；接着，可以仅通过一步刻蚀工艺或者一步研磨工艺或者组合使用刻蚀工艺和研磨工艺减薄所述第一层第一连接材料层251a和所述第二层第一连接材料层252a至露出所述位线结构220和所述隔离线230，以得到所述第一存储节点接触结构250。
在本申请实施例中，所形成的所述第一存储节点接触结构250为双层叠层结构，在本申请其他实施例中，所述第一存储节点接触结构250也可以为单层结构，例如所述第一存储节点接触结构250为单层多晶硅层，或者，所述第一存储节点接触结构250也可以为三层叠层结构等。
接着，请参考图16，形成一接触隔离层260于所述衬底200上，所述接触隔离层260覆盖所述第一存储节点接触结构250、所述位线结构220(即在此，所述接触隔离层260覆盖所述位线隔离层222的顶面)和所述隔离线230。即在本申请实施例中，所述接触隔离层260的底面高于所述位线结构220的顶面(即在此，所述接触隔离层260的底面高于所述位线隔离层222的顶面)。其中，所述接触隔离层260的材料可以为氮化硅、氧化硅、氮氧化硅等绝缘材料。所述接触隔离层260可以通过化学气相沉积工艺形成。
请参考图17，在本申请实施例中，接着，刻蚀所述接触隔离层260中局部位于所述第一存储节点接触结构250上方的部分以形成多个开口270，所述开口270贯穿所述接触隔离层260以暴露出所述第一存储节点接触结构250，且每一所述开口270对应一个所述第一存储节点接触结构250。在此，所述接触隔离层260还覆盖所述第一存储节点接触结构250的部分。即在本申请实施例中，对所述接触隔离层260执行了图案化刻蚀工艺。
在本申请实施例中，所述开口270延伸至所述位线结构220中和所述第一存储节点接触结构250中。所述开口270的形成方法具体包括：
刻蚀所述接触隔离层260中位于所述第一存储节点接触结构250上方的部分和位于所述位线结构220上方的部分，以形成所述开口270，所述开口270对应所述第一存储节点接触250并偏移延伸至所述位线结构220中，使所述开口270更具有迭合于所述位线结构220的部分，以同时暴露出所述第一存储节点接触250和所述位线结构220中的所述位线隔离层222。在此，所述接触隔离层260暴露出所述第一存储节点接触250的部分和所述位线结构220中的所述位线隔离层222的部分，同时，所述接触隔离层260覆盖了所述第一存储节点接触250的部分和所述位线结构220中的所述位线隔离层222的部分。
进一步的，在刻蚀所述接触隔离层260以暴露出所述第一存储节点接触结构250和所述位线结构220之后，接着刻蚀所述第一存储节点接触结构250和所述位线结构220中的所述位线隔离层222，以部分去除所述第一存储节点接触结构250和所述位线隔离层222，并刻蚀停止于所述第一存储节点接触结构250中和所述位线隔离层222中。
在本申请实施例中，所述接触隔离层260、所述第一存储节点接触结构250和所述位线隔离层222围成所述开口270。所述开口270的底面高于所述位线导体221的顶面。即在本申请实施例中，所述开口270自所述接触隔离层260的表面深入至所述第一存储节点接触结构250和所述位线隔离层222中，在所述开口270的底面和所述衬底200的顶面之间还有部分厚度的所述位线隔离层222和所述第一存储节点接触结构250。
其中，所述开口270可以通过一步刻蚀工艺实现，也可以通过多步刻蚀工艺实现，以提高刻蚀精度。例如，可以先通过一步图案化刻蚀工艺去除部分所述接触隔离层260以露出部分所述第一存储节点接触结构250和部分所述位线隔离层222；接着，再通过(另)一步图案化刻蚀工艺去除露出的所述第一存储节点接触结构250和露出的所述位线隔离层222，从而形成所述开口270。
请参考图8和图18，在本申请实施例中，接着，填充一第二存储节点接触结构280于所述开口270中，所述第二存储节点接触结构280和所述第一存储节点接触结构250电连接，以构成一存储节点接触290。
其中，在所述开口270中填充所述第二存储节点接触结构280之后，所述第二存储节点接触结构280的顶面可以与所述接触隔离层260的顶面齐平，所述第二存储节点接触结构280的顶面也可以低于所述接触隔离层260的顶面。
在本申请实施例中，所述第二存储节点接触结构280在深度方向为部分埋嵌并部分往上突出方式连接于所述第一存储节点接触结构250；所述第二存储节点接触结构280在宽度方向为非中心对准于所述第一存储节点接触结构250，且部分埋嵌并部分往侧面突出方式连接于所述第一存储节点接触结构250。
在此，所述存储节点接触290包括所述第一存储节点接触结构250及与所述第一存储节点接触结构250电连接的所述第二存储节点接触结构280。相邻两个所述存储节点接触290通过所述接触隔离层260和所述位线隔离层222隔离。所述存储节点接触290对应所述接触窗240并偏移延伸至所述位线结构220中，其中，所述存储节点接触290的顶面与所述接触隔离层260的顶面齐平或者低于所述接触隔离层260的顶面，所述存储节点接触290延伸至所述位线结构220中的底面高于所述位线导体221的顶面。
在本申请实施例中，所述第二存储节点接触结构280具体可通过如下工艺步骤形成：
如图19所示，形成一第二连接材料层280a于所述衬底200上，所述第二连接材料层280a填充所述开口270并覆盖所述接触隔离层260。在此，所述第二连接材料层280a的材料为金属。
接着，继续如图18所示，以研磨的方式消耗所述第二连接材料层280a的厚度至露出所述接触隔离层260，以形成所述第二存储节点接触结构280。其中，所述第二存储节点接触结构280的材料为金属。
请继续参考图18，在本申请实施例中，通过上述工艺所形成的所述存储节点接触290的阻值主要受制于所述存储节点接触290相对侧的所述位线隔离层222和所述接触隔离层260之间的截面宽度h2。比较图18中的截面宽度h2和图6中的截面宽度h1，可见，通过本实用新型实施例所形成的所述存储节点接触290中的截面宽度h2更大，由此，相对于所述存储节点接触160，所述存储节点接触290将具有更低的阻值。
综上可见，在本实用新型实施例提供的存储器的制造方法中，先形成接触隔离层，再形成存储节点接触，由此，接触隔离层能够很好的隔离相邻的存储节点接触，从而提高所形成的存储器的可靠性。进一步的，存储节点接触对应接触窗并偏移延伸至位线结构中，由此使得存储节点接触具有较大的截面宽度，从而使得存储节点接触具有较小的阻值，提高了存储节点接触的质量。同时，存储节点接触对应接触窗并偏移延伸至位线结构中，也使得后续形成的电容器具有更大的工艺窗口，降低了工艺难度。
相应的，本实用新型实施例还提供一种存储器，请继续参考图18，所述存储器包括：
一衬底200，所述衬底200中形成有多个有源区210，所述衬底200上形成有多根沿第一方向延伸的位线结构220及多根沿第二方向延伸的隔离线230，相邻所述位线结构220和相邻所述隔离线230围成多个接触窗240，且所述有源区210中的一个漏极211对准所述接触窗240；
一第一存储节点接触结构250，填充在所述衬底200上的所述接触窗240中，并和所述漏极211电连接；
一接触隔离层260，位于所述衬底200上，并部分覆盖所述第一存储节点接触结构250和所述位线结构220，所述接触隔离层260中未覆盖所述第一存储节点接触250和所述位线结构220的区域用于构成多个贯穿所述接触隔离层260的开口270，一个所述第一存储节点接触结构250对应地局部暴露在一个所述开口270中；及
一第二存储节点接触结构280，填充在所述开口270中，所述第二存储节点接触结构280和所述第一存储节点接触结构250电连接，以构成一存储节点接触290。
在本申请实施例中，所述衬底200中还形成有多根沿所述第二方向延伸的字线212，所述隔离线230对准所述字线212。所述位线结构220包括位线导体221及覆盖所述位线导体221的位线隔离层222，所述位线隔离层222覆盖所述位线导体221的侧面及顶面。
进一步的，所述开口270对应所述第一存储节点接触结构250并偏移延伸至所述位线结构220中，使所述开口270更具有迭合于所述位线结构220的部分，以在所述开口270中同时对应有所述第一存储节点接触结构250和所述位线结构220中的所述位线隔离层222。所述开口270的底部延伸至所述第一存储节点接触结构250中和所述位线结构220的所述位线隔离层222中。
在本申请实施例中，所述第二存储节点接触结构280在深度方向为部分埋嵌并部分往上突出方式连接于所述第一存储节点接触结构250；所述第二存储节点接触结构280在宽度方向为非中心对准于所述第一存储节点接触结构250，且部分埋嵌并部分往侧面突出方式连接于所述第一存储节点接触结构250。
在此，所述存储节点接触290对应所述接触窗240并偏移延伸至所述位线结构220中，其中，所述存储节点接触290的顶面与所述接触隔离层260的顶面齐平或者低于所述接触隔离层260的顶面，所述存储节点接触290延伸至所述位线结构220中的底面高于所述位线导体221的顶面。
综上可见，在本实用新型实施例提供的存储器中，先形成接触隔离层，再形成存储节点接触，由此，接触隔离层能够很好的隔离相邻的存储节点接触，从而提高所形成的存储器的可靠性。进一步的，存储节点接触对应接触窗并偏移延伸至位线结构中，由此使得存储节点接触具有较大的截面宽度，从而使得存储节点接触具有较小的阻值，提高了存储节点接触的质量。同时，存储节点接触对应接触窗并偏移延伸至位线结构中，也使得后续形成的电容器具有更大的工艺窗口，降低了工艺难度。
上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (6)
1.一种存储器，其特征在于，所述存储器包括：
一衬底，所述衬底中形成有多个有源区，所述衬底上形成有多根沿第一方向延伸的位线结构及多根沿第二方向延伸的隔离线，相邻所述位线结构和相邻所述隔离线围成多个接触窗，且所述有源区中的一个漏极对准一个所述接触窗；
一第一存储节点接触结构，填充在所述衬底上的所述接触窗中，并和所述漏极电连接；
一接触隔离层，位于所述衬底上，并部分覆盖所述第一存储节点接触结构和所述位线结构，所述接触隔离层中未覆盖所述第一存储节点接触结构和所述位线结构的区域用于构成多个贯穿所述接触隔离层的开口，一个所述第一存储节点接触结构对应地局部暴露在一个所述开口中；及
一第二存储节点接触结构，填充在所述开口中，所述第二存储节点接触结构和所述第一存储节点接触结构电连接，以构成一存储节点接触。
2.如权利要求1所述的存储器，其特征在于，所述位线结构包括位线导体及覆盖所述位线导体的位线隔离层，所述开口对应所述第一存储节点接触结构并偏移延伸至所述位线结构中，使所述开口更具有迭合于所述位线结构的部分，以在所述开口中同时对应有所述第一存储节点接触结构和所述位线结构中的所述位线隔离层。
3.如权利要求2所述的存储器，其特征在于，所述开口的底部延伸至所述第一存储节点接触结构中和所述位线结构的所述位线隔离层中。
4.如权利要求3所述的存储器，其特征在于，所述第二存储节点接触结构在深度方向为部分埋嵌并部分往上突出方式连接于所述第一存储节点接触结构；在宽度方向为非中心对准于所述第一存储节点接触结构，且部分埋嵌并部分往侧面突出方式连接于所述第一存储节点接触结构。
5.如权利要求3所述的存储器，其特征在于，所述存储节点接触对应所述接触窗并偏移延伸至所述位线结构中，其中，所述存储节点接触的顶面与所述接触隔离层的顶面齐平或者低于所述接触隔离层的顶面，所述存储节点接触延伸至所述位线结构中的底面高于所述位线导体的顶面。
6.如权利要求1～5中任一项所述的存储器，其特征在于，所述衬底中还形成有多根沿所述第二方向延伸的字线，所述隔离线对准所述字线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721420073.1U CN207719208U (zh) | 2017-10-30 | 2017-10-30 | 存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721420073.1U CN207719208U (zh) | 2017-10-30 | 2017-10-30 | 存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207719208U true CN207719208U (zh) | 2018-08-10 |
Family
ID=63060743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721420073.1U Active CN207719208U (zh) | 2017-10-30 | 2017-10-30 | 存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207719208U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845633A (zh) * | 2017-10-30 | 2018-03-27 | 睿力集成电路有限公司 | 存储器及其制造方法 |
| WO2023207109A1 (zh) * | 2022-04-25 | 2023-11-02 | 北京超弦存储器研究院 | 一种动态存储器及其制作方法、存储装置 |
-
2017
- 2017-10-30 CN CN201721420073.1U patent/CN207719208U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845633A (zh) * | 2017-10-30 | 2018-03-27 | 睿力集成电路有限公司 | 存储器及其制造方法 |
| CN107845633B (zh) * | 2017-10-30 | 2023-05-12 | 长鑫存储技术有限公司 | 存储器及其制造方法 |
| WO2023207109A1 (zh) * | 2022-04-25 | 2023-11-02 | 北京超弦存储器研究院 | 一种动态存储器及其制作方法、存储装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107845633B (zh) | 存储器及其制造方法 | |
| KR100618819B1 (ko) | 오버레이 마진이 개선된 반도체 소자 및 그 제조방법 | |
| JP2002110932A (ja) | 半導体装置及びその製造方法 | |
| US7473600B2 (en) | Nonvolatile memory device and method of forming the same | |
| US8399308B2 (en) | Method for forming semiconductor device having metallization comprising select lines, bit lines and word lines | |
| KR20120094208A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN207719208U (zh) | 存储器 | |
| JPH09232527A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| US6576963B2 (en) | Semiconductor device having transistor | |
| US20060124984A1 (en) | Method for fabricating capacitor of semiconductor device | |
| WO2014126214A1 (ja) | 半導体装置 | |
| US7056802B2 (en) | Method for fabricating a trench capacitor with an insulation collar which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell | |
| TWI718806B (zh) | 記憶裝置及其製造方法 | |
| US20070196983A1 (en) | Method of manufacturing non-volatile memory device | |
| JP3446510B2 (ja) | 半導体不揮発性記憶装置の製造方法 | |
| US20100258859A1 (en) | Method for fabricating semiconductor device having low contact resistance | |
| US20060249775A1 (en) | Semiconductor device with contact and method of fabricating the same | |
| US20070190773A1 (en) | Method of fabricating a semiconductor device | |
| KR20040029525A (ko) | 플레쉬 메모리 소자 및 그 제조방법 | |
| JP2010050311A (ja) | 半導体装置及びその製造方法 | |
| KR100418588B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2023037777A (ja) | 半導体記憶装置およびその製造方法 | |
| KR101097474B1 (ko) | 콘택 형성 방법 및 이를 이용하는 수직 채널 트랜지스터를구비한 반도체 소자의 제조 방법 | |
| KR100783637B1 (ko) | 반도체장치의 제조 방법 | |
| CN118678690A (zh) | 三维存储器结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180930 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee before: Ever power integrated circuit Co Ltd |
|
| TR01 | Transfer of patent right |