CN207352942U - 用于led显示装置的驱动电路 - Google Patents

Abstract

本申请提供一种LED显示装置的驱动电路，包括行驱动模块和列驱动模块，行驱动模块包括：多个输入端，多个输入端用于接收显示数据，至少一个被复用来接收配置调整信号；第一译码器，连接到多个输入端，用于对经由多个输入端接收到的显示数据进行译码以生成行驱动信号；第二译码器，连接到多个输入端中的至少一个输入端，用于判断经由多个输入端中的至少一个输入端接收到的信号是否为配置调整信号，以及根据配置调整信号生成配置信息；以及寄存器，用于存储配置信息。该驱动电路复用行驱动模块的输入端来接收配置调整信号并对行驱动模块进行配置，能够达到根据实际环境调整行驱动模块的工作参数的目的，同时不会影响图像的显示效果。

Description

用于LED显示装置的驱动电路

技术领域

本实用新型涉及显示技术领域，更具体地，涉及一种用于LED显示装置的驱动电路。

背景技术

LED显示装置的像素元件是发光二极管(LED)。LED显示装置具有以下方面的优越性：高灰阶、宽可视角度、丰富的色彩以及可定制的屏幕形状。因此，LED显示器被广泛应用于工业、交通、商业广告、信息发布、体育比赛等各个领域。

由于工艺、材料等原因，不同显示屏之间或多或少存在性能上的差异，而且其应用环境也存在差别,如果采用相同的驱动电路进行不同的显示屏，则可能造成显示效果上的差异。如果采用不同的驱动电路进行驱动，则可能导致制造成本过高。

实用新型内容

有鉴于此，本实用新型实施例提供一种应用于显示装置的驱动电路，包括行驱动模块和列驱动模块，在行驱动模块中，利用显示数据的空闲时段接收和处理配置调整信号，使得行驱动模块内部配置可调，以适应各种应用环境。

根据本实用新型，提供一种用于LED显示装置的驱动电路，包括行驱动模块和列驱动模块，其中，所述行驱动模块包括：

多个输入端，所述多个输入端用于接收显示数据，所述多个输入端中的至少一个被复用来接收配置调整信号；

第一译码器，连接到所述多个输入端，用于对经由多个输入端接收到的显示数据进行译码以生成行驱动信号；

第二译码器，连接到所述多个输入端中的所述至少一个输入端，用于判断经由所述多个输入端中的所述至少一个输入端接收到的信号是否为配置调整信号，以及根据所述配置调整信号生成配置信息，所述配置信息用于配置所述行驱动模块的工作参数；以及

寄存器，用于存储所述配置信息。

优选地，所述第二译码器还用于当确定所述信号为配置调整信号时，输出使能信号；

所述驱动电路还包括：锁存信号生成模块，用于根据所述使能信号生成锁存控制信号；

所述寄存器还用于根据所述锁存控制信号锁存配置信息。

优选地，所述第二译码器分别经由所述多个输入端中的第一输入端和第二输入端接收第一检测信号和第二检测信号，并且计算在所述第一检测信号的有效时间内所述第二检测信号包含的上升沿或下降沿的个数，当上升沿或下降沿的个数满足预设的条件时，根据所述上升沿或下降沿的个数来生成所述配置信息。

优选地，所述第一输入端和第二输入端设计用于不同的信号翻转频率，其中针对所述第一输入端的信号翻转频率小于针对所述第二输入端的信号翻转频率。

优选地，所述预设的条件包括：在所述第一检测信号的有效时间内所述第二检测信号包含的上升沿或下降沿个数大于等于8。

本实用新型实施例中的行驱动模块，复用所述行驱动模块的至少一个输入端，对所述至少一个输入端接收到的信号进行判断，以区分是否为配置调整信号，并将所述配置调整信号中译码获得配置信息存储到寄存器中，通过配置信息保证行驱动模块在各种环境下的显示效果。由于配置调整信号在帧间的空闲时段内输入，因而不会影响到帧图像的显示效果。

进一步地，通过计数电路计算接收到的信号中的上升沿或下降沿个数，根据上升沿或下降沿个数判断是否为配置调整信号。计数电路的实现较为简单，成本较低，具有较大的实用价值。

附图说明

通过参照以下附图对本实用新型实施例的描述，本实用新型的上述以及其它目的、特征和优点将更为清楚，在附图中：

图1为根据本实用新型实施例的LED显示装置的结构示意图。

图2为根据本实用新型实施例的行驱动模块的结构示意图。

图3是根据本实用新型实施例的行驱动模块的配置调整信号的时序图。

具体实施方式

以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。

本公开的实施例提出了在行驱动模块中增加配置功能，通过在行驱动模块中利用显示数据的空闲时段接收和处理配置调整信号，使得行驱动模块内部配置可调，使行驱动模块能够适应于不同环境下的各种应用，例如，电源电压的变化、灯珠VF值偏差较大等。在本申请中，灯珠VF值表示正向电压值。

图1为根据本公开实施例的LED显示装置的结构示意图。参考图1，LED显示屏100包括行驱动模块110、列驱动模块120和LED面板130。

LED面板130包括布置成阵列的多个LED显示单元131。阵列中LED显示单元131的阳极经由行线Row1至Row8引出，阴极经由列线Col1至Col8引出。

行驱动模块110包括多个输入端A0-A2、使能端E1-E2N和多个输出端OUT0-OUT7。输入端A0、A1和A2用于接收显示数据、使能端E1和E2N用于接收使能信号，输出端OUT0至OUT7分别连接到行线Row1至Row8以向其提供行驱动信号。在本实施例中，输入端A0、A1和A2用于接收具有不同翻转频率的信号，其中输入端A0上的信号翻转频率小于输入端A1，并且输入端A1上的信号翻转频率小于输入端A2。通常来讲，输入端A1上的信号翻转频率是输入端A0的两倍，而输入端A2上的信号翻转频率是A1的两倍。行驱动模块110对经由输入端A0、A1和A2接收到的显示数据进行译码以生成行驱动信号，并经由输出端OUT0至OUT7将行驱动信号分别提供给行线Row1至Row8。列驱动模块120的多个输出端OUT0至OUTN分别与多条列线Col1-ColN相连接，其中，N为自然数。列驱动模块120可以由恒流源芯片实现，包括多个恒流源，分别与多条列线相连接，根据灰阶数据控制恒流源的打开时间。

在一个帧周期中，行驱动模块110通过输入端A0-A2接收输入的显示数据，经过内部的译码器处理，分别在输出端OUT1-OUT7输出行驱动信号以控制每一行LED显示单元131的点亮。相应地，列驱动器120根据显示数据在输出端OUT0-OUTN输出脉宽调制(PWM)信号，通过控制PWM信号的占空比，从而改变LED显示单元的有效点亮时间，从而调节LED显示单元的亮度，实现图像相应行数据的显示。

应该指出的是，虽然图1以8行*N列的LED显示阵列为例进行描述，但本公开不限于此，上述LED面板130可以包括任意多行和多列的LED显示阵列。

图2为根据本实用新型实施例的行驱动模块110的结构示意图。如图2所示，行驱动模块110包括输入端A0、A1和A2，第一译码器201、寄存器202、锁存信号生成模块203和第二译码器204。

第一译码器201连接到输入端A0、A1和A2，经由输入端A0、A1和A2接收显示数据，对显示数据进行译码以生成行驱动信号，并在输出端OUT0至OUT7输出行驱动信号。

第二译码器204连接到输入端A0、A1，经由输入端A0和A1接收信号，并对该信号进行判断，当判断该信号不是配置调整信号时，第二译码器204不作任何处理；当判断该信号为配置调整信号，输出使能信号LAT_EN到锁存信号生成模块203，同时，将配置调整信号译码以生成配置信息，并所述配置信息输出给寄存器202。

锁存信号生成模块203被使能信号LAT_EN使能后，生成锁存控制信号LAT_LCK，并将锁存控制信号LAT_LCK输出到寄存器202。

寄存器202根据锁存控制信号LAT_LCK将配置信息锁存在寄存器中。配置信息存储在寄存器中，行驱动模块中的任意模块均可以从寄存器202中获取该配置信息，并根据该配置信息设置相应的工作参数。例如可以根据配置信息与工作参数的映射表查找获得工作参数，从而实现在相应的工作参数下工作。或者，行驱动模块中包含一独立的配置设置模块，用于设置行驱动模块的工作参数或供其他模块调用。

在本实施例中，第二译码器204经由输入端A0和A1接收的信号可以包括经由输入端A0接收到的第一检测信号和经由输入端A1接收到的第二检测信号，第二译码器204计算在第一检测信号的有效时间内第二检测信号包含的上升沿或下降沿的个数，根据上升沿或下降沿的个数判断是否为配置调整信号，如果是配置调整信号，则根据所述上升沿或下降沿的个数生成配置信息存储到寄存器202中，同时生成使能信号LAT_EN输出给锁存信号生成模块203。第二译码器204可利用计数电路实现，计数电路实现起来较为简单，其制造成本也较低。当然本公开的实施例不限于此。例如，在一些实施例中，也可以不包含锁存信号生成模块203。再例如，第二译码器204可以经由输入端(如图所示的A0、A1和A2)中的任意至少一个输入端接收信号，当然也可以从其他来源接收信号。

本领域的技术人员可以理解，本实用新型实施例中提供的行驱动模块中，在帧周期内，第一译码器和第二译码器均会接收到显示数据，第二译码器在判断出不是配置调整信号后，不会对该显示数据进行处理，因而，不会修改寄存器内的配置信息，而在帧周期之间的空闲时段，第一译码器和第二译码器也均会接收到配置调整信号，第一译码器可能会受到该配置调整信号的一些影响，例如，信号抖动等，但由于发生在帧周期之间的空闲时段，所以对帧图像的显示效果没有影响。当然本公开的实施例不限于此，本领域技术人员也可以根据需要在行周期之间输入配置调整信号。总之，本实用新型利用例如帧周期之间的空闲时段或行间空闲时段等空闲时段输入配置调整信号，以调整行驱动模块的工作参数，并且，能够保证配置功能不会影响到显示功能。

图3是根据本实用新型实施例的信号时序图。参考图3，S0、S1和S2分别表示从输入端A0、A1和A2接收到的信号，时刻Tf1start和Tf1end分别表示显示数据的第一帧周期的起始和结束时刻，Tf2start表示第二帧周期的开始时刻。在第一帧周期期间，输入端A0、A1和A2输入显示数据Data。当第一帧周期结束之后，第二帧周期未开始之前，存在空闲时段。在该空闲时段，输入端A0和A1输入配置调整信号，进而使行驱动模块能够根据该配置调整信号调整工作参数。

配置调整信号包括从输入端A0输入的第一检测信号和输入端A1输入的第二检测信号，第一检测信号定义有效时间(如图所示由起始时刻Tscan-start和结束时刻Tscan-end限定)，该有效时间包含在帧间黑屏时间或行间隔时间内。在该有效时间内，第二译码器计算在第一检测信号的有效时间内第二检测信号包含的上升沿的个数(在图3的示例中为3个)，并根据上升沿的个数来生成配置信息保存到寄存器202中。

在本例中，第一检测信号以高电平表示有效时间，并且根据第二检测信号的上升沿的个数生成配置信息。然而本公开的实施例不限于此，可以根据需要选择其他方式实现配置调整信号及其译码。例如，可以根据第一检测信号的有效时间内第二检测信号下降沿的个数生成配置信息。本实施例中经由信号翻转频率较低的输入端A0接收第一检测信号，而经由信号翻转频率较高的输入端A1接收第二检测信号，更有利于实现翻转频率较低的第一检测信号和翻转频率较高的第二检测信号的接收。

表格1是上升沿个数和配置信息之间的对应关系。其中，寄存器内存储四位二进制位的配置信息，其数值范围为0000-1111。其中，0000表示A0的高电平包含A1的上升沿个数为8个，0001表示A0的高电平包含A1的上升沿个数为9，以此类推。从而，通过四位二进制位表示16种配置，每一种配置可以对应一个或一组不同的工作参数。

表1

在本实施例中，为了避免混淆显示数据和配置调整信号，可以将第一检测信号和第二检测信号设置成在第一检测信号的有效时间内第二检测信号的翻转次数大于等于2，优选地，可以如表1所示设置成大于等于8。

本实用新型实施例提供的驱动电路，通过复用行驱动模块的输入端来接收配置调整信号对行驱动模块进行配置，能够达到根据实际环境调整行驱动模块的工作参数的目的，另一方面通过利用显示数据的空闲时段来执行行驱动模块的配置，能够使图形显示与行驱动模块的配置分时执行，确保了图像显示功能和配置功能各不干扰。

进一步地，复用行驱动模块的两个输入端接收两路信号作为配置调整信号，利用其中一路信号的有效时间内另一路信号的翻转次数来承载配置信息，使得能够以尽可能简单的电路结构实现配置信息的传递和译码，实现方式简单且成本低。

本实用新型实施例虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以做出可能的变动和修改，因此本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。

以上所述仅为本实用新型的优选实施例，并不用于限制本实用新型，对于本领域技术人员而言，本实用新型可以有各种改动和变化。凡在本实用新型的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种用于LED显示装置的驱动电路，包括行驱动模块和列驱动模块，其特征在于，所述行驱动模块包括：

多个输入端，所述多个输入端用于接收显示数据，所述多个输入端中的至少一个被复用来接收配置调整信号；

第一译码器，连接到所述多个输入端，用于对经由多个输入端接收到的显示数据进行译码以生成行驱动信号；

第二译码器，连接到所述多个输入端中的所述至少一个输入端，用于判断经由所述多个输入端中的所述至少一个输入端接收到的信号是否为配置调整信号，以及根据所述配置调整信号生成配置信息，所述配置信息用于配置所述行驱动模块的工作参数；以及

寄存器，用于存储所述配置信息。

2.根据权利要求1所述的驱动电路，其特征在于，所述第二译码器还用于当确定所述信号为配置调整信号时，输出使能信号；

所述驱动电路还包括：锁存信号生成模块，用于根据所述使能信号生成锁存控制信号；

所述寄存器还用于根据所述锁存控制信号锁存配置信息。

3.根据权利要求1所述的驱动电路，其特征在于，所述第二译码器分别经由所述多个输入端中的第一输入端和第二输入端接收第一检测信号和第二检测信号，并且计算在所述第一检测信号的有效时间内所述第二检测信号包含的上升沿或下降沿的个数，当上升沿或下降沿的个数满足预设的条件时，根据所述上升沿或下降沿的个数来生成所述配置信息。

4.根据权利要求3所述的驱动电路，其特征在于，所述第一输入端和第二输入端设计用于不同的信号翻转频率，其特征在于针对所述第一输入端的信号翻转频率小于针对所述第二输入端的信号翻转频率。

5.根据权利要求3所述的驱动电路，其特征在于，所述预设的条件包括：在所述第一检测信号的有效时间内所述第二检测信号包含的上升沿或下降沿个数大于等于8。