CN206270863U - Cmos数据清除装置及计算机 - Google Patents

Abstract

本实用新型提供一种CMOS数据清除装置及计算机。CMOS数据清除装置包括依次电连接的复位信号输出电路、延时单元、开关电路和CMOS数据清除电路；复位信号输出电路用于输出复位信号至延时单元；延时单元用于在收到复位信号后在一时间段内持续发送第一触发信号至开关电路；开关电路用于在收到第一触发信号后发送第二触发信号至CMOS数据清除电路；CMOS数据清除电路用于在收到第二触发信号时清除CMOS芯片的CMOS数据。利用本实用新型的CMOS数据清除装置清除CMOS数据，避免了拆卸计算机的机箱等繁琐的操作，为用户提供了便利。

Description

CMOS数据清除装置及计算机

技术领域

本实用新型涉及计算机领域，特别涉及一种CMOS数据清除装置及计算机。

背景技术

用户在忘记CMOS(互补金属氧化物半导体)密码导致无法启动计算机时，可通过利用主板上的跳线来清除CMOS芯片中的CMOS数据，从而实现重启计算机。现有技术常采用跳线方式硬件清CMOS数据，该方式需要拆开机箱，找到清除CMOS数据的跳线位置，再进行跳线操作，由于拆卸机箱的步骤非常繁琐，因此给用户带来了极大的不便。

实用新型内容

本实用新型要解决的技术问题是为了克服现有技术的CMOS数据清除方式操作复杂，步骤繁琐的缺陷，提供一种CMOS数据清除装置及计算机。

本实用新型是通过下述技术方案来解决上述技术问题：

一种CMOS数据清除装置，其特点在于，所述CMOS数据清除装置包括依次电连接的复位信号输出电路、延时单元、开关电路和CMOS数据清除电路；

所述复位信号输出电路用于输出复位信号至所述延时单元；

所述延时单元用于在收到所述复位信号后在一时间段内持续发送第一触发信号至所述开关电路；

所述开关电路用于在收到所述第一触发信号后发送第二触发信号至所述CMOS数据清除电路；

所述CMOS数据清除电路用于在收到所述第二触发信号时清除CMOS芯片的CMOS数据。

较佳地，所述延时单元包括555延时电路或单片机中的任意一种。

较佳地，所述555延时电路包括555芯片、第一电阻、第二电阻、电容和供电源；

所述第一电阻的一端与所述555芯片的触发端引脚电连接，另一端与所述供电源电连接；

所述第二电阻的一端分别与所述555芯片的触发端引脚、阈值端引脚和放电端引脚电连接，另一端与所述供电源电连接；

所述电容的一端与所述555芯片的触发端引脚电连接，另一端接地；

所述555芯片的复位端引脚、电源电压引脚和控制电压端引脚均与所述供电源电连接；所述555芯片的输出端与所述开关电路的输入端电连接；所述555芯片的接地引脚接地。

较佳地，所述555延时电路还包括第一二极管，所述第一二极管的阳极与所述供电源电连接，阴极与所述555芯片的控制电压端引脚电连接。

较佳地，所述第二电阻为滑动变阻器。

较佳地，所述开关电路包括N沟道MOS型场效应管，所述N沟道MOS型场效应管的栅极与所述555芯片的输出端电连接，源极接地，漏极与所述CMOS芯片的复位端电连接。

较佳地，所述开关电路还包括一个第二二极管和两个反向串联的稳压二极管；

所述两个反向串联的稳压二极管的一端与所述N沟道MOS型场效应管的栅极电连接，另一端与所述N沟道MOS型场效应管的源极电连接；

所述第二二极管的阳极与所述N沟道MOS型场效应管的源极电连接，阴极与所述N沟道MOS型场效应管的漏极电连接。

较佳地，所述开关电路包括NPN型三极管，所述NPN型三极管的基极通过第三电阻与所述555芯片的输出端电连接，发射极接地，集电极与所述CMOS芯片的复位端电连接。

较佳地，所述第一触发信号为高电平，所述第二触发信号为低电平。

本实用新型还包括一种计算机，包括复位功能键和CMOS芯片，其特点在于，所述计算机还包括如上所述的CMOS数据清除装置，所述复位信号输出电路的输入端与所述复位功能键电连接，所述CMOS数据清除电路的输出端与所述CMOS芯片的复位端电连接；

所述复位功能键用于生成所述复位信号。

本实用新型的积极进步效果在于：本实用新型的CMOS数据清除装置在收到复位信号后，可触发CMOS芯片直接清除计算机的CMOS数据。因此利用本实用新型的CMOS数据清除装置清除CMOS数据，避免了拆卸计算机的机箱等繁琐的操作，为用户提供了便利。

附图说明

图1为本实用新型实施例1的CMOS数据清除装置的结构示意图。

图2为本实用新型实施例2的CMOS数据清除装置的结构示意图。

图3为本实用新型实施例3的CMOS数据清除装置的结构示意图。

图4为本实用新型实施例4的CMOS数据清除装置的结构示意图。

具体实施方式

下面举个较佳实施例，并结合附图来更清楚完整地说明本实用新型。

实施例1

如图1所示，本实施例的CMOS数据清除装置包括依次电连接的复位信号输出电路1、延时单元2、开关电路3和CMOS数据清除电路4。复位信号输出电路1用于输出复位信号至延时单元2；延时单元2在收到复位信号后在一时间段(一般是10s-15s，即清除CMOS芯片中的CMOS数据所需的时间)内持续发送第一触发信号至开关电路3；开关电路3在收到第一触发信号后发送第二触发信号至CMOS数据清除电路4；CMOS数据清除电路4在收到第二触发信号时即可清除CMOS芯片中的CMOS数据。

本实施例中，若需清除CMOS数据，只需通过复位信号输出电路输出复位信号，即可触发CMOS芯片直接清除计算机的CMOS数据。利用本实施例的CMOS数据清除装置清除CMOS数据，避免了拆卸计算机的机箱等繁琐的操作，为用户提供了便利。

实施例2

在实施例1的基础上，本实施例的延时单元为555延时电路。具体的，如图2所示，555延时电路包括555芯片21、第一电阻R1、第二电阻R2、电容C1和供电源VDD。第一电阻R1的一端与555芯片21的触发端引脚TR电连接，另一端与供电源VDD电连接；第二电阻R2的一端分别与555芯片的触发端引脚TR、阈值端引脚TH和放电端引脚D电连接，另一端与供电源VDD电连接；电容C1的一端与555芯片21的触发端引脚TR电连接，另一端接地；555芯片的复位端引脚RESET、电源电压引脚VCC和控制电压端引脚CT均与供电源VDD电连接，输出端OUT与开关电路的输入端电连接，接地引脚GND接地，触发端引脚TR与复位信号输出电路1的输出端电连接。

当计算机死机时，一般通过按下复位功能键使计算机在不断电的情况下重新启动，因其功能原因，复位功能键的位置一般比较隐蔽，这样可以避免误操作，且复位功能键使用到的次数也较少，因此本实施例可利用复位功能键(当然也可以是其他按键)生成复位信号。由于复位功能键需实现两个功能，可通过按键时间的长短来区分，例如：短按(1s-2s)复位功能键，实现重启功能；长按(10s-15s)复位功能键，生成复位信号。

下面对本实施例的CMOS数据清除装置的工作原理进行说明：复位信号输出电路的输入端与计算机的复位功能键电连接，一般情况下，复位功能键没被按下，复位功能键的引脚输出高电平，此时延时单元输出低电平，不进行清除CMOS数据动作。当长按复位功能键，复位功能键生成复位信号，也就是复位功能键的引脚输出低电平至复位信号输出电路1，复位信号输出电路1将低电平输出至触发端引脚TR，此时电容C1放电，当电容C1两端的电压值下降至低于供电源VDD的2/3时，555延时电路输出高电平(此时即为第一触发信号)至开关电路，开关电路输出低电平(此时即为第二触发信号)至CMOS数据清除电路，即可清除CMOS芯片中的CMOS数据。当复位功能键放开后，电容C1又开始充电，当电容C1两端的电压值高于供电源VDD的2/3时，延时单元输出低电平，此时不进行清除CMOS数据动作。

其中延时单元发送第一触发信号的持续时间(也即延时单元输出高电平的时间段)可通过调节第二电阻R2及电容C1的值进行调节，为了便于调节该时间段，可将第二电阻R2设为滑动变阻器。

本实施例中，555延时电路还可包括第一二极管D1，第一二极管D1的阳极与供电源VDD电连接，阴极与555芯片21的控制电压端引脚CT电连接，这样可以延长延时单元输出高电平的时间。其中第一二极管可以选择型号为IN4148的开关二极管。需要说明的是，延时单元还可以通过其他形式实现，例如单片机，不限于本实施例中的555延时电路。

实施例3

在实施例2的基础上，本实施例的开关电路包括N沟道MOS型场效应管，如图3所示，N沟道MOS型场效应管的栅极与555芯片的输出端电连接，源极接地，漏极与CMOS芯片的复位端RTC_RST_N电连接。

本实施例中，为了对开关电路进行稳压保护，开关电路还包括一个第二二极管D2和两个反向串联的稳压二极管D3；两个反向串联的稳压二极管的一端与N沟道MOS型场效应管的栅极电连接，另一端与N沟道MOS型场效应管的源极电连接；第二二极管的阳极与N沟道MOS型场效应管的源极电连接，阴极与N沟道MOS型场效应管的漏极电连接。

CMOS数据清除电路包括第四电阻R4和电容C2。电容C2一端接地，另一端与第四电阻R4、CMOS芯片的复位端RTC_RST_N及N沟道MOS型场效应管的漏极电连接，第四电阻R4另一端与主板的内置电源VRTC电连接。

实施例2已说明，当需要进行CMOS数据清除时，延时单元输出高电平，此时N沟道MOS型场效应管导通，CMOS芯片的复位端RTC_RST_N即接地(也即RTC_RST_N失电)即可清除CMOS数据。

实施例4

实施例4与实施例3基本相同，如图4所示，不同之处在于，本实施例的开关电路通过NPN型三极管实现，NPN型三极管的基极与555芯片的输出端电连接，为了防止NPN型三极管的信号控制端(也即基极)直接接地，基极通过第三电阻R3与555芯片的输出端电连接，NPN型三极管的发射极接地，集电极与CMOS芯片的复位端RTC_RST_N电连接。此时，CMOS数据清除电路中的电容C2一端接地，另一端与第四电阻R4、CMOS芯片的复位端RTC_RST_N及NPN型三极管的集电极电连接。利用本实施例的CMOS数据清除同样可以实现清除CMOS数据的功能。

本实用新型还包括计算机，该计算机包括上述任一实施例中的CMOS数据清除装置、复位功能键和CMOS芯片，复位信号输出电路的输入端与复位功能键电连接，CMOS数据清除电路的输出端与CMOS芯片的复位端电连接；复位功能键用于生成所述复位信号。

虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本实用新型的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本实用新型的保护范围。

Claims (10)

1.一种CMOS数据清除装置，其特征在于，所述CMOS数据清除装置包括依次电连接的复位信号输出电路、延时单元、开关电路和CMOS数据清除电路；

所述复位信号输出电路用于输出复位信号至所述延时单元；

所述延时单元用于在收到所述复位信号后在一时间段内持续发送第一触发信号至所述开关电路；

所述开关电路用于在收到所述第一触发信号后发送第二触发信号至所述CMOS数据清除电路；

所述CMOS数据清除电路用于在收到所述第二触发信号时清除CMOS芯片的CMOS数据。

2.如权利要求1所述的CMOS数据清除装置，其特征在于，所述延时单元包括555延时电路或单片机中的任意一种。

3.如权利要求2所述的CMOS数据清除装置，其特征在于，所述555延时电路包括555芯片、第一电阻、第二电阻、电容和供电源；

所述第一电阻的一端与所述555芯片的触发端引脚电连接，另一端与所述供电源电连接；

所述第二电阻的一端分别与所述555芯片的触发端引脚、阈值端引脚和放电端引脚电连接，另一端与所述供电源电连接；

所述电容的一端与所述555芯片的触发端引脚电连接，另一端接地；

所述555芯片的复位端引脚、电源电压引脚和控制电压端引脚均与所述供电源电连接；所述555芯片的输出端与所述开关电路的输入端电连接；所述555芯片的接地引脚接地。

4.如权利要求3所述的CMOS数据清除装置，其特征在于，所述555延时电路还包括第一二极管，所述第一二极管的阳极与所述供电源电连接，阴极与所述555芯片的控制电压端引脚电连接。

5.如权利要求3所述的CMOS数据清除装置，其特征在于，所述第二电阻为滑动变阻器。

6.如权利要求3所述的CMOS数据清除装置，其特征在于，所述开关电路包括N沟道MOS型场效应管，所述N沟道MOS型场效应管的栅极与所述555芯片的输出端电连接，源极接地，漏极与所述CMOS芯片的复位端电连接。

7.如权利要求6所述的CMOS数据清除装置，其特征在于，所述开关电路还包括一个第二二极管和两个反向串联的稳压二极管；

所述两个反向串联的稳压二极管的一端与所述N沟道MOS型场效应管的栅极电连接，另一端与所述N沟道MOS型场效应管的源极电连接；

所述第二二极管的阳极与所述N沟道MOS型场效应管的源极电连接，阴极与所述N沟道MOS型场效应管的漏极电连接。

8.如权利要求3所述的CMOS数据清除装置，其特征在于，所述开关电路包括NPN型三极管，所述NPN型三极管的基极通过第三电阻与所述555芯片的输出端电连接，发射极接地，集电极与所述CMOS芯片的复位端电连接。

9.如权利要求1-8中任意一项所述的CMOS数据清除装置，其特征在于，所述第一触发信号为高电平，所述第二触发信号为低电平。

10.一种计算机，包括复位功能键和CMOS芯片，其特征在于，所述计算机还包括如权利要求1-9中任意一项所述的CMOS数据清除装置，所述复位信号输出电路的输入端与所述复位功能键电连接，所述CMOS数据清除电路的输出端与所述CMOS芯片的复位端电连接；

所述复位功能键用于生成所述复位信号。