CN1992151B - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN1992151B CN1992151B CN2006100642136A CN200610064213A CN1992151B CN 1992151 B CN1992151 B CN 1992151B CN 2006100642136 A CN2006100642136 A CN 2006100642136A CN 200610064213 A CN200610064213 A CN 200610064213A CN 1992151 B CN1992151 B CN 1992151B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- semiconductor device
- manufacturing
- adhesive layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 261
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 159
- 239000010410 layer Substances 0.000 claims abstract description 153
- 239000012790 adhesive layer Substances 0.000 claims abstract description 66
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims description 16
- 238000000227 grinding Methods 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 7
- 239000011135 tin Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 238000002161 passivation Methods 0.000 abstract description 12
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 abstract description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 10
- 239000002904 solvent Substances 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 7
- 238000003475 lamination Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003518 caustics Substances 0.000 description 4
- 238000010943 off-gassing Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体装置的制造方法。在使用支承体的半导体装置的制造方法中，不使制造工序复杂化，而谋求提高可靠性和成品率。以抗蚀剂层或保护层(20)作为掩模顺序蚀刻除去第二绝缘膜(9)、半导体基板(1)、第一绝缘膜(2)和钝化膜(4)。通过该蚀刻粘接层(5)在该开口部(21)内一部分露出。在此时多个半导体装置分割成各个半导体芯片。接着，如图10所示，通过开口部(21)对露出的粘接层(5)供给溶解剂(25)(例如酒精或丙酮)，通过使粘接力逐渐降低，从半导体基板(1)剥离除去支承体(6)。
Description
技术领域
本发明涉及一种半导体装置的制造方法，特别是涉及使用支承体的半导体装置的制造方法。
背景技术
近年来，为了提高安装密度要求半导体芯片的薄型化、小型化，为了满足该要求也需要将硅等半导体基板变薄。但是，若半导体基板变薄，在制造工序中由于产生强度降低而导致的翘曲或破损而不可能搬送。在此，通常进行将玻璃基板或保护带等支承体贴在半导体基板的一面上，将未贴合支承体的面用研磨机等研削来进行薄型化的处理。
图15、16表示现有半导体装置制造方法中的支承体剥离除去工序的概略剖面图。如图15所示，在硅等构成的半导体基板100的前表面上，通过氧化硅膜等第一绝缘膜102形成铝等构成的焊盘电极101。另外，在焊盘电极101的一部分上用氮化硅膜等钝化膜103覆盖。而且，在半导体基板100的前表面上作为支承体的玻璃基板104通过粘接层105贴合。在此，在玻璃104上形成多个用于提供粘接层105的溶解剂的贯通孔106。另外，代替玻璃基板104或金属或树脂等构成的刚性基板，也可以采用膜状的保护带作为支承体。
另外，贯通半导体基板100，形成从其背面到焊盘电极101的通路孔107。在该通路孔107的侧壁和半导体基板100的背面上形成氧化硅膜等第二绝缘膜108。
而且，在通路孔107中形成与焊盘电极101电连接的阻挡层109和贯通电极110，在半导体基板100的背面上延伸与该贯通电极110相接的布线层111。然后，形成覆盖第二绝缘膜108、布线层111、贯通电极110由阻焊剂等构成的保护层112，保护层112的规定区域开口，在该开口部上形成球状的导电端子113。
然后，如图16所示，在半导体基板100的背面上贴合切割带115，从贯通孔106提供粘接层105的溶解剂(例如乙醇或丙酮)，剥离除去玻璃基板104。此后，使用切割刀或激光沿着切割线DL通过切割，分割成各个半导体芯片。
另外，在代替玻璃基板104使用膜状保护带的情况下，切割后，例如使用粘接带剥离的方式使保护带(支承体)剥离(参考专利文献2的图7等)。
上述技术记载在以下的专利文献中。
[专利文献1](日本)特开2005-191550号公报
[专利文献2](日本)特开2002-270676号公报
[专利文献3](日本)特开2001-185519号公报
但是，在上述现有的半导体装置的制造方法中，由于在作为支承体的玻璃基板104上，形成作为可以供给粘接层105的溶解剂的通路的微细贯通孔106或槽等，所以产生了制造工序变复杂、成本变高的问题。另外，当使用如上述形成有溶解剂供给通路的支承体时，从形成该通路的位置发生脱气(Out-Gas)或浸入腐蚀物质等，会有对半导体装置的制造工艺产生恶劣的影响的情况。而且，存在施加溶解剂供给通路的加工导致支承体的强度降低，在支承体上产生机械损伤的情况。而且，在支承体再循环利用时难以检验贯通孔106或槽等溶解剂供给通路的金属污染状况。
另外，代替形成有贯通孔106或槽等溶解剂供给通路的玻璃或石英或陶瓷、金属、树脂等刚性支承体，也可以使用膜状保护带作为支承体，但是在现有的保护带剥离方法中，在使保护带剥离时在薄型化的半导体装置中产生机械缺陷的问题。而且，在使用保护带作为支承体的情况下也有必须考虑制造工艺中保护带耐热性这样的问题。
发明内容
在此，本发明的目的是简化使用支承体的半导体装置的制造工序，降低制造成本、使可靠性和成品率提高。而且，提供适合半导体装置薄型化、小型化的半导体装置的制造方法。
本发明的主要特征如下。即，本发明的半导体装置的制造方法的特征在于，具有：准备在其前表面上形成有焊盘电极的半导体基板，在上述半导体基板的前表面上通过粘接层贴合支承体的工序；在上述半导体基板上形成通路孔的工序；在上述通路孔中形成与上述焊盘电连接的贯通电极的工序；形成覆盖含有上述贯通电极的上述半导体基板的背面上的保护层的工序；除去部分上述半导体基板，使上述粘接层一部分露出的工序；通过从上述粘接层露出的位置供给使上述粘接层溶解的溶解剂，从上述半导体基板分离上述支承体的工序。
另外，本发明的半导体装置的制造方法的特征在于，在贴合上述支承体的工序前，具有在上述焊盘电极上形成用于与其它半导体装置的电极连接的电极连接层的工序。
另外，本发明的上述支承体的特征在于，不形成可以供给上述溶解剂的通路。
另外，本发明的半导体装置的制造方法的特征在于，具有：在半导体基板的前表面上通过粘接层贴合支承体的工序；除去一部分上述半导体基板，从上述半导体基板的背面形成使上述粘接层露出的开口部的工序；通过从上述粘接层露出的位置供给使上述粘接层溶解的溶解剂，从上述半导体基板分离上述支承体的工序。
另外，本发明的半导体装置的制造方法的特征在于，具有：准备通过绝缘膜形成有焊盘电极的半导体基板，在上述半导体基板的前表面上通过粘接层贴合支承体的工序；除去上述半导体基板和上述绝缘膜，使上述焊盘电极露出的工序；形成与上述露出焊盘电极电连接的布线层的工序；形成覆盖含有上述布线层的上述半导体基板背面的保护膜的工序；除去一部分上述半导体基板，使上述粘接层一部分露出的工序；通过从上述粘接层露出的位置供给使上述粘接层溶解的溶解剂，从上述半导体基板分离上述支承体的工序。
根据本发明，不需要使用形成有贯通孔或槽等溶解剂供给通路的支承体。由此可以简略制造工序，削减成本，同时可以防止由于该溶解剂供给通路的存在导致的脱气的发生或浸入腐蚀物质等影响。
另外，在贴合支承体的工序前，在具有在焊盘电极上形成用于与其它半导体装置的电极连接的电极连接层的工序的情况下，可以制造高性能、可靠性和成品率高的层积用半导体装置。另外，在分离成各个半导体芯片后容易使半导体芯片层积，提高了作业性。
附图说明
图1是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图2是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图3是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图4是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图5是说明本发明第一实施例的半导体装置的制造方法的剖面图。
图6是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图7是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图8是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图9是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图10是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图11是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图12是说明本发明第二实施例的半导体装置的制造方法的剖面图；
图13是说明本发明第二实施例的半导体装置的制造方法的剖面图；
图14是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图15是说明现有半导体装置的制造方法的剖面图；
图16是说明现有半导体装置的制造方法的剖面图；
图17是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图18A～18C是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图19A～19B是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图20是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图21是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图22是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图23是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图24是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图25是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图26是说明本发明实施例的半导体装置的变更例的剖面图。
附图标记说明
1半导体基板；2第一绝缘膜；3焊盘电极；4钝化膜；5粘接层；6支承体；7抗蚀剂层；8通路孔；9第二绝缘膜；10抗蚀剂层；15阻挡层；16贯通电极；17布线层；18抗蚀剂层；20保护层；21开口部；22导电端子；23抗蚀剂层；25溶解剂；30电极连接层；31镍层；32金层；40、40a、40b槽部；41(半导体基板的)外周部；41开口部；50槽部；60绝缘膜；100半导体基板；101焊盘电极；102第一绝缘膜；103钝化膜；104玻璃基板；105粘接层；106贯通孔；107通路孔；108第二绝缘膜；109阻挡层；110贯通电极；111布线层；112保护层；113导电端子；115切割带；DL切割线。
具体实施方式
接着，参考附图对本发明的第一实施例进行说明。图1～图10分别依次表示制造工序的剖面图。
首先，如图1所示，准备在其前表面上形成有未图示电子器件(例如，CCD或红外线传感器等受光元件或发光元件)的半导体基板1。半导体基板1为例如300μm～700μm左右的厚度。然后，在半导体基板1的前表面上形成例如2μm的膜厚的第一绝缘膜2(例如通过热氧化法或CVD法形成的氧化硅膜或BPSG膜)。
接着，通过喷镀法或电镀法、其它成膜方法形成铝(Al)或铜(Cu)等金属层，此后以未图示的抗蚀剂层作为掩模蚀刻该金属层，在第一绝缘膜2上形成例如1μm膜厚的焊盘电极3。焊盘电极3与半导体基板1上的电子器件或其周边元件电连接。
接着，在半导体基板1的前表面上形成覆盖在焊盘电极3的一部分上的钝化膜4(例如通过CVD法形成的氮化硅膜)。另外，第一绝缘膜2和钝化膜4可以不形成在各个半导体芯片的边界上，但是从如下所述作为停止层使用的观点看可以形成在边界上。
接着，在含有焊盘电极3的半导体基板1的前表面上通过环氧树脂、抗蚀剂、丙烯等粘接层5贴合支承体6。支承体6可以是例如膜状的保护带，但是若为玻璃或石英、陶瓷、塑料、金属、树脂等有刚性的基板，对于牢固地支持被薄型化的半导体基板1，实现不通过人手而进行搬送的自动化是优选的。另外，不需要在支承体6上加工形成用于供给粘接层5的溶解剂的通路(贯通孔或槽等)。支承体6在支持半导体基板1的同时，具有保护其前表面的功能。
接着，对半导体基板1的背面使用背面研削装置(研磨机)进行背研磨，将半导体基板1的厚度研削成规定的厚度(例如50～20μm左右)。该研削工序也可以利用蚀刻处理，也可以研磨机和蚀刻处理并用。另外，根据最终产品的用途或规格、所准备的半导体基板1最初的厚度也有不需要进行该研削工序的情况。
接着，如图2所示，在半导体基板1的背面上有选择地形成抗蚀剂层7。抗蚀剂层7在与半导体基板1的背面中的焊盘电极3相对应的位置上具有开口部。接着，以该抗蚀剂层7作为掩模蚀刻半导体基板1。通过该蚀刻，将与焊盘电极3相对应的位置的半导体基板1从该背面至前表面贯通形成通路孔8。在通路孔8的底部使第一绝缘膜2露出。而且，以抗蚀剂层7作为掩模进行蚀刻，除去该露出的第一绝缘膜2。另外，该第一绝缘膜2的蚀刻工序也可以不在该阶段中进行，而与其它蚀刻工序同时进行。
另外，虽未图示，但是通路孔8可以不将半导体基板1从背面贯通至前表面，其底部可以在半导体基板1的中间。
接着，除去抗蚀剂层7后，如图3所示在含有通路孔8内的半导体基板1的背面的整个面上形成第二绝缘膜9(例如通过CVD法形成氧化硅膜或氮化硅膜)。
接着，如图4所示在第二绝缘膜9上形成抗蚀剂层10。接着，如图5所示将抗蚀剂层10作为掩模蚀刻并除去通路孔8底部的第二绝缘膜9。另外，利用第二绝缘膜9形成为在半导体基板1的背面最厚，随着朝向通路孔8内的侧壁、底部而变薄的倾向，不使用掩模也可以进行该蚀刻。通过不使用掩模进行蚀刻，可以谋求制造工艺的合理化。
接着，如图6所示，在含有通路孔8的半导体基板1背面的第二绝缘膜9上形成阻挡层15。并且，在阻挡层15上形成未图示的籽晶层(シ一ド)。在此，上述阻挡层15例如由钛(Ti)层、氮化钛(TiN)层，氮化钽(TaN)层等构成。另外，上述籽晶层是用于电镀形成后述布线层17的电极，例如由铜(Cu)等金属构成。这些层通过喷镀法或电镀法，或其它成膜方法形成。
接着，在含有通路孔8内的阻挡层15和未图示的籽晶层上形成例如通过电解电镀法由铜(Cu)构成的贯通电极16和与其连接的连接布线层17。贯通电极16和布线层17通过阻挡层15和未图示的籽晶层与在通路孔8底部露出的焊盘电极3电连接。
另外，贯通孔16也可以不完全填充在通路孔8内，如图14所示可以不完全填充。根据该结构，节约形成贯通电极16和布线层17所需要的导电材料，同时，与完全填充的情况相比，由于可以在短时间内形成贯通电极16和布线层17，因此有提高产量的优点。
接着，如图7所示，在半导体基板1的背面的布线层17上有选择地形成用于形成布线图案的抗蚀剂层18。接着，以抗蚀剂层18作为掩模通过蚀刻除去布线层17和籽晶层的不需要部分。通过该蚀刻，布线层17图案化成规定的布线图案。接着，以布线层17作为掩模有选择地蚀刻并除去半导体基板1的背面上形成的阻挡层15。
另外，形成阻挡层15、贯通电极16、布线层17不限定在上述工序中。例如通过在半导体基板1背面上的不形成阻挡层15或布线层17的区域中形成抗蚀剂层等，此后在该抗蚀剂层等未覆盖的区域中形成阻挡层15或布线层17等，也可以进行该图案化。在该工序中不需要抗蚀剂层18。
接着，如图8所示，在半导体基板1的背面上，有选择地形成在与切割线相对应位置上设置开口部21的、例如由阻焊剂等有机材料或氮化硅膜等无机材料构成的保护层20。另外，开口部21也可以不在此时形成，而在后述以抗蚀剂层23作为掩模蚀刻时形成。另外，在保护层20中，使导电端子形成区域开口，在该开口中露出的布线层17上形成镍和金构成的电极连接层(未图示)后丝网印刷焊锡，通过利用热处理使该焊锡回流形成球状导电端子22。另外，导电端子22的形成方法也可以用分配器涂布焊锡或球状端子等所谓的分配法(涂布法)或电解电镀法等形成。
接着，如图9所示，除去一部分半导体基板1使一部分粘接层5露出。具体地说，例如在半导体基板1的背面上形成抗蚀剂层23，以此作为掩模，顺序蚀刻并除去第二绝缘膜9、半导体基板1、第一绝缘膜2和钝化膜4。另外，不使用抗蚀剂层23作为掩模，在保护层20上设置开口部21，以此作为掩模也可以进行该蚀刻。通过该蚀刻，粘接层5在该开口部21内部分露出。
另外，虽然此后除去抗蚀剂层23，但是露出粘接层5时，由于抗蚀剂层23和粘接层5的材料的关系，在除去抗蚀剂层23时也会同时除去粘接层5。在此，从防止在除去抗蚀剂层23时同时除去粘接层5的观点，可以采用以下的工艺。首先，以抗蚀剂层23作为掩模蚀刻第二绝缘膜9和半导体基板1时，不蚀刻钝化膜4或第一绝缘膜2，将其保留。接着，将第一绝缘膜2或钝化膜4用作保护粘接层5的停止层，除去抗蚀剂层23。接着，通过例如用湿蚀刻等方法除去第一绝缘膜2和钝化膜4，使粘接层5部分露出。
另外，在粘接层5部分露出时将多个半导体装置分割成各个半导体芯片。因此，不需要进行半导体装置个片化或分离的切割工序时所必须的切割带或切割刀、激光等设备，使制造工序简略化，可以降低成本。
另外，在本实施例中，与使用切割刀的情况相比，由于开口的侧壁(切断面)不受到机械的应力，具有损害小，可以形成光滑切断面的优点和可以防止裂缝、凿毛(チツピング)的优点。因此，可以防止在切割工序时产生的机械缺陷，可以制造可靠性和成品率高的半导体装置。而且，不需要进行切割刀压力或切割速度等的控制，使制造工序简略化。
另外，在通过切割刀或激光进行个片化的情况下，不需要用于形成抗蚀剂层23的光刻工序。
接着，如图10所示，通过开口部21对露出的粘接层5供给溶解剂25(例如酒精或丙酮)，通过使粘接力逐渐降低，从半导体基板1剥离并除去支承体6。另外，支承体6也可以回收再利用。
通过如上所述对粘接层5直接供给溶解剂25使支承体6剥离，能够减少支承体6剥离时的负荷，减少半导体装置中产生机械缺陷的问题。
通过以上工序，完成了具有从半导体基板1的前表面形成的焊盘电极3到在其背面设置的导电端子22的布线的芯片尺寸封装型半导体装置。该半导体装置装入电子设备时，通过将导电端子22安装在电路基板上的布线图案上，而与外部电路电连接。
另外，将通过以上工序制造的半导体装置用于与其它半导体装置层积的的情况下，此后在半导体基板1的背面形成的电子器件等元件用保护带保护，同时在焊盘电极3上形成由镍(Ni)和金(Au)等构成的电极连接层30。这样，如图11所示，通过电极连接层30使一个半导体装置的焊盘电极3和其它半导体装置的导电端子22连接。需要电极连接层30，是出于铝等构成的焊盘电极3和焊锡等构成的导电端子22难以接合的原因，或在层积时防止导电端子22的材料流入焊盘电极3侧的原因。另外，在图11中表示在半导体基板1的背面不延伸布线层17的结构。
接着参考附图说明本发明的第二实施例。在第一实施例中的半导体装置的制造方法中，使用完成的半导体装置用作层积的情况下，如上所述，在完成后通常是形成层积所必须的电极连接层30。但是，由于半导体基板1已经薄型化，所以有装卸等搬送时产生机械缺陷的可能性变高的问题。另外，电极连接层30的形成由于仅通过对半导体基板1前表面的焊盘电极3上进行加工，所以在该加工时需要保护其它前表面。因此制造工序复杂化，增大制造成本。
在此，在本发明的第二实施例中，在第一实施例的制造工序中增加适合于层积用的半导体装置制造的制造工序。以下，详细地说明。另外，对于与第一实施例相同的结构使用同一附图标记，简略、省略其说明。
首先，如图1 2所示，准备在其前表面上形成有未图示的电子器件的半导体基板1。接着，在半导体基板1的前表面形成第一绝缘膜2。接着，通过喷镀法或电镀法、或其它成膜方法形成铝(Al)或铜(Cu)等金属层，此后将未图示的抗蚀剂层作为掩模蚀刻该金属层，在第一绝缘膜2上形成焊盘电极3。焊盘电极3与半导体基板1上的电子器件或该周边元件电连接。接着，在半导体基板1的前表面上形成覆盖在焊盘电极3一部分上的钝化膜4。另外，从防腐蚀的观点出发，钝化膜4上可以进一步形成聚酰亚胺等有机树脂构成的绝缘膜作为保护膜。
接着，如图13所示，在焊盘电极3上形成电极连接层30。电极连接层30是例如镍(Ni)层31和金(Au)层32顺序层积的层，以抗蚀剂层作为掩模依次喷镀这些金属，此后可以利用除去抗蚀剂层的剥离(リフトオフ)法或电镀法而形成。另外，电极连接层30的材料根据导电端子22的材料可以适当变更。即，在镍层31和金属32以外，可以由钛(Ti)层、铜(Cu)层、锡(Sn)层、镍化钒(NiV)层、钯(Pd)层、钽(Ta)层等构成，只要是介于焊盘电极3和导电端子22之间的电连接，具有保护焊盘电极3的功能，则其该材质不特别限定，可以是这些层的单层、积层、或这些金属的合金构成的层。作为积层结构的例子是镍层/金层，钛层/镍层/铜层，钛层/镍层/金层，钛层/镍化钒层/铜层等。
接着，在半导体基板1的前表面上通过环氧树脂等粘接层5贴合支承体6。以后的工序由于与上述第一实施例相同而省略说明。
根据本发明的第二实施例，在第一实施例中所得到的效果之外，还主要具有以下的效果。即，在贴合支承体6前，在薄型化半导体基板1前形成电极连接层30。因此，在电极连接层30的形成工序中装卸等搬送变得容易，防止机械缺陷。
另外，在半导体基板1的背面上形成布线层17或导电端子22等之前形成电极连接层30。因此，不需要对半导体基板1背面特别保护，使制造工序简略化。另外，由于与完成的半导体装置同时成为可层积的状态，所以有好的作业性和效率。而且，在形成贯通电极16时，电极连接层30也有将焊盘电极4从半导体基板1的前表面侧增强的部件的功能。因此，也有可以防止贯通电极16形成时焊盘电极4的拔出或破损、翘曲等问题的优点。
接着，参考附图说明本发明的第三实施例。另外，对于与第一或第二实施例相同的结构和制造工艺使用同一附图标记，简略并省略其说明。
首先，如图17所示，准备在其前表面形成有未图示的电子器件的半导体基板1。然后，在半导体基板1的前表面上依次形成第一绝缘膜2、焊盘电极3、钝化膜4。
接着，如图18(A)所示除去半导体基板1前表面的一部分，设置槽部40。槽部40是成为后述溶解剂供给通路的一部分的部位，其深度优选约10μm以上。
该槽部40优选沿着于图示的切割线DL相对应的位置设置。通过如后所述使槽部40与切割线DL相对应，使同时进行溶解剂供给通路的形成工序和半导体芯片的个片化工序(所谓切割工序)变成可能。图19(A)、(B)是形成槽部40的半导体基板1的平面图。
槽部40的形成称为所谓的半蚀刻。具体地说，通过例如以未图示的抗蚀剂层作为掩模，通过蚀刻除去一部分半导体基板1，形成如图18(A)所示的槽部40。
另外，使用切割刀机械地除去一部分半导体基板1，如图18(B)所示也可以形成槽部40a。使用切割刀的情况下槽部40a的剖面为如图18(B)所示的对应于刀刃形状的形状(半导体基板1的前表面侧的宽度稍微拓宽的形状)。这样，半导体基板1前表面侧的槽部宽度拓宽，对于在剥离支承体时顺畅地供给溶解剂是优选的。另外，在形成槽部40时组合使用等向蚀刻和异向蚀刻的情况下，能够使槽部的剖面形状如图18(C)所示的，为半导体基板1的前表面侧扩大，在背面侧上具有凸部形状(槽部40b)。
但是，如图19(A)所示槽部40从半导体基板1的外周露出时，贴合支承体后，存在从外部(半导体基板1的周边部等)腐蚀性物质(例如湿法工艺中的药液)通过槽部40浸入到半导体基板1的内部，产生恶劣影响的危险。因此，优选如图19(B)所示，在除去半导体基板1的外周部41的规定间隔(例如约3mm)的区域中形成槽部40，即，在贴合支承体6时以使槽部40不向外部露出的方式加工。具体地说，例如以不除去外周部41的方式形成抗蚀剂层，以该抗蚀剂层作为掩模，在除外周部41以外的区域中进行用于形成所希望的槽部40的蚀刻。根据该制造工序，即使贴合支承体6后，由于半导体基板1的外周部41具有防护壁的作用，所以保护半导体基板1的前表面不浸入腐蚀物质。
接着，如图20所示，在半导体基板1的前表面上通过粘接层5贴合支承体6。接着，对半导体基板1的背面使用背面研削装置(研磨机)进行背研磨，使半导体基板1的厚度变薄成规定的厚度。接着，在半导体基板1的背面上有选择地形成抗蚀剂层7。接着，以抗蚀剂层7为掩模蚀刻半导体基板1，形成通路孔8。
接着，如图21所示，形成第二绝缘膜9、阻挡层15、籽晶层、贯通电极16、布线层17、保护层20、导电端子22。这些制造工序与上述第一实施例相同。
接着，如图22所示，沿着规定的切割线DL除去一部分半导体基板1，形成使粘接层5一部分露出的开口部41(溶解剂供给通路)。开口部41在其底部与槽部40连通。具体地说，例如使用切割刀将保护层20、第二绝缘膜9、半导体基板1按顺序除去直到到达槽部40。在本实施例中，由于不需要使切割刀半导体基板1的垂直方向深入与槽部40的高度X对应的深度，在形成开口部41时不会有切割刀接触到支承体6而使其损伤的危险。
另外，开口部41的形成法不限定于此，例如在半导体基板1的背面上形成抗蚀剂层(未图示)，以此作为掩模，通过顺序蚀刻除去保护层20、第二绝缘膜9、半导体基板1形成开口部41。另外，在保护层20中与槽部40相对应的位置上设置开口，以保护层20作为掩模也可以进行该蚀刻。而且，通过激光也可以形成开口部41。
另外，通过蚀刻形成开口部41时与使用切割刀的情况相比，由于开口的侧壁(切断面)不受到机械应力，所以具有损害小，可以光滑地形成切断面的优点和可以防止裂缝、凿毛的优点。
另外，形成开口部41使粘接层5一部分露出后，在其它工序通过切割也可以进行半导体芯片的个片化，但是优选同时进行两个工序。即，通过沿着切割线DL形成槽部40和开口部41，可以同时进行两工序，使制造工序简略化，可以降低成本。
接着，如图23所示，通过开口部41对该露出的粘接层5供给溶解剂25，通过使粘接力逐渐降低，从半导体基板1剥离并除去支承体6。另外，如上所述，在本实施例中，由于在形成开口部41时没有损伤支承体6的危险，所以可以回收并高效率地再利用支承体6。
另外，通过这样对上述粘接层5直接供给溶解剂25使支承体6剥离，减少支承体6剥离时的负荷，可以使在半导体装置中产生机械缺陷的问题减少。
通过以上工序，完成具有从半导体基板1的前表面上形成的焊盘电极3直到在其背面上设置的导电端子22布线的芯片尺寸封装型半导体装置。
因此，根据上述第三实施例，与上述实施例相同，由于不需要使用形成有贯通孔或槽等溶解剂供给通路的支承体，所以制造工序简略化，可以削减成本。可以防止由于存在溶解剂供给通路而导致的脱气的发生或腐蚀物质浸入的影响。
而且，即使在使用切割刀分割成各个半导体芯片的情况下，没有使支承体损伤的危险。因此，容易再循环利用支承体，可以使制造成本降低。
另外，也可以通过如下所述剥离除去支承体而制造半导体装置。如图24所示，除去半导体基板1前表面的一部分，沿着与切割线DL相对应的位置半蚀刻，设置槽部50。槽部50的深度与半导体基板1所希望的厚度，即背研磨时的半导体基板1的厚度相对应，例如是50μm左右。
接着，如图25所示，在半导体基板1的前表面上通过粘接层5贴合支承体6。然后，对半导体基板1的背面使用背面研削装置进行背研磨，将半导体基板1的厚度研削成规定的厚度(例如50μm左右)。在此，与背研磨理同时从槽部50露出粘接层5。以后的工序是与上述说明的工序大致相同，在形成通路孔或布线层等后使槽部50的粘接层5露出，从该露出的部位供给溶解剂，通过剥离除去支承体6完成各个半导体装置。
在该工序中特征是，槽部50的厚度与背研磨时的厚度相对应，与背研磨同时使粘接层5的一部分露出。根据这种工序，由于除去用于确保溶解剂供给通路的半导体基板1与背研磨同时进行，所以不需要通过以后的切割刀或蚀刻等除去半导体基板1的一部分，没有损伤支承体6的危险。另外，也可以同时进行使粘接层5露出的工序和半导体芯片个片化工序，可以实现工艺合理化。
另外，在通过第三实施例制造的半导体装置用作与其它半导体装置层积的情况下，可以追加在第二实施例中所示的工序(电极连接层30的形成工序)。
另外，在以上的实施例中，说明了具有球状导电端子22的BGA(Ball GridArray)型半导体装置，但是本发明也可以适用于不具有球状导电端子的LGA(Land Grid Array)型、CSP型、倒装芯片型的半导体装置。
另外，在以上的实施例中说明所谓的贯通电极型的半导体装置，但是本发明不限定在上述实施例中，当然在不脱离其宗旨的范围内可以变更。
例如在上述实施例中，在半导体基板1的前表面侧(元件面侧)贴合支承体6，但是如图26所示，在另一面侧(非元件面侧)上贴合支承体6也可以制造所希望的半导体装置。在这种情况下，从半导体基板1的前表面侧，形成使粘接层5的一部分露出的溶解剂供给通路(未图示)。接下来，向该溶解剂供给通路中供给溶解剂，通过使粘接力逐渐降低从半导体基板1剥离除去支承体6。该半导体装置是在半导体基板1的前表面侧(元件面侧)上形成焊盘电极3、布线层17、导电端子22等。在该半导体装置装入电子设备时，通过将导电端子22安装在电路基板上的布线图案上以与外部电路电连接。
另外，在剥离除去图26所示的半导体装置的支承体6后，也可以进行以下的工序。半导体基板1的背面上有选择地除去与贯通电极16相对应的位置上的绝缘膜60(例如通过CVD法形成的氧化硅膜)以开口。接着，在该开口内的阻挡层15上例如利用溅射法形成电极连接层(例如镍层和金层的层积)。接着，通过该电极连接层使贯通电极16和其它半导体装置的电极连接，也可以实现半导体装置的层积。
或者，在有选择地除去绝缘膜60后，除去该开口内的阻挡层15以使贯通电极16从半导体基板1的背面侧露出。然后，在贯通电极16的露出面上，例如利用电镀法形成未图示的电极连接层(例如镍层和金层的积层)，通过该电极连接层使贯通电极16和其它半导体装置的电极连接，也可以实现半导体装置的层积。
另外，在图26中与上述说明的结构相同的结构使用同一附图标记，省略其说明。这样，支承体6可以贴合在半导体基板的任何一个面上。本发明可以广泛适用于使用支承体的半导体装置的制造方法中。
Claims (20)
1.一种半导体装置的制造方法，其特征在于，具有：
准备在其前表面上形成有焊盘电极的半导体基板，
在上述半导体基板的前表面上通过粘接层贴合支承体的工序；
在上述半导体基板上形成通路孔的工序；
在上述通路孔中形成与上述焊盘电极电连接的贯通电极的工序；
形成覆盖含有上述贯通电极的上述半导体基板背面上的保护层的工序；
除去一部分上述半导体基板，使上述粘接层一部分露出的工序；
通过从露出上述粘接层的位置供给使上述粘接层溶解的溶解剂，从上述半导体基板分离上述支承体的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，在贴合上述支承体的工序前，具有在上述焊盘电极上形成用于与其它半导体装置的电极连接的电极连接层的工序。
3.如权利要求2所述的半导体装置的制造方法，其特征在于，上述电极连接层至少含有镍、金、铜、锡中任一种。
4.如权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，具有在上述半导体基板的背面上形成与上述贯通电极电连接的导电端子的工序。
5.如权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，上述通路孔贯通上述半导体基板。
6.如权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，使上述粘接层一部分露出的工序使用上述保护层作为掩模。
7.一种半导体装置的制造方法，其特征在于，具有：
在半导体基板的前表面上通过粘接层贴合支承体的工序；
除去一部分上述半导体基板，形成从上述半导体基板的背面使上述粘接层露出的开口部的工序；
通过从露出上述粘接层的位置供给使上述粘接层溶解的溶解剂，从上述半导体基板分离上述支承体的工序。
8.一种半导体装置的制造方法，其特征在于，具有：
准备通过绝缘膜形成有焊盘电极的半导体基板，
在上述半导体基板的前表面上通过粘接层贴合支承体的工序；
除去上述半导体基板和上述绝缘膜，使上述焊盘电极露出的工序；
形成与上述露出焊盘电极电连接的布线层的工序；
形成覆盖含有上述布线层的上述半导体基板背面的保护膜的工序；
除去一部分上述半导体基板，使上述粘接层一部分露出的工序；通过从露出上述粘接层的位置供给使上述粘接层溶解的溶解剂，从上述半导体基板分离上述支承体的工序。
9.一种半导体装置的制造方法，其特征在于，具有：
除去半导体基板前表面的一部分以形成槽部的工序；
在形成上述槽部的半导体基板的前表面上通过粘接层贴合支承体的工序；
从上述半导体基板的背面朝向前表面方向除去一部分上述半导体基板，形成到达上述槽部的开口部，使上述粘接层露出的工序；通过从露出上述粘接层的位置供给使上述粘接层溶解的溶解剂，从上述半导体基板分离上述支承体的工序。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，在使上述粘接层露出的工序中，使用切割刀、激光和蚀刻中任一种。
11.如权利要求1、2、3、9中任一项所述的半导体装置的制造方法，其特征在于，在贴合上述支承体的工序后，具有研削上述半导体基板背面的工序。
12.一种半导体装置的制造方法，其特征在于，具有：
除去半导体基板前表面的一部分以形成槽部的工序；
在形成上述槽部的半导体基板的前表面上通过粘接层贴合支承体的工序；
研削上述半导体基板的背面直到从上述槽部露出上述粘接层，以使上述半导体基板变薄的工序；
通过从露出上述粘接层的位置供给使上述粘接层溶解的溶解剂，从上述半导体基板分离上述支承体的工序。
13.如权利要求9或12所述的半导体装置的制造方法，其特征在于，形成上述槽部的工序以沿着上述半导体基板的切割线的位置形成上述槽部的方式进行。
14.如权利要求9或12所述的半导体装置的制造方法，其特征在于，除上述半导体基板的外周部之外，形成上述槽部。
15.如权利要求9或12所述的半导体装置的制造方法，其特征在于，具有：
在贴合上述支承体的工序前，
具有在上述半导体基板的前表面上通过绝缘膜形成焊盘电极的工序，
在贴合上述支承体的工序后，
从上述半导体基板的背面朝向前表面方向除去一部分上述半导体基板和上述绝缘膜，使上述焊盘电极露出的工序；
形成与上述露出的焊盘电极电连接的布线层的工序；
形成覆盖含有上述布线层的上述半导体基板的背面上的保护膜的工序。
16.如权利要求15所述的半导体装置的制造方法，其特征在于，在形成上述焊盘电极的工序后，贴合上述支承体的工序前，具有在上述焊盘电极上形成用于与其它半导体装置的电极连接的电极连接层的工序。
17.如权利要求16所述的半导体装置的制造方法，其特征在于，上述电极连接层至少含有镍、金、铜、锡中任一种。
18.如权利要求9或12所述的半导体装置的制造方法，其特征在于，具有：
在贴合上述支承体的工序后，
将上述半导体基板从背面朝向前表面方向除去一部分半导体基板以形成通路孔的工序；
形成从上述通路孔内在上述半导体基板的背面上延伸的布线层的工序；
形成覆盖含有上述布线层的上述半导体基板的背面上的保护膜的工序。
19.如权利要求1、2、3、9、12中任一项所述的半导体装置的制造方法，其特征在于，在上述支承体上不形成供给上述溶解剂的通路。
20.如权利要求1、2、3、9、12中任一项所述的半导体装置的制造方法，其特征在于，上述支承体是刚性基板。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP379130/05 | 2005-12-28 | ||
| JP2005379130A JP2007180395A (ja) | 2005-12-28 | 2005-12-28 | 半導体装置の製造方法 |
| JP061712/06 | 2006-03-07 | ||
| JP2006061712 | 2006-03-07 | ||
| JP259288/06 | 2006-09-25 | ||
| JP2006259288A JP2007273941A (ja) | 2006-03-07 | 2006-09-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1992151A CN1992151A (zh) | 2007-07-04 |
| CN1992151B true CN1992151B (zh) | 2011-06-15 |
Family
ID=38214311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100642136A Expired - Fee Related CN1992151B (zh) | 2005-12-28 | 2006-12-28 | 半导体装置的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2007180395A (zh) |
| CN (1) | CN1992151B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4619308B2 (ja) * | 2006-03-07 | 2011-01-26 | 三洋電機株式会社 | 半導体装置の製造方法及び支持テープ |
| JP2009224492A (ja) * | 2008-03-14 | 2009-10-01 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| EP2312619A4 (en) * | 2008-08-07 | 2012-12-12 | Fujikura Ltd | MANUFACTURING METHOD FOR SEMICONDUCTOR COMPONENT |
| CN101728226B (zh) * | 2008-10-23 | 2011-08-17 | 亚泰半导体设备股份有限公司 | 分离装置及分离方法 |
| JP5369612B2 (ja) * | 2008-10-28 | 2013-12-18 | 富士通株式会社 | 半導体装置の製造方法 |
| US20100200957A1 (en) * | 2009-02-06 | 2010-08-12 | Qualcomm Incorporated | Scribe-Line Through Silicon Vias |
| JP2010272737A (ja) | 2009-05-22 | 2010-12-02 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP5385452B2 (ja) * | 2010-03-09 | 2014-01-08 | パナソニック株式会社 | 半導体装置の製造方法 |
| CN102254840A (zh) * | 2010-05-18 | 2011-11-23 | 宏宝科技股份有限公司 | 半导体结构及其制造方法 |
| JP6026756B2 (ja) * | 2012-03-06 | 2016-11-16 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| JP7278184B2 (ja) * | 2019-09-13 | 2023-05-19 | キオクシア株式会社 | 半導体装置の製造方法 |
| CN110767604B (zh) * | 2019-10-31 | 2022-03-18 | 厦门市三安集成电路有限公司 | 化合物半导体器件和化合物半导体器件的背面铜制程方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4212293B2 (ja) * | 2002-04-15 | 2009-01-21 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4013753B2 (ja) * | 2002-12-11 | 2007-11-28 | 松下電器産業株式会社 | 半導体ウェハの切断方法 |
-
2005
- 2005-12-28 JP JP2005379130A patent/JP2007180395A/ja active Pending
-
2006
- 2006-12-28 CN CN2006100642136A patent/CN1992151B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007180395A (ja) | 2007-07-12 |
| CN1992151A (zh) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1992151B (zh) | 半导体装置的制造方法 | |
| KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
| US6864172B2 (en) | Manufacturing method of semiconductor device | |
| US8252665B2 (en) | Protection layer for adhesive material at wafer edge | |
| KR100618543B1 (ko) | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법 | |
| US8502393B2 (en) | Chip package and method for forming the same | |
| US7399683B2 (en) | Manufacturing method of semiconductor device | |
| KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20080303154A1 (en) | Through-silicon via interconnection formed with a cap layer | |
| JP2007273941A (ja) | 半導体装置の製造方法 | |
| US8093102B2 (en) | Process of forming an electronic device including a plurality of singulated die | |
| KR20120055547A (ko) | 극박 적층 칩 패키징 | |
| JP5101157B2 (ja) | 半導体装置の製造方法 | |
| JP4215571B2 (ja) | 半導体装置の製造方法 | |
| JP4425235B2 (ja) | 半導体装置及びその製造方法 | |
| JP4619308B2 (ja) | 半導体装置の製造方法及び支持テープ | |
| JP2007242714A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4286264B2 (ja) | 半導体装置及びその製造方法 | |
| JP2013065582A (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
| JP4522213B2 (ja) | 半導体装置の製造方法 | |
| KR101013547B1 (ko) | 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법 | |
| JP2008117895A (ja) | 半導体装置及びその製造方法、並びに電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NIIGATA SANYO ELECTRIC CO., LTD. SANYO SEMICONDU Free format text: FORMER OWNER: SANYO SEMICONDUCTOR MANUFACTURING CO., LTD. SANYO SEMICONDUCTOR CO., LTD. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20110119 Address after: Osaka Japan Applicant after: Sanyo Electric Co.,Ltd. Co-applicant after: Niigata SANYO Electric Corp. Co-applicant after: Sanyo Semiconductor Co.,Ltd. Address before: Osaka Japan Applicant before: Sanyo Electric Co.,Ltd. Co-applicant before: Sanyo Semiconductor Manufacturing Co.,Ltd. Co-applicant before: Sanyo Semiconductor Co.,Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110615 Termination date: 20211228 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |