Nothing Special   »   [go: up one dir, main page]

CN1519998A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN1519998A
CN1519998A CNA2004100048488A CN200410004848A CN1519998A CN 1519998 A CN1519998 A CN 1519998A CN A2004100048488 A CNA2004100048488 A CN A2004100048488A CN 200410004848 A CN200410004848 A CN 200410004848A CN 1519998 A CN1519998 A CN 1519998A
Authority
CN
China
Prior art keywords
layer
dislocation
semiconductor element
zone
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100048488A
Other languages
English (en)
Other versions
CN100377454C (zh
Inventor
x雅幸
畑雅幸
夫
户田忠夫
之
冈本重之
二朗
井上大二朗
别所靖之
彦
野村康彦
山口勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003339421A external-priority patent/JP2005109087A/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to CN201010619582.3A priority Critical patent/CN102148295B/zh
Publication of CN1519998A publication Critical patent/CN1519998A/zh
Application granted granted Critical
Publication of CN100377454C publication Critical patent/CN100377454C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种可使元件工作稳定化的半导体元件。该半导体元件包含以下部件，即：至少在背面一部分上具有错位集中的区域的基板、在基板表面上形成的半导体元件层、在基板背面上错位集中区域上形成的绝缘膜、和以与基板背面错位集中区域以外的区域相接触的方式形成的背面侧电极。

Description

半导体元件及其制造方法
技术领域
本发明涉及半导体元件及其制造方法，尤其是涉及在基板上形成有半导体元件层的半导体元件以及其制造方法。
背景技术
历来众所周知作为在基板上形成有半导体元件层的半导体元件有发光二极管元件或半导体激光元件等。此已在例如特开平11-21479号公报上公开。
在上述特开平11-214798号公报上公开了在氮化物类半导体基板上形成有多个氮化物类半导体层的氮化物类半导体激光元件。具体讲，在上述特开平11-214798号公报上公开的氮化物类半导体激光元件上，在n型GaN基板上顺序形成n型氮化物类半导体层、由氮化物类半导体形成的发光层、以及P型氮化物类半导体层。而且，在P型氮化物类半导体层上形成作为电流通路部的脊(ridge)部的同时，在脊部上形成P侧电极。此外，在n型GaN基板的背面形成n侧电极。
在上述的基板背面上形成电极的半导体元件中，在基板背面存在错位时，在基板背面存在错位的区域因流过电流产生泄漏电流。因此，在上述特开平11-214798号公报中，通过由横方向生长制作n型GaN基板，降低n型GaN基板上存在的错位。作为具体的基板制作方法，首先，在兰宝石基板上预定部分上形成掩模层后，以该掩模层作为选择生长掩模层，在兰宝石基板上横方向生长n型GaN层。此时，n型GaN层在兰宝石基板上未形成掩模层的部分上有选择地纵方向生长之后，逐渐地向横方向生长。这样一来，因为通过向横方向生长n型GaN层，错位向横方向弯曲，所以抑制了错位向纵方向传播。据此，形成使到达上面的错位减少的n型GaN层。其后，通过除去含有位于n型GaN层下方的掩模层的区域(兰宝石基板等)，形成使错位减少的n型GaN基板。
可是，在上述专利文献1的方法中，在未形成向纵方向进行生长的掩模层的区域上，存在所谓形成错位集中部分的不合适情况。从具有这样的错位集中的区域的n型GaN层制作n型GaN基板时，如果在n型GaN基板背面错位集中的区域上形成n侧电极，则发生由于在n型GaN基板背面错位集中的区域上流过电流产生所谓泄漏电流的不合适情况。因为在这种情况下元件在定电流驱动时光输出变得不稳定，所以存在所谓使元件工作稳定化困难的问题点。
发明内容
本发明是为了解决上述这一课题而作的，本发明的一个目的是提供可能使元件工作稳定化的半导体元件。
本发明的另一目的是提供可能使元件工作稳定化的半导体元件制造方法。
为了达到上述目的，本发明的第1情况的半导体元件包含如下部件，即至少在背面的一部分上具有错位集中的背面区域的基板、在基板的表面上形成的半导体元件层、在错位集中的背面区域上形成的绝缘膜、和以与错位集中的背面区域以外的基板的背面区域接触的方式形成的背面侧电极。
在该第1情况的半导体元件中，如上述所示，在基板背面错位集中的区域形成绝缘膜的同时，因为通过以与基板背面错位集中的区域以外的区域接触的方式形成背面侧电极，复盖基板背面错位集中的区域，使其不从绝缘膜露出，所以可以容易地抑制起因于基板背面错位集中的区域流过电流产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时光输出稳定化，所以可以容易地使半导体元件工作稳定化。此外，因为可以降低错位集中区域流过的电流，所以可以降低从错位集中区域来的不必要的发光。
在上述第1情况的半导体元件中，半导体元件层优选至少在表面的一部分具有错位集中的表面区域，还包含以与错位集中的表面区域以外的半导体元件层的表面的区域接触的方式形成的表面侧电极。根据这种构成，可以抑制因半导体元件层表面错位集中区域内流过电流而产生的泄漏电流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以即使在半导体元件层表面也存在错位集中的区域，也可以使半导体的工作稳定化。此外，因为可以降低错位集中的区域内流过的电流，所以可以降低来自错位集中区域的不必要的发光。
在上述第1情况的半导体元件中，基板也可以包含氮化物类半导体基板。根据这样的构成，可以抑制在氮化物类半导体基板上泄漏电流的发生。
根据本发明的第2情况的半导体元件，包含如下部件，即：在基板表面上形成的、在至少表面一部分上具有错位集中的表面区域的半导体元件层；在错位集中的表面区域上形成的绝缘膜；以及以与错位集中的表面区域以外的半导体元件层的表面区域接触的方式形成的表面侧电极。
在该第2情况的半导体元件中，如上述所示，在半导体元件层表面上错位集中的区域上形成绝缘膜的同时，通过以与半导体元件层表面错位集中的区域以外的区域接触的方式形成表面侧电极，半导体元件层表面错位集中区域被复盖，以便不从绝缘膜露出，由此，可以容易地抑制在半导体元件层表面错位集中的区域上因电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以可以容易地使半导体元件工作稳定化。此外，因为可以降低错位集中的区域流过的电流，所以可以降低来自错位集中区域的不必要的发光。
在上述第2情况的半导体元件中，基板优选至少在背面的一部分上具有错位集中的背面区域，还包含以与错位集中的背面区域以外的基板的背面区域接触的方式形成的背面侧电极。根据这样的构成，可以抑制因基板背面错位集中区域电流流过而产生的泄漏电流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以即使在基板背面也存在错位集中的区域的情况下，也可以使半导体元件工作稳定化。此外，因为可以降低错位集中的区域上流过的电流，所以可以降低从错位集中的区域来的不必要的发光。
在这种情况下，基板也可以包含氮化物类半导体基板。根据这样的构成，可以抑制在氮化物类半导体基板上泄漏电流的产生。
在这种情况下，背面侧电极的侧面优选设置在离开基板的侧面以预定间隔隔开的位置。根据这样的构成，例如，在背面侧电极上熔接焊料时，可以抑制焊料一直流到基板上形成的半导体元件层的侧面端。据此，可以抑制半导体元件不良短路的发生。
在这种情况下，优选还包含在错位集中的背面区域上形成的绝缘膜。根据这样的构成，因为基板背面错位集中的区域被覆盖，以便不从绝缘膜露出，所以可以抑制因基板背面错位集中的区域上电流流过而产生的泄漏电流。
本发明第3情况的半导体元件包含在基板表面上形成的、至少在表面一部分上具有错位集中的表面区域的半导体元件层；在比错位集中的表面区域更靠内侧的区域上形成的凹部；以及以与错位集中的表面区域以外的半导体元件层的表面区域相接触的方式形成的半导体侧电极。
在根据该第3情况的半导体元件，如上述所示，在比半导体元件层表面错位集中区域更靠内侧的区域上形成凹部的同时，通过以与半导体元件层表面错位集中的区域以外的区域相接触的方式形成表面侧电极，可以抑制因半导体元件层表面错位集中的区域上电流流过而产生的泄漏电流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以可以使半导体元件工作稳定化。此外，在作为半导体元件的一例使用于发光元件中的情况下，因为通过凹部将比半导体元件层表面错位集中区域更靠内侧的区域和半导体元件层表面错位集中的区域分开，所以在比半导体元件层表面错位集中的区域更靠内侧的区域发生的光可以抑制被半导体元件层表面错位集中区域吸收的光。据此，因为可以抑制被错位集中的区域吸收的光在任意波长下再发光，所以可以抑制因这样的再发光而产生的色纯度变差。
在上述第3情况的半导体元件中，基板优选至少在背面的一部分上具有错位集中的背面区域，还包含以与错位集中的背面区域以外的基板的背面区域相接触的方式形成的背面侧电极。根据这样的构成，可以抑制因基板背面错位集中区域电流流过而产生的泄漏电流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以即使在基板背面也存在错位集中的区域的情况下，也可以使半导体元件工作稳定化。此外，因为可以降低错位集中区域内流过的电流，所以可以降低从错位集中区域来的不必要的发光。
在这种情况下，优选还包含在基板背面上前述错位集中的背面区域上形成的绝缘膜。根据这样的构成，因为基板背面错位集中的区域被覆盖，以便不从绝缘膜露出，所以可以容易地抑制因基板背面错位集中的区域上电流流过而产生的泄漏电流。
在这种情况下，基板也可以包含氮化物类半导体基板。根据这样的构成，可以抑制在氮化物类半导体基板上泄漏电流的产生。
本发明第4情况的半导体元件包含在基板表面上形成的、在至少表面的一部分上具有错位集中的表面区域的半导体元件层；在错位集中的表面区域上形成的高电阻区域；和以与错位集中的表面区域以外的半导体元件层的表面区域相接触的方式形成的表面侧电极。
在该第4情况的半导体元件中，如上述所示，在半导体元件层表面错位集中的区域上形成高电阻区域的同时，通过以与半导体元件层表面的错位集中区域以外的区域相接触的方式形成表面侧电极，半导体元件层表面错位集中的区域由于形成有高电阻区域电流变得难以流过，所以可以抑制因半导体元件层表面错位集中的区域电流流过而产生泄漏电流。其结果，因为可以容易地使元件的定电流驱动时的光输出稳定化，所以可以容易地使半导体元件工作稳定化。此外，因为可以降低错位集中的区域内流过的电流，所以可以降低从错位集中的区域来的不必要的发光。
在上述第4情况的半导体元件中，高电阻区域优选包含由导入杂质而形成的杂质导入层。根据这样的构成，可以容易地在半导体元件层的表面错位集中的区域内形成高电阻区域。
在上述第4情况的半导体元件中，基板优选至少在背面的一部分上具有错位集中的背面区域，还包含以与错位集中的背面区域以外的基板的背面区域相接触的方式形成的背面侧电极，根据这样的构成，可以抑制因基板背面错位集中的区域电流流过而发生泄漏电流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以即使在基板背面也存在错位集中的区域的情况下，也可以使半导体元件工作稳定化。此外，因为可以降低错位集中的区域内流过的电流，所以可以降低从错位集中的区域来的不必要的发光。
在这种情况下，优选还包含在错位集中的背面区域上形成的绝缘膜。根据这样的构成，因为基板背面错位集中的区域被覆盖，以便不从绝缘膜露出，所以可以容易地抑制因基板背面错位集中的区域内电流流过而产生的泄漏电流。
在上述第4情况的半导体元件中，基板也可以包含氮化物类半导体基板。根据这样的构成，可以抑制在氮化物类半导体基板上产生泄漏电流。
本发明的第5情况的半导体元件包含在基板表面上形成的、至少在表面一部分上具有错位集中的表面区域，同时，还包含含有活性层的半导体元件层，；以与错位集中的表面区域以外的半导体元件层的表面区域相接触的方式形成的表面侧电极，使错位集中的表面区域上面除去预定厚度部分，且位于比活性层更下方。
在本发明的第5情况的半导体元件中，如上述所示，通过对半导体元件层表面错位集中的区域除去预定的厚度部分(以便使半导体元件层表面错位集中的区域上面位于比活性层更下方)，在形成pn结区(以便夹持活性层)的情况下，因为除去了通过pn结区而形成的错位集中的区域，所以可抑制因错位集中区域内电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以可以容易地使半导体元件工作稳定化。此外，因为可以降低错位集中的区域流过的电流，所以可以降低从错位集中的区域来的不必要的发光。
在上述第5情况的半导体元件中，活性层优选在错位集中的表面区域以外的半导体元件层的表面区域形成。根据这样的构成，在形成pn结区(以便夹持活性层)的情况下，可以容易地抑制因通过pn结区而形成错位集中区域而产生的泄漏电流。
在这种情况下，优选为，半导体元件层包含在活性层下形成的第一导电型的第一半导体层；第一半导体层包含具有位于比错位集中区域更靠内侧的第一厚度的第一区域、和具有错位集中的区域且同时具有比第一厚度还小的第二厚度的第二区域；活性层具有比第一半导体层的第一区域宽度还小的宽度。根据这样的构成，在形成pn结区(以便夹持活性层)的情况下，因为pn结区比第一半导体层的第一区域还小，所以可以降低pn结电容。据此，可以使半导体元件的响应速度高速化。
本发明的第6情况的半导体元件包含：含有具有第一厚度的第一区域、和至少表面一部分上具有错位集中的表面区域且同时具有比第一厚度还小的第二厚度的第二区域的基板；在第二区域以外的基板表面的第一区域上形成的半导体元件层；和以与半导体元件层表面相接触的方式形成的表面侧电极。
在本发明的第6情况的半导体元件中，如上述所示，因为在具有基板表面错位集中区域的第二区域以外的第一区域上形成半导体元件层的同时，通过与半导体元件层表面相接触地形成表面侧电极，在半导体元件层上不形成错位集中的区域，所以可以抑制因在错位集中的区域电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以可以容易使半导体元件工作稳定化。此外，因为可以降低错位集中区域内流过的电流，所以可以降低从错位集中区域来的不必要的发光。
在上述第6情况的半导体元件中，半导体元件层优选包含第一导电型的第一半导体层、在第一半导体层上形成的活性层、以及在活性层上形成的第2导电型的第2半导体层。根据这样的构成，因为经活性层形成的第一半导体层和第2半导体之间的pn结区域不形成错位集中的区域，所以可以容易地抑制因错位集中区域电流流过而产生泄漏电流。
这种情况下，活性层优选具有比第一半导体层宽度还小的宽度。根据这样的构成，因为经活性层形成的第一半导体层和第2半导体层之间的pn结区变小，所以可以减少由于第一半导体层和第2半导体层产生的pn结电容。据此，可以使半导体元件的响应速度高速化。
在本发明的第7情况的半导体元件中，包含至少在表面的一部分上具有错位集中的表面区域的基板；比错位集中的表面区域更靠内侧的基板的表面区域上形成的、具有比错位集中的表面区域宽度还小的宽度的第一选择生长掩模；在形成有第一选择生长掩模的区域以外的基板的表面区域上形成的半导体元件层；和以与位于比第一选择生长掩模更靠内侧的半导体元件层表面相接触的方式形成的表面侧电极。
在本发明第7情况的半导体元件中，如上述所示，在比基板表面上的错位集中区域更靠内侧的区域上，通过形成具有比错位集中区域宽度还小的宽度的第一选择生长掩模，在基板表面上使半导体元件层生长之际，因为在第一选择生长掩模上不生长半导体元件层，所以在比基板表面上错位集中的区域更靠内侧的区域上形成的半导体元件层，和在基板表面上错位集中的区域形成的半导体元件层之间形成凹部。因此，通过凹部可以分开形成有错位集中区域的半导体元件层和未形成错位集中区域的半导体元件层。在这种情况下，通过以与位于比第一选择生长掩模更靠内侧的半导体元件层的表面相接触的方式形成表面侧电极，可以抑制因在半导体元件层表面错位集中区域内电流流过而产生的泄漏电流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以可以使半导体元件工作稳定化。此外，在作为半导体元件一例的发光元件中使用的情况下，通过凹部可以分开比半导体元件层表面的错位集中的区域更靠内侧的区域，和半导体元件层表面错位集中的区域，所以在比半导体元件层的表面错位集中的区域更靠内侧的区域产生的光可以抑制被半导体元件层表面的错位集中的区域所吸收的光。据此，因为被错位集中的区域吸收的光可以抑制在任意波长下再发光，所以可以抑制因这样的再发光而产生的色纯度变差。此外，在第7情况中，因为通过减小第一选择生长掩模宽度，使达到第一选择生长掩模表面整体的原料气体的总量变少，所以可以相应地减少从第一选择生长掩模表面向位于第一选择生长掩模附近的生长中的半导体元件层的表面进行表面扩散的原料气体或其分解物的量。据此，因为可以降低供给至位于第一选择生长掩模近旁的生长中半导体元件层表面的原料气体或其分解物的量，所以可以抑制位于第一选择生长掩模近旁的半导体元件层厚度变大。其结果，可以抑制在第一选择生长掩模近旁位置和离第一选择生长掩模远的位置半导体元件层的厚度变得不均匀。
在上述第7情况的半导体元件中，优选还包含在比第一选择生长掩模更靠外侧的区域上从第一选择生长掩模以预定间隔隔开形成的第二选择生长掩模。根据这样的构成，例如通过在基板表面错位集中区域上形成第二选择生长掩模，因为在基板表面上生长半导体元件层之际，在第二选择生长掩模上不生长半导体元件层，所以可以抑制在半导体元件层上形成错位。
这种情况下，优选在错位集中的表面区域上形成第二选择生长掩模。根据这样的构成，可以容易地抑制在半导体元件层上形成错位。
本发明的第8情况的半导体元件的制造方法，包含以下工序，即：在至少背面的一部分上具有错位集中的背面区域的基板的表面上形成半导体元件层的工序，和以与基板背面相接触的方式形成背面侧电极的工序，和以在半导体元件层以及背面侧电极形成后，除去错位集中的背面区域的工序。
在该第8情况的半导体元件的制造方法中，如上述所示，在半导体元件层以及背面侧电极形成后，通过除去错位集中区域，可以容易地抑制因在基板背面错位集中区域上电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以可以容易地制造工作稳定的半导体元件。此外，在作为半导体元件的一例在发光元件中使用的情况下，在半导体元件层产生的光可以容易地抑制被基板背面错位集中的区域吸收。据此，因为可以容易地抑制在错位集中区域所吸收的光在任意波长下再发光，所以可以抑制因这样的再发光而产生的色纯度变差。
在上述第8情况的半导体元件的制造方法中，除去错位集中的背面区域的工序优选包含以实质上相同宽度除去从基板背面直到半导体元件层表面为止的工序。根据这样的构成，可以容易地除去从基板背面延伸直到半导体元件层表面的贯通错位。
在上述第8情况的半导体元件的制造方法中，基板也可以包含氮化物类半导体基板。根据这样的构成，可以容易地形成可能抑制在氮化物半导体基板上泄漏电流的产生的氮化物类半导体元件。
附图说明
图1是示出本发明第1实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图2是示出图1所示的第1实施方式的氮化物类半导体激光元件发光层细节的放大截面图。
图3～图12是用于说明图1所示的第1实施方式的氮化物类半导体激光元件制造过程的截面图。
图13是示出本发明第2实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图14以及图15是用于说明图13所示的第2实施方式的氮化物类半导体激光元件制造过程的截面图。
图16是示出本发明第3实施方式的发光二极管元件(半导体元件)构造的截面图。
图17～图21是用于说明图16所示的第3实施方式的发光二极管元件的制造过程的截面图。
图22是示出本发明第4实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图23～图26是用于说明图22所示的第4实施方式的氮化物类半导体激光元件制造过程的截面图。
图27是示出本发明第5实施方式的发光二极管元件(半导体元件)构造的截面图。
图28是用于说明图27所示的第5实施方式的发光二极管元件制造过程的截面图。
图29是示出本发明的第6实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图30是示出本发明的第7实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图31是示出图30所示的第7实施方式的第1变形例的氮化物类半导体激光元件构造的截面图。
图32是示出图30所示的第7实施方式的第2变形例的氮化物类半导体激光元件构造的截面图。
图33是示出本发明第8实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图34是示出本发明第9实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图35～图38是用于说明图34所示的第9实施方式的氮化物类半导体元件激光元件制造过程的截面图。
图39是示出本发明的第10实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图40～图45是用于说明图39所示的第10实施方式的氮化物类半导体激光元件制造过程的截面图。
图46是示出本发明第11实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图47以及图48是用于说明图46所示的第11实施例的氮化物类半导体激光元件制造过程的截面图。
图49是示出本发明第12实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图50是用于说明图49所示的第12实施方式的氮化物类半导体激光元件制造过程的截面图。
图51是示出本发明第13实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图52～图55是用于说明图51所示的第13实施方式的氮化物类半导体激光元件制造过程的平面图以及截面图。
图56是示出本发明第14实施方式的氮化物类半导体激光元件(半导体元件)构造的截面图。
图57～图60是用于说明图56所示的第14实施方式的氮化物类半导体激光元件制造过程的平面图以及截面图。
图61是用于说明第14实施方式的变形例的氮化物类半导体激光元件制造过程的平面图。
图62是示出本发明第15实施方式的氮化物类半导体激光元件构造的平面图。
图63是沿图62的500-500线的截面图。
图64是示出图62以及图63所示的第15实施方式的氮化物类半导体激光元件发光层细节的截面图。
图65是示出图62以及图63所示的第15实施方式的氮化物类半导体激光元件的半导体激光构造的斜视图。
优选实施方式
以下，基于附图说明本发明的实施方式。
(第1实施方式)
首先，参照图1以及图2，说明第1实施方式的氮化物类半导体激光元件的构造。
在第1实施方式的氮化物类半导体激光元件中，如图1所示，在具有约100μm厚度的、且掺杂有具有5×1018cm-3载流子浓度的氧的纤锌矿型构造的n型GaN基板1的(0001)面上，形成具有约100nm厚度的、且由掺杂有具有约5×1018cm-3的掺杂量的Si的n型GaN构成的n型层2。在n型层2之上，形成具有约400nm厚度的、且由掺杂有具有约5×1018cm-3掺杂量以及约5×1018cm-3载流子浓度的Si的n型Al0.05Ga0.95N所构成的n型包层3。n型GaN基板1是本发明的「基板」以及「氮化物类半导体基板」的一例，n型层2以及n型包层3是本发明的「半导体元件层」的一例。
在n型包层3上形成有发光层4。该发光层4，如图2所示，由n型载流子阻塞层4a、n型光导层4b、多重量子阱(MQW)活性层4e、P型光导层4f、以及P型间隙层4g构成。n型载流子阻塞层4a具有约5nm厚度，且由掺杂有具有约5×1018cm-3掺杂量以及约5×1018cm-3载流子浓度的Si的n型Al0.1Ga0.9N构成。n型光导层4b具有约100nm厚度，且由掺杂有具有约5×1018cm-3掺杂量以及约5×1018cm-3载流子浓度的Si的n型GaN构成。此外，MQW活性层4e交替地叠层具有约20nm厚度的不掺杂的In0.05Ga0.95N构成的4层障壁层4c，和具有约3nm厚度的不掺杂的In0.15Ga0.85N构成的3层阱层4d。此外，P型光导层4f在具有约100nm厚度的同时，由掺杂有具有约4×1019cm-3的掺杂量以及约5×1017cm-3载流子浓度的Mg的P型GaN构成。P型间隙层4g在具有约20nm厚度的同时，由掺杂有具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P型Al0.1Ga0.9N构成。发光层4是本发明的「半导体元件层」的一例。
而且，如图1所示，在发光层4上，形成具有凸部的同时，且掺杂有由具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P型Al0.05Ga0.95N构成的P型包层5。该P型包层5的凸部具有约1.5μm宽度和约300nm高度。此外，P型包层5的凸部以外的平坦部具有约100nm厚度。而且，在P型包层5的凸部上，形成具有约10nm厚度的、且由掺杂有具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P型GaN构成的P型接触层6。而且，通过P型包层5的凸部和P型接触层6构成向预定方向延伸的条状(细长形)的脊部7。P型包层5以及P型接触层6是本发明的「半导体元件层」的一例。
而且，在构成脊部7的P型接触层6上，从下层向上层形成由具有约5nm厚度的Pt层、具有约100nm厚度的Pd层、以及具有约150nm厚度的Au层构成的P侧欧姆电极9。P侧欧姆电极9是本发明的「表面侧电极」的一例。此外，在P型包层5的凸部以外的平坦部表面上，形成由具有约250nm厚度的SiN构成的绝缘膜10，以便覆盖脊部7以及P侧欧姆电极9的侧面。在绝缘膜10表面上从下层向上层形成由具有约100nm厚度Ti层、具有约100nm厚度Pd层、和具有约3μm厚度Au层构成的P侧衬垫电极11，以便与P侧欧姆电极9的上面相接触。
在这里，在n型GaN基板1以及氮化物类半导体各层(2～5)端部近旁，在从n型GaN基板1背面延伸直到P型包层5的平坦部表面的同时，具有约10μm宽度的错位集中的区域8以约400μm周期形成为条状(细长状)。而且，在第1实施方式中，形成由具有约250nm厚度和约40μm宽度的SiO2膜构成的绝缘膜12，以便覆盖n型GaN基板1背面上错位集中区域8。此外，在n型GaN基板1的背面上，形成n侧电极13，在与n型GaN基板1背面错位集中区域8以外的区域相接触的同时，覆盖绝缘膜12。该n侧电极13按照从接近n型GaN基板1背面开始的顺序，由具有约10nm厚度的Al层、具有约20nm厚度的Pt层、和具有约300nm厚度的Au层构成。N侧电极13是本发明的「背面侧电极」的一例。
在第1实施方式中，如上述所示，在n型GaN基板1背面上错位集中的区域8上，在形成绝缘膜12的同时，形成n侧电极13，以便与n型GaN基板1背面错位集中区域8以外区域相接触，据此，因为n型GaN基板1背面错位集中的区域8被覆盖成不从绝缘膜12露出，所以可以抑制因在n型GaN基板1背面错位集中区域8电流流过而产生的泄漏电流。其结果，因为可以容易地使元件的定电流驱动时光输出稳定化，所以可以容易地使半导体元件工作稳定化。此外，因为可以降低错位集中区域流过的电流，所以可以降低从错位集中区域8来的不必要的发光。
其次，参照图1～图12，说明第1实施方式的氮化物类半导体激光元件的制造过程。
首先，参照图3～图6，说明n型GaN基板1形成过程。具体讲，如图3所示，用MOCVD(Metal Organic Chemical Vapor Deposition：金属有机物化学汽相沉积)法，在保持基板温度在约600℃的状态下，在兰宝石基板21上生长具有约20nm厚度的AlGaN层22。其后，改变基板温度到约1100℃，在AlGaN层22上生长具有约1μm厚度的GaN层23。此时，在GaN层23的全区域，向纵方向传播的错位以约5×108cm-2以上(例如约5×109cm-2)的密度形成。
其次，如图4所示，用等离子体CVD法，在GaN层23上以约10μm间隔隔开，以约400μm周期，按照条状(细长状)形成由具有约390μm宽度和约200nm厚度的SiN或SiO2构成的掩模层24。
其次，如图5所示，用HVPE(Halide Vapor Phase Epitaxy：卤化物汽相取向生长)法，在保持基板温度约1100℃的状态下，以掩模层24作为选择生长掩模，在GaN23上，由掺杂有具有约5×1018cm-3载流子浓度的氧的n型GaN层1a具有约150μm厚度且横方向生长。其际，n型GaN层1a在不形成掩模层24的GaN层23上有选择地纵向生长之后，逐渐地向横方向生长。因此，位于未形成掩模层24的GaN层23上的n型GaN层1a上，以约10μm宽度按照条状(细长状)形成在约5×108cm-2以上(例如，约5×109cm-2)的密度向纵方向传播的错位集中的区域8。其另一方面，因为在位于掩模层24上的n型GaN层1a上，通过横方向生长n型GaN层1a，错位向横方向弯曲，所以难以形成向纵方向传播的错位，错位密度为约5×107cm-2以下(例如约1×106cm-2)。其后，除去含有位于n型GaN层1a下方的的掩模层24的区域(兰宝石基板21等)。这样一来，如图6所示，形成由掺杂有具有约5×1018cm-3载流子浓度的氧的n型GaN基板1。
其次，如图7所示，用MOCVD法，在n型GaN基板1上顺序地生长n型层2、n型包层3、发光层4、P型包层5以及P型接触层6。
具体讲，在保持基板温度在约1100℃的生长温度的状态下，用由H2及N2构成的载气、由NH3以及TMGa构成的原料气体、和由SiH4构成的掺杂剂气体，在n型GaN基板1上，生长具有约100nm厚度的、由掺杂有具有约5×1018cm-3掺杂量的Si的n型GaN构成的n型层2。其后，在原料气体上还添加TMAl，在n型层2上，生长具有约400nm厚度的、由掺杂有具有约5×1018cm-3掺杂量以及约5×1018cm-3载流子浓度的Si的n型Al0.05Ga0.95N构成的n型包层3。
接着，如图2所示，在n型包层3(参照图7)上，生长具有约5nm厚度的、由掺杂有具有约5×1018cm-3掺杂量以及约5×1018cm-3载流子浓度的Si的n型Al0.1Ga0.9N构成的n型载流子阻塞层4a。
其次，在保持基板温度为约800℃生长温度的状态下，用由H2及N2构成的载气、由NH3以及TMGa构成的原料气体、和由SiH4构成的掺杂剂气体，在n型载流阻塞层4a上生长掺杂了由具有约5×1018cm-3掺杂量以及具有约5×1018cm-3载流子浓度的Si的n型GaN构成的n型光导层4b。
其后，在原料气体中还添加TMIn的同时，通过不用掺杂剂气体，在n型光导层4b上通过交替地生长由具有约20nm厚度的未掺杂的In0.05Ga0.95N构成的4层障壁层4c、和具有约3nm厚度的未掺杂的In0.15Ga0.85N构成的3层阱层4d，形成MQW活性层4e。
而且，在把原料气体改变为NH3以及TMGa的同时，用由Cp2Mg构成的掺杂剂气体，在MQW活性层4e上，生长具有约100nm厚度的、由掺杂了具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P型GaN构成的P型光导层4f。其后，在原料气体上还添加TMAl，在P型光导层4f上，生长具有约20nm厚度的、由掺杂了具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P型Al0.1Ga0.9N构成的P型间隙层4g。据此，形成由n型载流子阻塞层4a、n型光导层4b、MQW活性层4e、P型光导层4f、以及P型间隙层4g构成的发光层4。
其次，如图7所示，在保持基板温度约为1100℃的生长温度的状态下，用由H2及N2构成的载气、由NH3、TMGa及TMAl构成的原料气体、和由Cp2Mg构成的掺杂剂气体，在发光层4上生长具有约400nm厚度的、由掺杂了具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P型Al0.05Ga0.95N构成的P型包层5。其后，改变原料气体为NH3以及TMGa，在P型包层5上生长具有约10nm厚度的、由掺杂了具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P型GaN构成的P型接触层6。
此时，通过n型GaN基板1的错位的传播，形成从n型GaN基板1的背面延伸至P型接触层6的上面的错位集中的区域8。
其后，在氮气环境中，在约800℃温度条件下进行退火处理。
其次，如图8所示，用真空蒸镀法，在P型接触层6上的预定区域上，从下层向上层，形成由具有约5nm厚度的Pt层、具有约100nm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极9之后，在P侧欧姆电极9上形成具有约250nm厚度的Ni层25。此时，形成P侧欧姆电极9以及Ni层25，以便成为具有约1.5μm宽度的条状(细长状)。
其次，如图9所示，用Cl2系气体的干蚀刻，以Ni层25作为掩模，蚀刻从P型接触层6以及P型包层5上面开始约300nm厚度部分。据此，形成由P型包层5的凸部和P型接触层6构成的、从预定方向延伸的条状(细长状)的脊部7。其后，除去Ni层25。
其次，如图10所示，用等离子体CVD法，在形成具有约250nm厚度的SiN膜(未图示)以覆盖整个面之后，通过除去位于P侧欧姆电极9上面的SiN膜，形成由具有约250nm厚度的SiN膜构成的绝缘膜10。
其次，如图11所示，用真空蒸镀法，在绝缘膜10表面上，从下层向上层，形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的P侧衬垫电极11，以与P侧欧姆电极9的上面相接触。其后，研磨n型GaN基板1的背面，以使n型GaN基板1的厚度成为约100μm。
其次，在第1实施方式中，用等离子体CVD法、SOG(旋涂玻璃)法(涂布法)，或电子束蒸镀法，在n型GaN基板1的背面的整个面上形成具有约250nm厚度的SiO2膜(未图示)。其后，通过除去位于n型GaN基板1背面错位集中的区域8以外的区域的SiO2膜，如图12所示，形成由具有约250nm厚度和约40μm宽的SiO2膜构成的绝缘膜12。据此，通过绝缘膜12覆盖n型GaN基板1背面错位集中的区域8。
其后，如图1所示，用真空蒸镀法，在n型GaN基板1的背面上，形成n侧电极13，其与n型GaN基板1背面错位集中的区域8以外的区域相接触，同时，覆盖绝缘膜12。在形成n侧电极13之际，从接近n型GaN基板1背面一方按照顺序形成具有约10nm厚度的Al层、具有约20nm厚度Pt层、和具有约300nm厚度的Au层。最后，从形成元件的P侧衬垫电极11侧开始，形成划线(未图示)后，通过沿着其划线，按照各间距劈开元件，形成第1实施方式的氧化物系半导体激光元件。
(第2实施方式)
参照图13，在该第2实施方式中，与上述第1实施方式不同，除去n型GaN基板1以及氮化物类半导体各层(2～5)端部预定区域。因此，不存在图1所示的第1实施方式那样的错位集中的区域8。此外，在n型GaN基板1的背面上，从接近n型GaN基板1背面一方开始按顺序形成由具有约10nm厚度的Al层、具有约20nm厚度的Pt层、和具有约300nm厚度的Au层构成的n侧电极33，以便与n型GaN基板1背面的整个面相接触。N侧电极33是本发明的「背面侧电极」的一例。第2实施方式的其它构成与上述第1实施方式相同。
其次，参照图13～图15，说明第2实施方式的氮化物类半导体激光元件制造过程。
首先，用与图3～图11所示的第1实施方式同样的制造过程，形成直到P侧衬垫电极11为止之后，研磨n型GaN基板1的背面。其后，在n型GaN基板1的背面上，通过形成具有与上述第1实施方式同样厚度以及组成的n侧电极33，以便与n型GaN基板1的背面的整个面相接触，从而得到图14所示构造。
最后，在第2实施方式中，从形成有元件的P侧衬垫电极11侧开始，形成划线40，以便夹持错位集中的区域8。具体讲，从邻接的元件间的中心线(未图示)开始在约10μm位置上形成划线。其后，如图15所示，沿其划线40(参照图14)按各间距劈开元件，以便以相同宽度从n型GaN基板1背面延伸直到P型包层5凸部以外的平坦部表面为止的错位集中的区域8。这样一来，形成图13示出的第2实施方式的氮化物类半导体激光元件。
在第2实施方式的制造过程，如上述所示，通过按各间距劈开元件以便以同宽度除去从n型GaN基板1背面开始延伸直到P型包层5凸部以外的平坦部表面为止的错位集中的区域8，从而可以容易地抑制因错位集中区域8中电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时光输出稳定，所以可以容易地制造工作稳定的氮化物类半导体激光元件。
在发光层4产生的光可以容易地抑制在错位集中区域8中吸收的光。据此，因为可以容易地抑制通过错位集中区域8吸收的光以任意波长再发光，所以可以抑制因这样的再发光产生的色纯度变差。
(第3实施方式)
参照图16以及图17，在该第3实施方式中，与上述第1实施方式不同，说明本发明适用于发光二极管元件情况的例子。
即：在该第3实施方式中，如图16所示，在n型GaN基板1上形成由掺杂了具有约5μm厚度的Si的n型GaN构成的n型包层52。n型包层52是本发明的「半导体元件层」的一例。
在n型包层52上形成发光层53。该发光层53，如图17所示，通过交替地叠层由具有约5nm厚度不掺杂的GaN构成的6层障壁层53a以及具有约5nm厚度不掺杂In0.35Ga0.65N构成的5层阱层53b的MQW活性层53c、和由具有约10nm厚度不掺杂GaN构成的保护层53d构成。发光层53是本发明的「半导体元件层」的一例。
而且，如图16所示，在发光层53上形成由掺杂了具有0.15μm厚度的Mg的P型Al0.05Ga0.95N构成的P型包层54。在P型包层54上形成由掺杂了具有约0.3μm厚度的Mg的P型GaN构成的P型中间层55。P型包层54以及P型接触层55是本发明的「半导体体元件层」的一例。
而且，在n型GaN基板1以及氮化物类半导体各层(52～55)端部近旁，形成从n型GaN基板1背面延伸至P型接触层55上面的错位集中的区域56。
在这里，在第3实施方式的发光二极管中，在P型接触层55上错位集中的区域56上，形成由具有约250nm厚度和约40μm宽度的SiO2膜构成的绝缘膜57。在P型接触层55上，形成P侧欧姆电极58，与P型接触层55上面错位集中区域56以外区域相接触，并覆盖绝缘膜57。该P侧欧姆电极58，从下层向上层，由具有约5nm厚度的Pt层、具有约100nm厚度的Pd层、和具有约150nm厚度的Au层构成。P侧欧姆电极58是本发明的「表面侧电极」的一例。而且，在P侧欧姆电极58上，从下层向上层形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的P侧衬垫电极59。
在第3实施方式中，在n型GaN基板1的背面，形成n侧欧姆透明电极60，以便与n型GaN基板1的背面错位集中区域56以外区域相接触。该n侧欧姆透明电极60从接近n型GaN基板1背面一方按顺序由具有约5nm厚度的Al层、具有约15nm厚度的Pt层、和具有约40nm厚度的Au层构成。此外，n侧欧姆透明电极60端面和元件端面之间的距离W约为40μm。n侧透明电极60是本发明的「背面侧电极」的一例。而且，在n侧欧姆透明电极60背面上的预定区域，从接近n侧欧姆透明电极60背面的一方，按顺序形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的n侧衬垫电极61。
在第3实施方式中，如上述所示，在P型接触层55上的错位集中的区域上，在形成绝缘膜57的同时，通过形成P侧欧姆电极58以便与P型接触层55上面的错位集中区域56以外区域相接触，因为P型接触层55上面错位集中区域56被覆盖以不从绝缘膜57露出，所以可以容易地抑制因P型接触层55上面错位集中区域56电流流过而产生的泄漏电流。此外，在n型GaN基板1背面上，通过形成n侧欧姆透明电极60以便与n型GaN基板1的背面错位集中的区域56以外区域相接触，可以抑制因n型GaN基板1的背面错位集中区域电流流过而产生的漏电。其结果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以可以容易地使半导体元件工作稳定化。此外，因为可以降低错位集中区域56流过的电流，所以可以降低从错位集中区域56来的不必要的发光。
在第3实施例中，通过使n侧欧姆透明电极60端面和元件端面之间距离W作成约40μm，在n侧欧姆电极60上形成的n侧衬垫电极61上熔接焊料时，可以抑制焊料流到元件端面(侧面)。据此，可以抑制元件不良短路的发生。
其次，参照图16～图21，说明第3实施方式的发光二极管元件的制造过程。
首先，如图18所示，用MOCVD法，在n型GaN基板上顺序生长n型包层52、发光层53、P型包层54、以及P型接触层55。
具体讲，在保持基板温度约为1000℃～1200℃(例如约1150℃)生长温度的状态下，用H2以及N2构成的载气(H2含有率：约50％)、由NH3以及TMGa构成的原料气体、和由SiH4构成的掺杂剂气体，在n型GaN基板1上，以约3μm/h的生长速度生长由掺杂了具有约5μm厚度的Si的n型GaN构成的n型包层52。
其次，如图17所示，使基板温度保持在约700℃～约1000℃(例如，约850℃)的生长温度的状态下，用由H2以及N2构成的载气(H2含有率：约1％～约5％)、和由NH3、TEGa以及TMIn构成的原料气体，在n型包层52(参照图18)上，通过以约0.4nm/s的生长速度交替地生长由具有约5nm厚度的未掺杂的GaN构成的6层障壁层53a、和由具有约5nm厚度的未掺杂In0.35Ga0.65N构成的5层阱层53b，形成MQW活性层53C。接着，以约0.4nm/s生长速度生长由具有约10nm厚度的未掺杂的GaN构成的保护层53d。据此，形成由MQW活性层53C以及保护层53d构成的发光层53。
其次，如图18所示，使基板温度保持在约1000℃～约1200℃(例如，约1150℃)的生长温度状态下，用由H2以及N2构成的载气(H2含有率：约1％～约3％)、由NH3、TMGa以及TMAl构成的原料气体、和由Cp2Mg构成的掺杂剂气体，在发光层53上在约3μm/h的生长速度生长由掺杂了具有0.15μm厚度的Mg的P型Al0.05Ga0.95N构成的P型包层54。接着，把原料气体改变为NH3以及TMGa，在P型包层54上，以约3μm/h的生长速度生长由掺杂了具有0.3μm厚度的Mg的P型GaN构成的P型接触层55。
此时，通过n型GaN基板1错位的传播，形成从n型GaN基板1背面延伸至P型接触层55上面的错位集中的区域56。此外，通过降低由H2以及N2构成的载气的H2含有量，可以不在氮气环境中进行退火处理，使Mg掺杂剂活性化。
其次，在第3实施方式中，用等离子体CVD法，SOG法(涂布法)或电子束蒸镀法，在P型接触层55的整个面上形成具有约250nm厚度的SiO2膜(未图示)。其后，通过除去位于p型接触层55上的错位集中的区域56以外的区域的SiO2膜，如图19所示，形成具有约250nm厚度和约40μm宽度的绝缘膜57。据此，通过绝缘膜57覆盖P型接触层55上面错位集中区域56。
其次，如图20所示，用真空蒸镀法，在P型接触层55上，形成P侧欧姆电极58，与P型接触层55上面的错位集中区域56以外区域相接触，并覆盖绝缘膜57。在形成P侧欧姆电极58之际，从下层向上层形成具有约5nm厚度的Pt层、具有约100nm厚度的Pd层、和具有约150nm厚度的Au层。其次，用真空蒸镀法，在P侧欧姆电极58上，从下层向上层，形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的P侧衬垫电极59。其后，研磨n型GaN基板1的背面，使n型GaN基板1的厚度为约100μm。
其次，在第3实施方式中，用真空蒸镀法，在n型GaN基板1背面的整个面上，从接近n型GaN基板1背面一方开始，按顺序形成由具有约5nm厚度的Al层、具有约15nm厚度的Pt层、和具有约40nm厚度的Au层构成的金属层(未图示)。其后，通过除去位于n型GaN基板1背面上错位集中区域56以外区域的金属层，如图21所示，形成n侧欧姆透明电极60。此时，除去金属层，使n侧欧姆透明电极60的端面和元件端面之间距离成为约40μm。
其后，如图16所示，用真空蒸镀法，在n侧欧姆透明电极60背面上预定区域，从接近n侧欧姆透明电极60的背面一方，按顺序形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和约3μm厚度的Au层构成的n侧衬垫电极61。最后，从形成元件的P侧衬垫电极59侧开始形成划线(未图示)之后，通过沿其划线以各间距劈开元件，形成第3实施方式的发光二极管元件。
(第4实施方式)
参照图22，在该第4实施方式中，与上述第1实施方式的不同，在P型包层5的凸部以外的平坦部的表面上，形成由掺杂了具有0.4μm厚度的Ge的n型Al0.12Ga0.88N构成的n型电流阻塞层80。
而且，在该第4实施方式中，在n型GaN基板1以及氮化物类半导体各层(2～5，80)的端部近旁，形成从n型GaN基板1背面延伸至n型电流阻塞层80上面的错位集中区域8。此外，在n型电流阻塞层80上，从下层向上层形成由具有约5nm厚度的Pt层、具有约100nm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极79，以便与构成脊部7的P型接触层6的上面相接触。此外，在P侧欧姆电极79上，从下层向上层，形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的P侧衬垫电极81。n型电流阻塞层80是本发明的「半导体元件层」的一例，P侧欧姆电极79是本发明的「表面侧电极」的一例。
在这里，在第4实施方式中，与上述第1实施方式同样，形成由具有约250nm厚度和约40μm宽度的SiN膜构成的绝缘膜12，以覆盖n型GaN基板1的背面上的错位集中区域8。此外，在n型GaN基板1的背面上，形成n侧电极13，与n型GaN基板1的背面的错位集中区域8以外区域相接触，并覆盖绝缘膜12。
第4实施方式的其它构成与上述第1实施方式同样。
在第4实施方式中，如上述所示，作为电流阻塞层，即使在形成有由n型Al0.12Ga0.88N构成的n型电流阻塞层80的氮化物类半导体激光元件中，也可以得到与上述第1实施方式同样的效果。即：在n型GaN基板1背面上的错位集中的区域8上，通过在形成绝缘膜12的同时，形成n侧电极13以便与n型GaN基板1背面的错位集中区域8以外的区域相接触，因为n型GaN基板1背面错位集中的区域被覆盖成不从绝缘膜12露出，所以可以容易地抑制因n型GaN基板1背面的错位集中区域电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以可以容易地使半导体元件工作稳定化。可是，在第4实施方式中，因为n型电流阻塞层80上面的错位集中区域8与P侧欧姆电极79相接触，所以比上述第1实施方式更容易产生漏电。
其次，参照图22～图26，说明第4实施方式的氮化物类半导体激光元件的制造过程。
首先，用与图3～图7所示的第1实施方式同样的制造过程，在形成直到P型接触层6之后，在氮气环境中进行退火处理。其次，如图23所示，用等离子体CVD法，在P型接触层6上的预定区域形成具有约200nm厚度的SiN层91之后，在SiN层91上形成具有约250nm厚度的Ni层92。此时，形成SiN层91以及Ni层92，使其成为具有约1.5μm宽度的条状(细长状)。
其次，如图24所示，用Cl2系气体的干蚀刻，以Ni层92作为掩模，从P型接触层6以及P型包层5的上面开始蚀刻约300nm厚度。据此，形成由P型包层5的凸部和P型接触层6构成的、向预定方向延伸的条状(细长状)的脊部7。其后，除去Ni层92。
其次，如图25所示，用MOCVD法，以SiN层91作为选择生长掩模，在P型包层5的凸部以外的平坦部表面上，形成由掺杂了具有约0.4μm厚度的Ge的n型Al0.12Ga0.88N构成的n型电流阻塞层80。此时，因为P型包层5凸部以外平坦面表面的错位的传播，所以形成从n型GaN基板1背面延伸至n型电流阻塞层80上面的错位集中的区域8。其后，除去SiN层91。
其次，如图26所示，用真空蒸镀法，在n型电流阻塞80上，从下层向上层形成由具有约5nm厚度的Pt层、具有约100nm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极79，以便与构成脊部7的P型接触层6的上面相接触。其后，在P侧欧姆电极79上，从下层向上层形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的P侧衬垫电极81。其后，研磨n型GaN基板1的背面，使n型GaN基板1的厚度成为约100μm。
其次，用与图12所示的第1实施方式同样的制造过程，如图22所示，形成绝缘膜12，以覆盖n型GaN基板1背面的错位集中的区域8。其后，用真空蒸镀法，在n型GaN基板1的背面，形成n侧电极13，以便与n型GaN基板1背面错位集中区域8以外的区域相接触，而且覆盖绝缘膜12。最后，从形成元件的P侧衬垫电极81开始形成划线(未图示)之后，通过沿着该划线以各间隔劈开元件，形成第4实施方式的氮化物类半导体激光元件。
(第5实施方式)
参照图27，在该第5实施方式中，与上述第3实施方式不同，在n型GaN基板1的背面上的错位集中的区域56上，形成由具有约250nm厚度和约40μm宽度的SiO2膜构成的绝缘膜100。
此外，在第5实施方式中，在n型GaN基板1的背面上，形成具有与上述第3实施方式同样厚度以及组成的n侧欧姆透明电极110，使其与n型GaN基板1的背面错位集中区域56以外的区域相接触，并覆盖绝缘膜100。该n侧欧姆透明电极110从接近n型GaN基板1背面一方开始，按顺序由具有约5nm厚度的Al层、具有约15nm厚度的Pt层、和具有约40nm厚度的Au层构成。在n侧欧姆透明电极110背面上的预定区域上，从接近n侧欧姆透明电极110背面一方开始，按顺序形成由具约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的n侧衬垫电极111。n侧欧姆透明电极110是本发明的「背面侧电极」的一例。第5实施方式其它构成与上述第3实施方式是同样的。
在第5实施方式中，如上述所示，在n型GaN基板1背面上的错位集中的区域56，在形成绝缘膜100的同时，通过形成n侧欧姆透明电极110以与n型GaN基板1背面的错位集中区域56以外的区域相接触，因为n型GaN基板1背面错位集中的区域56被覆盖成不从绝缘膜100露出，所以可以容易地抑制因n型GaN基板1背面的错位集中区域56上电流流过而产生的泄漏电流。与上述第3实施方式同样，因为P型接触层55上面错位集中区域56被覆盖成不从绝缘膜57露出，所以可以容易地抑制因P型接触层55上面的错位集中区域56上电流流过而产生的泄漏电流。其结果，因为可以更加容易地使元件定电流驱动时的光输出稳定化，所以可以更加容易地使半导体元件工作稳定化。此外，因为可以降低在错位集中区域56内流过电流，所以可以降低从错位集中区域56来的不必要的发光。
其次，参照图27以及图28，说明第5实施方式的发光二极管元件制造过程。
首先，用与图18～图20所示的第3实施方式同样的制造过程，形成直到P侧衬垫电极59之后，研磨n型GaN基板1的背面。其次，在第5实施方式中，使用等离子体CVD法，SOG法(涂布法)，或者电子束蒸镀法，在n型GaN基板1背面的整个面上，形成具有约250nm厚度的SiO2膜(未图示)。其后，通过除去位于n型GaN基板1背面上的错位集中区域56以外区域的SiO2膜，如图28所示，形成由具有约250μm厚度和约40μm宽度的SiO2膜构成的绝缘膜100。据此，通过绝缘膜100覆盖n型GaN基板1背面的错位集中区域56。其次，用真空蒸镀法，在n型GaN基板1背面上，形成n侧欧姆透明电极110，使其与n型GaN基板1背面的错位集中区域56以外区域相接触，并覆盖绝缘膜100。在形成n侧欧姆透明电极110之际，从接近n型GaN基板1背面一方按顺序形成具有约5nm厚度的Al层、具有约15nm厚度的Pt层、和具有约40nm厚度的Au层。
其后，如图27所示，用真空蒸镀法，在n侧欧姆透明电极110背面上的预定区域，从接近n侧欧姆透明电极110背面一方，按顺序形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的n侧衬垫层111。最后，从形成有元件P侧衬垫电极59的一侧开始形成划线(未图示)之后，通过沿其划线，以各间距劈开各元件，形成第5实施方式的发光二极管元件。
(第6实施方式)
参照图29，在该第6实施方式中，与上述第1实施方式不同，在错位集中区域8上设置具有从P型包层5的凸部以外的平坦部表面到达n型包层3中的深度的离子注入层120。由于该离子注入层120通过离子注入碳(C)等杂质形成，所以设置有离子注入层120的区域成为高电阻区域。离子注入层120是本发明的「高电阻区域」的一例。第6实施方式的其它构成与上述第1实施方式是同样的。
在第6实施方式中，如上述所示，通过在错位集中区域8上设置具有从P型包层5的凸部以外的平坦部表面到达n型包层3中的深度的离子注入层120，因为P型包层5的凸部以外的平坦部表面错位集中区域8由于离子注入层120中电流难以流过，所以可以抑制因P型包层5凸部以外的平坦部表面的错位集中区域8中电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时光输出稳定化，所以可以容易地使半导体元件工作稳定化。
第6实施方式的其它效果与上述第1实施方式是同样的。
其次，作为第6实施方式的氮化物类半导体激光元件的制造过程，在图9所示的第1实施方式的制造过程之后，在形成绝缘膜10之前，在P型包层5凸部以外的平坦部表面的错位集中区域8上，以约150keV离子注入碳(C)。据此，形成具有从P型包层5d凸部以外d平坦部表面直达n型包层3中的离子注入深度(厚度)的、在错位集中区域8上配置的等离子注入层120。作为离子注入条件，优选剂量为约1×1014cm-2以上。
(第7实施方式)
参照图30，在该第7实施方式中，在上述第4实施方式的构造(参照图22)中，具有从n型电流阻塞层80上面直达n型包层3的上面的深度的凹部130，设置在比错位集中区域8更靠内侧的区域(从元件的两端部开始约50μm～约100μm范围)上。此外，在比n型电流阻塞层80上的凹部130更靠内侧的区域上，从下层向上层形成由具有约5nm厚度的Pt层、具有约100nm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极149，使其与P型接触层6的上面相接触。此外，在P侧欧姆电极149上，从下层向上层，形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的P侧衬垫电极151。P侧欧姆电极149是本发明的「表面侧电极」的一例。第7实施方式的其它构成与上述第4实施方式是同样的。
在第7实施方式，如上述所示，在比错位集中的区域8更靠内侧的区域(从两端部开始约50μm～约100μm范围)上设置具有从n型电流阻塞层80上面到达n型包层3上面深度的凹部130，同时，在比n型电流阻塞层80上的凹部130更靠内侧的区域上，通过形成P侧欧姆电极149以与P型接触层6的上面相接触，可以抑制因n型电流阻塞层80上面的错位集中区域8内电流流过而产生的泄漏电流。其结果，因为可以使元件定电流输出时的光输出稳定化，所以可以使半导体元件工作稳定化。因为通过凹部130可以分开比发光层4、P型包层5以及n型电流阻塞层80的错位集中区域8更靠内侧的区域和集中区域8，所以在比错位集中的区域8更靠内侧的发光层4产生的光可以抑制被错位集中区域8吸收的光。据此，因为可以抑制在错位集中区域8吸收的光在任意波长下再发光，所以可以抑制因这样再发光的色纯度变差。
第7实施方式的其它效果与上述第1实施方式是相同的。
其次，作为第7实施方式的氮化物类半导体激光元件的制造过程，在图25所示的第4实施方式的制造过程中，在形成了n型电流阻塞层80之后，用RIE(Reactive Ion Etching：反应离子蚀刻)法，在比错位集中区域8更靠内侧的区域，形成具有从n型电流阻塞层80上面直达n型包层3上面的深度的凹部130。而且，用真空蒸镀法，在包含凹部130内面的整个面上，形成构成P侧欧姆电极149以及P侧衬垫电极151的金属层(未图示)。其后，除去n型电流阻塞层80上错位集中区域8以及位于凹部130内面的金属层。据此，在比n型电流阻塞层80上的凹部130更靠内侧的区域上，形成P侧欧姆电极149以与P型接触层6上面相接触，同时，在P侧欧姆电极149上形成P侧衬垫电极151。
参照图31，在该第7实施方式第1变形例的氮化物类半导体激光元件中，比错位集中区域8更靠内侧的区域上设置的凹部160的深度为从n型电流阻塞层80上面达到n型包层3中。即使这样地构成，也可以得到与上述第7实施方式同样效果。
参照图32，在该第7实施方式的第2变形例的氮化物类半导体激光元件中，形成绝缘膜170，以埋入n型电流阻塞层80上面的错位集中的区域8以及凹部130。此外，在n型电流阻塞层80、绝缘膜170、以及P型接触层6上的整个面上，从下层向上层形成由具有约5nm厚度的Pt层、具有厚度约100nm的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极179。此外，在P侧欧姆电极179上，从下层向上层，形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的P侧衬垫电极181。即使这样地构成，也可以得到与上述第7实施方式同样效果。
(第8实施方式)
参照图33，在该第8实施方式中，在上述第4实施方式的构造(参照图22)中，在错位集中的区域8上设置具有从n型电流阻塞层80的上面开始约0.2μm深度的离子注入层190。由于该离子注入层190通过离子注入碳(C)等杂质而形成，所以设置有离子注入层190的区域成为高电阻区域。离子注入层190是本发明的「高电阻区域」的一例。第8实施方式其它构成与上述第4实施方式是同样的。
在第8实施方式中，如上述所示，通过在错位集中区域8上设置具有从n型电流阻塞层80上面开始约0.2μm深度的离子注入层190，因为在n型电流阻塞层80上面错位集中区域8电流难以从离子注入层190流过，所以可以抑制因n型电流阻塞层80上面的错位集中区域8电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以可以容易地使半导体元件工作稳定化。
第8实施方式的其它效果与上述第1实施方式是同样的。
其次，作为第8实施方式的氮化物类半导体激光元件的制造过程，在上述第4实施方式的制造过程中，在形成P侧欧姆电极79的工序(参照图26)之前，在n型电流阻塞层80上面错位集中的区域8用40keV的离子注入碳(C)。据此，如图33所示，形成具有从n型电流阻塞层80上面开始约0.2μm的离子注入深度(厚度)的、在错位集中区域8上配置的离子注入层190。作为注入条件优选取剂量在约1×1014cm-2以上。
(第9实施方式)
在该第9实施方式中，与上述第1～第8实施方式不同，对用含有兰宝石基板的氮化物类半导体层作为氮化物类半导体激光元件的基板的情况加以说明。
即，在该第9实施方式，如图34所示，在兰宝石基板201上，形成具有约20nm厚度的AlGaN层201b。在AlGaN层201b上，形成具有约1μm厚度的GaN层201c。在该GaN层201c的整个区域上，形成向纵方向传播的错位。而且，在GaN层201c上的预定区域形成由具有约200nm厚度的SiN或SiO2构成的掩模层201d。该掩模层201d在后述的制造过程中作为选择生长掩模发挥功能。此外，在GaN层201c上，形成具有约5μm厚度的未掺杂的GaN层201e，以覆盖掩模层201d。而且，该第9实施方式的氮化物类半导体激光元件的基板201，通过兰宝石基板201a、AlGaN层201b、GaN层201c、掩模层201d、和GaN层201e构成。基板201的GaN层201e是本发明的「氮化物类半导体基板」的一例。
在基板201上形成具有约100nm厚度的、由掺杂了具有约5×1018cm-3掺杂量的Si的n型GaN构成的n型层202。在n型层202上，形成具有约400nm厚度的、由掺杂了具有约5×1018cm-3载流子浓度的Si的n型Al0.05Ga0.95N构成的n型包层203。在n型包层203上形成具有与图2所示的第1实施方式的发光层4同样构成的发光层204。n型层202、n型包层203、以及发光层204是本发明的「半导体元件层」的一例。
在发光层204上，形成具有凸部的、由掺杂了具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P侧Al0.05Ga0.95N构成的P型包层205。该P型包层205的凸部具有约1.5μm宽度和约300nm高度。此外，P型包层205的凸部以外的平坦部具有约100nm的厚度。而且，在P型包层205的凸部上，形成具有约10nm厚度的、由掺杂了具有约4×1019cm-3的掺杂量以及约5×1017cm-3载流子浓度的Mg的P型GaN构成的P型接触层206。而且，通过P型包层205的凸部和P型接触层206，构成向预定方向延伸的条状(细长状)的脊部207。P型包层205以及P型接触层206是本发明的「半导体元件层」的一例。
通过除去从P型205的凸部以外的平坦部直到n型202的预定区域，使n型包层202表面一部分露出。而且在构成基板201的GaN层201e以及氮化物类半导体各层(202～205)一方端部近旁，形成从GaN层201c的AlGaN层201b侧界面直到P型包层205凸部以外平坦部表面的错位集中区域208。此外，在构成基板201的GaN层201e以及n型层202另一端部近旁，也形成从GaN层201c在AlGaN层201b侧界面直到n型层202露出的表面延伸的错位集中区域208。
而且，在构成脊部207的P型接触层206上，从下层向上层，形成由具有约5nm厚度的Pt层、具有约100nm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极209。P侧欧姆电极209是本发明的「表面侧电极」的一例。
在这里，在第9实施方式中，形成由具有约250nm厚度的SiN膜构成的绝缘膜201，以使P侧欧姆电极209上面和n型层202露出的表面错位集中区域208以外的预定区域露出。即：通过绝缘膜210覆盖P侧以及n侧错位集中区域208的表面。
而且，位于P型包层205凸部以外的平坦部表面上的绝缘膜201的表面上，从下层向上层，形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的P侧衬垫电极211，以与P侧欧姆电极209的上面相接触。
在第9实施方式中，形成n侧电极212，以与n型层202露出的表面的错位集中区域208以外的区域相接触。该n侧电极212从下层向上层由具有约10nm厚度的Al层、具有约20nm厚度的Pt层、和具有约300nm厚度的Au层构成。N侧电极212是本发明的「表面侧电极」的一例。
在第9实施例中，如上述所示，在形成绝缘膜210以使n型层202的被露出的表面错位集中区域208以外的预定区域露出的同时，通过形成n侧电极212，以便与n型层202被露出的表面错位集中区域208以外的区域相接触，因为n型层202被露出的表面错位集中区域208被覆盖以不从绝缘膜210露出，所以可以容易地抑制因n型层202露出的表面的错位集中区域208电流流过而产生的泄漏电流。其结果，因为可以容易地使元件在定电流驱动时的光输出稳定化，所以可以使半导体元件工作稳定化。此外，可以抑制因错位集中区域208电流流过产生的不必要的发光。
其次，参照图34～图38，说明第9实施方式的氮化物类半导体激光元件的制造过程。
首先，参照图35，说明基板201的形成过程。具体讲，如图35所示，用MOCVD法，保持基板温度在600℃的状态下，在兰宝石基板201a上生长具有约20nm厚度的AlGaN层201b。其后，改变基板温度为约1100℃，在AlGaN层201b上生长具有约1μm厚度的GaN层201c。此时，在GaN层201c的整个区域，形成纵方向传播的错位。其次，用等离子体CVD法，在GaN层201c上隔开预定间隔，形成由具有约200nm厚度的SiN或SiO2构成的的掩模层201d。
其次，用HVPE法，保持基板温度在约1100℃的状态下，以掩模层201d作为选择生长掩模，在GaN层201c上横方向生长具有约5μm厚度的未掺杂的GaN层201e。此时，GaN层201e在未形成掩模层201d的GaN层201c上有选择地纵方向生长之后，逐渐地在横方向生长。因此，位于未形成掩模层201d的GaN层201c上的GaN层201e上，形成纵方向传播的错位集中区域208。其另一方面，因为在位于掩模201d上的GaN层201e上通过横方向生长GaN层201e，错位向横方向弯曲，所以难以形成纵方向传播的错位。而且，通过兰宝石基板201a、AlGaN层201b、GaN层201c、掩模层201d，和GaN层201e构成基板201。
其次，如图36所示，用MOCVD法，在基板201上顺序生长n型层202、n型包层203、发光层204、P型包层205以及P型接触层206。而且，在P型接触层206的预定区域形成条状(细长状)的P侧欧姆电极209。其后，通过从P型接触层206以及P型包层205上面开始蚀刻约300nm厚度部分，形成由P型包层205凸部和P型接触层206构成的、向预定方向延伸的条状(细长状)的脊部207。
其次，如图37所示，通过从P型包层205的凸部以外的平坦部表面开始蚀刻到n型层202为止的预定区域，使n型层202表面的一部分露出。
其次，用等离子体CVD法，形成具有约250nm厚度的SiN膜(未图示)，以覆盖整个面。其后，通过除去位于P侧欧姆电极209上的SiN膜和位于n型层202露出的表面的错位集中区域208以外的预定区域的SiN膜，如图38所示，形成绝缘膜210。
其次，如图34所示，用真空蒸镀法，在位于P型包层205的凸部以外的平坦部表面上的绝缘膜201表面上，形成P侧衬垫电极211，以便与P侧欧姆电极209上面相接触。其后，在第9实施方式中，在位于n型层202露出表面上的绝缘膜210上的预定区域，形成n侧电极212，以便与n型层202露出的表面的错位集中区域208以外区域相接触。最后，从形成有元件的P侧衬垫电极211的一侧开始形成划线(未图示)之后，通过沿该划线以各间距劈开元件，形成第9实施方式的氮化物类半导体激光元件。
(第10实施方式)
参考图39，在该第10实施方式中，与上述第1～第9实施方式不同，在使用n型GaN基板作为基板的同时，说明使n型包层错位集中区域厚度比n型包层错位集中区域以外区域的厚度还小的情况。
在该第10实施方式的氮化物类半导体激光元件中，如图39所示，在具有约100μm厚度的、掺杂了具有约5×1018cm-3载流子浓度的氧的n型GaN基板221上，形成具有约100nm厚度的、由掺杂了具有约5×1018cm-3掺杂量的Si的n型GaN构成的n型层222。N型GaN基板221在具有纤锌矿构造，并具有(0001)面的表面。在n型层222上，形成具有约400nm厚度的、由掺杂了具有约5×1018cm-3掺杂量以及约5×1018cm-3载流子浓度的Si的n型Al0.05Ga0.95N构成的n型包层223。此外，在n型GaN基板221、n型层222以及n型包层223端部近旁，以约400μm的周期的条状(细长状)，形成从n型GaN基板221背面延伸至n型包层222表面的、具有约10μm宽度的错位集中区域228。n型GaN基板221是本发明的「基板」一例，n型层222以及n型包层223是本发明的「半导体元件层」以及「第一半导体层」的一例。
在这里，在第10实施方式中，从n型包层223上面直到预定深度为止进行除去，以使n型包层223错位集中区域228的厚度比n型包层223错位集中区域228以外区域的厚度还小。此外，在n型包层223上错位集中区域228以外的区域上形成具有MQW活性层的发光层224。该发光层224由具有与图2所示的第1实施方式的发光层4同样厚度以及组成的氮化物类半导体各层构成，同时，具有比n型包层223错位集中区域228以外区域的宽度还小的宽度(约7.5μm)。发光层224是本发明的「半导体元件层」的一例。
在发光层224上，形成具有凸部的、由掺杂了具有约4×1019cm-3的掺杂量以及约5×1017cm-3载流子浓度的Mg的P型Al0.05Ga0.95N构成的P型包层225。该P型包层225的凸部具有约1.5μm宽度，同时，具有从平坦部上面突出约300nm的高度。此外，P型包层225的平坦部具有约100nm的厚度。而且，在P型包层225的凸部上，形成具有约10nm厚度的、由掺杂了具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P型GaN构成的P型接触层226。而且，通过P型包层225的凸部和P型接触层226，构成向预定方向延伸的条状(细长状)的脊部227。P型包层225以及P型接触层226是本发明的「半导体元件层」以及「第2半导体层」的一例。
而且，在构成脊部227的P型接触层226上，从下层向上层，形成由具有约5nm厚度的Pt层、具有约100nm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极229。P侧欧姆电极299是本发明的「表面侧电极」的一例。此外，去除去n型包层223后露出的表面以及P侧欧姆电极229上面以外的区域上形成由具有约250nm厚度的SiN膜构成的绝缘膜230。在绝缘层230的表面上，从下层向上层形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的P侧衬垫电极231，以便与P侧欧姆电极229的上面相接触。在n型GaN基板221的背面从接近n型GaN基板221背面开始，按顺序形成由具有约10nm厚度的Al层、具有约20nm厚度的Pt层、和具有约300nm厚度的Au层构成的n侧电极232，以便与n型GaN基板221背面的整个面相接触。
在第10实施方式中，如上述所示，使n型包层223错位集中区域228的厚度比n型包层223错位集中区域228以外的区域厚度还小，同时，因为在n型包层223上的错位集中区域228以外区域上，通过形成发光层224，经发光层224形成的n型包层223和P型包层225之间的pn结区上不形成错位集中区域228，所以可以抑制因错位集中区域228电流流过而产生的泄漏电流。其结果，因为可以容易地使元件在定电流驱动时的光输出稳定化，所以可以容易地使氮化物类半导体激光元件工作稳定化。此外，因为可以降低错位集中区域228流过的电流，所以可以降低从错位集中区域228来的不必要的发光。
在第10实施方式中，因为通过使发光层224的宽度比n型包层223的错位集中区域228以外的区域的宽度还小，经发光层224形成的n型包层223和P型包层225之间的pn结区变小，所以可以减小n型包层223和P型包层225的pn结电容量。据此，可以使氮化物类半导体激光元件的响应速度高速化。
其次，参照图39～图45，说明第10实施方式的氮化物类半导体激光元件的制造过程。
首先，如图40所示，用与图3～图9所示的第1实施方式同样的制造过程，形成直到由P型包层225的凸部和P型接触层226构成的脊部227以及P侧欧姆电极229。其后，在P型包层225平坦部上错位集中区域228以外的预定区域上，形成抗蚀剂层241，以便覆盖P侧欧姆电极229以及脊部227的表面。
其次，如图41所示，以抗蚀剂241作为掩模，从P型包层225平坦部上面直到发光层224为止进行蚀刻。据此，在除去P型包层225以及发光层224的错位集中的区域228的同时，使P型包层225以及发光层224宽度比n型包层223错位集中区域228以外区域宽度还小。其后，除去抗蚀剂241。
其次，如图42所示，用等离子体CVD，在形成了具有约250nm厚度的SiN膜(未图示)以覆盖整个面之后，通过除去位于P侧欧姆电极229上面的SiN膜，形成由具有约250nm厚度的SiN膜构成的绝缘膜230。
其次，如图43所示，用真空蒸镀法，在绝缘膜230表面的预定区域，从下层向上层形成由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成的P侧衬垫电极231，以便与P侧欧姆电极229上面相接触。而且，研磨n型GaN基板221的背面，使n型GaN基板221的厚度为约100μm。其后，用真空蒸镀法，在n型GaN基板221背面，在接近n型GaN基板221背面一方按顺序形成由具有约10nm厚度的Al层、具有约20nm厚度的Pt层、和具有约300nm厚度的Au层构成的n侧电极232，以便与n型GaN基板221背面的整个面相接触。
其次，如图44所示，使用C1的RIE法，除去从邻接的元件的边界区域的P侧衬垫电极231的表面直到绝缘膜230以及n型包层223的预定深度为止的错位集中区域228。据此，在元件错位集中的区域228上形成具有比错位集中区域228宽度还大的宽度W2(例如，约60μm)的沟部233。
其次，如图45所示，用金刚石笔(diamond point)，在沟部233底部的中央部，形成划线234。其后，沿其划线以各间距分离元件。这样一来，形成如图39所示的第10实施方式的氮化物类半导体激光元件。
(第11实施方式)
参照图46，在该第11实施方式中，与上述第10实施方式不同，发光层224a具有与n型包层223a相同的宽度。此外，除去从n型GaN基板221a上面直到预定深度为止，使n型GaN基板221a错位集中的区域228的厚度比n型GaN基板221a错位集中区域228以外区域的厚度还小。而且，在n型GaN基板221a上错位集中区域228以外的区域上，顺序地形成n型层222a、n型包层223a、发光层224a、P型包层225a以及P型接触层226a。
此外，在P型包层225a的平坦部上、脊部227a以及P侧欧姆电极229a的侧面上形成绝缘膜260。在绝缘膜260的表面上形成P侧衬垫电极261，以便与P侧欧姆电极229a上面相接触。n型GaN基板221a、n型层222a、n型包层223a、发光层224a、P型包层225a、P型接触层226a、以及P侧欧姆电极229a分别具有与上述第10实施方式的GaN基板221、n型层222、n型包层223、发光层224、P型包层225、P型接触层226、以及P侧欧姆电极229同样的厚度及组成。此外，绝缘膜260以及P侧衬垫261分别具有与上述第10实施方式的绝缘膜230以及P侧衬垫电极231同样的厚度以及组成。
第11实施方式其它的构成与上述第10形态是同样的。
在第11实施方式中，如上述所示，使n型GaN基板221a的错位集中区域228的厚度比n型GaN基板221a错位集中区域228以外区域的厚度还小，同时，因为通过在n型GaN基221a上错位集中区域228以外的区域上顺序地形成n型层222a、n型包层223a、发光层224a、P型包层225a、以及P型接触层226a，在经发光层224a形成的n型包层223a和P型包层225a之间pn结区不形成错位集中区域228，所以与上述实施方式同样，在可以容易地使氮化物类半导体激光元件工作稳定化的同时，可以降低从错位集中区域228来的不必要的发光。
其次，参照图46～图48，说明第11实施方式的氮化物类半导体激光元件的制造过程。
首先，如图47所示，用与图3～图11所示的第1实施方式同样的制造过程，在形成直到P侧衬垫电极261为止的同时，研磨n型GaN基板221a的背面。其后，用真空蒸镀法，在n型GaN基板221a的背面上，形成n侧电极232以与n型GaN基板221a背面的整个面相接触。
其次，如图48所示，在邻接的元件边界区域，通过照射YAG激光(基本波长：1.06μm)的第3高次谐波(355nm)，从P侧衬垫电极261表面开始，部分地除去含有绝缘膜260的n型GaN基板221a、P型包层225a、发光层224a、n型包层223a以及n型层222a的预定深度为止的错位集中区域228。作为此时的照射条件，设定脉冲频率在约10kHz，同时，把扫描速度设定在约0.75mm/sec。据此，在元件错位集中区域228上，形成比错位集中区域228宽度还大的宽度W3(例如，约100μm)的沟部263。其后，沿着其沟部263以各间距分离元件。这样一来，形成图46所示的第11形态的氮化物类半导体激光元件。
在第11实施方式的制造过程中，如上述所示，通过用YAG激光，形成用于以各间距分离元件的沟部263，因为可以使沟部263的宽度W3比错位集中区域228的宽度还大，所以可以容易地除去错位集中区域228。据此，除了形成用于以各间距分离元件的沟部263的工序之外，不必要增加除去错位集中区域228的工序。其结果，可以使制造工序简略化。
(第12实施方式)
参照图49，在该第12实施方式中，与上述第10实施方式不同，从n型GaN基板221b上面直到预定深度为止进行除去，以便n型GaN基板221b错位集中区域228的厚度比基板221b错位集中区域228以外区域的厚度还小。而且，在n型GaN基板221b上错位集中区域228以外区域上顺序地形成n型层222b、n型包层223b、发光层224、P型包层225、以及P型接触层226。n型GaN基板221b、n型222b、以及n型包层223b分别具有与上述第10实施方式的n型GaN基板221、n型层222、以及n型包层223同样的厚度及组成。在这里，发光层224以及P型包层225的平坦部具有比n型包层223b的宽度还小的宽度(约4.5μm)。
第12实施方式的其它构成与上述第10实施方式是同样的。
在第12实施方式中，通过如上述所示的构成，可以得到抑制因错位集中区域228电流流过而产生的泄漏电流等与上述第10实施方式同样的效果。
其次，参照图49以及图50，说明第12实施方式的氮化物类半导体激光元件的制造过程。
首先，用与图40～图43所示的第10实施方式同样的制造过程，形成直到n侧电极232。
其次，如图50所示，用划片(dicing)，在与邻接于氮化物类半导体激光元件的元件的边界区域中，部分地除去从P侧衬垫电极231表面直到含有绝缘膜230的n型GaN基板221b、n型包层223b、以及n型层222b的预定深度为止的错位集中区域228。据此，在元件错位集中的区域228上形成具有比错位集中区域228的宽度还大的宽度W4(例如约60μm)的沟部273。其后，沿着沟部273以各间距分离元件。这样一来，形成图49所示的第12实施方式的氮化物类半导体激光元件。
在第12实施方式的制造过程中，如上述所示，因为用划片通过形成用于以各间距分离元件的沟部273，可以使沟部273的宽度W4比错位集中区域228的宽度还大，所以可以与上述第11实施方式的制造过程同样，容易地除去错位集中区域228。其结果可以使制造工序简略化。
(第13实施方式)
参照图51，说明在该第13实施方式中，与上述第10～第12实施方式不同，在比n型GaN基板上错位集中区域更靠内侧的区域形成选择生长掩模的情况。
在该第13实施方式的氮化物类半导体激光元件中，如图51所示，在n型GaN基板281端部近旁，以约400μm的周期，条状(细长状)地形成从n型GaN基板281背面延伸至表面的、具有约10μm宽度的错位集中区域288。n型GaN基板281具有与上述第10实施方式的n型GaN基板221同样的厚度及组成。n型GaN基板281是本发明的「基板」的一例。
在这里，在第13实施方式中，如图52所示，在比n型GaN基板281上错位集中区域288更靠内侧的区域，形成由具有约200nm厚度的SiN膜构成的条状(细长状)的选择生长掩模293。该选择生长掩模293具有比错位集中区域288宽度还小的宽度W5(约3μm)。从元件端部直到选择生长掩模293的端部的间隔W6为约30μm。选择生长掩模293是本发明的「第一选择生长掩模」的一例。
在形成有n型GaN基板281上的选择生长掩模293的区域以外的区域上，如图51所示，顺序地形成n型层282、n型包层283、发光层284、P型包层285、以及P型接触层286。P型包层285具有凸部，同时，P型接触层286在P型包层285的平坦部以外区域上形成。而且，通过位于比选择生长掩模293更靠内侧的P型包层285的凸部，和在其P型包层285的凸部上形成的P型接触层286，构成脊部287。此外，在位于比选择生长掩模293更靠外侧的n型层282、n型包层283、发光层284、P型包层285、以及P型接触层286上通过传播n型GaN基板281的错位，形成错位集中的区域288。n型层282、n型包层283、发光层284、P型包层285、以及P型接触层286分别具有与上述第10实施方式的n型层222、n型包层223、发光层224、P型包层225、以及P型接触层226同样的厚度及组成。n型层282、n型包层283、发光层284、P型包层285、以及P型接触层286是本发明的「半导体元件层」的一例。
在这里，在第13实施方式中，在位于比n型GaN基板281上错位集中区域288更靠内侧的区域的氮化物类半导体各层(282～286)和位于n型GaN基板281上错位集中的区域288的氮化物类半导体各层(282～286)之间形成凹部294。
在构成脊部287的P型接触层286上形成P侧欧姆电极289。而且，形成绝缘膜290，以覆盖P侧欧姆电极289上面以外区域。在比位于凹部294更靠内侧的绝缘膜290表面上形成P侧衬垫电极291，以便与P侧欧姆电极289上面相接触。P侧欧姆电极289、绝缘膜290、以及P侧衬垫电极291分别具有与上述第10实施方式的P侧欧姆电极229、绝缘膜230、以及P侧衬垫电极231同样的厚度及组成。P侧欧姆电极289是本发明的「表面侧电极」的一例。
此外，在n型GaN基板281背面上形成n侧电极292，以便与n型GaN基板281背面错位集中区域288以外的区域相接触。N侧电极292具有与上述第10实施方式的n侧电极232同样的厚度以及组成。
在第13实施方式中，如上述所示，通过在比n型GaN基板281上的错位集中的区域288更靠内侧的区域上形成选择生长掩模293，在n型GaN基板281上生长氮化物类半导体各层(282～286)之际，因为在选择生长掩模293上不生长氮化物类半导体各层(282～286)，所以可以在比n型GaN基板281上错位集中区域288更靠内侧的区域上形成的氮化物类半导体各层(282～286)，和在n型GaN基板281上错位集中区域288上形成的氮化物类半导体各层(282～286)之间形成凹部294。因此，通过凹部294可以分开形成有错位集中区域288的氮化物类半导体各层(282～286)和未形成错位集中区域288的氮化物类半导体各层(282～286)。据此，通过位于比选择生长掩模293更靠内侧的P型接触层286上形成P侧欧姆电极289，可以抑制因错位集中区域288电流流过而产生的泄漏电流。其结果，因为可以使元件在定电流驱动时光输出稳定化，所以可以使氮化物类半导体激光元件工作稳定化。此外，因为通过凹部294分开形成有错位集中区域288的氮化物类半导体各层(282～286)和未形成错位集中区域288的氮化物类半导体各层(282～286)，所以在位于比错位集中区域288更靠内侧的发光层284产生的光可以抑制被错位集中区域288所吸收的光。据此，因为可以抑制被错位集中区域288吸收的光以任意波长再发光，所以可抑制因这样的再发光产生的色纯度变差。
其次，参照图51～图55，说明第13实施方式的氮化物类半导体激光元件的制造过程。
首先，如图52以及图53所示，用与图3～图6所示的第1实施方式同样的制造过程，在形成n型GaN基板281之后，用等离子体CVD法，在n型GaN基板281的预定区域形成由具有约200nm厚度的SiN膜构成的条状(细长状)的选择生长掩模293。具体讲，在n型GaN基板281上通过隔开约60μm的间隔W7(W6×2)，以夹持错位集中区域288，形成具有约3μm宽度W5的选择生长掩模293。
其次，如图54所示，用MOCVD法，在形成有选择生长掩模293的n型GaN基板281上，顺序地形成n型层282、n型包层283、发光层284、P型包层285、以及P型接触层286。
此时，在第13实施方式中，因为在选择生长掩模293上不形成氮化物类半导体各层(282～286)，所以在比n型GaN基板281上错位集中区域288更靠内侧的区域上形成的氮化物类半导体各层(282～286)，和在n型GaN基板281上错位集中的区域288上形成的氮化物类半导体各层(282～286)之间形成凹部294。此外，在n型GaN基板281上错位集中区域288上形成的氮化物类半导体各层(282～286)上，通过n型GaN基板281的错位的传播，形成从n型GaN基板281背面延伸至P型接触层286上面的错位集中区域288。
其次，如图55所示，用与图8～图11所示的第1实施方式同样的制造过程，在位于比凹部294更靠内侧的P型接触层286上形成P侧欧姆电极289，同时，形成由P型包层285凸部和P型接触层286构成的脊部287。此外，在形成绝缘膜290以覆盖P侧欧姆电极289上面以外的区域之后，在位于比凹部294更靠内侧的绝缘膜290的表面上形成P侧衬垫电极291，以便与P侧欧姆电极289上面相接触。其后，研磨n型GaN基板281的背面。
最后，如图51所示，用真空蒸镀法，在n型GaN基板281背面上的整个面上形成构成n侧电极292的金属层(未图示)之后，通过除去位于错位集中区域288的金属层，形成第13实施方式的氮化物半导体激光元件。
在第13实施方式的制造过程中，如上述所示，通过在比n型GaN基板281上错位集中的区域288更靠内侧的区域形成具有比错位集中区域288宽度还小的宽度W5的选择生长掩模293，因为到达选择生长掩模293表面全体的原料气体总量变小，所以相应地从选择生长掩模293表面向位于选择生长掩模293近旁的生长中的氮化物类半导体各层(282～286)表面进行表面扩散的原料气体或其分解物的量变小。据此，因为可以降低供给至位于选择生长掩模293近旁生长中的氮化物类半导体各层(282～286)表面的原料气体或其分解物的量的增加，所以可抑制位于选择生长掩模293近旁的氮化物类半导体各层(282～286)的厚度变大。其结果，可以抑制氮化物类半导体各层(282～286)的厚度在选择生长掩模293近旁的位置和远离选择生长掩模293的位置上的不均匀。
(第14实施方式)
参照图56，在该第14实施方式中，与上述第13实施方式不同，在n型GaN基板281上错位集中区域288以及比错位集中区域288更靠内侧的区域，分别形成由具有约100nm厚度的SiN膜构成的选择生长掩模313a以及313b。选择生长掩模313a具有比错位集中区域288宽度还大的宽度W8(约188μm)。选择生长掩模313b具有比错位集中区域288宽度还小的宽度W9(约2μm)。而且，选择生长掩模313b从选择生长掩模313a隔开约5μm的间隔W10来配置。选择生长掩模313b间的间隔W11为约10μm。选择生长掩模313a是本发明的「第二选择生长掩模」一例。选择生长掩模313b是本发明的「第一选择生长掩模」的一例。
而且，在形成有n型GaN基板281上的选择生长掩模313a以及313b的区域以外的区域上，顺序地形成n型层282a、n型包层283a、发光层284a、P型包层285a、以及P型接触层286a。此外，P型包层285a具有凸部，同时，P型接触层286a在P型包层285a的平坦部以外区域上形成。而且，通过比位于选择生长掩模313b更靠内侧的P型包层285a的凸部和在其P型包层285a的凸部上形成的P型接触层286a构成脊部287a。而且，发光层284a以及P型包层285a的平坦部具有比n型包层285a的宽度还小的宽度(约10.5μm)。
在这里，在第14实施方式中，在n型GaN基板281上形成的氮化物类半导体各层(282a～286a)上不形成错位集中区域288。在位于n型GaN基板281上的错位集中区域288侧的氮化物类半导体各层(282a～286a)和位于n型GaN基板281上中央部的氮化物类半导体各层(282a～286a)之间形成凹部314。
在构成脊部287a的P型接触层286a上形成P侧欧姆电极289a。而且，形成绝缘膜310以覆盖P侧欧姆电极289a上面以外的区域。在绝缘膜310表面上的预定区域上形成P侧衬垫电极311，以便与P侧欧姆电极289a上面相接触。该P侧衬垫电极311一方的端部配置在位于错位集中区域288的绝缘膜310上，同时，另一方的端部配置在位于P型包层285a平坦部上的绝缘膜310上。n型GaN基板281、n型层282a、n型包层283a、发光层284a、P型包层285a、P型接触层286a以及P侧欧姆电极289a具有分别与上述第10实施方式的n型GaN基板221、n型层222、n型包层223、发光层224、P型包层225、P型接触层226以及P侧欧姆电极229同样的厚度以及组成。此外，绝缘膜310以及P侧衬垫电极311分别具有与上述第10实施方式的绝缘膜230以及P侧衬垫电极231相同厚度以及组成。
在n型GaN基板281背面上形成n侧电极292，以便与上述第13实施方式同样地与n型GaN基板281的背面错位集中区域以外的区域相接触。
在第14实施方式中，如上述所示，在n型GaN基板281上错位集中区域288上，通过形成选择生长掩模313a，在n型GaN基板281上生长氮化物类半导体各层(282a～286a)之际，因为在选择生长掩模3 1 3a上不生长氮化物类半导体各层(282a～286a)，所以可以控制在氮化物类半导体各层(282a～286a)上错位集中区域288的形成。据此，可以抑制因在错位集中区域288上电流流过而产生的泄漏电流。其结果，因为可以使元件在定电流驱动时的光输出稳定化，所以可以容易地使氮化物类半导体激光元件工作稳定化。此外，因为可以降低错位集中区域228流过的电流，所以可以降低从错位集中区域228来的不必要的发光。
其次，参照图56～图60，说明第14实施方式的氮化物类半导体激光元件制造过程。
首先，如图57以及图58所示，用与图3～图6所示的第1实施方式同样的制造过程，在形成n型GaN基板281之后，用等离子体CVD法，在n型GaN基板281上的预定区域形成由具有约100nm厚度的SiN膜构成的条状(细长状)的选择生长掩模313a以及313b。具体讲，在n型GaN基板281上的错位集中区域288上，形成具有约376μm的宽度W12(W8×2)的选择生长掩模313a。此外，在n型GaN基板281上从选择生长掩模313a隔开约5μm的间隔W10，形成具有约2μm的宽度W9的选择生长掩模313b。此外，选择生长掩模313b间的间隔W11取作约10μm。
其次，如图59所示，用MOCVD法，在形成有选择生长掩模313a以及313b的n型GaN基板281上，顺序地形成n型层282a、n型包层283a、发光层284a、P型包层285a以及P型接触层286a。
此时，在第14实施方式中，在选择生长掩模313a以及313b上不形成氮化物类半导体各层(282a～286a)。因此，在氮化物类半导体各层(282a～286a)上不形成错位集中区域288。此外，在n型GaN基板281上的错位集中区域288侧形成的氮化物类半导体各层(282a～286a)和在n型GaN基板281上的中夹部上形成的氮化物类半导体各层(282a～286a)之间形成凹部314。
其次，如图60所示，用与图8～图11所示的第1实施方式同样的制造过程，在位于比凹部314更靠内侧的P型接触层286a上形成P侧欧姆电极289a，同时，形成由P型包层285a的凸部和P型接触层286构成的脊部287a。在形成绝缘膜310以覆盖P侧欧姆电极289a上面以外区域之后，在绝缘膜310表面上的预定区域上形成P侧衬垫电极311，以便与P侧欧姆电极289a的上面相接触。其后，研磨n型GaN基板281的背面。
最后，如图56所示，用真空蒸镀法，在n型GaN基板281背面上的整个面上形成构成n侧电极292的金属层(未图示)之后，通过除去位于错位集中区域288的金属层，形成第14实施方式的氮化物类半导体激光元件。
在第14实施方式的制造过程中，如上述所示，在比n型GaN基板281上的错位集中区域288更靠内侧的区域上，通过形成具有比错位集中区域288的宽度还小的宽度W9的选择生长掩模313b，生长氮化物类半导体各层(282a～286a)之际，因为到达选择生长掩模313b的表面全体的原料气体总量变少，所以相应地从选择生长掩模313b的表面向位于选择生长掩模313b近旁的生长中的氮化物类半导体各层(282a～286a)表面进行表面扩散的原料气体或分解物的量变少。据此，因为可以降低供给至位于选择生长掩模313b近旁的生长中的氮化物类半导体各层(282a～286a)表面的原料气体或其分解物的量的增加，所以可以抑制位于选择生长掩模313b近旁的氮化物类半导体各层(282a～286a)的厚度变大。其结果，可以抑制氮化物类半导体各层(282a～286a)的厚度在选择生长掩模313b近旁位置和离选择生长掩模313b远的位置上变得不均匀。
其次，参照图61，说明第14实施方式变形例的氮化物类半导体激光元件的制造过程。
在该第14实施方式的变形例的氮化物半导体激光元件的制造过程，如图61所示，在n型GaN基板281上形成具有比错位集中区域(未图示)宽度还小的宽度W13(约3μm)的选择生长掩模323b，以包围元件形成区域281b。此时，多个开口部323c(元件形成区域281b)沿元件分离方向(图61的A方向)以预定的间距进行配置，而且形成选择生长掩模323b，使紧接劈开方向(图61的B方向)的开口部323c(元件形成区域281b)配置成相互不同。开口部323c(元件形成区域281b)的B方向的宽度W14设定在约12μm。此外，从选择生长掩模323b隔开了约8μm的间隔W15的整个区域上形成选择生长掩模323a。
其后，与上述第14实施方式的制造过程同样，在形成氮化物类半导体各层(未图示)之后，形成绝缘膜(未图示)以及电极各层(未图示)。
在第14实施方式的变形例的氮化物类半导体激光元件的制造过程中，如上述所示，在n型GaN基板281上，形成具有多个开口部323c的选择生长掩模323b，其开口部323c沿着A方向以预定间距配置，且其与B方向邻接的开口部323c相互不同地配置。之后，通过在形成有n型GaN基板281的选择生长掩模323b的区域以外的区域上形成氮化物类半导体各层，因为在选择生长掩模323b上不形成氮化物类半导体各层，所以只在与n型GaN基板281上的开口部323c对应的区域形成氮化物类半导体各层。据此，因为在与n型GaN基板281的开口部323c对应的区域上形成的氮化物类半导体各层在A方向的距离，比在n型GaN基板281上在A方向连续形成氮化物类半导体各层时的氮化物类半导体各层在A方向的距离更小，所以可以抑制A方向的距离变小部分产生裂缝。在这种情况下，因为与B方向邻接的开口部323c(元件形成区域281b)相互不同地配置，所以在A方向也可以相互不同地邻接、配置元件形成区域281b。据此，因为可以边防止裂缝的发生，边可以得到与在n型GaN基板281上在A方向连续并形成氮化物类半导体各层时相同的元件形成区域，所以可以边防止裂缝的发生，边抑制n型GaN基板281利用效率的降低。
(第15实施方式)
参照图62～图64，说明在该第15实施方式中，与上述第10～第14实施方式不同，在除去直到n型包层为止的错位集中区域的同时，氮化物类半导体激光元件安装在半导体激光器内部的情况。
在第15实施方式的氮化物类半导体激光元件330中，如图63所示，在具有约100μm厚度的、且掺杂了具有约5×1018cm-3载流子浓度的氧的n型GaN基板331上，形成具有约100nm厚度的、由掺杂了具有约5×1018cm-3掺杂量的Si的n型GaN基板构成的n型层332。n型GaN基板331具有纤锌矿构造，并具有(0001)面的表面。此外，在n型GaN基板331以及n型层332的两端部近旁，分别条状(细长状)地形成从n型GaN基板331背面延伸至n型层332上面为止的、且具有约10μm宽度的错位集中区域331a。n型GaN基板331是本发明的「基板」的一例，n型层332是本发明的「半导体元件层」以及「第一半导体层」的一例。
在这里，在第15实施方式中，在n型层332错位集中的区域331a以外的区域上，顺序地形成具有比n型GaN基板331宽度更小的宽度D1(约7.5μm)的n型包层333、发光层334以及P型包层335。
n型包层333在具有约400nm厚度的同时，由掺杂了具有约5×1018cm-3掺杂量以及约5×1018cm-3载流子浓度的Si的n型Al0.05Ga0.95N构成。n型包层333是本发明的「半导体元件层」以及「第一半导体层」的一例。
发光层334，如图64所示，由n型载流子阻塞层334a、n型光导层334b、MQW活性层334e、未掺杂的光导层334f、和P型间隙层334g构成。n型载流子阻塞层334a具有约5nm厚度，同时，由掺杂了具有约5×1018cm-3掺杂量以及约5×1018cm-3载流子浓度的Si的n型Al0.1Ga0.9N构成。n型光导层334b具有约100nm厚度，同时，由掺杂了具有约5×1018cm-3载流子掺杂量以及约5×1018cm-3载流子浓度的Si的n型GaN构成。此外，MQW活性层334e相互地叠层由具有约20nm厚度的未掺杂的In0.05Ga0.95N构成的4层障壁层334c，和具有约3nm厚度的未掺杂的In0.15Ga0.85N构成的3层阱层334d。发光层334是本发明的「半导体元件层」的一例，MQW活性层334e是本发明的「活性层」的一例。此外，未掺杂的光导层334f是由具有约100nm厚度的未掺杂的GaN构成。P型载流子层334g具有约20nm，同时，由掺杂了具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度Mg的P型Al0.1Ga0.9N构成。
如图6所示，P型包层335由掺杂了具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P型Al0.05Ga0.95N构成。该P型包层335包含平坦部335a，和从平坦部335a中央向上方突出那样地形成的凸出部335b。而且，P型包层335的平坦部335a具有比上述n型GaN基板331宽度更小、且与发光层334的宽度相同的宽度D1(约7.5μm)，同时，具有约100nm厚度。P型包层335的凸部335b具有比发光层334宽度还小的宽度W16(约1.5μm)，同时，具有从平坦部335a上面约300nm的突出高度。P型包层335是本发明的「半导体元件层」以及「第二半导体层」的一例。
在P型包层335的凸部335b上，形成具有约10nm厚度的、由掺杂了具有约4×1019cm-3掺杂量以及约5×1017cm-3载流子浓度的Mg的P型GaN构成的P型接触层336。而且，通过P型包层335的凸部335b和P型接触层336，构成成为电流通路区域的条状(细长状)的脊部337。在构成脊部337的P型接触层336上，从下层向上层形成由具有约5nm厚度的Pt层、具有约100nm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极338。P型包层335以及P型接触层336是本发明的「半导体元件层」以及「第2半导体层」的一例，P侧欧姆电极338是本发明的「表面侧电极」的一例。另外，形成由具有约250nm厚度的SiN膜构成的绝缘膜339，以覆盖P侧欧姆电极338上面以外的区域。
在这里，在第15实施方式中，如图62以及图63所示，在绝缘膜339的预定区域上，形成具有比n型GaN基板331宽度还小的宽度B1(约150μm)的P侧衬垫电极341，以便与P侧欧姆电极338上面相接触。该P侧衬垫电极341，如图62所示，平面地看形成为方形。而且，P侧衬垫电极341一方的端部341a在位于n型层332上面的绝缘膜339上形成，以便延伸至超越位于发光层334一方的端部334h区域的区域为止。P侧衬垫电极341另一方的端部341b在位于n型包层333侧面上的绝缘膜339上形成，以便延伸至超越发光层334另一方的端部334i的区域的区域为止。形成P侧衬垫电极341一方的端部341a使其具有可引线连接的平坦面，相反，P侧衬垫电极341另一方的端部341b未设置可引线连接的平坦面。因此，P侧衬垫341另一方的端部341b与一方的端部341a相比，离开脊部337的距离小。P侧衬垫电极341从下层向上层，由具有约100nm厚度的Ti层、具有约100nm厚度的Pd层、和具有约3μm厚度的Au层构成。而且，在P侧衬垫341的一方的端部341a上，用于P侧衬垫电极341一方的端部341a与外部电连接的配线342连接。
在n型GaN基板331背面的错位集中区域331a以外的区域上，从接近n型GaN基板331的背面开始，按顺序形成由具有约10nm厚度的Al层、具有约20nm厚度的Pt层、和具有约300nm厚度的Au层构成的n侧电极343。
其次，参照图62、图63以及图65，说明用第15实施方式的氮化物类半导体激光元件的半导体激光器的构造。
使用第15实施方式的氮化物类半导体激光元件330的半导体激光器，如图65所示，包含安装了氮化物类半导体激光元件330的管座351和用于气密密封的罩352。在管座351上设置3条引线351a～351c，同时，在3条引线351a～351c中引线351a以及351b从管座351上面突出。此外，在管座351的上面设置块(block)353，同时，在块353的侧面上设置附属悬挂架354。而且在该附属悬挂物354上安装第15实施方式的氮化物类半导体激光元件330。具体讲，氮化物类半导体激光元件的裂开面相对管座351上面平行配置，以便激光相对管座351上面垂直方向射出。此外，在构成氮化物半导体激光元件330的P侧衬垫电极341的端部341a(参照图62以及图63)上连接的配线342与引线351a电连接。在与管座351上面的氮化物类半导体激光元件的裂开面对置的区域安装受光元件355。在该受光元件355上结合引线356的一方的端部，同时，该引线356的另一方端与引线351b连接。而且罩352在管座351上面溶接，以便覆盖氮化物类半导体激光元件330以及受光元件335。
在第15实施方式中，如上述所示，在使n型包层333上形成的发光层334的宽度D1(约7.5μm)比n型GaN基板331宽度还小的同时，通过使发光层334上形成的P型包层335宽度与发光层334的宽度相同，因为经发光层334形成的n型包层333和P型包层335之间pn结区域变小，所以可以减小pn结电容。通过使绝缘膜339的预定区域上形成的P侧衬垫电极341宽度B1(约150μm)比n型GaN基板331宽度还小，可以减小由P侧衬垫电极341、绝缘膜339、和n型层332形成的寄生电容。其结果，可以使氮化物类半导体激光元件330的响应速度高速化。
在第15实施方式中，通过在位于n型层332上面的绝缘膜339上形成P侧衬垫电极341端部341a以便延伸至超越位于发光层334一方的端部334h区域的区域为止，即使使P侧衬垫电极341宽度B1(约150μm)比n型GaN基板331宽度还小，在超越发光层334一方的端部334h所处区域的p侧衬垫电极341一方的端部341a，也可以与引线351a电连接。据此，即使使P侧衬垫电极341宽度B1(约150μm)比n型GaN基板331宽度还小时，P侧衬垫电极341和引线351a之间的连接也没有困难。此外，通过在发光层334上形成的P型包层335上设置平坦部335a，即使在P型包层335上设置具有比发光层334宽度还小的宽度W16(约1.5μm)的凸部335b，因为可以抑制通过平坦部335a使光在横方向过强封闭，所以可以使横向模式稳定化。据此，可以抑制氮化物类半导体激光元件330的发光特性的降低。
在第15实施方式中，在n型层332错位集中区域331a以外的区域上，因为通过形成n型包层333、发光层334以及P型包层335，在n型包层333、发光层334以及P型包层335上不形成错位集中区域331a，所以可以抑制在错位集中区域331a上电流流过。据此，可以抑制因错位集中区域331a上电流流过而产生的泄漏电流。此外，因为可以抑制在错位集中区域331a上电流流过，所以可以降低从错位集中区域331a来的不必要的发光。据此，可以使氮化物类半导体激光元件330的工作稳定化。
在本次公开的实施方式中，应当认为并不限于上述各点例示的情况。本发明的范围不通过上述实施方式说明而通过权力要求范围示出，还包含与权力要求范围有相同意义以及在范围内的所有的变更。
例如，在上述第1～第15实施方式中，作为半导体元件一例对氮化物类半导体激光元件和发光二极管元件中使用本发明的例子加以说明，然而本发明并不限于此，对于氮化物类半导体激光元件或发光二极管以外的其它半导体元件也是可能使用的。
在上述第1～第15实施方式中，作为基板应用n型GaN基板或包含氮化物类半导体层的兰宝石基板，然而本发明不限于此，也可以用尖晶石基板、Si基板、SiC基板、GaAs基板、GaP基板、InP基板、水晶基板以及ZrB2基板等的基板。
在上述第1～第15实施方式中，形成了纤锌矿构造的氮化物类半导体各层，然而，本发明不限于此，也可以形成闪锌矿型构造的氮化物类半导体各层。
在上述第1～第15实施方式中，用MOCVD法结晶生长氮化物类半导体各层，然而，本发明不限于此，也可以用HVPE法以及使用以TMAl、TMGa、TMIn、NH3、SiH4、GeH4以及Cp2 Mg等作为原料气体的气体源MBE法(Molecular Beam Epitaxy：分子束外延生长法)等，也可以结晶生长氮化物类半导体各层。
在上述第1～第15实施方式中，叠层氮化物类半导体各层的表面为(0001)面，然而，本发明不限于此，也可以叠层氮化物类半导体各层表面，以便成为其它方向。例如也可以叠层氮化物类半导体各层表面，使其成为(1-100)面或(11-20)面等的(H，K，-H-K，O)面。这种情况下，因为在MQW活性层内不产生压电场，所以可以抑制因阱层的能带斜率引起的正穴和电子再结合几率降低。其结果，可以提高MQW活性层的发光效率。此外，也可以用从(1-100)面或(11-20)面倾斜的基板。
在上述第1～第15实施方式中，示出了用MQW构造的活性层作为活性层的例子，然而，本发明不限于此，即使是具有无量子效果的大厚度的单层或单一量子阱构造的活性层也可以得到同样的效果。
在上述第1～第15实施方式中，使错位集中区域使用形成条状的基板，然而本发明不限于此，错位集中区域也可以使用形成为条状以外的其它形状的基板。例如，在图4中，也可以通过变成掩模24，使用开口部分散成三角格栅状的掩模，形成错位集中区域分散成三角格栅状的基板。这时对应于分散的错位集中区域，如果形成分散的绝缘膜或分散的高电阻区域，则可以得到同样的效果。此外，即使形成凹部以包围分散的错位集中区域，也可以得到同样的效果。
此外，在上述第1～第8以及第10～第15实施方式中，通在在兰宝石基板上生长n型GaN层，可以形成n型GaN基板，然而本发明不限于此，也可以通过在GaAs基板上生长n型GaN层形成n型GaN基板。具体讲，用HVPE法，在GaAs基板上形成掺杂了具有约120μm～约400μm厚度的氧的n型GaN层之后，通过除去GaAs基板形成n型GaN基板。此时，优选形成为通过n型GaN基板的霍耳效应测量的载流子浓度约为5×1018cm-3，而且由SIMS(Secondary Ion MassSpectroscopy：次级离子质量分析)测得的杂质浓度约为1×1019cm-3。此外在GaAs基板上预定区域上也可以通过形成选择生长掩模层使n型GaN层向横方向生长。
在上述第1、第2、第4、第6～第9以及第10～第15实施方式中，在错位集中区域间大体中央部上形成脊部，然面本发明不限于此，在离一方的端部约150μm，离另一端部约250μm的位置也可以形成脊部。这时因为与位于错位集中区域间的中央部移位区域的氮化物类半导体比位于错位集中区域间大体中央部的氮化物类半导体的结晶性更良好，所以可以提高氮化物类半导体激光元件的寿命。
在上述第3以及第5实施方式中，在n侧形成欧姆透明电极，然而，本发明不限于此，也可以在p侧形成欧姆透明电极。

Claims (29)

1、一种半导体元件，其特征在于，包含：
至少在背面一部分上具有错位集中的背面区域的基板；
在所述基板的表面上形成的半导体元件层；
在所述错位集中的所述背面区域上形成的绝缘膜；以及
以与所述错位集中的所述背面区域以外的所述基板的背面的区域相接触的方式形成的背面侧电极。
2、根据所述权利要求1所述的半导体元件，其特征在于，
所述半导体元件层至少在表面的一部分上具有所述错位集中的表面区域，
还包含：以与所述错位集中的所述表面区域以外的所述半导体元件层的表面区域相接触的方式形成的表面侧电极。
3、根据所述权利要求1所述的半导体元件，其特征在于，
所述基板包含氮化物类半导体基板。
4、一种半导体元件，其特征在于，包含：
形成于基板表面上的、至少在表面的一部分上具有错位集中的表面区域的半导体元件层；
在所述错位集中的所述表面区域上形成的绝缘膜；以及
以与所述错位集中的所述表面区域以外的所述半导体元件层的表面的区域相接触的方式形成的表面侧电极。
5、根据所述权利要求4所述的半导体元件，其特征在于，
所述基板至少在背面的一部分上具有所述错位集中的背面区域，
还包含以与所述错位集中的所述背面区域以外的所述基板的背面的区域相接触的方式形成的背面侧电极。
6、根据所述权利要求5所述的半导体元件，其特征在于，
所述基板包含氮化物类半导体基板。
7、根据所述权利要求5所述的半导体元件，其特征在于，
从所述基板的侧面开始在内侧隔开有预定的间隔的位置上设置所述背面侧电极的侧面。
8、根据所述权利要求5所述的半导体元件，其特征在于，
还包含在所述错位集中的所述背面区域上形成的绝缘膜。
9、一种半导体元件，其特征在于，包含：
在基板表面上形成的、至少在表面的一部分上具有错位集中的表面区域的半导体元件层；
在比所述错位集中的所述表面区域更靠内侧的区域上形成的凹部；和
以与所述错位集中的所述表面区域以外的所述半导体元件层的表面的区域相接触的方式形成的表面侧电极。
10、根据所述权利要求9所述的半导体元件，其特征在于，
所述基板至少在背面的一部分上具有所述错位集中的背面区域，
还包含以与所述错位集中的所述背面区域以外的所述基板的背面的区域相接触的方式形成的背面侧电极。
11、根据所述权利要求10所述的半导体元件，其特征在于，
还包含在所述错位集中的所述背面区域上形成的绝缘膜。
12、根据所述权利要求10所述的半导体元件，其特征在于，
所述基板包含氮化物类半导体基板。
13、一种半导体元件，其特征在于，包含：
在基板表面上形成的、至少在表面的一部分上具有错位集中的表面区域的半导体元件层；
在所述错位集中的所述表面区域上形成的高电阻区域；和
以与所述错位集中的所述表面区域以外的所述半导体元件层的表面的区域相接触的方式形成的表面侧电极。
14、根据所述权利要求13所述的半导体元件，其特征在于，
所述高电阻区域包含通过导入杂质而形成的杂质导入层。
15、根据所述权利要求13所述的半导体元件，其特征在于，
所述基板至少在背面的一部分上具有所述错位集中的背面区域，
还包含以与所述错位集中的所述背面区域以外的所述基板的背面的区域相接触的方式形成的背面侧电极。
16、根据所述权利要求15所述的半导体元件，其特征在于，
还包含在所述错位集中的所述背面区域上形成的绝缘膜。
17、根据所述权利要求15所述的半导体元件，其特征在于，
所述基板包含氮化物类半导体基板。
18、一种半导体元件，其特征在于，包含：
在基板表面上形成的、至少在表面的一部分上具有错位集中的表面区域并包含活性层的半导体元件层；和
以与所述错位集中的所述表面区域以外的所述半导体元件层的表面的区域相接触的方式形成的表面侧电极，
在所述错位集中的所述表面区域的上面，在除去预定厚度的同时，位于比所述活性层更下方。
19、根据所述权利要求18所述的半导体元件，其特征在于，
所述活性层形成于所述错位集中的所述表面区域以外的所述半导体元件层的表面的区域。
20、根据所述权利要求19所述的半导体元件，其特征在于，
所述半导体元件层包含在所述活性层下形成的第一导电型的第一半导体层；
所述第一半导体层包含位于比所述错位集中的所述表面区域更靠内侧的、且具有第一厚度的第一区域，和具有所述错位集中的所述表面区域且具有比所述第一厚度更小的第二厚度的第二区域；
所述活性层具有比所述第一半导体层的第一区域的宽度更小的宽度。
21、一种半导体元件，其特征在于，包括：
包含具有第一厚度的第一区域，和至少在表面一部分上具有错位集中的表面区域的、且具有比所述第一厚度更小的第二厚度的第二区域的基板；
在所述第二区域以外的所述基板的表面的所述第一区域上形成的半导体元件层；和
以与所述半导体元件层的表面相接触的方式形成的表面侧电极。
22、根据所述权利要求21所述的半导体元件，其特征在于，
所述半导体元件层包含：
第一导电型的第一半导体层；
在所述第一半导体层上形成的活性层；和
在所述活性层上形成的第2导电型的第2半导体层。
23、根据所述权利要求22所述的半导体元件，其特征在于，
所述活性层具有比所述第一半导体层的宽度更小的宽度。
24、一种半导体元件，其特征在于，包含：
至少在表面的一部分上具有错位集中的表面区域的基板；
在比所述错位集中的所述表面区域更靠内侧的所述基板表面的区域上形成的、具有比所述错位集中的表面区域的宽度更小的宽度的第一选择生长掩模；
在形成有所述第一选择生长掩模的区域以外的所述基板的表面的的区域上形成的半导体元件层；和
以与位于比所述第一选择生长掩模更靠内侧的所述半导体元件层的表面相接触的方式形成的表面侧电极。
25、根据所述权利要求24所述的半导体元件，其特征在于，
还包含在比所述第一选择生长掩模更靠外侧的区域上从所述第一选择生长掩模以预定间隔隔开而形成的第二选择生长掩模。
26、根据所述权利要求25所述的半导体元件，其特征在于，
所述第二选择生长掩模形成于所述错位集中的所述表面区域上。
27、一种半导体元件的制造方法，其特征在于，包含以下工序：
至少在背面一部分上具有错位集中的背面区域的基板表面上，形成半导体元件层的工序；
以与所述基板的背面相接触的方式形成背面侧电极的工序；和
在形成所述半导体元件层以及所述背面侧电极之后，除去所述错位集中的所述背面区域的工序。
28、根据所述权利要求27所述的半导体元件的制造方法，其特征在于，
除去所述错位集中的所述背面区域的工序包含：
以实质上相同宽度除去从所述基板背面直到所述半导体元件层表面为止的工序。
29、根据所述权利要求27所述的半导体元件的制造方法，其特征在于，所述基板包含氮化物类半导体基板。
CNB2004100048488A 2003-02-07 2004-02-06 半导体元件及其制造方法 Expired - Fee Related CN100377454C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010619582.3A CN102148295B (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003031416 2003-02-07
JP2003031416 2003-02-07
JP2003339421A JP2005109087A (ja) 2003-09-30 2003-09-30 窒化物系半導体レーザ素子
JP2003339421 2003-09-30

Related Child Applications (6)

Application Number Title Priority Date Filing Date
CN201010619582.3A Division CN102148295B (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法
CN 200710147743 Division CN100533794C (zh) 2003-02-07 2004-02-06 半导体元件
CN 200710147742 Division CN100511742C (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法
CN 200910005133 Division CN101521254B (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法
CN 200810008830 Division CN101222116B (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法
CN201010620144.9A Division CN102142488B (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法

Publications (2)

Publication Number Publication Date
CN1519998A true CN1519998A (zh) 2004-08-11
CN100377454C CN100377454C (zh) 2008-03-26

Family

ID=33492389

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201010620144.9A Expired - Fee Related CN102142488B (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法
CNB2004100048488A Expired - Fee Related CN100377454C (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法
CN201010619582.3A Expired - Fee Related CN102148295B (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201010620144.9A Expired - Fee Related CN102142488B (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201010619582.3A Expired - Fee Related CN102148295B (zh) 2003-02-07 2004-02-06 半导体元件及其制造方法

Country Status (3)

Country Link
US (4) US7372077B2 (zh)
CN (3) CN102142488B (zh)
TW (1) TWI236791B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643527B2 (en) 2005-04-13 2010-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
CN102157631A (zh) * 2010-02-11 2011-08-17 Lg伊诺特有限公司 用于形成半导体层的方法和用于制造发光器件的方法
CN102668277A (zh) * 2009-12-15 2012-09-12 欧司朗光电半导体有限公司 半导体激光器
US8411718B2 (en) 2007-12-19 2013-04-02 Rohm Co., Ltd. Semiconductor light-emitting device
CN109923743A (zh) * 2016-11-01 2019-06-21 索尼半导体解决方案公司 半导体器件、半导体激光器以及制造半导体器件的方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013661B2 (ja) * 2004-03-31 2012-08-29 三洋電機株式会社 窒化物系半導体素子の製造方法及び窒化物系半導体素子
TWI229485B (en) * 2004-04-06 2005-03-11 Univ Nat Central Semiconductor laser device structure and method of manufacturing the same
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP4997744B2 (ja) * 2004-12-24 2012-08-08 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
JP4189386B2 (ja) * 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP4617907B2 (ja) * 2005-02-03 2011-01-26 ソニー株式会社 光集積型半導体発光素子
JP5047508B2 (ja) * 2006-02-27 2012-10-10 シャープ株式会社 窒化物半導体発光素子の製造方法
US8178889B2 (en) * 2006-07-05 2012-05-15 Panasonic Corporation Semiconductor light emitting element having a single defect concentrated region and a light emitting which is not formed on the single defect concentrated region
JP4884866B2 (ja) * 2006-07-25 2012-02-29 三菱電機株式会社 窒化物半導体装置の製造方法
JP2010501117A (ja) * 2006-08-16 2010-01-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア マグネシウムをドーピングされた（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ層の堆積方法
WO2008073385A1 (en) 2006-12-11 2008-06-19 The Regents Of The University Of California Metalorganic chemical vapor deposition (mocvd) growth of high performance non-polar iii-nitride optical devices
JP4952534B2 (ja) * 2007-11-20 2012-06-13 三菱電機株式会社 窒化物半導体発光素子の製造方法
US9680058B2 (en) * 2007-11-27 2017-06-13 Sophia School Corporation Group-III nitride structure including a fine wall-shaped structure containing a group-III nitridesemiconductor crystal and method for producing a group-III nitride structure including a fine wall-shaped structure containing a group-III nitride semiconductor crystal
KR101491139B1 (ko) * 2007-12-20 2015-02-06 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5289791B2 (ja) * 2008-02-18 2013-09-11 日本オクラロ株式会社 窒化物半導体発光装置及びその製造方法
JP4908453B2 (ja) * 2008-04-25 2012-04-04 住友電気工業株式会社 窒化物半導体レーザを作製する方法
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US8148732B2 (en) * 2008-08-29 2012-04-03 Taiwan Semiconductor Manufacturing, Co., Ltd. Carbon-containing semiconductor substrate
JP5093033B2 (ja) * 2008-09-30 2012-12-05 ソニー株式会社 半導体レーザの製造方法、半導体レーザ、光ピックアップおよび光ディスク装置
DE102008050573A1 (de) * 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
KR100999688B1 (ko) * 2008-10-27 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100992776B1 (ko) 2008-11-14 2010-11-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US7883910B2 (en) * 2009-02-03 2011-02-08 Industrial Technology Research Institute Light emitting diode structure, LED packaging structure using the same and method of forming the same
US20100213483A1 (en) * 2009-02-24 2010-08-26 Andrew Locke Illumination device
JP2011009610A (ja) 2009-06-29 2011-01-13 Sharp Corp 窒化物半導体レーザ素子及びウェハ
KR101134731B1 (ko) * 2009-10-22 2012-04-13 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2011151119A (ja) * 2010-01-20 2011-08-04 Mitsubishi Electric Corp 半導体装置の製造方法
US9620670B2 (en) * 2010-09-02 2017-04-11 Micron Technology, Inc. Solid state lighting dies with quantum emitters and associated methods of manufacturing
GB2483689A (en) * 2010-09-16 2012-03-21 Sharp Kk A method of reducing the density of threading dislocations in light emitting devices, by the selective creation of cavities
CN102738352B (zh) * 2011-04-13 2016-01-06 展晶科技(深圳)有限公司 Led封装结构
JP2013004741A (ja) * 2011-06-16 2013-01-07 Toshiba Corp 半導体発光素子
US20130015552A1 (en) * 2011-07-12 2013-01-17 Epowersoft, Inc. Electrical Isolation Of High Defect Density Regions In A Semiconductor Device
JP5803457B2 (ja) * 2011-09-08 2015-11-04 三菱電機株式会社 レーザダイオード素子の製造方法
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法
WO2014066740A1 (en) * 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
JP6070846B2 (ja) * 2013-07-31 2017-02-01 富士電機株式会社 半導体装置の製造方法および半導体装置
US10158043B2 (en) * 2014-05-30 2018-12-18 Mikro Mesa Technolgy Co., Ltd. Light-emitting diode and method for manufacturing the same
CN108538979A (zh) * 2017-03-06 2018-09-14 美科米尚技术有限公司 发光二极管及其制造方法
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
WO2018180952A1 (ja) 2017-03-29 2018-10-04 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置
US12046695B2 (en) * 2017-05-05 2024-07-23 The Regents Of The University Of California Method of removing a substrate
DE102018123019A1 (de) * 2018-09-19 2020-03-19 Osram Opto Semiconductors Gmbh Gewinngeführter halbleiterlaser und herstellungsverfahren hierfür
JP6744521B1 (ja) 2018-12-11 2020-08-19 パナソニックセミコンダクターソリューションズ株式会社 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法
EP4094247A4 (en) * 2020-01-25 2024-03-06 Jade Bird Display (Shanghai) Limited MICRO LIGHT-EMITTING DIODE WITH HIGH LIGHT EXTRACTION EFFICIENCY
US11251370B1 (en) * 2020-08-12 2022-02-15 International Business Machines Corporation Projected memory device with carbon-based projection component

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181987A (ja) 1989-01-06 1990-07-16 Nec Corp 半導体レーザ
JPH03238888A (ja) 1990-02-15 1991-10-24 Nec Corp 半導体レーザの電極構造
KR930009174A (ko) 1991-10-05 1993-05-22 이헌조 반도체 레이저 스위칭 장치
JPH07154026A (ja) 1993-11-30 1995-06-16 Fuji Xerox Co Ltd 半導体レーザ装置及びその製法
US5861636A (en) * 1995-04-11 1999-01-19 Nec Corporation Surface emitting visible light emiting diode having ring-shaped electrode
JPH0851256A (ja) 1995-07-21 1996-02-20 Hitachi Ltd 半導体レーザ
JPH0945999A (ja) 1995-07-31 1997-02-14 Oki Electric Ind Co Ltd 半導体デバイス及びその製造方法
JPH1093186A (ja) 1996-09-17 1998-04-10 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
US5719605A (en) 1996-11-20 1998-02-17 Lexmark International, Inc. Large array heater chips for thermal ink jet printheads
JP3537984B2 (ja) 1997-02-27 2004-06-14 日亜化学工業株式会社 窒化物半導体レーザ素子
JPH11130597A (ja) 1997-10-24 1999-05-18 Mitsubishi Cable Ind Ltd 転位線の伝搬方向の制御方法およびその用途
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
US6069394A (en) * 1997-04-09 2000-05-30 Matsushita Electronics Corporation Semiconductor substrate, semiconductor device and method of manufacturing the same
CN1159750C (zh) * 1997-04-11 2004-07-28 日亚化学工业株式会社 氮化物半导体的生长方法
JP3395631B2 (ja) 1997-04-17 2003-04-14 日亜化学工業株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法
JP3496512B2 (ja) 1997-06-30 2004-02-16 日亜化学工業株式会社 窒化物半導体素子
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JP4783483B2 (ja) 1997-11-07 2011-09-28 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 半導体基板および半導体基板の形成方法
JP3456413B2 (ja) 1997-11-26 2003-10-14 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP4043087B2 (ja) 1998-01-23 2008-02-06 日亜化学工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子
JP4169821B2 (ja) 1998-02-18 2008-10-22 シャープ株式会社 発光ダイオード
JPH11312841A (ja) 1998-04-28 1999-11-09 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JPH11330610A (ja) 1998-05-11 1999-11-30 Nichia Chem Ind Ltd 窒化物半導体レーザー
JP3788104B2 (ja) 1998-05-28 2006-06-21 住友電気工業株式会社 窒化ガリウム単結晶基板及びその製造方法
JP2000058972A (ja) 1998-08-04 2000-02-25 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2000183459A (ja) 1998-12-17 2000-06-30 Oki Electric Ind Co Ltd リッジ導波路型半導体レーザ
JP3656454B2 (ja) 1999-04-01 2005-06-08 日亜化学工業株式会社 窒化物半導体レーザ素子
JP3449535B2 (ja) * 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
JP2001085735A (ja) 1999-09-10 2001-03-30 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
JP2001148544A (ja) 1999-09-10 2001-05-29 Sharp Corp 半導体発光素子
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP2001168388A (ja) * 1999-09-30 2001-06-22 Sharp Corp 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー
JP2001196699A (ja) * 2000-01-13 2001-07-19 Sony Corp 半導体素子
US6355497B1 (en) 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
JP2001267687A (ja) 2000-03-17 2001-09-28 Toshiba Corp 多波長半導体発光装置
JP3623713B2 (ja) * 2000-03-24 2005-02-23 日本電気株式会社 窒化物半導体発光素子
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
JP2002033512A (ja) 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP2002076522A (ja) * 2000-09-01 2002-03-15 Nec Corp 窒化物半導体レーザ
JP4416297B2 (ja) * 2000-09-08 2010-02-17 シャープ株式会社 窒化物半導体発光素子、ならびにそれを使用した発光装置および光ピックアップ装置
JP3863720B2 (ja) 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US20020058385A1 (en) * 2000-10-26 2002-05-16 Taiji Noda Semiconductor device and method for manufacturing the same
JP2002314198A (ja) 2001-04-13 2002-10-25 Sony Corp 半導体レーザ
JP2002368335A (ja) 2001-06-05 2002-12-20 Ricoh Co Ltd 半導体レーザ素子およびその作製方法および半導体レーザアレイおよび光通信システムおよび光インターコネクションシステムおよび光ピックアップシステムおよび電子写真システム
JP2003069153A (ja) 2001-08-29 2003-03-07 Hitachi Ltd 半導体光デバイス及び集積型光半導体装置
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP4290358B2 (ja) 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
JP4388720B2 (ja) 2001-10-12 2009-12-24 住友電気工業株式会社 半導体発光素子の製造方法
US7498608B2 (en) * 2001-10-29 2009-03-03 Sharp Kabushiki Kaisha Nitride-composite semiconductor laser element, its manufacturing method, and semiconductor optical device
JP3910043B2 (ja) 2001-10-29 2007-04-25 シャープ株式会社 窒化物半導体レーザ素子、その製造方法および半導体光学装置
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP3926271B2 (ja) 2002-01-10 2007-06-06 シャープ株式会社 Ｉｉｉ族窒化物半導体レーザ素子及びその製造方法
JP2003229638A (ja) 2002-02-05 2003-08-15 Sumitomo Electric Ind Ltd 窒化物系化合物半導体発光素子
JP4518733B2 (ja) 2002-06-17 2010-08-04 ソニー株式会社 窒化ガリウム系半導体レーザ素子の製造方法
JP4443097B2 (ja) * 2002-06-20 2010-03-31 ソニー株式会社 ＧａＮ系半導体素子の作製方法
JP2003243773A (ja) 2003-03-04 2003-08-29 Sony Corp 半導体発光素子の製造方法および半導体発光素子

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643527B2 (en) 2005-04-13 2010-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
US7920614B2 (en) 2005-04-13 2011-04-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
US8411718B2 (en) 2007-12-19 2013-04-02 Rohm Co., Ltd. Semiconductor light-emitting device
CN102668277A (zh) * 2009-12-15 2012-09-12 欧司朗光电半导体有限公司 半导体激光器
CN102668277B (zh) * 2009-12-15 2014-06-18 欧司朗光电半导体有限公司 半导体激光器
US8879596B2 (en) 2009-12-15 2014-11-04 Osram Opto Semiconductors Gmbh Semiconductor laser
CN102157631A (zh) * 2010-02-11 2011-08-17 Lg伊诺特有限公司 用于形成半导体层的方法和用于制造发光器件的方法
CN109923743A (zh) * 2016-11-01 2019-06-21 索尼半导体解决方案公司 半导体器件、半导体激光器以及制造半导体器件的方法
US11121524B2 (en) 2016-11-01 2021-09-14 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor laser, and method of producing a semiconductor device
US11876349B2 (en) 2016-11-01 2024-01-16 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor laser, and method of producing a semiconductor device

Also Published As

Publication number Publication date
US7589357B2 (en) 2009-09-15
TW200419862A (en) 2004-10-01
TWI236791B (en) 2005-07-21
US20080073664A1 (en) 2008-03-27
US8101465B2 (en) 2012-01-24
US20040245540A1 (en) 2004-12-09
US20120108011A1 (en) 2012-05-03
CN102142488B (zh) 2014-07-09
CN102148295B (zh) 2016-03-16
US20070292979A1 (en) 2007-12-20
CN100377454C (zh) 2008-03-26
CN102148295A (zh) 2011-08-10
US7372077B2 (en) 2008-05-13
CN102142488A (zh) 2011-08-03

Similar Documents

Publication Publication Date Title
CN1519998A (zh) 半导体元件及其制造方法
CN1213462C (zh) 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件
CN1175473C (zh) GaN单晶衬底及其制造方法
CN1159750C (zh) 氮化物半导体的生长方法
CN1241272C (zh) 氮化物半导体器件及其制造方法
CN1582520A (zh) 半导体光发射装置的制造方法、半导体光发射装置、半导体装置的制造方法、半导体装置、一种装置的制造方法、以及一种装置
CN1269230C (zh) 半导体发光器件及其制造工艺
CN1254869C (zh) 氮化物半导体元件
CN1167137C (zh) 氮化物半导体器件
CN1297016C (zh) 氮化物半导体元器件
CN1748290A (zh) 氮化镓晶体、同质外延氮化镓基器件及其制造方法
CN101040409A (zh) 半导体激光器件及其制造方法
CN1153319C (zh) 半导体激光器
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1628391A (zh) 半导体发光器件及制造方法、集成半导体发光设备及制造方法、图像显示设备及制造方法、照明设备及制造方法
CN1863944A (zh) 半导体晶体的制造方法和半导体发光元件
CN1374683A (zh) Iii－v族化合物半导体晶体结构及其外延生长方法和半导体器件
CN1677778A (zh) 氮化物半导体激光元件和氮化物半导体元件
CN1665085A (zh) 半导体激光元件
CN1666325A (zh) 纵向结型场效应晶体管及其制造方法
CN1467888A (zh) 半导体发光器件
CN1138747A (zh) 半导体腐蚀方法及用该腐蚀方法制造半导体器件的方法
CN1993807A (zh) 形成p型半导体区域的方法及半导体元件
CN1324111A (zh) 半导体器件
CN1790743A (zh) 晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUTURE LIGHT LLC

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20130304

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130304

Address after: American California

Patentee after: Future Light, LLC

Address before: Osaka Japan

Patentee before: Sanyo Electric Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161125

Address after: Osaka Japan

Patentee after: Sanyo Electric Co., Ltd.

Address before: American California

Patentee before: Future Light, LLC

TR01 Transfer of patent right

Effective date of registration: 20170414

Address after: Taiwan, China Hsinchu Science Park Road No. five, No. 5

Patentee after: Jingyuan Optoelectronics Co., Ltd.

Address before: Osaka Japan

Patentee before: Sanyo Electric Co., Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326

Termination date: 20190206

CF01 Termination of patent right due to non-payment of annual fee