Nothing Special   »   [go: up one dir, main page]

CN1501490A - 电路装置及其制造方法 - Google Patents

电路装置及其制造方法 Download PDF

Info

Publication number
CN1501490A
CN1501490A CNA031526179A CN03152617A CN1501490A CN 1501490 A CN1501490 A CN 1501490A CN A031526179 A CNA031526179 A CN A031526179A CN 03152617 A CN03152617 A CN 03152617A CN 1501490 A CN1501490 A CN 1501490A
Authority
CN
China
Prior art keywords
circuit arrangement
weld pad
pad
groove
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031526179A
Other languages
English (en)
Other versions
CN100492632C (zh
Inventor
高桥幸嗣
明
坂本则明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northeast Sanyo Semi-Conductive Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Northeast Sanyo Semi-Conductive Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northeast Sanyo Semi-Conductive Co Ltd, Sanyo Electric Co Ltd filed Critical Northeast Sanyo Semi-Conductive Co Ltd
Publication of CN1501490A publication Critical patent/CN1501490A/zh
Application granted granted Critical
Publication of CN100492632C publication Critical patent/CN100492632C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

一种防止钎焊材料19从焊垫11流出的电路装置。在焊垫11的表面的四周边缘部上，围着安装半导体元件13的区域设置槽14。在用钎焊材料19在焊垫11上安装半导体元件13的工序中，通过在熔化的钎焊材料19的上部放置半导体元件13，钎焊材料19虽漫延，槽14作为阻止区域起防止流出的作用。因而，能够防止由于漫延的钎焊材料19造成焊垫11和结合垫12的短路。

Description

电路装置及其制造方法
技术领域
本发明涉及防止连接半导体元件的焊料流出的电路装置及其制造方法。
背景技术
现在，因为安装在电子设备上的电路装置用在移动电话、手提式电子计算机等上，所以要求小型化、薄型化、轻量化。例如，若以半导体装置为例说明电路装置，作为一般的半导体装置，现在有用普通的传递模封装的插件型半导体装置。该半导体装置如图11安装在印刷基片PS上。
再有，该插件型半导体装置61是用树酯层63覆盖半导体芯片62的周围，并且从该树酯层63的侧部引出用于连接外部的导线端子64。但是，该插件型半导体装置61其导线端子64从树酯层63向外引出，全体尺寸增大，不满足小型化、薄型化及轻量化。为此各厂家竞争开发可以实现小型化、薄型化及轻量化的各种各样的构造。最近，开发了称作CSP(芯片尺寸插件)的与芯片尺寸相等的芯片规模CSP或者尺寸比芯片大一点的CSP。
图12表示采用玻璃环氧树酯基片65作为支持基片的、比芯片尺寸大一些的CSP66。在此，作为在玻璃树酯基片65上安装了晶体管芯片T的插件进行说明。
在该玻璃环氧树酯基片65的表面形成第一电极67、第二电极68以及焊垫69，在背面形成第一背面电极70和第二背面电极71。而且，通过通孔TH上述第一电极67和第一背面电极70、第二电极68和第二背面电极71电气连接。再有，在焊垫69上固定上述裸的晶体管芯片T，晶体管的发射极和第一电极67通过金属细线72连接，晶体管的基极和第二电极68通过金属细线72连接。再有，在玻璃环氧树酯基片65上设置树酯层73，使其覆盖晶体管芯片T。
上述CSP66尽管采用玻璃环氧树酯基片65，然而和芯片规模CSP不同，只是简单的从芯片T引出到外部连接用的背面电极70、71的结构，具有制造价格低的优点。再有，如图11所示，上述CSP66安装在印刷基片PS上。印刷基片PS上设置构成电路的电极、配线，电气连接固定着上述CSP66、插件型半导体装置61、芯片电阻CR或者芯片电容CC等。而且，用该印刷基片构成的电路安装在了各种各样的装置中。
但是，在上述那样的半导体装置中通过将涂布在焊垫69上的焊锡等钎焊材料熔化的回流工序固定晶体管T。因而，当将晶体管T放置在熔化的焊锡上时，焊锡从焊垫69上流出，而发生焊垫69和其他的电极短路的问题。
再有，为了防止从焊垫69流出的焊锡流到第二电极68上，要使焊垫69和第二电极68隔开间隙，这导致了装置整体的大型化。
发明内容
本发明鉴于这样的问题而产生。本发明的主要目的是提供一种电路装置，其在用钎焊材料在焊垫上安装半导体元件时，能防止钎焊材料从焊垫上流出。
本发明的第一方面，电路装置包括：通过钎焊材料安装的半导体元件和形成几乎同等大小的焊垫；靠近所述焊垫设置的结合垫；包围所述半导体元件，在所述焊垫周围形成且防止所述钎焊材料流出的槽；使所述焊垫和所述结合垫的背面露出，密封所述焊垫、所述结合垫和所述半导体元件的绝缘树脂。
本发明的第二方面，所述槽比所述焊垫的厚度更浅地形成。
本发明的第三方面，在所述槽中充填所述绝缘树脂。
本发明的第四方面，所述半导体装置是IC芯片。
本发明的第五方面，所述半导体装置通过细金属线与所希望的所述导电图模电连接。
本发明的第六方面，所述钎焊材料是焊锡或Ag焊糊。
本发明的第七方面，用绝缘粘合剂代替所述钎焊材料。
本发明的第八方面，在由所述焊垫的所述槽包围的区域中再形成槽。
本发明的第九方面，在由所述焊垫的所述槽包围的区域中按格子状形成槽。
本发明的第十方面，电路装置的制造方法包括：准备导电箔的工序；在形成焊垫和结合垫的同时形成槽的工序，其中所述焊垫和结合垫在所述导电箔上形成比其厚度还浅的分隔槽而构成多个电路装置部，所述槽包围预定固定的半导体元件的区域在所述焊垫上比所述分隔槽还浅；在所述焊垫上用钎焊材料固定半导体元件的工序；对所述半导体元件和所希望的所述结合垫进行导线连接的工序；覆盖所述半导体元件，用绝缘树脂共同成型，填充所述分隔槽和所述槽的共同成型工序；清除所述导电箔背面，直到露出所述绝缘树脂的工序；通过将所述绝缘树脂切块，分隔成各个电路装置的工序。
本发明的第十一方面，所述槽比所述焊垫还浅地形成。
本发明的第十二方面，所述钎焊材料是焊锡或Ag焊糊。
本发明的第十三方面，用绝缘粘合剂代替所述钎焊材料。
附图说明
图1(A)是说明本发明的电路装置的平面图、图1(B)是剖面图；
图2(A)是说明本发明的电路装置的背面图、图2(B)是剖面图；
图3(A)是说明本发明的电路装置的剖面图、图3(B)是平面图；
图4(A)是说明本发明的电路装置制造方法的剖面图、图4(B)是平面图；
图5是说明本发明的电路装置的制造方法的剖面图；
图6(A)是说明本发明电路装置制造方法的剖面图、图6(B)是平面图；
图7(A)是说明本发明电路装置的制造方法的剖面图、图7(B)是平面图；
图8(A)是说明本发明电路装置的制造方法的剖面图、图8(B)是平面图；
图9(A)是说明本发明电路装置的制造方法的剖面图、图9(B)是平面图；
图10是说明本发明电路装置的制造方法的平面图；
图11是说明现有的电路装置的剖面图；
图12是说明现有的电路装置的剖面图。
具体实施方式
(说明电路装置10的结构的第一实施方式)
参照图1，说明本发明的电路装置10的构成等。图1(A)是电路装置10的平面图，图1(B)是电路装置10的剖面图。
参照图1(A)和图1(B)，电路装置10具有如下的结构。即由焊垫11、结合垫12、槽14、绝缘树脂16构成，其焊垫11通过钎焊材料19形成与安装的半导体元件13几乎相同大小；其结合垫12靠近焊垫1 1设置；其槽14包围半导体元件13，在焊垫11的周围形成且防止钎焊材料19流出；其绝缘树脂16使焊垫11和结合垫12的背面露出，密封焊垫11、结合垫12及半导体元件13。下面对这样的各构成元素进行说明。
焊垫11是安装半导体元件13的导电图模，由铜箔等金属制成，露出背面而埋入绝缘性树酯16内。而且，形成焊垫11的平面要比安装的半导体元件大一些，在其周围形成槽14。在图1(A)，在中央部形成焊垫11，通过钎焊材料19安装在由IC芯片制成的半导体元件13，再有，在与安装半导体元件13的范围相对应的焊垫11的表面用Ag等形成电镀膜。
结合垫12是结合细金属线15的导电图模，露出背面而埋入绝缘性树酯16内。在此，包围在装置的中央部形成的焊垫11形成多个圆形的结合垫12。在图1(A)，在焊垫11的左右两侧形成的结合垫12A电气独立设置。而且，在焊垫11的上下两侧形成的结合垫12B和焊垫11电气连接。而且，为了提高结合的金属细线的结合性，在结合垫12的表面用Ag等形成电镀膜。
通过钎焊材料19在焊垫11的表面安装半导体元件13。在此，通过钎焊材料19安装在半导体元件中也是比较大的IC芯片。而且，通过细金属线15电气连接在半导体元件13的表面形成的电极和结合垫12。再有，和焊垫11电气连接的结合垫12也通过细金属线15和半导体元件13电气连接。在此，可以使用焊锡或银焊糊等导电性结合材料作为钎焊材料。而且，也能用绝缘树脂将半导体元件13安装在焊垫11上。
槽14围绕半导体元件13在焊垫11的周围形成，并填充绝缘树脂16。形成槽14的深度比焊垫11的厚度还浅。通过包围安装半导体元件13的区域形成槽14，可以在将半导体元件13安装在熔化的钎焊材料19上部的工序中防止钎焊材料19从焊垫11流出。具体而言，即使钎焊材料19从安装半导体元件13的区域流出，钎焊材料19也贮留在槽14中。因而，槽14发挥作为防止钎焊材料19从焊垫11流出的阻止区域的机能。另外，有关槽14的制造方法将在后面讲述，槽14与分隔槽16一起通过蚀刻制造。因而形成槽14的剖面宽度比分隔槽16的宽度更窄。
绝缘性树酯16露出焊垫11和结合垫12的背面而封住全体。再有，在焊垫11表面上形成的槽14中也充填着绝缘性树酯16。在此，封住半导体元件13、金属细线15、焊垫11和结合垫12。作为绝缘树酯16的材料可以采用通过传递模形成的热硬性树酯或者通过注塑成形的热塑性树酯。
钎焊材料19是焊锡或银焊糊等导电性的焊糊，具有结合半导体元件13和焊垫11的作用。钎焊材料19是导电性材料，因此半导体元件13的背面和焊垫11形成电气连接。再有，在焊垫11的上下两侧形成的结合垫12B和焊垫11电气地连接。从而，通过用金属线连接半导体元件13的电极和结合垫12B，就能电气连接在半导体元件13的表面上形成的电路和半导体元件13的背面。
参照图2，对在电路装置的背面形成的外部电极17进行说明。外部电极17在包围焊垫11设置的结合垫12的背面形成。而且，在焊垫11的背面也设置了多个外部电极。从而，外部电极17在电路装置10背面的整个区域中矩阵状等间隔地设置多个。因此，通过外部电极17在将电路装置10安装在主基片等安装基片上时可以减少对外部电极17作用的应力。
参照图2(B)，在焊垫11的背面形成的外部电极17的位置和大小由保护层18的开口部限定。而在结合垫12的背面形成的外部电极17的位置和大小由结合垫12的背面形成。作为结合垫12的材料的铜等金属是润湿性良好的材料。由该润湿性限定外部电极17的位置和大小。这样，通过用结合垫12的润湿性限定在结合垫12的背面形成的外部电极17的位置和大小，即使保护层18的开口部位置偏离也能形成精度良好的外部电极17。
本发明的特征是在焊垫11的周围形成槽14以包围半导体元件13。即在熔化了的钎焊材料19上安装半导体元件13后，由半导体元件13的重量等钎焊材料19向周围扩散，由于向周围扩散的钎焊材料19贮留在槽14中，因此能够防止钎焊材料19从焊垫11的表面流出。因而可以防止流出的钎焊材料19与结合垫12接触而产生的垫之间的短路。因此，可以与在焊垫11上安装的半导体元件13几乎一样地形成焊垫11。进而可以使焊垫11和结合垫12靠近形成，能使电路装置10整体尺寸变小。而且，由于通过这样在焊垫11的表面上形成槽14，能使焊垫11与绝缘树脂16接触面积增大，可以提高焊垫11和绝缘树脂13的结合力。
参照图3，说明另一例的电路装置10A。图3(A)是电路装置10A的剖面图，图3(B)是图3(A)的X-X’平面图。电路装置10A具有与图1中所说明的电路装置10几乎相同的结构，在由在焊垫11的表面上形成的槽14所包围的区域中，进一步形成格子状槽14A。
槽14以防止固定半导体元件13的钎焊材料19从焊垫11的表面流出为目的，设在焊垫11的周围。而且，在此，在用槽14包围的区域中槽14A形成格子状。形成格子状的槽14A也具有和槽14相同的剖面形状。由于通过这样形成格子状的槽14可以把更多的钎焊材料19贮留在槽14中，故可以防止钎焊材料19从焊垫11的表面流出。另外，由于焊垫11与绝缘树脂16接触面积进一步增大，可以提高焊垫11和绝缘树脂16的结合力。
叙述设置槽14的优点。钎焊材料19用分配器等供给钎焊材料的机械涂布在焊垫11的表面上，由该分配器决定能供给的钎焊材料20的最小涂布量。从而在分配器的最小涂布量比为将半导体元件13安装在焊垫11上所希望要的钎焊材料19的量大的情况下，存在钎焊材料19从焊垫11的表面流出的问题。因此，通过设置槽14可以防止钎焊材料19流出。
(说明电路装置10的制造方法的第二实施例)
在本实施例，说明电路装置10的制造方法。在本实施方式，电路装置10用如下的工序制造，即：准备导电箔40的工序；形成焊垫11和结合垫12的工序，其在导电箔40上形成比导电箔40的厚度浅的分离槽16而构成多个电路装置部45；在焊垫11上形成槽14的工序，其包围预定固定半导体元件13的区域，且该槽比分隔槽16还浅；安装工序，其在焊垫11上通过钎焊材料19安装半导体元件13；导线结合工序，其进行半导体元件13和所希望的结合垫12的导线结合；共同成型工序，其覆盖半导体元件13，用绝缘树脂16共同成型，填充分隔槽16和槽14；清除工序，其清除导电箔40的背面，直到露出绝缘树脂16；分隔工序，其通过切割绝缘树脂16分隔成各电路装置10。下面参照图4～图10说明本发明的各工序。
如图4～图6所示，本发明的第一工序是准备导电箔40形成焊垫11和结合垫12，即在导电箔40上形成比其厚度浅的分离槽16而构成多个电路装置部45。同时，在焊垫11上包围预定固定半导体元件13的区域形成比分隔槽16还浅的槽14。
在本工序，首先如图4(A)，准备片状的导电箔40。该导电箔40要考虑钎焊材料的附着性、结合性、电镀性而选择其材料，作为材料采用以Cu为主材料的导电箔、以Al为主材料的导电箔或者由Fe-Ni等的合金形成的导电箔等。
导电箔的厚度要考虑以后的蚀刻工序，最好为10μm～300μm程度，然而，300μm以上、10μm以下也基本可以，如后所述，能形成比导电箔40的厚度浅的分离槽16就行。
再有，片状的导电箔40可以按规定的宽度准备成例如45mm卷成筒状，再运送到后面的各工序，也可以准备按规定的大小切成短册状的导电箔40，再运送到后述的各工序。
具体地如图4(B)所示，在短册状的导电箔40上离开间隔并列着四～五个形成多个电路装置部45的方块42。在各方块42间设置间隙43，用来吸收在成形工序由于加热处理产生的导电箔40的应力。再有，在导电箔40的上下周端上以规定间隔设置指示孔44，用于决定在各工序的位置。然后，形成导电图模。
首先，如图5所示，在导电箔40上形成耐光保护层(耐腐蚀刻掩膜)PR，在耐光保护层上制图模，使除去成为导电图模51的区域之外的导电箔40露出。而且，如图6(A)所示，选择地蚀刻导电箔40。在此，导电图模51形成各电路装置部45的焊垫11和结合垫12。
参照图6(A)，在形成槽14和分隔槽16的地方设置耐光保护层的开口部。而形成槽14的地方的开口部宽度比形成分隔槽16的地方宽度窄。具体而言，其宽度形成为一半以下。由于用蚀刻除去导电箔40具有各向同性，所以通过这样很窄地形成与槽14对应的耐光保护层的开口部，能比分隔槽16还浅地形成槽14的深度。另外，上述的蚀刻工序可以通过把导电箔40浸渍在蚀刻液中进行。
图6(B)中表示形成焊垫11和结合垫12的导电图模51。本图对应放大的在图4(B)表示的一个方块42。一个影线部分是一个电路装置部45，在一个方块42中两行两列矩阵状地配列着多个电路装置45，每个电路装置45上设置相同的导电图模51。在各方块的四周边上设框状的图模46，在图46的内侧离开一点间隔设置切割时的定位标记47。框状的图模46用于和成型模具嵌合，并且在导电箔40的背面蚀刻后具有增强绝缘树酯16的作用。再有，在各电路装置部，在焊垫11的上下两侧形成的结合垫12和焊垫11形成一体化、两者也电连接。
如图7所示，本发明的第二工序是通过钎焊材料19把半导体元件13固定在各电路装置部45的焊垫11上。
参照图7(A)，通过钎焊材料19把半导体元件13安装在焊垫11上。在此，作为钎焊材料19，使用焊锡或Ag焊糊等导电糊。本工序由于钎焊材料19是熔化状态，通过把半导体元件13放在钎焊材料19的上部，由半导体元件13的重量等使钎焊材料19向周围扩散。在此，由于在焊垫11的周围形成槽14，使其包围承载半导体元件13的区域，所以扩散的钎焊材料19不从焊垫11流出。由于到达槽14的钎焊材料19成为流入槽14的状态，所以槽14发挥作为阻止焊锡流出的阻止区域的机能。另外，用绝缘树脂也可以把半导体元件13安装在焊垫11上。
本发明的第三工序如图8所示，是进行半导体元件13和所希望的结合垫12的导线连接。
具体而言，通过热压用球焊及使用超声波的V形焊总括导线结合接装在各电路装置部上的半导体元件13的电极和所希望的结合垫12。
本发明的第四工序如图9所示，是覆盖半导体元件13，用绝缘树脂16共同成型，填充分隔槽16和槽14。
如图9(A)所示，在本工序绝缘树酯16完全地覆盖了半导体元件13、多个焊垫11和结合垫12，在分离槽16和槽14内充填了绝缘树酯16，并与分离槽41嵌合牢固地结合。而且，通过绝缘树酯16支持焊垫11和结合垫12。
再有，在本工序能通过传递模成型法、注塑成型法或者浇注法完成。作为树酯材料，环氧树酯等热硬性树酯用传递模成型法，聚酰亚胺、聚苯硫化物等热塑性树酯用注塑成型法。
再有，在本工序进行传递模成型或者注塑成型时，如图9(B)中所示地各方块42的电路装置部63收放在一个共同的成型模具内，每个方块用一种绝缘树酯16进行共同成型。因此，和现在的传递模成型等那样地将各电路装置部单独地成型的方法相比，实现了大幅度减少树酯使用量。
本工序的特征在于，到覆盖绝缘树酯16前，作为导电图模51的导电箔40成为支持基片。现有技术是采用原本就不必要的支持基片形成导电图模，然而，在本发明成为支持基片的导电箔40是作为电极的必要的材料。因此，具有能非常省构成材料而制造的优点，并且也能实现降低成本。
再有，由于形成分离槽41比导电箔的厚度浅，因此导电箔40没被分离成一个一个的导电图模51，因而，能整体地处理片状的导电箔40，具有在成型绝缘树酯16时向模具运送、在模具上安装的操作非常舒适的特征。
本发明的第五工序是除去导电箔40的背面直到露出绝缘树酯的工序。
本工序是用化学方法或者物理方法除去导电箔40的背面，分隔成导电图模51的工序。本工序通过研磨、蚀刻、激光蒸发金属等进行。
在实验中全面湿蚀刻导电箔40，使绝缘树酯16从分离槽41露出。在图9(A)用虚线表示该露出面。结果，分隔成导电图模51，形成在绝缘树酯16上露出导电图模51的背面的构造。即，成为填充在分离槽41内的绝缘树酯16的表面和导电图模51的表面实质上一致的构造。
再有，进行导电图模51的表面处理，得到例如图1所示的最终构造。即，根据需要在露出的导电图模51上覆盖焊锡等导电材料，完成电路装置。
另外，在本工序中，填充分隔槽16的绝缘树脂16在背面露出，填充槽14的绝缘树脂16在背面不露出。
如图10所示，本发明的第六工序是将绝缘树酯16按每个电路装置45切割分隔。
在本工序，将方块42用真空吸附在切割装置的放置台上，用切割片49沿着各电路装置45之间的切割线(点划线)切割分离槽41的绝缘树酯16，分离成单独的电路装置。
在本工序，切割刀49以几乎切断绝缘性树酯16的切削深度进行，在从切割装置中取出方块42之后用辊子象分割巧克力将其断开就行。切割时预先确认在上述第一工序设置的各方块的定位标记47，以定位标记47为基准进行。
以下说明众所周知的切割方式，在纵方向将全部的切割线切割完之后，使放置台转动90°，沿着横方向的切割线70进行切割。
发明的效果
在本发明能产生如下的效果。
第一，在本发明，包围半导体元件13在焊垫11的四周边缘部设置槽14，防止了结合半导体元件13的钎焊材料19流出，因此能防止由于流出的钎焊材料19造成导电图模之间短路。
第二，因为能通过槽14防止钎焊材料19流出，所以可使焊垫11和结合垫12接近，能使装置整体小型化。
第三，在安装半导体元件13的工序中，设在结合垫12周围的槽14作为阻止钎焊材料流出的阻止区域发挥机能，可以防止由于钎焊材料19流到外部导致导电图模之间的短路。

Claims (13)

1、一种电路装置，其特征在于，包括：通过钎焊材料安装的半导体元件和形成几乎同等大小的焊垫；靠近所述焊垫设置的结合垫；包围所述半导体元件，在所述焊垫周围形成且防止所述钎焊材料流出的槽；使所述焊垫和所述结合垫的背面露出，密封所述焊垫、所述结合垫和所述半导体元件的绝缘树脂。
2、如权利要求1所述的电路装置，其特征在于，所述槽比所述焊垫的厚度更浅地形成。
3、如权利要求1所述的电路装置，其特征在于，在所述槽中充填所述绝缘树脂。
4、如权利要求1所述的电路装置，其特征在于，所述半导体装置是IC芯片。
5、如权利要求1所述的电路装置，其特征在于，所述半导体元件通过细金属线与所希望的所述导电图模电连接。
6、如权利要求1所述的电路装置，其特征在于，所述钎焊材料是焊锡或Ag焊糊。
7、如权利要求1所述的电路装置，其特征在于，用绝缘粘合剂代替所述钎焊材料。
8、如权利要求1所述的电路装置，其特征在于，在由所述焊垫的所述槽包围的区域中再形成槽。
9、如权利要求1所述的电路装置，其特征在于，在由所述焊垫的所述槽包围的区域中按格子状形成槽。
10、一种电路装置的制造方法，其特征在于，包括：准备导电箔的工序；在形成焊垫和结合垫的同时形成槽的工序，其中所述焊垫和结合垫在所述导电箔上形成比其厚度还浅的分隔槽而构成多个电路装置部，所述槽包围预定固定的半导体元件的区域在所述焊垫上比所述分隔槽还浅；在所述焊垫上用钎焊材料固定半导体元件的工序；对所述半导体元件和所希望的所述结合垫进行导线连接的工序；覆盖所述半导体元件，用绝缘树脂共同成型，填充所述分隔槽和所述槽的共同成型工序；清除所述导电箔背面，直到露出所述绝缘树脂的工序；通过将所述绝缘树脂切块，分隔成各个电路装置的工序。
11、如权利要求10所述的电路装置的制造方分隔法，其特征在于，所述槽比所述焊垫还浅地形成。
12、如权利要求10所述的电路装置的制造方法，其特征在于，所述钎焊材料是焊锡或Ag焊糊。
13、如权利要求10所述的电路装置的制造方法，其特征在于，用绝缘粘合剂代替所述钎焊材料。
CNB031526179A 2002-08-07 2003-08-01 电路装置及其制造方法 Expired - Fee Related CN100492632C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002230409A JP4093818B2 (ja) 2002-08-07 2002-08-07 半導体装置の製造方法
JP230409/2002 2002-08-07
JP230409/02 2002-08-07

Publications (2)

Publication Number Publication Date
CN1501490A true CN1501490A (zh) 2004-06-02
CN100492632C CN100492632C (zh) 2009-05-27

Family

ID=32016494

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031526179A Expired - Fee Related CN100492632C (zh) 2002-08-07 2003-08-01 电路装置及其制造方法

Country Status (4)

Country Link
JP (1) JP4093818B2 (zh)
KR (1) KR20040026129A (zh)
CN (1) CN100492632C (zh)
TW (1) TWI240603B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376681A (zh) * 2010-08-06 2012-03-14 联发科技股份有限公司 封装基板
CN103716993A (zh) * 2014-01-07 2014-04-09 上海铁路通信有限公司 一种带垒坝保护层的印刷电路板
CN105185752A (zh) * 2010-05-12 2015-12-23 瑞萨电子株式会社 半导体器件及其制造方法
CN105845656A (zh) * 2015-01-30 2016-08-10 株式会社吉帝伟士 半导体装置
JP2017199823A (ja) * 2016-04-28 2017-11-02 株式会社ジェイデバイス 半導体パッケージ及び半導体パッケージの製造方法
CN108735679A (zh) * 2017-04-17 2018-11-02 富士电机株式会社 半导体装置
US10297518B2 (en) 2012-09-28 2019-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN113594051A (zh) * 2021-07-09 2021-11-02 苏州汉天下电子有限公司 半导体封装方法
CN114300423A (zh) * 2021-12-21 2022-04-08 中国电子科技集团公司第五十八研究所 一种防粘接材料扩散的封装结构及其制备方法
CN114424315A (zh) * 2019-09-19 2022-04-29 株式会社明电舍 发射器支撑结构和场发射装置
WO2023035101A1 (zh) * 2021-09-07 2023-03-16 华为技术有限公司 芯片封装结构和用于制备芯片封装结构的方法
WO2023202224A1 (zh) * 2022-04-18 2023-10-26 华为数字能源技术有限公司 一种功率模块及车载功率电路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782225B1 (ko) * 2005-09-02 2007-12-05 엘에스전선 주식회사 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지
KR100672214B1 (ko) * 2005-12-30 2007-01-22 김대성 스텝머신기능을 구비한 자전거
US7836586B2 (en) * 2008-08-21 2010-11-23 National Semiconductor Corporation Thin foil semiconductor package
JP2010050491A (ja) * 2009-12-02 2010-03-04 Renesas Technology Corp 半導体装置の製造方法
JP5533619B2 (ja) * 2010-12-14 2014-06-25 株式会社デンソー 半導体装置
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP5939474B2 (ja) * 2014-07-02 2016-06-22 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6537866B2 (ja) * 2015-03-30 2019-07-03 株式会社フジクラ 半導体パッケージおよび圧力センサパッケージ
JP6500562B2 (ja) * 2015-03-31 2019-04-17 アイシン・エィ・ダブリュ株式会社 半導体モジュール
CN104779224B (zh) * 2015-04-15 2017-07-28 苏州聚达晟芯微电子有限公司 一种功率器件的qfn封装结构
WO2018159464A1 (ja) 2017-03-03 2018-09-07 株式会社村田製作所 回路基板
DE102017123278A1 (de) 2017-10-06 2019-04-11 Schott Ag Grundkörper mit angelötetem Massestift, Verfahren zu seiner Herstellung und seine Verwendungen
FR3094564A1 (fr) * 2019-03-28 2020-10-02 Stmicroelectronics (Grenoble 2) Sas Refroidissement de circuits électroniques
JP7235379B2 (ja) 2019-06-19 2023-03-08 住友電工デバイス・イノベーション株式会社 電子デバイスの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596666A (en) * 1979-01-18 1980-07-23 Mitsubishi Electric Corp Method of fabricating semiconductor device substrate
JPH0637122A (ja) * 1992-07-15 1994-02-10 Hitachi Ltd 半導体装置
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
JP3600131B2 (ja) * 2000-09-04 2004-12-08 三洋電機株式会社 回路装置の製造方法
JP2002110888A (ja) * 2000-09-27 2002-04-12 Rohm Co Ltd アイランド露出型半導体装置

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185752A (zh) * 2010-05-12 2015-12-23 瑞萨电子株式会社 半导体器件及其制造方法
CN105185752B (zh) * 2010-05-12 2019-03-19 瑞萨电子株式会社 半导体器件及其制造方法
US10707183B2 (en) 2010-08-06 2020-07-07 Mediatek Inc. Flip chip package utilizing trace bump trace interconnection
US8390119B2 (en) 2010-08-06 2013-03-05 Mediatek Inc. Flip chip package utilizing trace bump trace interconnection
US8502377B2 (en) 2010-08-06 2013-08-06 Mediatek Inc. Package substrate for bump on trace interconnection
CN102376681A (zh) * 2010-08-06 2012-03-14 联发科技股份有限公司 封装基板
US11121108B2 (en) 2010-08-06 2021-09-14 Mediatek Inc. Flip chip package utilizing trace bump trace interconnection
US10354970B2 (en) 2010-08-06 2019-07-16 Mediatek Inc. Flip chip package utilizing trace bump trace interconnection
US10297518B2 (en) 2012-09-28 2019-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN103716993A (zh) * 2014-01-07 2014-04-09 上海铁路通信有限公司 一种带垒坝保护层的印刷电路板
CN105845656A (zh) * 2015-01-30 2016-08-10 株式会社吉帝伟士 半导体装置
CN105845656B (zh) * 2015-01-30 2021-02-09 安靠科技日本公司 半导体装置
JP2017199823A (ja) * 2016-04-28 2017-11-02 株式会社ジェイデバイス 半導体パッケージ及び半導体パッケージの製造方法
US10553456B2 (en) 2016-04-28 2020-02-04 J-Devices Corporation Semiconductor package and manufacturing method of semiconductor package
CN108735679A (zh) * 2017-04-17 2018-11-02 富士电机株式会社 半导体装置
CN108735679B (zh) * 2017-04-17 2024-03-26 富士电机株式会社 半导体装置
CN114424315A (zh) * 2019-09-19 2022-04-29 株式会社明电舍 发射器支撑结构和场发射装置
CN114424315B (zh) * 2019-09-19 2023-03-24 株式会社明电舍 发射器支撑结构和场发射装置
US11615937B2 (en) 2019-09-19 2023-03-28 Meidensha Corporation Emitter support structure and field emission device
CN113594051A (zh) * 2021-07-09 2021-11-02 苏州汉天下电子有限公司 半导体封装方法
CN113594051B (zh) * 2021-07-09 2024-02-20 苏州汉天下电子有限公司 半导体封装方法
WO2023035101A1 (zh) * 2021-09-07 2023-03-16 华为技术有限公司 芯片封装结构和用于制备芯片封装结构的方法
CN114300423A (zh) * 2021-12-21 2022-04-08 中国电子科技集团公司第五十八研究所 一种防粘接材料扩散的封装结构及其制备方法
WO2023202224A1 (zh) * 2022-04-18 2023-10-26 华为数字能源技术有限公司 一种功率模块及车载功率电路

Also Published As

Publication number Publication date
JP2004071898A (ja) 2004-03-04
CN100492632C (zh) 2009-05-27
JP4093818B2 (ja) 2008-06-04
TW200405779A (en) 2004-04-01
KR20040026129A (ko) 2004-03-27
TWI240603B (en) 2005-09-21

Similar Documents

Publication Publication Date Title
CN1501490A (zh) 电路装置及其制造方法
CN1265451C (zh) 半导体装置及其制造方法
US7608930B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN1574319A (zh) 电路装置及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1377215A (zh) 电路器件的制造方法
CN1241259C (zh) 电路装置的制造方法
CN1685498A (zh) 用于整体成型组件的热增强封装
CN1643691A (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
CN1305338A (zh) 模块衬底及其制造方法
CN1659698A (zh) 包括半导体器件的四方扁平无引线封装
CN1497717A (zh) 电路装置及其制造方法
CN1702853A (zh) 半导体装置及其制造方法
CN1233205C (zh) 电路装置的制造方法
CN1574324A (zh) 半导体装置及其制造方法
CN1342035A (zh) 电路装置及其制造方法
CN1266765C (zh) 半导体装置及其制造方法
CN1344133A (zh) 电路装置的制造方法
CN1211848C (zh) 电路装置的制造方法
JP2019186326A (ja) 半導体装置およびその製造方法
CN1314071A (zh) 电路形成基板制造方法及电路形成基板及碳系列片
CN1701437A (zh) 电子装置
CN104659004A (zh) 一种PoP封装结构及其制造方法
CN1193417C (zh) 电路装置的制造方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20200801

CF01 Termination of patent right due to non-payment of annual fee