Nothing Special   »   [go: up one dir, main page]

CN1487348A - 半导体器件及其制造方法、电光装置及电子设备 - Google Patents

半导体器件及其制造方法、电光装置及电子设备 Download PDF

Info

Publication number
CN1487348A
CN1487348A CNA031563449A CN03156344A CN1487348A CN 1487348 A CN1487348 A CN 1487348A CN A031563449 A CNA031563449 A CN A031563449A CN 03156344 A CN03156344 A CN 03156344A CN 1487348 A CN1487348 A CN 1487348A
Authority
CN
China
Prior art keywords
mentioned
region
insulating film
gate insulating
channel formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031563449A
Other languages
English (en)
Other versions
CN1280922C (zh
Inventor
竹中敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yin's High Tech Co ltd
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1487348A publication Critical patent/CN1487348A/zh
Application granted granted Critical
Publication of CN1280922C publication Critical patent/CN1280922C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的课题在于提供具备ON电流特性和OFF漏电流特性这双方都优良的晶体管的半导体器件、用该半导体器件保持电光物质的电光装置、使用该电光装置的电子设备、以及半导体器件的制造方法。在晶体管40A中，源区420和漏区430，是对栅电极460自对准地导入了杂质的高浓度区域。在沟道形成区410中，和与漏区430以及源区420毗连的边界区域412、413重叠的部分的栅绝缘膜450的膜厚，比和上述沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚。

Description

半导体器件及其制造方法、电光装置及电子设备
技术领域
本发明涉及在衬底上形成了MIS(金属-绝缘体-半导体)型晶体管，或者MOS(金属-氧化物-半导体)型晶体管这样的场效应型晶体管的半导体器件、用该半导体器件保持电光物质的电光装置、使用该电光装置的电子设备以及半导体器件的制造方法。
背景技术
在有源矩阵型液晶装置或有机电致发光显示装置等的电光装置中，可以使用作为像素开关用的有源元件，已形成了多个薄膜晶体管(场效应型晶体管/以下，叫做TFT)的基板。
作为要在这样的基板上形成的TFT的代表性的结构，有图21(A)所示的自对准结构和图21(B)所述的LDD结构。
在这些TFT中，在自对准结构的TFT的情况下，如图21(A)所示，中间存在着栅绝缘膜450地与栅电极460的端部对向的部分的源区420和漏区430变成为高浓度区域。为此，就如在图2和图6中用虚线L2所示的那样，具有ON(导通)电流电平高的优点。
但是，在自对准结构的TFT中，由于漏端的电场强度高，故如在图2和图6中用虚线L2所示的那样，存在着OFF(截止)漏电流高，而且，其电流电平陡峻地上跳的问题。
相对于此，在图21(B)所示的LDD结构的TFT的情况下，在源区420和漏区430中，中间存在着栅绝缘膜450地与栅电极460的端部对向的部分的源区420和漏区430变成为低浓度源区421和低浓度漏区431。因此，在LDD结构的TFT的情况下，由于漏端的电场强度得到缓和，故如在图2和图6中用点划线L3所示的那样，OFF漏电流低，而且其电流电平的陡峻的上跳也得以消除(例如，参看非专利文献1)。
[非专利文献1]
M.Yazaki、S.Takenaka and H.Ohshima：
Jpn.J.Appl.Phys.Vol.31(1992)Pt.1、No 2A pp.206-209
但是，在LDD结构的TFT的情况下，由于在源区420和漏区430之间存在着低浓度区域，就如在图2和图6中用点划线L3所示的那样，存在着ON(导通)电流电平低的问题。此外，在LDD结构的TFT中，在需要进一步降低OFF漏电流的情况下，如果采用进一步加长低浓度源区421和低浓度漏区431的尺寸等的对策，则存在着ON电流会显著地降低的问题。
如上所述，在现有的结构的情况下，ON电流特性和OFF漏电流处于一种妥协折中的关系，存在着若提高一方的特性就会牺牲另一方的特性的问题。
发明内容
鉴于以上的那些问题，本发明的目的在于提供具备ON电流特性和OFF漏电流特性这双方都优良的晶体管的半导体器件、用该半导体器件保持电光物质的电光装置、使用该电光装置的电子设备、以及半导体器件的制造方法。
为了解决上述课题，在本发明的情况下，在衬底上已形成了具备可在源区与漏区之间形成沟道的沟道形成区、中间存在着栅绝缘膜地与该沟道形成区对向的栅电极的晶体管的半导体器件中，其特征在于：在上述沟道形成区中，至少和与上述漏区毗连的边界区域重叠的部分的上述栅绝缘膜的膜厚，比和上述沟道形成区的沟道长度方向上的中央部分重叠的部分的上述栅绝缘膜的膜厚更厚。
在本说明书中的所谓‘MIS型’或‘MOS型’，意味着含有把导电性的半导体用做栅电极而栅电极不限于金属。
在本发明的晶体管的情况下，由于漏端的栅绝缘膜厚，故可以缓和在漏端处的电流强度。为此，可以降低OFF漏电流电平，而且还可以消除电流电平的陡峻的上跳。此外，在沟道形成区的中央部分处，由于栅绝缘膜薄，故ON电流电平也高。为此，倘采用本发明则可以提高ON电流特性和OFF漏电流电流特性这双方。
在本发明中，在上述沟道形成区中，与和上述源区毗连的边界区域重叠的部分的上述栅绝缘膜的膜厚，也可以作成为比和上述沟道形成区的沟道长度方向上的中央部分重叠的部分的上述栅绝缘膜的膜厚更厚。
在本发明中，上述源区和上述漏区，有时候在中间存在着栅绝缘膜地与上述栅电极对峙的部分上，具备低浓度区域或偏移(offset)区域。这样的晶体管的结构，被叫做LDD结构或偏移栅结构。在本说明书中，所谓‘偏移区域’，意味着在中间存在着栅绝缘膜地与栅电极的端部对峙的部分上，用与沟道形成区同一杂质浓度形成的部分，这样的偏移区域可以采用使源区和漏区从栅电极的端部向沟道长度方向上的两侧偏移的办法形成。
在对这样的LDD结构或偏移栅结构的晶体管应用本发明的情况下，在上述沟道形成区中，至少和与上述漏区的低浓度区域或偏移区域毗连的边界区域重叠的部分的上述栅绝缘膜的膜厚，与上述沟道形成区的沟道长度方向的中央部分重叠的部分的上述栅绝缘膜的膜厚比较起来更厚。
在本发明的晶体管的情况下，源区和漏区，由于因在中间存在着栅绝缘膜与栅电极对峙的部分上具备低浓度区域或偏移区域，在漏端处的电场强度得到了缓和，故OFF漏电流的电平低。此外，由于因漏端的栅绝缘膜厚，在漏端处的电场强度进一步得到缓和，故OFF漏电流电平低，而且，还可以消除电流电平的陡峻的上跳。此外，在沟道形成区的中央部分处，由于栅绝缘膜薄，故OFF漏电流电平低，而ON电流电平高。
在本发明中，也可以作成为使得在上述沟道形成区中，和与上述源区的低浓度区域或偏移区域毗连的边界区域重叠的部分的上述栅绝缘膜的膜厚，与上述沟道形成区的沟道长度方向的中央部分重叠的部分的上述栅绝缘膜的膜厚比较起来更厚。
在本发明中，上述沟道形成区、上述源区和上述漏区，例如，在在上述衬底表面上形成的半导体膜上形成。
在本发明中，上述衬底是半导体衬底，对该半导体衬底，也有时候形成有上述沟道形成区、上述源区和上述漏区。
本发明的半导体器件，有时候被用作保持电光物质的电光装置用基板，在该情况下，结果就变成为矩阵状地在该电光装置用基板上形成具备像素开关用晶体管和像素电极的像素。
在这样的电光装置中，上述电光物质，例如，是保持在上述电光装置用基板和对向基板之间的液晶。
此外，上述电光物质也有时候是在上述电光装置用基板上构成发光元件的有机电致发光材料。
使用本发明的电光装置，被用做移动电话机或便携式计算机等的电子设备的显示部分。
在本发明中，在在衬底上形成了具备可在源区和漏区之间形成沟道的沟道形成区，和中间存在着栅绝缘膜与该沟道形成区对对向的栅电极的晶体管的半导体器件的制造方法中，其特征在于：在形成上述栅绝缘膜的工序中，首先，形成下层一侧栅绝缘膜，其次，在该下层一侧栅绝缘膜的表面中，至少与上述沟道形成区的沟道长度方向上的中央部分重叠的部分上形成抗蚀剂层，同时，至少在该沟道形成区中，对于与上述漏区毗连的边界区域重叠的部分来说，避免上述抗蚀剂层的形成，其次，在上述下层一侧栅绝缘膜和上述抗蚀剂层的表面一侧形成上层一侧栅绝缘膜，然后，与覆盖该抗蚀剂层的上述上层一侧栅绝缘膜一起除去上述抗蚀剂层。
在本发明的别的形态中，在在衬底上形成了具备可在源区和漏区之间形成沟道的沟道形成区，和中间存在着栅绝缘膜与该沟道形成区对对向的栅电极的晶体管的半导体器件的制造方法中，其特征在于：在形成上述栅绝缘膜的工序中，首先，至少在与上述沟道形成区的沟道长度方向上的中央部分重叠的部分上形成抗蚀剂层，同时，至少在该沟道形成区中，对于与和上述漏区毗连的边界区域重叠的部分，避免上述抗蚀剂层的形成，其次，在上述抗蚀剂层的表面一侧形成下层一侧栅绝缘膜，其次，与覆盖该抗蚀剂层的上述下层一侧栅绝缘膜一起除去上述抗蚀剂层，然后，在上述下层一侧栅绝缘膜的表面上形成上层一侧栅绝缘膜。
在本发明中，对于上述抗蚀剂层来说，即便是对于在上述沟道形成区中与和上述源区毗连的边界区域重叠的部分，也可以避免形成。若像这样地构成，则将变成为这样的结构：在上述沟道形成区中，和与上述源区毗连的边界区域重叠的部分的上述栅绝缘膜的膜厚，与上述沟道形成区的沟道长度方向的中央部分重叠的部分的上述栅绝缘膜的膜厚比较起来也更厚。
在本发明中，在晶体管具备LDD结构或偏移栅结构的情况下，在其制造方法中，其特征在于：在形成上述栅绝缘膜的工序中，首先，形成下层一侧栅绝缘膜，其次，在该下层一侧栅绝缘膜的表面中，至少在与上述沟道形成区的沟道长度方向上的中央部分重叠的部分上形成抗蚀剂层，同时，至少在该沟道形成区中，对于与上述漏区的低浓度区域或偏移区域毗连的边界区域重叠的部分，避免上述抗蚀剂层的形成，其次，在上述下层一侧栅绝缘膜和上述抗蚀剂层的表面一侧形成上层一侧栅绝缘膜，然后，与覆盖该抗蚀剂层的上述上层一侧栅绝缘膜一起除去上述抗蚀剂层。
在本发明的别的形态中，其特征在于：在形成上述栅绝缘膜的工序中，首先，至少在与上述沟道形成区的沟道长度方向上的中央部分重叠的部分上形成抗蚀剂层，同时，至少在该沟道形成区中，对于与上述漏区的低浓度区域或偏移区域毗连的边界区域重叠的部分，避免上述抗蚀剂层的形成，其次，在上述抗蚀剂层的表面一侧形成下层一侧栅绝缘膜，其次，与覆盖该抗蚀剂层的上述下层一侧栅绝缘膜一起除去上述抗蚀剂层，然后，在上述下层一侧栅绝缘膜的表面上形成上层一侧栅绝缘膜。
在本发明中，对于上述抗蚀剂层，即便是对于在上述沟道形成区中与和上述源区的低浓度区域或偏移区域毗连的边界区域重叠的部分，也可以避免形成。若像这样地构成，则将变成为这样的结构：在上述沟道形成区中，和与上述源区的低浓度区域或偏移区域毗连的边界区域重叠的部分的上述栅绝缘膜的膜厚，与上述沟道形成区的沟道长度方向的中央部分重叠的部分的上述栅绝缘膜的膜厚比较起来也更厚。
附图说明
图1(A)～(D)的剖面图分别示出了本发明的实施方案1～4的自对准结构的晶体管单体(半导体器件单体)的构成。
图2的曲线图示出了图1所示的晶体管的ON电流特性，和OFF漏电流特性。
图3的工序剖面图示出了本发明的实施方案1的晶体管的制造方法。
图4的工序剖面图示出了本发明的实施方案3的晶体管的制造方法。
图5(A)～(D)的剖面图分别示出了本发明的实施方案5～8的LDD结构的晶体管单体(半导体器件单体)的构成。
图6的曲线图示出了图5所示的晶体管的ON电流特性，和OFF漏电流特性。
图7的工序剖面图示出了本发明的实施方案5的晶体管的制造方法。
图8的工序剖面图示出了本发明的实施方案7的晶体管的制造方法。
图9(A)、(B)的剖面图分别示出了本发明的实施方案9的LDD结构的晶体管单体(半导体器件单体)的构成。
图10是与在其上形成的各个结构要素一起从对向基板一侧看应用本发明的电光装置的俯视图。
图11是图10的H-H’剖面图。
图12是在电光装置的图像显示区域中，已形成了矩阵状地配置的多个像素的各种元件、布线等的等效电路图。
图13的俯视图示出了在电光装置中，在TFT阵列基板上形成的各个像素的构成。
图14是在相当于图4的A-A’线的位置处切断图10和图11所示的电光装置的图像显示区域的一部分时的剖面图。
图15是图10和图11所示的电光装置的图像显示区域的周边区域上形成的电路的俯视图。
图16是图15所示的驱动电路用的TFT的剖面图。
图17是使用电荷注入型的有机薄膜电致发光元件的有源矩阵型电光装置的框图。
图18(A)、(B)分别是扩大示出了图17所示的电光装置中形成的像素区域的俯视图及其剖面图。
图19的框图示出了把本发明的电光装置用做显示装置的电子设备的电路构成。
图20(A)、(B)分别示出了作为使用本发明的电光装置的电子设备的一个实施方案的便携式的个人计算机的说明图和移动电话机的说明图。
图21(A)、(B)分别是现有的自对准结构的TFT的剖面图，和现有的LDD结构的TFT的剖面图。
具体实施方式
在说明把本发明的应用于在电光装置中使用的TFT阵列基板等中的例子之前，参看图1～图9，说明作为本发明的实施方案1～9的晶体管单体(半导体器件单体)的构成和效果。
图1(A)～(D)的剖面图分别示出了本发明的实施方案1～4的晶体管单体(半导体器件单体)的构成。图2的曲线图示出了应用本发明的自对准结构的晶体管的ON电流特性，和OFF漏电流特性。图3和图4的工序剖面图分别示出了实施方案1、3的晶体管单体(半导体器件单体)的制造方法。
图5(A)～(D)的剖面图分别示出了本发明的实施方案5～8的晶体管单体(半导体器件单体)的构成。图6的曲线图示出了应用本发明的LDD结构的晶体管的ON电流特性，和OFF漏电流特性。图7、图8的工序剖面图分别示出了实施方案5、8的晶体管单体(半导体器件单体)的制造方法。
图9(A)、(B)的剖面图分别示出了本发明的实施方案9的底部栅结构的晶体管单体(半导体器件单体)的构成。
[实施方案1]
在图1(A)中，在本形态的半导体器件中，在衬底400上已形成了晶体管40A，该晶体管40A具备：可在源区420和漏区430之间形成沟道的沟道形成区410，和中间存在着栅绝缘膜450与该沟道形成区410对向的栅电极460。分别通过在层间绝缘膜490和栅绝缘膜450上形成的接触孔，把源电极470和漏电极480电连到源区420和漏区430上。
源区420和漏区430，是对于栅电极460自对准性地导入了杂质的高浓度区域。
在本形态中，在沟道形成区410中，与和漏区430毗连的边界区域412重叠的部分的栅绝缘膜450的膜厚，比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚。此外，在沟道形成区410中，与和源区420毗连的边界区域413重叠的部分的栅绝缘膜450的膜厚，也比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚。
就是说，栅绝缘膜450，由构成源区420、漏区430和沟道形成区410的半导体膜440的表面一侧全体上形成的下层一侧栅绝缘膜451，和被形成为避开与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的上层一侧栅绝缘膜452构成，在沟道形成区410中，与和源区420和漏区430毗连的边界区域412、413重叠的部分的栅绝缘膜450，变成为下层一侧栅绝缘膜451和上层一侧栅绝缘膜452的二层结构。相对于此，与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450，则仅仅由下层一侧栅绝缘膜451构成。
在这样地构成的晶体管40A中，由于因漏端的栅绝缘膜450厚而使得在漏端处的电场强度被缓和，故如图2的实线L1所示，OFF漏电流电平低，而且，电流电平的陡峻的上跳也被消除。此外，在沟道形成区410的中央部分411处，由于栅绝缘膜450薄，而且，与LDD结构不同没有低浓度区域，故ON电流电平也高。为此，倘采用本实施方案，则可以提高ON电流特性和OFF漏电流特性这双方。
在制造这样的构成的半导体器件时，首先，如图3(A)所示，在衬底400的表面上形成用来形成沟道形成区410、源区420和漏区430的硅膜等的半导体膜440。另外，虽然未画出来，但是也可以在在衬底400上形成了基底绝缘膜之后再形成半导体膜440。
其次，在栅绝缘膜形成工序中，形成由氧化硅膜或氮化硅膜等构成的下层一侧栅绝缘膜451。
其次，如图3(B)所示，在在下层一侧栅绝缘膜451表面中，至少与沟道形成区410的沟道长度方向上的中央部分411重叠的部分上，形成抗蚀剂层401，同时，在沟道形成区410中对于与漏区430和源区420毗连的边界区域412、413重叠的部分，则避免抗蚀剂层401的形成。
其次，如图3(C)所示，在下层一侧栅绝缘膜451和抗蚀剂层401的表面一侧上形成由氧化硅膜或氮化硅膜等构成的上层一侧栅绝缘膜452。这时，理想的是用覆盖性低的方法形成上层一侧栅绝缘膜452。
其次，如图3(D)所示，与覆盖抗蚀剂层401的上层一侧栅绝缘膜452一起除去(剥离法)抗蚀剂层401。其结果是，栅绝缘膜450，就具有下层一侧栅绝缘膜451和上层一侧栅绝缘膜452构成的2层结构的厚的部分，和仅仅由下层一侧栅绝缘膜451构成的薄的部分。
其次，如图3(E)所示，在形成了栅电极460之后，如图3(F)所示，以栅电极460为掩模向半导体膜440内导入高浓度的杂质，对栅电极460自对准地形成由高浓度区域构成的源区420和漏区430。
[实施方案2]
在实施方案1中说明的半导体器件的制造方法中，在参看图3(B)说明的工序中，如把抗蚀剂层401的范围扩展到用点划线401’表示的范围，则可以形成图1(B)所示的晶体管40B。
在该晶体管40B中，在沟道形成区410中，与和漏区430毗连的边界区域412重叠的部分的栅绝缘膜450的膜厚，虽然比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚，但是对于与和源区420毗连的边界区域413重叠的部分的栅绝缘膜450来说，和与沟道形成区410的沟道长度方向的中央部分411重叠的部分的栅绝缘膜450膜厚相等。
除此之外的构成，与实施方案1是同样的，故对于共通的部分，赋予同一标号地进行图示而省略它们的说明，但是，本实施方案的晶体管40B，由于因漏端的栅绝缘膜厚，在漏端处的电场强度进一步得到缓和，故也会收到OFF漏电流电平低，而且，还可以消除电流电平的陡峻的上跳等，与实施方案1同样的效果。
[实施方案3]
在图1(C)中，在本形态的半导体器件中，晶体管40C，在沟道形成区410中，与和漏区430毗连的边界区域412重叠的部分的栅绝缘膜450的膜厚，也比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚。此外，在沟道形成区410中，与和源区420毗连的边界区域413重叠的部分的栅绝缘膜450的膜厚，也比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚。
但是，在本形态中，与实施方案1不同，栅绝缘膜450由避开与在沟道形成区410的沟道长度方向上的中央部分411重叠的部分的而形成的下层一侧栅绝缘膜451，和在其整个表面上形成的上层一侧栅绝缘膜452构成。为此，相对于在沟道形成区410中，与和漏区430和源区420毗连的边界区域412、413重叠的部分的栅绝缘膜450变成为由下层一侧栅绝缘膜451和上层一侧栅绝缘膜452构成的的2层结构，与在沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450，则仅仅由上层一侧栅绝缘膜452构成。
即便是在像这样地构成的晶体管40C中，由于因漏端的栅绝缘膜450厚，而使得在漏端处的电场强度被缓和，故OFF漏电流电平低，而且，电流电平的陡峻的上跳也可以消除。此外，在沟道形成区410的中央部分411中，由于栅绝缘膜450薄，而且与LDD结构不同没有低浓度区域，故ON电流电平也高。为此，倘采用本发明则可以提高ON电流特性和OFF漏电流特性这双方。
在制造这样的构成的半导体器件时，首先，如图4(A)所示，在衬底400的表面上形成用来形成沟道形成区410、源区420和漏区430的半导体膜440。
其次，在栅绝缘膜形成工序中，在半导体膜440的表面中，至少与沟道形成区410的沟道长度方向上的中央部分411重叠的部分上，形成抗蚀剂层401，同时，在沟道形成区410中对于与漏区430和源区420毗连的边界区域412、413重叠的部分，则避免抗蚀剂层401的形成。
其次，如图4(B)所示，在在半导体膜440和抗蚀剂层401的表面一侧形成了下层一侧栅绝缘膜451之后，如图4(C)所示，用剥离法，与覆盖抗蚀剂层401的下层一侧栅绝缘膜451一起除去抗蚀剂层401。另外也可以在在半导体膜440上形成了下层一侧栅绝缘膜451之后，形成抗蚀剂层并使之图形化而不使用以上所说的剥离法。
其次，如图4(D)所示，在整个表面上形成上层一侧栅绝缘膜452。其结果是，栅绝缘膜450，就具有下层一侧栅绝缘膜451和上层一侧栅绝缘膜452构成的2层结构的厚的部分，和仅仅由下层一侧栅绝缘膜451构成的薄的部分。
其次，如图4(E)所示，在形成了栅电极460之后，如图4(F)所示，以栅电极460为掩模向半导体膜440内导入高浓度的杂质，对栅电极460自对准地形成由高浓度区域构成的源区420和漏区430。
[实施方案4]
在在实施方案3中说明的半导体器件的制造方法中，在参看图4(A)说明的工序中，如把抗蚀剂层401的范围扩展到用点划线401’表示的范围，则可以形成图1(D)所示的晶体管40D。
在该晶体管40D中，在沟道形成区410中，与和漏区430毗连的边界区域412重叠的部分的栅绝缘膜450的膜厚，虽然比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚，但是对于与和源区420毗连的边界区域413重叠的部分的栅绝缘膜450来说，和与沟道形成区410的沟道长度方向的中央部分411重叠的部分的栅绝缘膜450膜厚相等。
除此之外的构成，与实施方案3是同样的，故对于共通的部分，赋予同一标号地进行图示而省略它们的说明，但是，本实施方案的晶体管40D，由于因漏端的栅绝缘膜厚，在漏端处的电场强度进一步得到缓和，故也会收到OFF漏电流低，而且，还可以消除电流电平的陡峻的上跳等，与实施方案3同样的效果。
[实施方案5]
在图5(A)中，在本形态的半导体器件中，在衬底400上形成有LDD结构的晶体管40E，该晶体管40E，具备：可在源区420和漏区430之间形成沟道的沟道形成区410，和中间存在着栅绝缘膜450地与该沟道形成区410对向的栅电极460。分别通过在层间绝缘膜490和栅绝缘膜450上形成的接触孔，把源电极470和漏电极480电连到源区420和漏区430上。
源区420和漏区430，在中间存在着栅绝缘膜450与栅电极460的端部对峙的部分上，具备低浓度源区421和低浓度漏区431，在其外侧具备高浓度源区422和高浓度漏区432。
在本形态中，在沟道形成区410中，与和低浓度漏区431毗连的边界区域412重叠的部分的栅绝缘膜450的膜厚，比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚。此外，在沟道形成区410中，与和低浓度源区421毗连的边界区域413重叠的部分的栅绝缘膜450的膜厚，也比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚。
就是说，栅绝缘膜450，由在构成源区420、漏区430和沟道形成区410的半导体膜440的表面一侧全体上形成的下层一侧栅绝缘膜451，和被形成为避开与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的上层一侧栅绝缘膜452构成，在沟道形成区410中，与低浓度漏区431和低浓度源区421毗连的边界区域412、413重叠的部分的栅绝缘膜450，成为下层一侧栅绝缘膜451和上层一侧栅绝缘膜452的二层结构。相对于此，与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450，则仅仅由下层一侧栅绝缘膜451构成。
在这样地构成的晶体管40E中，由于在中间存在着栅绝缘膜450地与栅电极460对峙的部分上具备低浓度漏区431和低浓度源区421，故如图6的实线L11所示，由于在漏端处的电场强度被缓和，故OFF漏电流电平低。此外，由于在漏端处的栅绝缘膜450厚，故在漏端处的电场强度进一步被缓和，故OFF漏电流电平低，而且，电流电平的陡峻的上跳也被消除。即便如此，由于在沟道形成区410的中央部分411处，栅绝缘膜450薄，故OFF漏电流电平低而ON电流电平高。
在制造这样的构成的半导体器件时，首先，如图7(A)所示，在衬底400的表面上形成用来形成沟道形成区410、源区420和漏区430的硅膜等的半导体膜440。
其次，在栅绝缘膜形成工序中，形成由氧化硅膜或氮化硅膜等构成的下层一侧栅绝缘膜451。
其次，如图7(B)所示，在在下层一侧栅绝缘膜451的表面中，至少与沟道形成区410的沟道长度方向上的中央部分411重叠的部分上，形成抗蚀剂层401，同时，在沟道形成区410中对于与低浓度漏区431和低浓度源区421毗连的边界区域412、413重叠的部分，则避免抗蚀剂层401的形成。
其次，如图7(C)所示，在下层一侧栅绝缘膜451和抗蚀剂层401的表面一侧上形成由氧化硅膜或氮化硅膜等构成的上层一侧栅绝缘膜452。这时，理想的是用覆盖低的方法形成上层一侧栅绝缘膜452。
其次，如图7(D)所示，与覆盖抗蚀剂层401的上层一侧栅绝缘膜452一起除去(剥离法)抗蚀剂层401。其结果是，栅绝缘膜450，就具有下层一侧栅绝缘膜451和上层一侧栅绝缘膜452构成的2层结构的厚的部分，和仅仅由下层一侧栅绝缘膜451构成的薄的部分。
其次，如图7(E)所示，在形成了栅电极460之后，如图7(F)所示，以栅电极460为掩模向半导体膜440内导入低浓度的杂质，对栅电极460自对准地形成低浓度源区421和低浓度漏区431。
然后，如图7(G)所示，在形成了把栅电极460覆盖得比较宽的抗蚀剂掩模402后，从该抗蚀剂掩模402的开口向半导体膜440内导入高浓度杂质，在从中间存在着栅绝缘膜450地与栅电极460的端部对峙的部分向外侧偏移开来的部分上，形成高浓度源区422和高浓度漏区432。其结果是，在中间存在着栅绝缘膜450地与栅电极460的端部对峙的部分上，剩下低浓度源区421和低浓度漏区431。
[实施方案6]
在实施方案5中说明的半导体器件的制造方法中，在参看图7(B)说明的工序中，如把抗蚀剂层401的范围扩展到用点划线401’表示的范围，则可以形成图5(B)所示的晶体管40F。
在该晶体管40F中，在沟道形成区410中，与和低浓度漏区431毗连的边界区域412重叠的部分的栅绝缘膜450的膜厚，虽然比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚，但是对于与和低浓度源区421毗连的边界区域413重叠的部分的栅绝缘膜450来说，和与沟道形成区410的沟道长度方向的中央部分411重叠的部分的栅绝缘膜450膜厚相等。
除此之外的构成，与实施方案5是同样的，故对于共通的部分，赋予同一标号地进行图示而省略它们的说明，但是，本实施方案的晶体管40F，相对OFF漏电流电平低，ON电流电平高等方面，会得到与实施方案5同样的效果。
[实施方案7]
在图5(C)中，在本形态的半导体器件中，晶体管40G，在沟道形成区410中，与和低浓度漏区431毗连的边界区域412重叠的部分的栅绝缘膜450的膜厚，比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚。此外，在沟道形成区410中，与和低浓度源区421毗连的边界区域413重叠的部分的栅绝缘膜450的膜厚，也比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚。
但是，在本形态中，与实施方案5不同，栅绝缘膜450由被形成为避开与在沟道形成区410的沟道长度方向上的中央部分411重叠的部分的下层一侧栅绝缘膜451，和在其整个表面上形成的上层一侧栅绝缘膜452构成。为此，相对于在沟道形成区410中，与和漏区430和源区420毗连的边界区域412、413重叠的部分的栅绝缘膜450成为由下层一侧栅绝缘膜451和上层一侧栅绝缘膜452构成的的2层结构，与在沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450，则仅仅由上层一侧栅绝缘膜452构成。
即便是用像这样地构成的晶体管40G，相对OFF漏电流电平低，ON电流电平高等方面，也会得到与实施方案5同样的效果。
在制造这样的构成的半导体器件时，首先，如图8(A)所示，在衬底400的表面上形成用来形成沟道形成区410、源区420和漏区430的半导体膜440。
其次，在栅绝缘膜形成工序中，在半导体膜440的表面中，至少与沟道形成区410的沟道长度方向上的中央部分411重叠的部分上，形成抗蚀剂层401，同时，在沟道形成区410中对于与低浓度漏区431和低浓度源区421毗连的边界区域412、413重叠的部分上，则避免抗蚀剂层401的形成。
其次，如图8(B)所示，在在半导体膜440和抗蚀剂层401的表面一侧形成了下层一侧栅绝缘膜451之后，如图8(C)所示，与覆盖抗蚀剂层401的下层一侧栅绝缘膜451一起除去抗蚀剂层401。
其次，如图8(D)所示，在整个表面上形成上层一侧栅绝缘膜452。其结果是，栅绝缘膜450，就具有下层一侧栅绝缘膜451和上层一侧栅绝缘膜452构成的2层结构的厚的部分，和仅仅由下层一侧栅绝缘膜451构成的薄的部分。
其次，如图8(E)所示，在形成了栅电极460之后，如图8(F)所示，以栅电极460为掩模向半导体膜440内导入低浓度的杂质，对栅电极460自对准地形成低浓度源区421和低浓度漏区431。
然后，如图8(G)所示，在形成了把栅电极460覆盖的得比较宽的抗蚀剂掩模402后，从该抗蚀剂掩模402的开口向半导体膜440内导入高浓度杂质，在从中间存在着栅绝缘膜450地与栅电极460的端部对峙的部分向外侧偏移开来的部分上，形成高浓度源区422和高浓度漏区432。其结果是，在中间存在着栅绝缘膜450地与栅电极460的端部对峙的部分上，剩下低浓度源区421和低浓度漏区431。
[实施方案8]
在实施方案7中说明的半导体器件的制造方法中，在参看图8(A)说明的工序中，如把抗蚀剂层401的形成范围扩展到用点划线401’表示的范围，则可以形成图5(D)所示的晶体管40H。
在该晶体管40H中，在沟道形成区410中，与和低浓度漏区431毗连的边界区域412重叠的部分的栅绝缘膜450的膜厚，虽然比与沟道形成区410的沟道长度方向上的中央部分411重叠的部分的栅绝缘膜450的膜厚更厚，但是对于与和低浓度源区421毗连的边界区域413重叠的部分的栅绝缘膜450来说，和与沟道形成区410的沟道长度方向的中央部分411重叠的部分的栅绝缘膜450膜厚相等。
除此之外的构成，与实施方案7是同样的，故对于共通的部分，赋予同一标号地进行图示而省略它们的说明，但是，本实施方案的晶体管40H，相对OFF漏电流电平低，而ON电流电平高等方面，会得到与实施方案5同样的效果。
[实施方案9]
在实施方案1～4中，虽然是把本发明应用于顶部栅型的自对准结构的晶体管中，但是，如图9(A)所示，在底部栅型自对准结构的晶体管40L中也可以应用本发明。
此外，实施方案5～8，虽然是在顶部栅型的LDD结构的晶体管中应用本发明，但是，如图9(B)所示，在底部栅型的LDD结构的晶体管40M中也可以应用本发明。
这些任何一个的晶体管40L、40M，除与实施方案1～8比较，栅电极460和沟道形成区410对栅绝缘膜450的的上下位置变成为相反之外，其基本结构与实施方案1～8是同样的。因此，对于那些共同的部分，赋予同一标号进行图示而省略对它们的说明。
此外，在其制造方法中，就如参看图3或图7说明的那样，在栅绝缘膜形成工序中，在形成了下层一侧栅绝缘膜451之后，在下层一侧栅绝缘膜451的表面中，在至少与沟道形成区410的沟道长度方向上的中央部分411重叠的部分上，选择性地形成抗蚀剂层。
其次，可在在下层一侧栅绝缘膜451和抗蚀剂层的表面一侧形成了上层一侧栅绝缘膜452之后，与覆盖抗蚀剂层的上层一侧栅绝缘膜452一起除去抗蚀剂层。
此外，就如参看图4或图8说明的那样，在栅绝缘膜形成工序中，在与沟道形成区410的沟道长度方向上的中央部分411重叠的部分上选择性地形成了抗蚀剂层之后，在抗蚀剂层的表面一侧形成下层一侧栅绝缘膜451。其次，可与覆盖该抗蚀剂层的下层一侧栅绝缘膜451一起除去抗蚀剂层，然后，在整个表面上形成上层一侧栅绝缘膜452。
[其它的实施方案]
在上述实施方案1～9中，作为晶体管用在衬底400上形成的半导体膜440制造TFT，但是，作为半导体层，也可以使用在半导体衬底上外延生长的半导体层或用半导体衬底的表面本身。在该情况下的结构和制造方法，由于仅仅用这些半导体层取代半导体膜440，故说明从略。
此外，在上述形态5～8中，虽然说明的是以LDID结构的TFT为基础应用本发明的例子，但是也可以以偏移栅结构的TFT为基础应用本发明。在该情况下，在图5中，仅仅是低浓度源区421和低浓度漏区431，分别变成为杂质浓度与沟道形成区410相等的偏移区域，在制造方法中，由于仅仅省略参看图7(F)和图8(F)说明的低浓度杂质的导入工序，故说明从略。
[向电光装置应用的应用例]
其次，说明把本发明的半导体器件用做保持电光物质的电光装置用基板(TFT阵列基板)的例子。
(整体构成)
图10是与在其上形成的各个结构要素一起从对向基板一侧看应用本发明的电光装置的俯视图。图11是包括对向基板地示出的图10的H-H’剖面图。
在图10中，本形态的电光装置100，是有源矩阵型的液晶装置，在TFT阵列基板10上，使之沿着对向基板20的边缘那样地设置密封材料107。在密封材料107的外侧的区域上，沿着TFT阵列基板10的一边设置数据线驱动电路101和安装端子102(信号输入端子)，扫描线驱动电路104则沿着与该边毗连的2边形成。此外，在TFT阵列基板10的剩下的一边上，设置用来把设置在图像显示区域10a的两侧的扫描线驱动电路104间连接起来的多条布线105，此外，有时候也利用框缘108的下边等设置预充电电路或检查电路。此外，在对向基板20的拐角部分的至少一个地方上，形成用来在TFT阵列基板10和对向基板20间形成电导通的上下导通构件106。
此外，如图11所示，具有与图10所示的密封材料107大体上相同的轮廓的对向基板20借助于该密封材料107固定粘接到TFT阵列基板10上。另外，密封材料107，是由用来把TFT阵列基板10与对向基板20在它们的周边粘贴起来的光硬化树脂或热硬化树脂等构成的粘接剂，配合有用来使两基板间的距离变成为规定值的玻璃纤维或玻璃微珠等间隙材料。
在TFT阵列基板10上矩阵状地形成有像素电极9a，详细情况将在后边讲述。相对于此，在对向基板20上，在密封材料107的内侧区域上，形成由遮光性材料构成的框缘108，其内侧则变成为图像显示区域10a。此外，在与在TFT阵列基板10上形成的像素电极(后述)的纵横的边界区域对向的区域上，形成被称之为黑色矩阵或黑色条带等的遮光膜23，在其上层一侧形成有由ITO膜构成的对向电极21。
这样地形成的电光装置100，在在投影式显示装置(液晶投影仪)中使用的情况下，结果就变成为把3块电光装置100分别用做RGB用的光阀，向各个电光装置100中的每一者上，作为投影光分别入射通过RGB色分解用的分色镜分解后的各色的色光。因此，如上所说的各个形态的电光装置100上未形成滤色片。但是，在对向基板2中，在与各个像素电极9a对向的区域上，采用与其保护膜一起形成RGB的滤色片的办法，则即便是在投影式显示装置以外，也可以用做后述的便携式计算机、移动电话机、液晶电视等的电子设备的彩色显示装置。
此外，由于可以采用把微型透镜形成为使得对与对向基板20与各个像素对应的办法，提高入射光对像素电极9a的聚光效率。故可以进行明亮的显示。再有还可以采用在对向基板20上叠层若干层的折射率不同的相干层的办法，形成利用光的相干作用产生RGB色的分色滤色片。倘采用带该分色滤色片的对向基板，则可以进行更为明亮的彩色显示。
(电光装置100的构成和工作)
其次，参看图12到图14，对有源矩阵型的电光装置100的构成和工作进行说明。
图12是为了构成电光装置100的图像显示区域10a而矩阵状地形成的多个像素中的各种元件、布线等的等效电路图。图13是已形成了数据线、扫描线、像素电极等的TFT阵列基板上相毗连的像素的俯视图。图14是在相当于图13的A-A’线的位置处的剖面和在TFT阵列基板与对向基之间封入了作为电光物质的液晶的状态的剖面的说明图。另外，在这些各个图中，为了把各层或各个构件作成为在图面上可以识别的那种程度的大小，使各层和每种构件的比例尺不同。
在图12中，在电光装置100的图像显示区域10a中，在矩阵状地形成的多个像素中的每一个像素中，都形成有像素电极9a和用来对该像素电极9a进行控制的像素开关元件用的TFT 30，供给图像信号的数据线6a已电连到该TFT 30的源上。
要写入到数据线6a上的图像信号S1、S2、…、Sn按照该顺序依线供给。此外，扫描线3a已电连到TFT 30的栅上，对于扫描线3a以规定的定时脉冲式地按照该顺序的线顺序加上扫描信号G1、G2、…、Gm。像素电极9a已电连到TFT 30的漏上，采用使本身为开关元件的TFT 30仅仅在规定的期间才变成为ON状态的办法，以规定的定时向各像素写入从数据线6a供给的图像信号S1、S2、…、Sn。像这样地通过像素电极9a写入到液晶内的规定电平的像素信号S1、S2、…、Sn，在与对向基板20上形成的对向电极21(参看图11)之间可以保持一个恒定期间。
在这里，出于防止所保持的像素信号漏泄的目的，与在像素电极9a和对向电极之间形成的液晶电容并联地附加上了存储电容70(电容器)。借助于该存储电容70，像素电极9a的电压，例如，就可以恰好保持比施加源电压的时间长3个数量级的时间。借助于此，就可以改善电荷的保持特性，就可以实现可以进行对比度高的显示的电光装置。另外，作为形成存储电容70的方法，不论是在与本身为用来形成电容的布线的电容线3b之间形成的情况还是在与前级的扫描线3a之间形成的情况都行。
在图13中，在电光装置100的TFT阵列基板10上，在每一个像素上都矩阵状地形成多个透明的像素电极9a(用点线围起来的区域)，沿着像素电极9a的纵横的边界区域，则形成数据线6a(点划线表示)、扫描线3a(用实线表示)和电容线3b(用实线表示)。
如图14所示，TFT阵列基板10的基体，由石英基板或耐热性玻璃板等的透明基板10b构成，对向基板20的基体，由石英基板或耐热性玻璃板等的透明基板20b构成。在TFT阵列基板10上形成有像素电极9a，在其上侧上，形成有由已实施了摩擦处理等的规定的取向处理的聚酰亚胺等构成的取向膜16。像素电极9a例如由透明的ITO(氧化铟锡)膜等的透明的导电性膜构成。此外，取向膜16，例如，可采用对聚酰亚胺膜等的有机膜进行摩擦处理的办法形成。另外，在对向基板20中，在对向电极21的上侧，也形成由聚酰亚胺膜构成的取向膜22，该取向膜22，也是已对聚酰亚胺膜实施了摩擦处理的膜。
在TFT阵列基板10上，在透明基板10b的表面上形成基底保护膜12，同时，在其表面一侧上，在与各个像素电极9a毗连的位置上，形成对各个像素电极9a进行开关控制的像素开关用的TFT 30。
如图13和图14所示，像素开关用的TFT 30，对岛状的由硅膜构成的半导体膜1a，形成有沟道形成区1a’，高浓度源区1d，以及高浓度漏区1e。此外，在半导体膜1a的上层一侧，形成有使该半导体膜1a与扫描线3a进行绝缘的栅绝缘膜2。
在这里，高浓度源区1d和高浓度漏区1e，虽然是对于栅电极(扫描线3a)自对准地形成的，但是，TFT 30却具有参看图1(A)说明的结构，在漏端的栅绝缘膜2厚。因此，在TFT 30中，在漏端处的电场强度被缓和，故OFF漏电流电平低，而且电流电平的陡峻的上跳也可以消除。此外，在沟道形成区1a’的中央部分处，由于栅绝缘膜2薄，而且与LDD结构不同没有低浓度区域，故ON电流电平也高。
另外，在图14中，作为TFT 30，虽然示出的是参看图1(A)说明的结构的TFT，但是，并不限定于图1(A)，也可以使用具有图1(B)到(D)，图5(A)到(D)和图6(A)、(B)所示的结构的TFT。
在像这样地构成的TFT 30的表面一侧上，形成由氧化硅膜构成的层间绝缘膜4、7。在层间绝缘膜4的表面上，形成数据线6a，该数据线6a通过在层间绝缘膜4上形成的接触孔5电连到高浓度源区1d上。在层间绝缘膜7的表面上，形成由ITO膜构成的像素电极9a。像素电极9a，通过是层间绝缘膜7上形成的接触孔7a电连到漏电极6b上，该漏电极6b，通过在层间绝缘膜4和栅绝缘膜2上形成的接触孔8电连到高浓度漏区1e上。在该像素电极9a的表面侧形成由聚酰亚胺膜构成的取向膜16。
此外，对于来自高浓度漏区1e的延长部分1f(下电极)，采用中间存在着与栅绝缘膜2a同时形成的绝缘膜(电介质膜)，与扫描线3a同层的电容线3b作为上电极进行对向的办法，构成存储电容70。
像这样地构成的TFT阵列基板10和对向基板20，被配置为使得像素电极9a和对向电极21面对面，而且，在这些的基板间，向被上述密封材料53(参看图10和图11)围起来的空间内，封入作为电光物质的液晶50，并将之挟持起来。液晶50，在未施加来自像素电极9a的电场的状态下，借助于取向膜形成规定的取向状态。液晶50，例如由一种或把数种的向列液晶混合起来的液晶等构成。
另外，对向基板20和TFT阵列基板10的光入射一侧的面或光出射一侧，可根据要使用的液晶50的种类，就是说，根据TN(扭曲向列)模式、STN(超扭曲向列)模式等等的工作模式，或常态白色模式/常态黑色模式的不同，把偏振薄膜、相位差薄膜、偏振板等配置为规定的朝向。
(外围电路的构成)
再次在图10中，在本形态的电光装置100中，在TFT阵列基板10的表面一侧中，利用图像显示区域10a的周边区域形成数据线驱动电路101和扫描线驱动电路104。这样的数据线驱动电路101和扫描线驱动电路104，基本上说，可用图15和图16所示的N沟型的TFT和P沟型的TFT构成。
图15的俯视图示出了构成扫描线驱动电路104和数据线驱动电路101等的外围电路的TFT的构成。图16是在图11的B-B’线处剖断构成该外围电路的TFT时的剖面图。
在图15和图16中，构成外围电路的TFT，构成为由P沟型的TFT 80和N沟型的TFT 90构成的互补型TFT。构成这些驱动电路用的TFT 80、90的半导体膜60(用虚线示出了轮廓)，中间存在着在衬底10b上形成的基底保护膜12岛状地形成。
在TFT 80、90中，高电位线71和低电位线72，通过接触孔63、64分别电连到半导体膜60的源区上。此外，输入布线66，则分别连接到共通的栅电极65上，输出布线67，则通过接触孔68、69分别电连到半导体膜60的漏区上。
这样的外围电路区域，由于也可以经由与图像显示区域10a同样的工艺形成，故在外围电路区域上也可以形成层间绝缘膜4、7和栅绝缘膜2。
此外，驱动电路用TFT 80、90，也与像素开关用的TFT 30同样，在沟道形成区81、92的两侧，具备高浓度源区82、92，和高浓度漏区84、94。在这里，高浓度源区82、92和高浓度漏区84、94，虽然对于栅电极65自对准地形成，但是，TFT 80、90，却具有参看图1(A)说明的构成，漏端的栅绝缘膜2厚。因此，在TFT 80、90中，由于漏端处的电场强度被缓和，故OFF漏电流电平低，而且，电流电平的陡峻的上跳也被消除。此外，在沟道形成区81、91的中央部分处，由于栅绝缘膜2薄，而且，由于与LDD结构不同没有低浓度区域，故ON电流电平也高。
另外，在图16中，作为TFT 80、90，虽然示出的是参看图1(A)说明的结构的TFT，但是，并不限定于图1(A)，也可以使用具有图1(B)到(D)，图5(A)到(D)和图6(A)、(B)所示的结构的TFT。
[其它的应用例]
在上述形态中，作为半导体器件，虽然是以在有源矩阵型电光装置中使用的TFT阵列基板为例进行的说明，但是，在在使用液晶以外的电光物质的电光装置，例如，要参看图17和图18在以下说明的有机电致发光显示装置中使用的TFT阵列基板，或电光装置以外的半导体器件的制造等中也可以使用本发明。
图17是使用电荷注入型的有机薄膜电致发光元件的有源矩阵型电光装置的框图。图18(A)、(B)分别扩大示出了在图17所示的电光装置中形成的像素区域的俯视图及其剖面图。
图17所示的电光装置100p，是用TFT驱动控制归因于在有机半导体膜中流动驱动电流而发光的EL(电致发光)元件，或LED(发光二极管)元件等的发光元件的有源矩阵型的显示装置，由于在这种类型的电光装置中使用的发光元件都自己发光，故不需要背光源，此外，还具有视野角依赖性小等的优点。
在这里所示的电光装置100p的情况下，在TFT阵列基板10p上，构成多条扫描线3p，在对扫描线3p的延长方向进行交叉的方向上延长设置的多条数据线6p，与这些数据线6p并列的多条共通给电线23p，与数据线6p和扫描线3p之间的交叉点对应的像素区域15p。对于数据线6p来说，构成具备移位寄存器、电平移位器、视频线路、模拟开关的数据一侧驱动电路101p。对于扫描线3p来说，构成具备移位寄存器和电平移位器的扫描一侧驱动电路104p。
此外，在每一个像素区域15p中，都构成通过扫描线3p向栅电极供给扫描信号的第1 TFT 31p(半导体器件)，保持通过该第1 TFT 31P从数据线6p供给的图像信号的保持电容33p(薄膜电容器元件)，向栅电极供给由该保持电容33p保持的图像信号的第2 TFT 32P(半导体元件)，和在通过第2 TFT 32p电连到共通给电线23p上时从共通给电线23p流入驱动电流的发光元件40p。
在本形态中，如图18(A)、(B)所示，不论在哪一个像素区域15p中，都在由玻璃等构成的基板10p’的表面上形成有基底保护膜11p，同时，利用在该基底保护膜11p的表面上岛状地形成的2个半导体膜形成第1 TFT31p和第2 TFT 32p。此外，在第2 TFT 32p的源、漏区中的一方上，电连有中继电极35p，在该中继电极35p上电连有像素电极41p。在该像素电极41p的上层一侧，叠层有空穴注入层42p、作为有机电致发光材料层的有机半导体膜43p、由含锂的铝、钙等的金属膜构成的对向电极20p。在这里，对向电极20p采用跨越数据线6p等的办法遍及多个像素区域15p地形成。
在第2 TFT 32p的源、漏区中的另一方上，通过接触孔电连有共通给电线23p。相对于此，在第1 TFT 31p中，电连在其源、漏区中的一方上的电位保持电极35p，电连到第2栅电极72p的延长部分720p上。对于该延长部分720p来说，在其下层一侧中半导体膜400p中间存在着上层一侧栅绝缘膜50p地对向，由于该半导体膜400p因向其中导入的杂质而已导电化，故与延长部分720p和上层一侧栅绝缘膜50p一起构成保持电容33p。在这里，共通给电线23p已通过层间绝缘膜51p的接触孔电连到半导体膜400p上。
因此，保持电容33p由于保持通过第1 TFT 31p从数据线6p供给的图像信号，故即便是第1 TFT 31p变成为OFF，第2 TFT 32p的栅电极31p也可以保持为与图像信号相当的电位。为此，由于可以连续从共通给电线23p向发光元件40p流动驱动电流，故发光元件40p可以连续发光，显示图像。
即便是在这样的TFT阵列基板10p中，只要对第1 TFT 31p和第2 TFT32p应用参看图1到图9说明的结构，也可以实现电特性的提高和可靠性的提高。
[向电子设备的应用]
其次，参看图19、图20(A)、(B)说明具备使用本发明的电光装置100、100p的电子设备的一个例子。
图19的框图示出了具备与上述的电光装置同样构成的电光装置100的电子设备的构成。图20(A)、(B)分别是作为使用本发明的电光装置的电子设备的一个例子的便携式的个人计算机的说明图和移动电话机的说明图。
在图19中，电子设备的构成为具备：显示信息输出源1000，显示信息处理电路1002，驱动电路1004，电光装置100、100p，时钟产生电路1008，和电源电路1010。显示信息输出源1000的构成为包括ROM(只读存储器)、RAM(读写存储器)、光盘等的存储器、同步输出视频信号的图像信号的同步电路等，根据来自时钟产生电路1008的时钟，对规定格式的图像信号进行处理后向显示信息处理电路1002输出。该显示信息处理电路1002的构成为例如包括放大、极性反转电路、相展开电路、旋转电路、灰度系数修正电路或箝位电路等的众所周知的各种处理电路，由根据时钟信号输入进来的显示信息依次产生数字信号，与时钟信号CLK一起向驱动电路1004输出。驱动电路1004，驱动电光装置100、100p。电源电路1010，向上述各个电路供给规定的电源。另外，在构成电光装置100、100p的TFT阵列基板上也可以形成驱动电路1004，除此之外，在TFT阵列基板上还可以形成显示信息处理电路1002。
作为这样的构成的电子设备，可以举出投影式液晶显示装置(液晶投影仪)、多媒体应对的个人计算机(PC)、工程工作站(EWS)、寻呼机、或移动电话、文字处理机、电视、取景器型或监视器直视型的视频录像机、电子记事本、电子台式计算机、汽车导航装置、POS终端、触摸面板等。
就是说，如图20(A)所示，个人计算机180，具有：具备键盘181的主体部分182，和显示单元183。显示单元183的构成为包括上所说的电光装置100、100p。
此外，如图20(B)所示，移动电话机190，具有多个操作按键191，和上所说的电光装置100、100p。
如上所述，在使用本发明的晶体管中，由于因漏端的栅绝缘膜厚，在漏端处的电场强度被缓和，故OFF漏电流电平低，而且电流电平的陡峻的上跳也被消除。此外，在沟道形成区的中央部分处，栅绝缘膜薄，而且与LDD结构不同，没有低浓度区，ON电流电平也高。为此，倘采用本发明，则可以提高ON电流特性和OFF漏电流特性这双方。

Claims (20)

1.一种半导体器件，在衬底上已形成了具备可在源区与漏区之间形成沟道的沟道形成区、及中间存在着栅绝缘膜地与该沟道形成区对向的栅电极的晶体管的半导体器件中，其特征在于：
在上述沟道形成区中，至少和毗连于上述漏区的边界区域重叠的部分的上述栅绝缘膜的膜厚，比和上述沟道形成区的沟道长度方向上的中央部分重叠的部分的上述栅绝缘膜的膜厚厚。
2.根据权利要求1所述的半导体器件，其特征在于：在上述沟道形成区中，和毗连于上述源区的边界区域重叠的部分的上述栅绝缘膜的膜厚，比和上述沟道形成区的沟道长度方向上的中央部分重叠的部分的上述栅绝缘膜的膜厚厚。
3.根据权利要求1所述的半导体器件，其特征在于：上述源区和上述漏区，在中间存在着上述栅绝缘膜地与上述栅电极对峙的部分上，具备低浓度区域或偏移区域，
在上述沟道形成区中，至少和毗连于上述漏区的低浓度区域或偏移区域的边界区域重叠的部分的上述栅绝缘膜的膜厚，比与上述沟道形成区的沟道长度方向的中央部分重叠的部分的上述栅绝缘膜的膜厚厚。
4.根据权利要求3所述的半导体器件，其特征在于：在上述沟道形成区中，和毗连于上述源区的低浓度区域或偏移区域的边界区域重叠的部分的上述栅绝缘膜的膜厚，比与上述沟道形成区的沟道长度方向的中央部分重叠的部分的上述栅绝缘膜的膜厚厚。
5.根据权利要求1到4中的任何一项所述的半导体器件，其特征在于：上述沟道形成区、上述源区和上述漏区，形成于在上述衬底表面上形成的半导体膜上。
6.根据权利要求1到4中的任何一项所述的半导体器件，其特征在于：上述衬底是半导体衬底，对该半导体衬底，形成有上述沟道形成区、上述源区和上述漏区。
7.一种电光装置，其特征在于：
将权利要求1到4中的任何一项所规定的半导体器件，用作保持电光物质的电光装置用基板，
在该电光装置用基板上矩阵状地形成有具备像素开关用晶体管和像素电极的像素。
8.根据权利要求7所述的电光装置，其特征在于：上述电光物质，是保持在上述电光装置用基板和对向基板之间的液晶。
9.根据权利要求7所述的电光装置，其特征在于：上述电光物质，是在上述电光装置用基板上构成发光元件的有机电致发光材料。
10.一种电子设备，其特征在于：使用了权利要求7中规定的电光装置。
11.一种半导体器件的制造方法，在衬底上形成了具备可在源区和漏区之间形成沟道的沟道形成区，和中间存在着栅绝缘膜地与该沟道形成区对向的栅电极的晶体管的半导体器件的制造方法中，其特征在于：
在形成上述栅绝缘膜的工序中，
首先，形成下层侧栅绝缘膜，
其次，在该下层侧栅绝缘膜的表面中，至少与上述沟道形成区的沟道长度方向上的中央部分重叠的部分上形成抗蚀剂层，并且至少在该沟道形成区中，对于与毗连于上述漏区的边界区域重叠的部分，避免上述抗蚀剂层的形成，
其次，在上述下层侧栅绝缘膜和上述抗蚀剂层的表面侧形成上层侧栅绝缘膜，
然后，与覆盖该抗蚀剂层的上述上层侧栅绝缘膜一起除去上述抗蚀剂层。
12.根据权利要求11所述的半导体器件的制造方法，其特征在于：对于上述抗蚀剂层，在上述沟道形成区中，对于和毗连于上述源区的边界区域重叠的部分，也避免上述抗蚀剂层的形成。
13.一种半导体器件的制造方法，在衬底上形成了具备可在源区和漏区之间形成沟道的沟道形成区，和中间存在着栅绝缘膜地与该沟道形成区对向的栅电极的晶体管的半导体器件的制造方法中，其特征在于：
在形成上述栅绝缘膜的工序中，
首先，至少在与上述沟道形成区的沟道长度方向上的中央部分重叠的部分上形成抗蚀剂层，同时，至少在该沟道形成区中，对于和毗连于上述漏区的边界区域重叠的部分，避免上述抗蚀剂层的形成，
其次，在上述抗蚀剂层的表面侧形成下层侧栅绝缘膜，
其次，与覆盖该抗蚀剂层的上述下层侧栅绝缘膜一起除去上述抗蚀剂层，
然后，在上述下层侧栅绝缘膜的表面上形成上层侧栅绝缘膜。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于：对于上述抗蚀剂层，在上述沟道形成区中，对于和吡连于上述源区的边界区域重叠的部分，也避免上述抗蚀剂层的形成。
15.一种半导体器件的制造方法，在衬底上形成了具有在源区和漏区之间可形成沟道的沟道形成区和中间存在着栅绝缘膜地与该沟道形成区对向的栅电极的、上述源区和上述漏区，在中间存在着上述栅绝缘膜地与上述栅电极对峙的部分上，具备低浓度区域或偏移区域的晶体管的半导体器件的制造方法中，其特征在于：
在形成上述栅绝缘膜的工序中，
首先，形成下层侧栅绝缘膜，
其次，在该下层侧栅绝缘膜的表面中，至少在与上述沟道形成区的沟道长度方向上的中央部分重叠的部分上形成抗蚀剂层，同时，至少在该沟道形成区中，对于和毗连于上述漏区的低浓度区域或偏移区域的边界区域重叠的部分，避免上述抗蚀剂层的形成，
其次，在上述下层侧栅绝缘膜和上述抗蚀剂层的表面侧形成上层侧栅绝缘膜，
然后，与覆盖该抗蚀剂层的上述上层侧栅绝缘膜一起除去上述抗蚀剂层。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于：对于上述抗蚀剂层，在上述沟道形成区中，对于和毗连于上述源区的低浓度源区或偏移区域的边界区域重叠的部分，也避免上述抗蚀剂层的形成。
17.一种半导体器件的制造方法，在衬底上形成了具有在源区和漏区之间可形成沟道的沟道形成区和中间存在着栅绝缘膜地与该沟道形成区对向的栅电极的、上述源区和上述漏区，在中间存在着上述栅绝缘膜地与上述栅电极对峙的部分上，具备低浓度区域或偏移区域的晶体管的半导体器件的制造方法中，其特征在于：
在形成上述栅绝缘膜的工序中，
首先，至少在与上述沟道形成区的沟道长度方向上的中央部分重叠的部分上形成抗蚀剂层，同时，至少在该沟道形成区中，对于和毗连于上述漏区的低浓度区域或偏移区域的边界区域重叠的部分，避免上述抗蚀剂层的形成，
其次，在上述抗蚀剂层的表面侧形成下层侧栅绝缘膜，
其次，与覆盖该抗蚀剂层的上述下层侧栅绝缘膜一起除去上述抗蚀剂层，
然后，在上述下层侧栅绝缘膜的表面上形成上层侧栅绝缘膜。
18.根据权利要求17所述的半导体器件的制造方法，其特征在于：对于上述抗蚀剂层，在上述沟道形成区中对于和毗连于上述源区的低浓度区域或偏移区域的边界区域重叠的部分，也避免上述抗蚀剂层的形成。
19.根据权利要求11到18中的任何一项所述的半导体器件的制造方法，其特征在于：上述半导体层，是在上述衬底表面上形成的半导体膜。
20.根据权利要求11到18中的任何一项所述的半导体器件的制造方法，其特征在于：上述半导体层，是构成上述衬底的半导体衬底。
CNB031563449A 2002-09-20 2003-09-04 半导体器件及其制造方法、电光装置及电子设备 Expired - Lifetime CN1280922C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP275199/2002 2002-09-20
JP2002275199 2002-09-20
JP275200/2002 2002-09-20
JP2002275200 2002-09-20
JP196115/2003 2003-07-11
JP2003196115A JP2004165621A (ja) 2002-09-20 2003-07-11 半導体装置、電気光学装置、電子機器、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1487348A true CN1487348A (zh) 2004-04-07
CN1280922C CN1280922C (zh) 2006-10-18

Family

ID=32512108

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031563449A Expired - Lifetime CN1280922C (zh) 2002-09-20 2003-09-04 半导体器件及其制造方法、电光装置及电子设备

Country Status (5)

Country Link
US (1) US6882016B2 (zh)
JP (1) JP2004165621A (zh)
KR (1) KR20040025845A (zh)
CN (1) CN1280922C (zh)
TW (1) TWI224700B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693919A (zh) * 2006-04-28 2012-09-26 株式会社半导体能源研究所 半导体器件及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
WO2005057665A1 (ja) * 2003-12-08 2005-06-23 Matsushita Electric Industrial Co., Ltd. 電界効果トランジスタ及び電気素子アレイ、並びにそれらの製造方法
US20080224125A1 (en) * 2004-07-12 2008-09-18 Pioneer Corporation (Tmk) Semiconductor Device
KR100594865B1 (ko) 2004-08-10 2006-06-30 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
CN101375406B (zh) * 2006-01-30 2010-09-29 夏普株式会社 薄膜晶体管和具备该薄膜晶体管的有源矩阵基板以及显示装置
US20090224250A1 (en) * 2008-03-10 2009-09-10 Hidayat Kisdarjono Top Gate Thin Film Transistor with Enhanced Off Current Suppression
US8896065B2 (en) * 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
JP2010206154A (ja) * 2009-02-09 2010-09-16 Hitachi Displays Ltd 表示装置
JP5507159B2 (ja) * 2009-08-27 2014-05-28 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8431955B2 (en) * 2010-07-21 2013-04-30 International Business Machines Corporation Method and structure for balancing power and performance using fluorine and nitrogen doped substrates
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP6188900B2 (ja) * 2016-09-27 2017-08-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314834A (en) * 1991-08-26 1994-05-24 Motorola, Inc. Field effect transistor having a gate dielectric with variable thickness
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JP3177360B2 (ja) 1993-11-12 2001-06-18 三洋電機株式会社 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR100699987B1 (ko) * 2001-08-06 2007-03-26 삼성에스디아이 주식회사 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693919A (zh) * 2006-04-28 2012-09-26 株式会社半导体能源研究所 半导体器件及其制造方法
US8980733B2 (en) 2006-04-28 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN1280922C (zh) 2006-10-18
TWI224700B (en) 2004-12-01
US20040113214A1 (en) 2004-06-17
JP2004165621A (ja) 2004-06-10
US6882016B2 (en) 2005-04-19
KR20040025845A (ko) 2004-03-26
TW200407609A (en) 2004-05-16

Similar Documents

Publication Publication Date Title
CN1222815C (zh) 半透过反射型液晶装置和使用其的电子设备
CN1143370C (zh) 半导体装置、电光装置用基板、电光装置、电子装置以及投射型显示装置
CN1487348A (zh) 半导体器件及其制造方法、电光装置及电子设备
CN1149430C (zh) 液晶屏用基板、液晶屏及使用它的电子装置
CN1162744C (zh) 电光装置
CN2687713Y (zh) 电光装置和电子设备
CN1174274C (zh) 电光装置、其制造方法和电子设备
CN1224859C (zh) 半透过反射型液晶装置和使用其的电子设备
CN1178098C (zh) 液晶显示装置
CN1180303C (zh) 半导体器件、电光装置和电子设备
CN2657149Y (zh) 电光装置和电子设备
CN1291273C (zh) 电光装置及电子设备
CN1216316C (zh) 电光装置及电子设备
CN1815536A (zh) 显示装置及其驱动方法
CN1697179A (zh) 半导体器件及其制造方法
CN1651983A (zh) 半透射反射式液晶装置和使用它的电子设备
CN2625931Y (zh) 电光装置以及电子设备
CN1187838C (zh) 电光装置的制造方法
CN1580881A (zh) 像素结构、电光装置和电子设备
CN1901167A (zh) 半导体器件及其制造方法
CN1392440A (zh) 液晶显示装置
CN1591145A (zh) 电光装置和电子设备
CN1591107A (zh) 液晶显示装置
CN1506738A (zh) 液晶装置用的基板、液晶装置和投射型显示装置
CN1624753A (zh) 电光装置、其制造方法和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160811

Address after: 518132 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen

Patentee after: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: Hungary, Budapest, 1163, XVI., Chirak, 24-32.A1.ep.1.em.122

Patentee before: Yin's High Tech Co.,Ltd.

Effective date of registration: 20160811

Address after: Hungary, Budapest, 1163, XVI., Chirak, 24-32.A1.ep.1.em.122

Patentee after: Yin's High Tech Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

CX01 Expiry of patent term

Granted publication date: 20061018

CX01 Expiry of patent term