Nothing Special   »   [go: up one dir, main page]

CN1208849C - 制造半导体发光装置的方法及其制造的半导体发光装置 - Google Patents

制造半导体发光装置的方法及其制造的半导体发光装置 Download PDF

Info

Publication number
CN1208849C
CN1208849C CN02157516.9A CN02157516A CN1208849C CN 1208849 C CN1208849 C CN 1208849C CN 02157516 A CN02157516 A CN 02157516A CN 1208849 C CN1208849 C CN 1208849C
Authority
CN
China
Prior art keywords
column
substrate
layer
layer structures
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN02157516.9A
Other languages
English (en)
Other versions
CN1420571A (zh
Inventor
小出典克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1420571A publication Critical patent/CN1420571A/zh
Application granted granted Critical
Publication of CN1208849C publication Critical patent/CN1208849C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种用于制造半导体发光装置的方法,该装置包括至少一个位于衬底上的第一柱状多层结构,并包含以镓氮化物为基的半导体化合物半导体层,该化合物可由化学式InxGayAlzN(其中x+y+z=1,0≤x≤1,0≤y≤1,0≤z≤1)表示,该方法包括在衬底中形成多个凹槽的第一步骤;和在衬底上形成多个第一柱状多层结构,从而由该凹槽分离的第二步骤。

Description

制造半导体发光装置的方法及其制造的半导体发光装置
技术领域
本发明涉及一种用于制造半导体发光装置的方法,特别是一种用于制造包括位于硅衬底上的作为发光层的氮化物半导体层的半导体发光装置;和利用该方法制造的半导体发光装置。
背景技术
利用氮化物半导体材料,例如GaN、InN、AlN或它们的混合晶体的发光装置通常包括作为蓝宝石衬底上的发光层的氮化物半导体层,该半导体层例如由InxGa1-xN晶体形成。
最近,已经生产出比蓝宝石衬底更便宜、面积更大的硅(Si)衬底。通过用这种Si衬底代替蓝宝石衬底可以制造成本更低的氮化物半导体发光装置。
利用Si衬底制造的氮化物半导体发光装置具有下述问题。氮化物半导体层的热膨胀系数比Si衬底的大。当温度一旦升高到外延生长的温度然后降低到室温时,由于该Si衬底和氮化物半导体层之间热膨胀系数的差异,所以氮化物半导体层将比Si衬底更显著地收缩。
图13为利用Si衬底91的氮化物半导体发光装置500的示意性透视图。如图13所示,当温度升高从而通过外延生长在Si衬底91上形成氮化物半导体层92,然后降到室温时,氮化物半导体层92显著地收缩。其结果是,在Si衬底91和氮化物半导体层92之间的接触面受到张力作用,从而可能导致裂纹93。
在氮化物半导体发光装置具有双异质结构的情况下,当产生裂纹93时,对发光没有贡献的无效漏电量将增加。这妨碍了强光的输出。为了制造寿命较长和发射强光的氮化物半导体装置,必须防止这种裂纹93的产生。
图14为截面视图,示出另一传统的氮化物半导体发光装置600的制造步骤。
该氮化物半导体发光装置600的制造如下。利用氧化物层等在Si衬底91A上形成具有多个开孔(窗口)42B的掩膜层41B,然后通过外延生长在掩膜层41B的各开孔42B中形成氮化物半导体层92B。由于这一步骤,作用于Si衬底91A和氮化物半导体层92A之间的接触面的张力减小,从而防止了裂纹的产生。
该传统方法具有以下问题。根据掩膜层41B的尺寸、掩膜层41B的宽度和材料以及生长温度和流速,用于外延生长的材料保持在掩膜层41B上。这增加了开口42B中的氮化物半导体层92A的位于掩膜层41B附近的周围部分中的材料浓度,使该浓度过高。因此,如图14所示,由于被称为“边缘生长”的生长,开孔42B中的氮化物半导体层92A的周围部分的厚度大约为其中心处厚度的三倍。
如上所述,通过在开孔42B中的外延生长形成氮化物半导体层92A的方法可防止其中心部分裂开,但由于作用于较厚部分的局部变形,氮化物半导体层92A的周围部分中仍然可能出现裂纹。
当衬底由热膨胀系数小于氮化物半导体材料的材料,如Si形成时,很难在防止裂纹产生的同时,生产出一种寿命较长和亮度较强的氮化物半导体发光装置。通过外延生长在开孔中形成氮化物半导体层还不够。
发明内容
本发明所要解决的技术问题是提供一种制造半导体法光装置的方法,其能够消除边缘生长,并进一步防止出现裂纹。
根据本发明的一个方面,提供了一种用于制造半导体发光装置的方法,该装置包括至少一个位于衬底上的第一柱状多层结构,该第一柱状多层结构包含以镓氮化物为基的半导体化合物半导体层,该化合物由化学式InxGayAlzN表示,其中x+y+z=1,0≤x≤1,0≤y≤1,0≤z≤1,所述衬底和所述半导体层具有不同的膨胀系数,该方法包括:
在衬底中形成多个凹槽的第一步骤,该凹槽的宽度大于2μm;和
在衬底上通过外延生长形成多个第一柱状多层结构,并使该第一柱状多层结构被该凹槽分离的第二步骤。
在本发明的一个实施例中,该方法还包括第二步骤之后的第三步骤,去除包括沉淀在凹槽中的外延层的物质;和第三步骤之后的第四步骤,在凹槽中形成绝缘层,该绝缘层的高度足够将多个第一柱状多层结构彼此电隔离。
在本发明的一个实施例中,该方法还包括在第四步骤之后形成用于将多个第一柱状多层结构彼此电连接的透明电极的步骤。
在本发明的一个实施例中,该方法还包括第四步骤之后的以下步骤:形成用于连接各第一柱状多层结构的透明电极;将形成的层板分割为多个切片,并使每个切片包括一个第一柱状多层结构。
在本发明的一个实施例中,凹槽形成为格状图案。衬底包括多个第一区域和多个第二区域,每个区域都由凹槽包围。该多个第一区域和多个第二区域形成为棋盘图案。该方法还包括在第一步骤之前的以下步骤:形成覆盖衬底的掩膜层,去除对应于形成在衬底上的凹槽的掩膜层部分。第二步骤包括以下步骤:去除掩膜层的位于多个第一区域上的部分,在各第一区域上形成第一柱状多层结构,去除掩膜层的位于多个第二区域上的部分,在各第二区域上形成第二柱状多层结构。
在本发明的一个实施例中,该多个第一柱状多层结构的热膨胀系数都大于衬底的热膨胀系数。
在本发明的一个实施例中,衬底由硅形成。
在本发明的一个实施例中,凹槽的深度至少为各第一柱状多层结构在垂直于衬底表面的方向上的厚度的50%,大约为10μm或更小。各槽的宽度为大于等于2μm并小于等于10μm。
在本发明的一个实施例中,凹槽彼此交叉。
因此,这里描述的本发明的优点是可以提供一种用于利用Si衬底制造半导体发光装置,并仍能防止Si衬底和氮化物半导体层之间的接触面产生裂纹的方法。
本领域技术人员在阅读并理解下面结合附图的说明以后,将明白本发明的这些和其他优点。
附图说明
图1为根据本发明第一实施例的半导体发光装置的截面示意图;
图2为图1所示的半导体发光装置的平面视图;
图3为在图1所示的半导体发光装置的制造过程中获得的具有凹槽的Si衬底的截面图;
图4为在图1所示的半导体发光装置的制造过程中获得的层板截面图;
图5为在图1所示的半导体发光装置的制造过程中获得的另一层板的截面图;
图6为根据本发明的第一实施例的另一半导体发光装置的平面视图;
图7为根据本发明第二实施例的半导体发光装置的截面示意图;
图8为图7所示的半导体发光装置的平面视图;
图9为在图7所示的半导体发光装置的制造过程中获得的层板截面图;
图10为在图7所示的半导体发光装置的制造过程中获得的另一层板的截面图;
图11为根据本发明第三实施例的半导体发光装置的截面示意图;
图12为在图11所示的半导体发光装置的制造过程中获得的层板截面图;
图13为传统半导体发光装置的等角视图;以及
图14为另一传统半导体发光装置的界面视图。
具体实施方式
下面将通过结合附图的说明性实施例说明本发明。在说明书中,“柱状多层结构”指包括通过外延生长在Si衬底的一部分上形成的氮化物半导体层的层板。“半导体发光装置”指包括位于Si衬底上的至少一个柱状多层结构的发光装置。
图1为根据本发明第一实施例的半导体发光装置的截面示意图。图2为氮化物半导体发光装置100的示意性平面图。
该氮化物半导体发光装置100包括具有一个水平板(111)的Si衬底11和位于该Si衬底11上的绝缘层31。该绝缘层31具有多个开孔32,氮化物半导体层通过它生长。绝缘层31例如包含SiO2。在各开孔32中,具有柱状多层结构20。该柱状多层结构20包括基于镓氮化物的化合物半导体层,化学式表示为InxGayAlzN(其中x+y+z=1,0≤x≤1,0≤y≤1,0≤z≤1)。
绝缘层31精确的定位在Si衬底11的一个表面中形成的多个凹槽12的底表面上。凹槽12位于Si衬底11上除了四个角中的至少一个所处的位置外的整个表面。凹槽12排列为格状图案,从而彼此垂直交叉。开孔32都由凹槽12包围,且位于Si衬底11上除了四个角中的至少一个所处的位置外的整个表面上(见图2)。开孔32通过绝缘层31从而使Si衬底11的表面暴露。开孔32为正方形,并位于Si<11-2>方向和Si<1-10>方向的矩阵中,氮化物半导体材料在该开孔32中晶体生长。<11-2>方向和<1-10>方向彼此垂直。
柱状多层结构20包括位于Si衬底11的表面上的缓冲层21。该缓冲层21包含掺杂Si的n-AlInN。柱状多层结构20还包括包含n-GaInN的第一覆盖层22和包含InxGa1-xN的发光层23,包含p-AlGaInN的载体块层24和包含p-GaInN的第二覆盖层25。层22、23、24和25在缓冲层21上顺序层叠。柱状多层结构20具有一所需的厚度26。所需的厚度26为在垂直于Si衬底11的水平方向的方向上的厚度。
柱状多层结构20掩闭在绝缘层31中。绝缘层31的顶表面基本上完全被透明电极16覆盖,以使各柱状多层结构20的顶表面,即第二覆盖层25,与透明电极16接触。这样,所有的柱状多层结构20彼此电连接。
在透明电极16的一个角上,具有一个柱状焊接电极17,其用于向透明电极16提供外部电源电流。在Si衬底11的底表面上,具有一个背部电极19。
发光层23可通过改变InxGa1-xN中的x的比率,提供从紫外线光范围到红外光范围的不同波段的发光。在该实施例中,In的比率x被设定为所有的柱状多层结构20的发光层23都发射蓝光。
连接到第二覆盖层25的透明电极16包含厚度小于等于20nm的金属层或ITO层。该ITO层最好包含Ta、Co、Rh、Ni、Pd、Pt、Cu、Ag和Au中的至少一种金属。
背部电极19包含金属,最好为Al、Ti、Zr、Hf、V和Nb中的至少一种。
具有上述结构的氮化物半导体发光装置100以下述方式生产。
图3为具有凹槽12的Si衬底11的截面图。Si衬底11被清洗后,凹槽12形成为预定的格形图案,从而不会与对应于开孔32的位置相互干涉,其中柱状多层结构20生长在该开口中。各槽12都具有大约为5μm的宽度W1,和大约5μm的深度H1。各开孔32的宽度W3大约为100μm。
开孔32的宽度W3最好在50μm-150μm的范围内。当开孔32的宽度W3超过200μm时,由于Si衬底11和柱状多层结构20之间的热膨胀系数不同,将会产生裂纹。
凹槽12可通过活性离子蚀刻(RIE)或通过利用例如包括HF、HNO3和醋酸的混合物的酸对Si进行蚀刻而形成。
各凹槽12的宽度W1最好在2μm-10μm之间。当宽度W1小于2μm时,氮化物半导体材料的生长中的选择性降低,从而两个相邻的柱状多层结构20结合到一起,这更可能产生裂纹。各凹槽12的深度H1最好大于宽度W1,这是因为在这种情况下,两个相邻柱状多层结构20没有合并在一起,因此不会发生裂纹。
深度H1最好为柱状多层结构20的所设计厚度26的50%或更多(图1)。当深度H1小于所设计厚度26的50%时,将发生下面的问题。当在下一生产步骤中在各开孔32中生长柱状多层结构20时,半导体材料从开孔32中出来,并落入凹槽12中。该半导体材料与形成柱状多层结构20的半导体材料结合,从而增加了产生裂纹的可能性。深度H1最好为10μm或其以下。当深度H1大于10μm时,用于形成柱状多层结构20的半导体材料以多晶体状态沉积于各凹槽12的侧壁上。因此,氮化物半导体发光装置100出现漏电流,该电流使氮化物半导体发光装置100的特性变坏,从而降低了发光效率。可以通过在各凹槽12的侧壁上形成氧化物层等掩膜,防止半导体材料沉积在各凹槽12的侧壁上。
凹槽12用于分离在两个相邻开孔32中生长的氮化物半导体层。因此,凹槽12可以为两级或多级。凹槽12例如可利用雕刻或各向异性的蚀刻,将截面形成为V形。
如上所述在Si衬底11中形成凹槽12以后,对Si衬底11的表面进行清洗。然后,将具有凹槽12的Si衬底送入MOCVD装置。该Si衬底11在氢气(H2)环境中在1100℃温度下被清洗。
图4为制造半导体发光装置100的一个步骤的截面图。图4所示的柱状多层结构20是如下这样生长的。
当把流速为10L/min的N2作为运载气体提供给MOCVD装置时,在800℃下分别提供流速为5L/min、20μmol/min和137μmol/min的NH3、三甲基色氨酸铝(TMA)和三甲基色氨酸铟(TMI)。若干秒后,将SiH4气体引入MOCDV装置中,从而执行Si掺杂。这样,Al0.85In0.15N的缓冲层21在对应于开孔32的位置生长为30nm的厚度。
在上述MOVPE的晶体生长中,作为III组气体的有机金属(TMA和TMI)在V组的NH3气体之前几秒被提供。从而修平了缓冲层21,这基于下述可能出现的原因。当NH3在有机金属之前被提供时,Si衬底11的表面被氮化。相反,当在NH3气体之前供应有机金属时,Si衬底11的表面应防止被氮化,在Si衬底11的表面上提供III组元素。在NH3气体之前用于提供有机金属的精确计时根据MOCDV装置的具体情况而改变。
在提供缓冲层21之前,最好提供Al0.95In0.05N层,它比Si衬底11上的缓冲层21具有更多的Al,厚度达到20nm。通过这种结构,Si衬底11和柱状多层结构20之间的接触面的状态得到改进。
当缓冲层21形成之后,终止供应TMA。仍然在800℃,以大约20μmol/min的流速引入TMG,以大约为100μmol/min的流速引入TMI,从而,掺Si的Ga0.92In0.08N晶体生长,从而形成厚度大约为300nm的n型第一覆盖层22。
第一覆盖层22可由GaN形成,它可在缓冲层21形成后通过增加温度而得到。该第一覆盖层22还可由GaInN形成,它包括In而不包括Al。GaInN层可在较低温度下生长,这对抑制Si衬底11中出现裂纹有益。
第一覆盖层22形成后,终止供应TMA、TMI和TMG,衬底温度降低到760℃。然后,分别以6.5μmol/min和2.8μmol/min的流速供应TMI和TMG,从而生长出厚度为3nm的包含In0.18Ga0.82N的阱层。然后,温度升高到850℃,以14μmol/min的样率提供TMG,从而生长包含GaN的阻挡层。阱层和阻挡层的生长以这种方式重复进行,从而形成包括交替提供的五个阱层和五个阻挡层的多级量子阱(MQW)层。该多级量子阱(MQW)层可作为发光层23。
发光层23形成后,在基本上与用于生长最上层阻挡层的温度相似的温度下,分别以11μmol/min、1.1μmol/min和40μmol/min的流速提供TMG、TMA和TMI。同时,以10μmol/min的流速提供作为p型掺杂气体的二茂化镁(biscyclopentadienyl magnesium Cp2Mg)。由此,包含掺Mg的Al0.20Ga0.75In0.05N的p类型载体块层24生长为50nm的厚度。
载体块层24形成后,TMA的供应终止。这样,在基本上相似的温度下掺Mg的GaN进行结晶生长,从而形成厚度为100nm的p类型Ga0.9In0.1N的第二覆盖层25。
这样,在Si衬底11上形成柱状多层结构20。然后,终止TMG、TMI和Cp2Mg的供应,将温度降到室温。然后,将产生的层板从MOCVD装置中取出。所以,如图4所示,在Si衬底11上外延生长柱状多层结构20。
在本实施例中,如上所述,在Si衬底11中形成凹槽12。由于这些凹槽12,柱状多层结构20的各层在平行于Si衬底11的表面方向上具有相同的厚度,边缘没有生长。因此,抑制了裂纹的产生。
在这一点上,在柱状多层结构20形成过程中从开孔32种出来的半导体材料在开孔12中作为包括无意沉积的外延层的物质226。物质226可如下所述方法去除。通过溅射或CVD在形成的层板上形成氧化硅层,然后利用光刻蚀进行蚀刻以形成掩膜层227。利用掩膜层227,通过RIE将凹槽12中的物质226去除。然后,掩膜层227也被去除,这如图5所示。
然后,如图1所示,在凹槽12中形成绝缘层31。该绝缘层31形成得应使后面生产步骤中提供透明电极16时,柱状多层结构20不被短路。
在绝缘层31的整个表面上,透明电极16形成得覆盖所有的柱状多层结构20的第二覆盖层25(p类型Ga0.9In0.1N)。通过该步骤,利用绝缘层31彼此绝缘的柱状多层结构20可通过透明电极16彼此电连接。
然后,在透明电极16的没有柱状多层结构的一个角上形成焊接电极17。背部电极19形成在Si衬底11的底部。这样,就制造出了图1和2所示的氮化物半导体发光装置100。
在根据第一实施例的氮化物半导体发光装置100中,柱状多层结构20通过位于形成在Si衬底11中的凹槽12中的绝缘层31而彼此绝缘,以达到抑制裂纹产生的目的。因此,需要提供用于连接所有柱状多层结构20的透明电极16。在各切片中提供一个用于透明电极16的焊接电极17。
氮化物半导体发光装置100的操作如下所述。外部电压通过焊接电极17施加给透明电极16,这样,电压被提供给通过绝缘层31彼此绝缘的各柱状层结构20。通过各柱状多层结构20和Si衬底11的底表面上的背部电极19之间的电压差,从各柱状多层结构20的发光层23发射光。发光层23发射的光通过透明电极16从各柱状多层结构20的顶表面向上射出。
如上所述,在第一实施例中,凹槽12形成在Si衬底11上,从而将各柱状多层结构20彼此分离。因此,柱状多层结构20的各层在整个开孔32中在平行于Si衬底11表面方向上以均匀的厚度外延生长,而没有边缘生长。因此,可以抑制裂纹的产生。结果是,虽然使用了Si衬底11,但氮化物半导体发光装置100仍然具有寿命长并能强光发射。
图6为根据本发明第一实施例的另一氮化物半导体发光装置100A的示意性平面图。
在该氮化物半导体发光装置100A中,凹槽形成在Si衬底11上,从而使Si衬底11上的绝缘层31具有多个等边三角形开孔32A。如上所述,Si衬底11上的氮化物半导体材料的晶体生长方向为Si<11-2>方向和Si<1-10>方向,这两个方向彼此正交。开孔32A这样排列:三角形的一边在沿<1-10>方向的直线上,三角形的顶点在<11-2>方向上并距离所述边的中心一定距离。每两个相邻的这样排列的三角形都与另一个一边平行于<1-10>方向的三角形交错。另一个三角形的顶点在与<11-2>方向相反的方向上并距离所述边一定距离。
该氮化物半导体发光装置100A包括位于各三角形开孔32A中的柱状多层结构20和透明电极16,焊接电极17和背部电极19。
在柱状多层结构20由六边形的镓氮化合物半导体材料形成时,裂纹可能会在沿平行于GaN层的<11-20>轴的方向上发生。为了避免裂纹的产生,凹槽形成得使GaN层的<11-20>轴平行于三角形开孔32A的一边。当Si衬底11具有一个(111)平面时,凹槽形成得使GaN层的<11-20>轴平行于Si衬底11的Si<1-10>轴。
图7为根据本发明第二实施例的氮化物半导体发光装置200的截面示意图。图8为该氮化物半导体发光装置200的示意性平面图。与参照图1-6描述的第一实施例相同的元件具有相同的附图标记,其说明也将省略。
氮化物半导体发光装置200包括具有一个(111)平面的Si衬底11和位于该Si衬底11上的绝缘层31。该绝缘层31具有两种类型的开孔32B和32C。在各开孔32B中,具有柱状多层结构20。在各开孔32C中,具有柱状多层结构40。绝缘层31包含例如SiO2
绝缘层31精确的位于形成在Si衬底11上的一个表面中的多个凹槽12A的底表面上。该凹槽12A位于Si衬底11中除了四个角中的至少一个所处的位置外的整个表面上(见图8)。槽12A为格子图案,以彼此正交交叉。开孔32B和32C都由凹槽12A包围,并位于除了四个角的至少一个的所处的位置外的所有地方。开孔32B和32C通过绝缘层31,以暴露出Si衬底11。开孔32B和32C为正方形,并位于Si<11-2>方向和Si<1-10>方向的矩阵中,氮化物半导体材料在开孔32B和32C中进行晶体生长。<11-2>方向和<1-10>方向彼此正交。开孔32B和32C在<11-2>方向和<1-10>方向上交替排列。开孔32B和32C都以棋盘图案排列。
各开孔32B中的柱状多层结构20包括位于Si衬底11的表面上的缓冲层21。该缓冲层21包含掺杂Si的n-AlInN。柱状多层结构20还包括含有n-GaInN的第一覆盖层22和含有InxGa1-xN的发光层23,含有p-AlGaInN的载体块层24和含有p-GaInN的第二覆盖层25。层22、23、24和25在缓冲层21上顺序层叠。
各开孔32C中的柱状多层结构40包括位于Si衬底11的表面上的厚度为500nm的GaAs低温缓冲层41。该柱状多层结构40还包括厚度为1μm的GaAs基础层42,厚度为200nm的n-AlGaAs覆盖层43,AlGaAs有源层44,p-AlGaAs覆盖层45和p-GaAs接触层46。层42、43、44、45和46在缓冲层41上顺序层叠。
柱状多层结构20和40被埋藏在绝缘层31以下。绝缘层31的顶表面基本上完全被一透明电极16覆盖,从而使各柱状多层结构20和40的顶表面,即所有柱状多层结构20的第二覆盖层25和所有柱状多层结构40的接触层46都与透明电极16接触。以这种方式,所有的柱状多层结构20和40彼此电连接。
在透明电极16的一角上,具有用于向透明电极16提供外部电流的圆柱状焊接电极17。在Si衬底11的底表面具有背部电极19。
具有上述结构的氮化物半导体发光装置200以下述方式制造。
图9示出具有凹槽12A和柱状多层结构20的Si衬底11的截面示意图。凹槽12A和柱状多层结构20以下述方式形成。
首先,在Si衬底11的整个表面上形成100nm厚的掩膜51。掩膜51由氧化物材料,如SiO2或氮化物材料,如SiN等形成。掩膜51的厚度最好为50nm或更大。当掩膜51的厚度小于50nm时,掩膜51很容易剥离,用于培养柱状多层结构20的氨气很容易渗透到掩膜层51中,从而趋于氮化Si衬底11的表面。这些现象对后面的生产步骤有不利的影响。在掩膜51形成后,可通过光刻蚀或蚀刻去除宽度为5μm的掩膜51的部分。然后,利用包括HF、HNO3和醋酸的混合酸对Si衬底11进行蚀刻。从而在Si衬底11中形成凹槽12A。然后,去除在Si衬底11上的将要形成柱状多层结构20的区域的掩膜51部分。柱状多层结构20可通过第一实施例所述的方法在这些区域生长。
然后,如图10所示,去除在Si衬底11的区域(图10中只示出一个)上的掩膜51的剩余部分,这些部分上不会形成柱状多层结构40。柱状多层结构20可由氧化层保护,然后生成柱状多层结构40。该柱状多层结构40以GaAs为基,并发射长波长的光。
然后,去除用于保护柱状多层结构20的氧化层。形成绝缘层31,从而使其覆盖柱状多层表面20和40的侧表面和柱状多层结构20和40的部分表面。如图7所示,各柱状多层结构20位于开孔32B中,柱状多层结构40都位于开孔32C中。形成绝缘层31,这样,在下一步骤中提供透明电极16时,柱状多层结构20和40不会短路。
在绝缘层31的整个表面上,形成透明电极16,从而覆盖所有柱状多层结构20的第二覆盖层25(p类型Ga0.9In0.1N)和所有柱状多层结构40的p-GaAs接触层46。通过该步骤,由绝缘层31彼此绝缘的柱状多层结构20和40通过透明电极16彼此电连接。
然后,在透明电极16的一角上,或在对应于没有柱状多层结构20或40的透明电极16的一个区域上形成焊接电极17。在Si衬底11的底表面上形成背部电极19。这样,可制造出图7和8所示的氮化物半导体发光装置200。
可以为各柱状多层结构20和40提供透明电极16、焊接电极17和背部电极19。
图11为根据本发明第三实施例的氮化物半导体发光装置300的截面示意图。与参照图1-6描述的第一实施例相同的元件具有相同的附图标记,其说明也将省略。
在氮化物半导体发光装置300中,绝缘层31中的开孔32的宽度大于第一实施例中的宽度。即使当氮化物半导体发光装置300的各切片包括一个柱状多层结构20时,也能产生所需的半导体发光装置。
氮化物半导体发光装置300包括具有一个(111)平面的Si衬底11和位于该Si衬底11上的绝缘层31。该绝缘层31具有一开孔32,柱状多层结构20在该开孔中生长。绝缘层31例如包含SiO2
绝缘层31精确的位于在Si衬底11上形成的一个表面中的多个凹槽12的底表面上。该凹槽12包围开孔32。开孔32通过绝缘层31从而暴露出Si衬底11。
各开孔32中的柱状多层结构20包括位于Si衬底11的表面上的缓冲层21。该缓冲层21包含掺杂Si的n-AlInN。柱状多层结构20还包括包含有n-GaInN的第一覆盖层22和含有InxGa1-xN的发光层23,含有p-AlGaInN的载体块层24和含有p-GaInN的第二覆盖层25。层22、23、24和25在缓冲层21上顺序层叠。
柱状多层结构20被埋藏在绝缘层31以下。绝缘层31的顶表面基本上完全被透明电极16覆盖,从而使柱状多层结构20的顶表面,即所有柱状多层结构20的第二覆盖层25与透明电极16接触。
在透明电极16的一角上,具有用于向透明电极16提供外部电流的焊接电极17。在Si衬底11的底表面具有背部电极19。
具有上述结构的氮化物半导体发光装置200以下述方式制造。
图12示出具有凹槽12的Si衬底11的截面示意图。Si衬底11被清洗后,凹槽12形成为上述的格形图案,从而不会与对应于多个开孔32的位置相互干涉,其中柱状多层结构20生长在该开口中。各槽12都具有大约为5μm的宽度W1,和大约5μm的深度H1。各开孔32的宽度W3大约为200μm,大于第一实施例的。开孔32的宽度W3最好在200μm-400μm的范围内。
如上所述在Si衬底11中形成凹槽12以后,对Si衬底11的表面进行清洗。因此,将具有凹槽12的Si衬底11送入MOCVD装置。该Si衬底11在氢气(H2)环境中在1100℃温度下被清洗。
当使用流速为10L/min的N2作为运载气体提供给MOCVD装置时,在800℃下分别提供流速为5L/min、20μmol/min和137μmol/min的NH3、三甲基色氨酸铝(TMA)和三甲基色氨酸铟(TMI)。若干秒后,将SiH4气体引入MOCDV装置中,以执行Si掺杂。这样,Al0.85In0.15N的缓冲层21在对应于开孔32的各位置生长为30nm的厚度。
在上述MOVPE的晶体生长中,作为III组气体的有机金属(TMA和TMI)在V组的NH3气体之前几秒被提供。为了下述的可能原因,它修平缓冲层21。当在有机金属之前提供NH3时,Si衬底11的表面被氮化。相反,当在NH3之前提供有机金属时,Si衬底11的表面可防止被氮化,在Si衬底11的表面上提供有一III组元素。在NH3气体之前提供有机金属的精确计时根据MOCDV装置的具体情况而改变。
在提供缓冲层21之前,最好提供Al0.95In0.05N层,它比Si衬底11上的缓冲层21具有更高多的Al,厚度达到20nm。通过这种结构,Si衬底11和柱状多层结构20之间的接触面的状态得到改进。
当缓冲层21形成之后,TMA的提供被终止。仍然在800℃,以大约20μmol/min的流动率引入TMG,以大约为100μmol/min的流动率引入TMI,这样,掺Si的Ga0.92In0.08N晶体生长,从而形成厚度大约为300nm的n型第一覆盖层22。
第一覆盖层22可由GaN形成,它可在缓冲层21形成后通过增加温度而得到。该第一覆盖层22还可由GaInN形成,它包括In而不包括Al。GaInN层可在较低温度下生长,这对抑制Si衬底11中出现裂纹有好处。
第一覆盖层22形成后,TMA、TMI和TMG的供应终止,衬底温度降低到760℃。然后,分别以6.5μmol/min和2.8μmol/min的流速提供TMI和TMG,从而生长出厚度为3nm的包含In0.18Ga0.82N的阱层。然后,温度升高到850℃,以14μmol/min的流速提供TMG,从而生长包含GaN的阻挡层。阱层和阻挡层的生长以这种方式重复进行,从而形成包括交替提供的五个阱层和五个阻挡层的多级量子阱(MQW)层。该多级量子阱(MQW)层可作为发光层23。
发光层23形成后,在基本上与用于生长最上层阻挡层的温度相似的温度下,分别以11μmol/min、1.1μmol/min和40μmol/min的流速提供TMG、TMA和TMI。基本同时,以10μmol/min的流速提供作为p型掺杂气体的二茂化镁(Cp2Mg)。然后,包含掺Mg的Al0.20Ga0.75In0.05N的p类型载体块层24生长为50nm的厚度。
载体块层24形成后,TMA的供应终止。这样,在基本上相似的温度下掺Mg的GaN进行晶体生长,从而形成厚度为100nm的p类型Ga0.9In0.1N的第二覆盖层25。
这样,在Si衬底11上形成柱状多层结构20。然后,终止TMG、TMI和Cp2Mg的供应,将温度降到室温。然后,将产生的层板从MOCVD装置中取出。
在绝缘层的整个表面上,形成透明电极16,使其覆盖位于各开孔32中的柱状多层结构20的第二覆盖层25。然后,在各透明电极16上形成焊接电极17。背部电极19形成在Si衬底11的底部表面对应于各透明电极16的位置。形成的层板被分为多个切片,每个切片包括一个柱状多层结构20。这样,就制造出了图11所示的氮化物半导体发光装置300。
氮化物半导体发光装置300外形上与Si衬底上没有形成任何凹槽的氮化物半导体发光装置相似。但是,在氮化物半导体发光装置300的制造过程中,在Si衬底11中形成凹槽12抑制了边缘生长,而这种边缘生长是在柱状多层结构20形成中出现的。这种对边缘生长的抑制对避免裂纹的产生是必需的。
在所有上述的实施例中,柱状多层结构20可具有大于Si衬底11的热膨胀系数。
根据本发明,为了将多个柱状多层结构彼此分离,在Si衬底中形成槽。槽的形成阻止了边缘生长,即柱状多层结构的层的厚度的局部增加。结果,柱状多层结构的各层变得平整,从而抑制了裂纹的产生。
结果,实现了在使用Si衬底的情况下的具有寿命长和强光发射的氮化物半导体发光装置。
本发明提供了一种用于制造具有Si衬底并同时可防止Si衬底和氮化物半导体层之间的接触面发生裂纹的半导体发光装置的方法,和通过这种方法制造的半导体发光装置。
本领域技术人员在不脱离本发明的范围和精神的情况下,很容易进行其它修改。因此,附加权利要求的范围并不会局限于前述说明书的范围,而是作为扩展解释。

Claims (9)

1.一种用于制造半导体发光装置的方法,该装置包括至少一个位于衬底上的第一柱状多层结构,该第一柱状多层结构包含以镓氮化物为基的半导体化合物半导体层,该化合物由化学式InxGayAlzN表示,其中x+y+z=1,0≤x≤1,0≤y≤1,0≤z≤1,所述衬底和所述半导体层具有不同的膨胀系数,该方法包括:
在衬底中形成多个凹槽的第一步骤,所述凹槽的宽度大于2μm;和
在衬底上通过外延生长形成多个第一柱状多层结构,并使该第一柱状多层结构被该凹槽分离的第二步骤。
2.如权利要求1所述的方法,还包括:
第二步骤之后的第三步骤,去除包括通过外延生长沉积在凹槽中的外延层的物质;和
第三步骤之后的第四步骤,在凹槽中形成绝缘层,该绝缘层的高度足够将多个第一柱状多层结构彼此电隔离。
3.如权利要求2所述的方法,还包括:
在第四步骤之后形成用于将多个第一柱状多层结构彼此电连接的透明电极的步骤。
4.如权利要求2所述的方法,还包括:
第四步骤之后的以下步骤:形成用于连接各第一柱状多层结构的透明电极;将通过上述步骤形成的层板分成多个切片,每个切片都包括一个第一柱状多层结构。
5.如权利要求1所述的方法,其中:
凹槽形成为格状图案,
衬底包括多个第一区域和多个第二区域,每个区域都由凹槽包围,
该多个第一区域和多个第二区域以棋盘图案布置,和
该方法还包括在第一步骤之前的以下步骤:形成覆盖衬底的掩膜层,去除对应于形成在衬底上的凹槽的掩膜层部分,和
第二步骤包括以下步骤:
去除位于多个第一区域上的掩膜层部分,在各第一区域上形成第一柱状多层结构,和
去除位于多个第二区域上的掩膜层部分,在各第二区域上形成第二柱状多层结构。
6.如权利要求1所述的方法,其中,多个第一柱状多层结构的每一个的热膨胀系数都大于衬底的热膨胀系数。
7.如权利要求1所述的方法,其中,衬底由硅形成。
8.如权利要求1所述的方法,其中:
各凹槽的深度至少为多个第一柱状多层结构的每一个在垂直于衬底表面的方向上的厚度的50%,并为10μm或更小,且
各凹槽的宽度为大于等于2μm并小于等于10μm。
9.如权利要求1所述的方法,其中,凹槽彼此交叉。
CN02157516.9A 2001-11-15 2002-11-15 制造半导体发光装置的方法及其制造的半导体发光装置 Expired - Fee Related CN1208849C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP350838/2001 2001-11-15
JP2001350838A JP2003152220A (ja) 2001-11-15 2001-11-15 半導体発光素子の製造方法および半導体発光素子

Publications (2)

Publication Number Publication Date
CN1420571A CN1420571A (zh) 2003-05-28
CN1208849C true CN1208849C (zh) 2005-06-29

Family

ID=19163254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02157516.9A Expired - Fee Related CN1208849C (zh) 2001-11-15 2002-11-15 制造半导体发光装置的方法及其制造的半导体发光装置

Country Status (4)

Country Link
US (1) US6703253B2 (zh)
JP (1) JP2003152220A (zh)
CN (1) CN1208849C (zh)
TW (1) TW589748B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513797A (ja) * 2001-12-21 2005-05-12 アイクストロン、アーゲー Iii−vレーザ構造部品の製作方法
ES2356606T3 (es) * 2003-08-08 2011-04-11 Kang, Sang-Kyu Microdiodo emisor de luz de nitruro con alto brillo y procedimiento de fabricación del mismo.
US7122398B1 (en) * 2004-03-25 2006-10-17 Nanosolar, Inc. Manufacturing of optoelectronic devices
KR100595884B1 (ko) * 2004-05-18 2006-07-03 엘지전자 주식회사 질화물 반도체 소자 제조 방법
TWI442456B (zh) 2004-08-31 2014-06-21 Sophia School Corp 發光元件
JP4772314B2 (ja) * 2004-11-02 2011-09-14 シャープ株式会社 窒化物半導体素子
KR100624448B1 (ko) * 2004-12-02 2006-09-18 삼성전기주식회사 반도체 발광소자 및 그 제조방법
JP4703236B2 (ja) * 2005-03-31 2011-06-15 三洋電機株式会社 発光装置及びその製造方法
CN1697205A (zh) * 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008051503A2 (en) * 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
WO2008124154A2 (en) * 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR101093588B1 (ko) 2007-09-07 2011-12-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티-정션 솔라 셀
TWI464899B (zh) * 2008-05-09 2014-12-11 Advanced Optoelectronic Tech A method for manufacturing a semiconductor element
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8034697B2 (en) 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) * 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
KR101541512B1 (ko) 2009-03-31 2015-08-03 삼성전자 주식회사 발광 장치
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
JP5667360B2 (ja) * 2009-12-21 2015-02-12 住友化学株式会社 半導体基板、電子デバイスおよび半導体基板の製造方法
DE102011111919B4 (de) 2011-08-30 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP2015050390A (ja) 2013-09-03 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
TWI504018B (zh) * 2013-10-03 2015-10-11 Univ Nat Taiwan 半導體元件及其製造方法
KR20180018659A (ko) * 2015-06-08 2018-02-21 코닝 인코포레이티드 전달이 없는 마이크로엘이디 디스플레이
EP3455882B1 (fr) * 2016-05-13 2021-08-11 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes au nitrure de gallium
CN108242387B (zh) * 2016-12-23 2021-03-05 财团法人工业技术研究院 半导体基板结构
KR102534248B1 (ko) 2018-07-17 2023-05-18 삼성전자주식회사 발광 소자 패키지
CN110911536A (zh) * 2019-12-13 2020-03-24 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
JP2022152161A (ja) * 2021-03-29 2022-10-12 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59225518A (ja) 1983-06-06 1984-12-18 Mitsubishi Electric Corp 液相エピタキシヤル成長方法
JPH10135140A (ja) 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子
JP3270704B2 (ja) 1997-03-10 2002-04-02 日本電信電話株式会社 半導体微小構造体の製造方法
DE19715572A1 (de) 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法

Also Published As

Publication number Publication date
TW589748B (en) 2004-06-01
US6703253B2 (en) 2004-03-09
JP2003152220A (ja) 2003-05-23
CN1420571A (zh) 2003-05-28
TW200301970A (en) 2003-07-16
US20030092210A1 (en) 2003-05-15

Similar Documents

Publication Publication Date Title
CN1208849C (zh) 制造半导体发光装置的方法及其制造的半导体发光装置
CN1194425C (zh) 半导体发光器件及其制造方法
CN1157804C (zh) 氮化半导体器件及其制造方法
JP5556657B2 (ja) Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
CN1220278C (zh) 发光器件及其制造方法
CN1189920C (zh) 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件
CN100350641C (zh) 氮化物半导体器件
US6635901B2 (en) Semiconductor device including an InGaAIN layer
CN1274008C (zh) Ⅲ族氮化物系化合物半导体器件及其制造方法
CN1272886C (zh) 脊形波导型半导体激光器
KR100989564B1 (ko) 반도체 발광소자와 그 제조방법, 집적형 반도체 발광장치와 그 제조방법, 화상 표시장치와 그 제조방법, 및 조명 장치와 그 제조방법
WO2009154215A1 (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
KR101077078B1 (ko) 질화 갈륨계 화합물 반도체 발광소자
US7910154B2 (en) Nitride-based light emitting devices and methods of manufacturing the same
CN1622350A (zh) 半导体发光元件及其制造方法
CN1457539A (zh) 氮基半导体激光器件和其生产方法
CN1698212A (zh) 使用氮化物半导体的发光器件和其制造方法
CN1136720A (zh) 半导体激光二极管及其制造方法
CN1886827A (zh) 经表面粗化的高效氮化镓基发光二极管
CN1943044A (zh) 用于制造辐射发射的半导体芯片的方法
CN1487606A (zh) 氮化物系半导体发光元件
CN1147010C (zh) 自钝化非平面结三族氮化物半导体器件及其制造方法
TW201421543A (zh) 磊晶晶圓及其製造方法
CN102104094A (zh) 发光元件及其制造方法
JP4701513B2 (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050629

Termination date: 20211115

CF01 Termination of patent right due to non-payment of annual fee