Nothing Special   »   [go: up one dir, main page]

CN1264156A - 复合元件、衬底叠层及分离方法、层转移及衬底制造方法 - Google Patents

复合元件、衬底叠层及分离方法、层转移及衬底制造方法 Download PDF

Info

Publication number
CN1264156A
CN1264156A CN00101844A CN00101844A CN1264156A CN 1264156 A CN1264156 A CN 1264156A CN 00101844 A CN00101844 A CN 00101844A CN 00101844 A CN00101844 A CN 00101844A CN 1264156 A CN1264156 A CN 1264156A
Authority
CN
China
Prior art keywords
substrate
layer
separation
stack
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00101844A
Other languages
English (en)
Inventor
柳田一隆
近江和明
坂口清文
栗栖裕和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1264156A publication Critical patent/CN1264156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

键合第一与第二衬底而形成的键合衬底叠层被恰当地分离。具有内部多孔层以及多孔层上的单晶硅层和绝缘层的第一衬底(10)与第二衬底,在偏离中心位置的情况下紧密接触,以便制备具有突出部分的键合衬底叠层(30),第一衬底(10)的外边沿在突出部分处突出到第二衬底(20)的外边沿外面。首先,将流体喷射到突出部分以形成分离开始部分(40),然后,在旋转键合衬底叠层(30)时,从分离开始部分(40)开始分离。

Description

复合元件、衬底叠层及分离方法、 层转移及衬底制造方法
本发明涉及到复合元件及其分离方法、键合衬底叠层及其分离方法，转移层的转移方法以及SOI衬底制造方法。
具有SOI(绝缘体上硅)结构的衬底(SOI衬底)即在绝缘层上有单晶硅层的衬底。采用这种SOI结构的器件具有普通硅衬底无法得到的许多优点。这些优点的例子如下：
(1)由于介电隔离容易而可提高集成度。
(2)可提高抗辐射能力。
(3)由于寄生电容小而可提高器件的工作速度。
(4)不需要阱台阶。
(5)可防止闭锁。
(6)可用薄膜制作方法来制作完全耗尽的场效应晶体管。
由于SOI结构有上述各种优点，故近几十年对它的制作方法进行了各种研究。
作为一种SOI技术，用CVD(化学汽相淀积)方法在单晶蓝宝石衬底上异质外延生长硅的SOS(蓝宝石上硅)技术，早已为人所知。这一SOS技术曾经被认为是最成熟的SOI技术。但由于例如硅层与下方蓝宝石衬底之间的界面中的晶格失配产生大量晶体缺陷、组成蓝宝石衬底的铝混杂在硅层中、衬底昂贵以及难以获得大的面积，SOS技术至今未能得到实际应用。
近来曾试图不用任何蓝宝石衬底来实现SOI结构。这些努力粗略地分成二种方法。
在第一种方法中，对单晶硅衬底表面进行氧化，并在氧化膜(SiO2层)中制作窗口以局部暴露硅衬底。用暴露的部分作为子晶，横向外延生长单晶硅，从而在SiO2上制作单晶硅层(在此方法中，硅层淀积在SiO2层上)。
在第二种方法中，单晶硅衬底本身被用作有源层，而SiO2层制作在衬底的下表面(在此方法中，不淀积硅层)。
已知的实现第一种方法的技术有：用CVD从单晶硅层沿水平方向直接外延生长单晶硅的方法(CVD)、淀积非晶硅并借助于退火而在固相中横向外延生长单晶硅的方法(固相外延生长)、用诸如电子束或激光束之类的聚焦能量束辐照非晶硅层或多晶硅层以便借助于熔化再结晶而在SiO2层上生长单晶硅层的方法(束退火)、或用棒状加热器扫描带状熔区的方法(区域熔化再结晶)。
所有这些方法都具有优点和缺点以及许多控制、产率、均匀性和质量方面的问题，因而在工业应用的意义上一直未能得到实际应用。例如，CVD为了制作平坦的薄膜而需要牺牲性氧化。固相外延生长的结晶性不好。在束退火中，扫描聚焦束所要求的工艺时间以及对束的叠加或聚焦点的调整的可控性都存在问题。区域熔化再结晶是最成熟的方法，并在试验基础上已经制造了相当大规模的集成电路。但由于不希望有地残留有大量诸如小晶粒边界之类的晶体缺陷，无法制造少数载流子器件。
下列四种技术可用作上述的第二种方法即不使用硅衬底作为外延生长子晶的方法。
作为第一种技术，在具有用各向异性腐蚀方法制作在表面中的V型槽的单晶硅衬底上，制作氧化膜。在氧化膜上淀积厚度几乎与单晶硅衬底相同的多晶硅层。然后，从下表面抛光单晶硅衬底，从而在厚的多晶硅层上形成具有被V形槽环绕和介电隔离的单晶硅区域的衬底。用这种技术可形成具有满意结晶性的衬底。但存在与淀积厚度高达数百μm的多晶硅的工序或从下表面抛光单晶硅衬底以留下隔离的硅有源层相关的可控性和产率的问题。
第二种技术是SIMOX(用离子注入的氧进行分离)。在此技术中，氧离子被注入到单晶硅衬底之中以形成SiO2层。在此技术中，为了在衬底中形成SiO2层，氧离子的注入剂量必须为1018(离子/cm2)或更高。这一注入需要很长的时间，导致产率低而制造成本高。此外，由于产生了大量晶体缺陷，对于制造少数载流子器件来说，其质量也太低了。
作为第三种技术，借助于对多孔硅层进行氧化形成介电隔离而制作SOI结构。在此技术中，用质子注入(见Imai等人的论文J.Crystal Growth，vol.63，547(1983))或外延生长和图形化的方法，在p型单晶硅衬底表面上制作n型硅岛。将此衬底在HF溶液中进行阳极氧化，以便只将n型硅岛周围的p型衬底转变成多孔结构。然后，用加速氧化的方法，对n型硅岛进行介电隔离。在此技术中，由于在器件工序之前必须确定待要隔离的硅区域，故器件设计的自由度受到限制。
作为第四种技术，借助于用退火或粘合剂将单晶硅衬底键合到另一个热氧化的单晶硅衬底而制作SOI结构。在此技术中，用来制作器件的有源层必须均匀地薄。更具体地说是，厚度为数百μm的单晶硅衬底必须减薄到μm数量级或更薄。
抛光或选择性腐蚀可用来减薄衬底。
单晶硅衬底很难用抛光方法来均匀地减薄。特别是减薄到亚微米数量级时，变化范围是百分之几十。随着晶片尺寸的增大，这一困难更明显。
选择性腐蚀可有效地用来均匀地减薄衬底。但选择比低达约102，腐蚀之后的表面平整度很差，因而SOI层的结晶性不能令人满意。
在制作诸如光接收元件或投影液晶显示器件之类的接触传感器的过程中，以玻璃衬底为代表的透明衬底是重要的。为了实现具有传感器或显示器件的较高的密度和分辨率的高精密象素(图象元件)，需要高性能的驱动元件。为此目的，已经出现了对在透明衬底上制作具有优异结晶性的单晶硅层的要求。
但当硅层被淀积在以玻璃衬底为代表的透明衬底上时，只得到非晶硅层或多晶硅层。这是由于透明衬底具有非晶结构，制作在此衬底上的硅层反映了透明衬底晶体结构的无序性。
本申请人在日本专利公开No.5-21338中公开了一种新的SOI技术。在此技术中，用在单晶硅衬底上制作多孔层并在其表面上制作无孔单晶层的方法得到的第一衬底，经由绝缘层被键合到第二衬底。然后，此键合衬底叠层在多孔层处被分离成二个衬底，从而将无孔单晶层转移到第二衬底。由于SOI层的薄膜厚度均匀性好、可降低SOI层中的晶体缺陷密度、SOI层的表面平整度好、不需要特别指标的昂贵制造装置、且具有厚度约为数百埃到10μm的SOI膜的SOI衬底能够用同一个制造装置来制造，故此技术很有优点。
本申请人还在日本专利公开No.7-302889中公开了一种技术，用来键合第一和第二衬底、从第二衬底分离第一衬底而不损坏第一衬底、整平分离的第一衬底的表面、再次在第一衬底上制作多孔层并重新使用此衬底。由于没有浪费第一衬底，故此技术的优点是大幅度降低了制造成本和简化了制造工艺。
为了将键合衬底叠层分离成二个衬底同时又不损坏第一和第二衬底，例如，当沿垂直于键合界面的方向加力时，二个衬底沿相反的方向受拉，切应力平行施加于键合界面(例如，二个衬底在平行于键合界面的平面内沿相反方向被移动，或在沿圆周方向加力时沿相反方向旋转)，压力沿垂直于键合界面的方向施加，诸如超声波之类的波能量被加于分离区，剥离元件(例如刀之类的锋利刀片)平行于键合界面从键合衬底叠层的侧表面插入到分离区中，采用充满用作分离区的多孔层的孔的物质的膨胀能，用作分离区的多孔层被从键合衬底叠层的侧表面热氧化以使多孔层的体积膨胀并分离衬底，或用作分离区的多孔层被从键合衬底叠层的侧表面选择性地腐蚀以分离衬底。
多孔硅在1956年由正在研究半导体的电抛光的Uhlir等人发现(见Uhlir，Bell Syst.Tech.J.，vol.35，333(1956))。借助于在HF溶液中对硅衬底进行阳极氧化，能够制作多孔硅。
Unagami等人研究了阳极氧化时硅的溶解反应并报道，空穴对于硅在HF溶液中的阳极氧化反应是必须的，且反应如下(见T.Unagami，J.Electrochem.Soc.，vol.127，476(1980))。
或
其中e+和e-分别表示空穴和电子，n和λ是溶解一个Si原子所需的空穴数。据此，当n＞2或λ＞4时，就形成多孔硅。
上面的事实意味着，具有空穴的p型硅被转变成多孔硅而n型硅未被转变。Nagano等人和Imai曾报道这种转变的选择性(见Nagano，Anno，Onaka，Kajiwara，IEICE Technical Report，vol.79，SSD79-9549(1979)；K.Imai，Solid-State Electronics，vol.24，159(1981))。
但也报道过n型在高浓度时转变成多孔硅(见R.P.Holmstrom，J.Y.Chi，Appl.Phys.Lett.，vol.42，386(1983))。因此，选择能够独立地转变成多孔硅衬底的p型或n型衬底是重要的。
为了制作多孔层，除了阳极氧化外，可以将离子注入到硅衬底中。
例如，在日本专利公开No.5-21338所述的方法中，亦即在多孔层处分离借助于将具有诸如多孔层上的单晶硅层之类的无孔层的第一衬底经由绝缘层键合到第二衬底而得到的衬底(以下称为键合衬底叠层)，从而将形成在第一衬底侧上的无孔层转移到第二衬底的方法中，键合衬底叠层的分离技术是非常重要的。
例如，在分离键合衬底叠层的过程中，若在作为分离层的多孔层之外的地方发生分离，则待要用作有源层的无孔层(例如单晶硅层)被损坏，从而得不到所需的SOI结构。
考虑到上述要求而提出了本发明，其目的是使得有可能在诸如多孔层之类的分离层处恰当地分离诸如键合衬底叠层之类的复合元件。
根据本发明的第一情况，提供了一种分离复合元件的方法，在此复合元件的结构中，内部具有分离层的第一元件与第二元件紧密接触，此方法的特征是，复合元件具有突出部分，第一元件的外边沿在此处突出到第二元件的外边沿外面，且此方法包含从突出部分开始分离复合元件，然后在分离层处将复合元件分离成二个元件的分离步骤。
在根据本发明的第一情况的复合元件分离方法中，第一元件的主表面最好例如具有与第二元件相同的形状，且在复合元件的结构中，第一元件的主表面与第二元件的主表面，在中心位置彼此偏离的情况下紧密接触。
在根据本发明的第一情况的复合元件分离方法中，第二元件的主表面最好例如小于第一元件的主表面，且在复合元件的结构中，第一元件的主表面与第二元件的主表面紧密接触。
在根据本发明的第一情况的复合元件分离方法中，分离步骤最好例如包含对突出部分进行处理以形成分离开始部分的预分离步骤，以及从分离开始部分开始分离复合元件，然后基本上仅仅击破分离层，以便在分离层处将复合元件分离成二个元件的主分离步骤。
根据本发明的第二情况，提供了一种复合元件制造方法，其特征是包含将内部具有分离层的第一元件与第二元件紧密接触，以便制造具有突出部分的复合元件，第一元件的外边沿在此突出部分处突出到第二元件的外边沿外面。
根据本发明的第三情况，提供了一种将第一元件表面上的转移层转移到第二元件的方法，其特征是包含将具有内部分离层和分离层上的转移层的第一元件与第二元件紧密接触以制备其中第一元件的外边沿突出到第二元件的外边沿外面的复合元件的准备步骤，以及从突出部分开始分离复合元件，并在分离层处将复合元件分离成二个元件，从而将第一元件的转移层转移到第二元件的分离步骤。
根据本发明的第四情况，提供了一种将键合衬底叠层分离成二个衬底的分离方法，此键合衬底叠层的结构借助于使具有内部分离层和分离层上的转移层的第一衬底的转移层与第二衬底紧密接触而形成，此方法的特征是，键合衬底叠层具有突出部分，第一衬底的外边沿在此处突出到第二衬底的外边沿外面，且此分离方法包含从突出部分开始分离键合衬底叠层，然后在分离层处将键合衬底叠层分离成二个衬底的分离步骤。
在根据本发明第四情况的键合衬底叠层分离方法中，第一衬底最好例如具有与第二衬底相同的尺寸，且在键合衬底叠层的结构中，第一衬底与第二衬底，在中心位置彼此偏离的情况下紧密接触。
在根据本发明第五情况的键合衬底叠层分离方法中，在键合衬底叠层的结构中，最好第一衬底与小于第一衬底的第二衬底紧密接触。
在根据本发明第五情况的键合衬底叠层分离方法中，第二衬底最好例如具有一个定向平面或缺口，且键合衬底叠层具有作为突出部分的在有第二衬底的定向平面或缺口时暴露第一衬底的部分。
在根据本发明第五情况的键合衬底叠层分离方法中，各个第一衬底和第二衬底最好例如具有一个定向平面或缺口，且借助于使第一衬底与第二衬底彼此紧密接触而不必使第一衬底的定向平面或缺口与第二衬底的定向平面或缺口一致，来制作键合衬底叠层，并具有作为突出部分的在有第二衬底的定向平面或缺口时暴露第一衬底的部分。
根据本发明第六情况，提供了一种键合衬底叠层制造方法，其特征是包含将具有内部分离层和分离层上的转移层的第一衬底的转移层键合到第二衬底，以便制造键合衬底叠层，此键合衬底叠层具有突出部分，第一衬底的外边沿在此处突出到第二衬底的外边沿外面。
根据本发明第七情况，提供了一种将第一衬底表面上的转移层转移到第二衬底的转移方法，其特征是包含将具有内部分离层和分离层上的转移层的第一衬底的转移层键合到第二衬底，以便制备键合衬底叠层的准备步骤，此键合衬底叠层具有突出部分，第一衬底的外边沿在此处突出到第二衬底的外边沿外面，以及从突出部分开始分离键合衬底叠层，然后在分离层处分离键合衬底叠层，从而将第一衬底的转移层转移到第二衬底的分离步骤。
在根据本发明第七情况的转移层转移方法中，准备步骤最好例如包含，在中心位置偏离的情况下，将第一衬底与尺寸相同的第二衬底彼此紧密接触，以便制备键合衬底叠层。
在根据本发明第七情况的转移层转移方法中，准备步骤最好例如包含将第一衬底与小于第一衬底的第二衬底紧密接触，以便制备键合衬底叠层。
在根据本发明第七情况的转移层转移方法中，准备步骤最好例如包含将第一衬底与具有一个定向平面或缺口的第二衬底紧密接触，以便制备具有作为突出部分的在有第二衬底的定向平面或缺口时暴露第一衬底的部分的键合衬底叠层。
在根据本发明第七情况的转移层转移方法中，准备步骤最好例如包含制备各具有一个定向平面或缺口的第一衬底和第二衬底，并使第一衬底与第二衬底彼此紧密接触而第一衬底的定向平面或缺口不必与第二衬底的定向平面或缺口一致，以便制备键合衬底叠层。
在根据本发明第七情况的转移层转移方法中，分离步骤最好例如包含处理突出部分以形成分离开始部分，并从分离开始部分开始分离键合衬底叠层，然后基本上仅仅击破分离层，以便在分离层处将键合衬底叠层分离成二个衬底的预分离步骤。
在根据本发明第七情况的转移层转移方法中，预分离步骤最好例如包含将流体喷射到突出部分，以便用流体形成分离开始部分。
在根据本发明第七情况的转移层转移方法中，预分离步骤最好例如包含将楔形元件插入到突出部分处的第一衬底与第二衬底之间的间隙中，以便形成分离开始部分。
在根据本发明第七情况的转移层转移方法中，预分离步骤最好例如包含将振动能量馈送到突出部分，以便形成分离开始部分。
在根据本发明第七情况的转移层转移方法中，预分离步骤最好例如包含将突出部分浸入流体中并通过流体将振动能量馈送到突出部分，以便形成分离开始部分。
在根据本发明第七情况的转移层转移方法中，例如最好用水作为流体。
在根据本发明第七情况的转移层转移方法中，例如最好用腐蚀剂作为流体。
在根据本发明第七情况的转移层转移方法中，预分离步骤最好例如包含腐蚀突出部分处的转移层和分离层，以便形成分离开始部分。
在根据本发明第七情况的转移层转移方法中，分离步骤最好例如包含将流体喷射到突出部分，以便在键合衬底叠层上形成分离开始部分，并在改变流体注入的位置的情况下继续分离。
在根据本发明第七情况的转移层转移方法中，分离步骤最好例如包含将楔形元件插入到突出部分处的第一衬底与第二衬底之间的间隙中，以便分离键合衬底叠层。
在根据本发明第七情况的转移层转移方法中，分离开始部分最好例如是分离层具有最易碎的结构的部分。
在根据本发明第七情况的转移层转移方法中，分离开始部分最好例如是转移层被清除且转移层下方的分离层被暴露的部分。
在根据本发明第七情况的转移层转移方法中，分离开始部分最好例如是分离层被暴露，且分离层的外边沿位于键合衬底叠层内部的部分。
在根据本发明第七情况的转移层转移方法中，分离层最好例如是多孔层。
在根据本发明第七情况的转移层转移方法中，第一衬底最好例如是借助于对衬底进行阳极氧化以形成作为分离层的多孔层并形成分离层上转移层而形成的衬底。
在根据本发明第七情况的转移层转移方法中，第一衬底最好例如具有用离子注入方法形成的作为分离层的多孔层。
在根据本发明第七情况的转移层转移方法中，转移层最好例如包括单晶硅层。
在根据本发明第七情况的转移层转移方法中，转移层最好例如相继具有单晶硅层和作为转移层的绝缘层。
根据本发明的第八情况，提供了一种制造SOI衬底的方法，其特征是包含使内部具有多孔层和包括多孔层上的单晶硅层的转移层的第一衬底的表面与第二衬底紧密接触，以制备键合衬底叠层的准备步骤，此键合衬底叠层具有突出部分，第一衬底的外边沿在此处突出到第二衬底的外边沿外面；从突出部分开始分离键合衬底叠层，并在多孔层处分离键合衬底叠层，从而将第一衬底的转移层转移到第二衬底的分离步骤；以及清除分离之后残留在第二衬底表面上的多孔层的清除步骤。
在根据本发明第八情况的SOI衬底制造方法中，第一衬底最好例如不仅具有单晶硅层而且具有单晶硅层上的绝缘层作为转移层。
在根据本发明第八情况的SOI衬底制造方法中，第二衬底最好例如具有表面上的绝缘层。
在根据本发明第八情况的SOI衬底制造方法中，准备步骤最好例如包含，在中心位置偏离的情况下，使第一衬底与尺寸相同的第二衬底彼此紧密接触，以形成键合衬底叠层。
在根据本发明第八情况的SOI衬底制造方法中，准备步骤最好例如包含使第一衬底与小于第一衬底的第二衬底紧密接触，以制备键合衬底叠层。
在根据本发明第八情况的SOI衬底制造方法中，准备步骤最好例如包含，在中心位置彼此一致的情况下，使第一衬底与第二衬底紧密接触。
在根据本发明第八情况的SOI衬底制造方法中，准备步骤最好例如包含使第一衬底与具有定向平面或缺口的第二衬底紧密接触，以制备具有作为突出部分的，在有第二衬底的定向平面或缺口时暴露第一衬底的部分的键合衬底叠层。
在根据本发明第八情况的SOI衬底制造方法中，准备步骤最好例如包含制备各具有定向平面或缺口的第一衬底和第二衬底，并使第一衬底与第二衬底彼此紧密接触，而不必使第一衬底的定向平面或缺口与第二衬底的定向平面或缺口一致，以制备键合衬底叠层。
在根据本发明第八情况的SOI衬底制造方法中，分离步骤最好例如包含对突出部分进行处理以形成分离开始部分，并从分离开始部分开始对键合衬底叠层进行分离，然后基本上仅仅击破多孔层，以便在多孔层处将键合衬底叠层分离成二个衬底的预分离步骤。
在根据本发明第八情况的SOI衬底制造方法中，预分离步骤最好例如包含将流体喷射到突出部分，以便用流体形成分离开始部分。
在根据本发明第八情况的SOI衬底制造方法中，预分离步骤最好例如包含将楔形元件插入到突出部分处的第一衬底与第二衬底之间的间隙中，以便形成分离开始部分。
在根据本发明第八情况的SOI衬底制造方法中，预分离步骤最好例如包含将振动能量馈送到突出部分，以便形成分离开始部分。
在根据本发明第八情况的SOI衬底制造方法中，预分离步骤最好例如包含将突出部分浸入流体中，并通过流体将振动能量馈送到突出部分，以便形成分离开始部分。
在根据本发明第八情况的SOI衬底制造方法中，例如最好用水作为流体。
在根据本发明第八情况的SOI衬底制造方法中，例如最好用腐蚀剂作为流体。
在根据本发明第八情况的SOI衬底制造方法中，预分离步骤最好例如包含腐蚀突出部分处的转移层和多孔层，以便形成分离开始部分。
在根据本发明第八情况的SOI衬底制造方法中，分离步骤最好例如包含将流体喷射到突出部分，以便在键合衬底叠层上形成分离开始部分，并在改变流体注入的位置的情况下继续分离。
在根据本发明第八情况的SOI衬底制造方法中，分离步骤最好例如包含将楔形元件插入到突出部分处的第一衬底与第二衬底之间的间隙中，以便分离键合衬底叠层。
在根据本发明第八情况的SOI衬底制造方法中，分离开始部分最好例如是多孔层具有最易碎的结构的部分。
在根据本发明第八情况的SOI衬底制造方法中，分离开始部分最好例如是转移层被清除且转移层下方的多孔层被暴露的部分。
在根据本发明第八情况的SOI衬底制造方法中，分离开始部分最好例如是多孔层被暴露，且多孔层的外边沿位于键合衬底叠层内部的部分。
根据本发明的第九情况，提供了一种复合元件，在其结构中，内部具有分离层的第一元件与第二元件紧密接触，其特征是包含突出部分，第一元件的外边沿在此处突出到第二元件的外边沿外面。
根据本发明的第十情况，提供了一种键合衬底叠层，在其结构中，内部具有分离层和分离层上的转移层的第一衬底与第二衬底紧密接触，其特征是包含突出部分，第一衬底的外边沿在此处突出到第二衬底的外边沿外面。
根据本发明的第十一情况，提供了一种借助于将内部具有多孔层和包括多孔层上的单晶硅层的转移层的第一衬底的表面键合到第二衬底而形成的键合衬底叠层，其特征是包含突出部分，第一衬底的外边沿在此处突出到第二衬底的外边沿外面。
从参照附图对本发明的实施例进行的下列详细描述中，本发明的进一步目的、特点和优点将变得明显。
图1A是示意图，用来解释根据本发明最佳实施例制造SOI衬底的方法中形成多孔层的步骤；
图1B是示意图，用来解释根据本发明最佳实施例制造SOI衬底的方法中形成单晶硅层的步骤；
图1C是示意图，用来解释根据本发明最佳实施例制造SOI衬底的方法中的键合步骤；
图1D是示意图，用来解释根据本发明最佳实施例制造SOI衬底的方法中形成分离开始区的步骤(预分离步骤)；
图1E是示意图，用来解释根据本发明最佳实施例制造SOI衬底的方法中的分离步骤(主分离步骤)；
图1F是示意图，用来解释根据本发明最佳实施例制造SOI衬底的方法中的清除第二衬底侧和SOI衬底上的多孔层的步骤；
图1G是示意图，用来解释根据本发明最佳实施例制造SOI衬底的方法中的清除第一衬底侧上的多孔层的步骤；
图2是透视图，示出了具有突出部分的用键合第一和第二衬底的方法形成的键合衬底叠层的例子，第一和第二衬底的中心位置被偏离；
图3示意地示出了图2所示键合衬底叠层上的分离开始部分的形成；
图4示意地示出了图3所示键合衬底叠层的分离；
图5示出了借助于使第一衬底与小于第一衬底的第二衬底彼此紧密接触而形成的具有突出部分的键合衬底叠层的例子；
图6示意地示出了图5所示键合衬底叠层上的分离开始部分的形成；
图7示意地示出了图6所示键合衬底叠层的分离；
图8示出了根据本发明另一最佳实施例的处理装置的示意安排；以及
图9示出了根据本发明又一最佳实施例的处理装置的示意安排。
下面参照附图来描述本发明的最佳实施例。
图1a-1E是示意图，用来解释根据本发明最佳实施例的制造SOI衬底的方法。
在图1A所示的步骤中，制备了单晶硅衬底11，并用例如阳极氧化方法，在单晶硅衬底11的表面上制作多孔硅层12。
在图1B所示的步骤中，用外延生长方法，在多孔硅层12上制作无孔单晶硅层13。对无孔单晶硅层13的表面进行氧化，以形成绝缘层(SiO2层)14。用此工艺制作第一衬底10。
可以用例如将氢、氦或惰性气体注入到单晶硅衬底11中(离子注入)的方法，来制作多孔硅层12。用此方法制作的多孔硅层具有大量的微空洞，因而被称为微空洞层。
在图1C所示的步骤中，制备由单晶硅组成的第二衬底20，并在室温下使之与第一衬底10紧密接触，同时使得到的层14正对着第二衬底20，从而形成键合衬底叠层。
在本发明的最佳实施例中，制作了键合衬底叠层30。键合衬底叠层30具有一个部分(以下称为突出部分)，其中具有多孔层12作为分离层的第一衬底的外边沿，部分地位于第二衬底20的外面。最好采用例如下列方法来制作这一键合衬底叠层30。
(1)使第一衬底10与第二衬底20紧密接触，此第二衬底的尺寸与第一衬底相同，而二个衬底的中心位置偏离。
(2)使第一衬底10与小于第一衬底10的第二衬底20紧密接触。
(3)具有缺口或定向平面的衬底被用作第二衬底20。第一衬底10的表面暴露于第二衬底的缺口或定向平面部分。此时，在第二衬底20的缺口或定向平面部分处，第一衬底10的外边沿从第二衬底20的外边沿向外突出。
(4)在键合第一衬底10与第二衬底20之后，对第二衬底的外边沿部分进行局部或完全研磨。
在方法(3)中，当具有缺口或定向平面的衬底被用作第一衬底10时，衬底还被层叠成第一衬底10的缺口或定向平面不对应于第二衬底的缺口或定向平面。
图1C示意地示出了使第一衬底10与尺寸相同的第二衬底20在其中心位置偏离的情况下彼此紧密接触的方法的例子。部分第一衬底10的突出量D仅仅需要大约0.1-0.5mm，并可以更大。
图2是透视图，示意地示出了图1C所示的键合衬底叠层30的例子。图5是透视图，示出了借助于使第一衬底10与小于第一衬底10的第二衬底20在其中心位置一致的情况下彼此紧密接触而形成的键合衬底叠层30的例子。
只要在使第一和第二衬底彼此紧密接触时得到图1C所示的状态，就可以在单晶硅层13侧上、在第二衬底20上、或在单晶硅层13和第二衬底20二者上制作绝缘层14。但当绝缘层14制作在用作有源层的单晶硅层13侧上时，能够得到高质量的SOI衬底。这是由于第一衬底10与第二衬底20之间的键合界面能够同有源层隔开。
在图1D所示的步骤中，在突出部分处形成作为开始分离的部分的分离开始部分40。更具体地说，在第一衬底10的突出部分的区域中的至少部分转移层(单晶硅层13和绝缘层14)被清除，从而也能够清除转移层下方的多孔层，以便形成分离开始部分40。为了形成分离开始部分40，最好采用例如下列方法。
(1)将流体喷射到突出部分，以便击破并清除此部分处的转移层和下方的多孔层12。
(2)将楔形插入到突出部分处的键合界面(第一衬底10与第二衬底20之间的键合界面)附近，从而击破并清除转移层和下方的多孔层12。
(3)将超声波之类的振动能量施加到突出部分，以便击破此处的多孔层12并剥离多孔层12上的转移层。
(4)将突出部分浸入腐蚀剂中，用腐蚀作用将转移层和下方的多孔层12清除。
参照图1D，参考号12a表示制作分离开始部分40之后的多孔层；13a表示制作分离开始部分40之后的单晶硅层，而14a表示制作分离开始部分40之后的绝缘层。
分离开始部分40的结构最好仅仅使多孔层12被击破，以便在后续分离步骤中将键合衬底叠层分离成二个衬底。作为变通，分离开始部分40最好是多孔层12在机械上比单晶层13a、绝缘层14a、第二衬底20、单晶硅衬底以及各个层或衬底之间的界面更易碎的部分。
更具体地说，在分离开始部分40的结构中，最好多孔层12被暴露于键合衬底叠层的侧表面。如图1D所示，多孔层12的外边沿位于转移层的外边沿以内则更好。
当制作具有突出部分的键合衬底叠层30时，可以容易地清除此处的转移层和下方的多孔层。这是因为突出部分处的转移层比残留部分处的转移层暴露得更多。因此，当制作具有突出部分的键合衬底叠层时，能够容易地形成分离开始部分。
当制作分离开始部分40时，能够选择性地击破多孔层12，以便在后续步骤中分离键合衬底叠层。这有效地防止了分离步骤中的缺陷。
在图1E所示的步骤中，对于具有分离开始部分40的键合衬底叠层，在分离开始部分40的多孔层12处开始分离。最后，键合衬底叠层在多孔层12处被完全分离成二个衬底。为了分离键合衬底叠层，最好使用例如下列方法。
(1)用流体分离
将流体(例如水之类的液体或者空气或氮气之类的气体)流，注射到键合衬底叠层外边沿部分处的间隙中。此键合衬底叠层在多孔层12处被流体分离成二个衬底。
(2)用楔形物分离
当例如由树脂组成的薄的楔形物被逐渐插入到键合衬底叠层外边沿处的间隙中时，此键合衬底叠层在多孔层12处被分离成二个衬底。
(3)用剥离方法分离
将键合衬底叠层的一个表面固定，而用柔性带之类沿键合衬底叠层的轴向拉另一个表面，从而在多孔层处分离此键合衬底叠层。
(4)用剪应力分离
将键合衬底叠层的一个表面固定，并对另一个表面施加力，以便沿键合衬底叠层的平面方向移动另一个表面，从而用剪应力在多孔层处分离此键合衬底叠层。
可以用一个处理装置来连续地执行图1D所示的分离开始部分形成步骤(预分离步骤)和图1E所示的分离步骤(主分离步骤)。例如，最好使用水射流装置(使用流体的分离装置)，从而用水之类的流体来连续地执行分离开始部分形成步骤(预分离步骤)和分离步骤(主分离步骤)。此时，在突出部分处开始分离处理，并继续到键合衬底叠层被完全分离。
如上所述，当制作分离开始部分，然后从分离开始部分开始分离处理时，可以基本上仅仅在多孔层处分离键合衬底叠层。因此，能够防止单晶层13a、绝缘层14a、第二衬底20和单晶硅衬底11以及各个层或衬底之间的界面被击破(产生缺陷)。
在具有突出部分的键合衬底叠层的使用中，当首先在突出部分形成分离开始部分，并从分离开始部分开始整个分离时，可以基本上仅仅在多孔层处分离键合衬底叠层。因此，能够防止单晶层13、绝缘层14、第二衬底20和单晶硅衬底11以及各个层或衬底之间的界面被击破。
当要直接分离借助于使第一衬底10与尺寸相同的第二衬底20在其缺口或定向平面一致的情况下彼此紧密接触而形成的键合衬底叠层(正常键合衬底叠层)时，可能击破单晶硅层13、绝缘层14、第二衬底20和单晶硅衬底11以及各个层或衬底之间的界面，从而产生缺陷。这可能是由下列机制产生的。
在键合衬底叠层中，理想的情况是多孔层12最易碎。实际上，由于例如多孔层12、单晶硅层13、绝缘层14和第二衬底20之间的应力作用或键合失效，可能产生与多孔层12同样易碎的局部区域或比多孔层12更易碎的区域(以下将这些部分称为缺陷引入部分)。
这种缺陷引入部分最容易在分离处理过程中被击破，从而引起缺陷。在分离处理开始的部分，亦即首先被施加分离力的部分，容易产生缺陷。在分离处理开始的部分，亦即键合衬底叠层的外边沿处，同样的力作用在多孔层12、单晶硅层13、绝缘层14和第二衬底20上。因此，若存在缺陷引入部分，则极有可能在多孔层12之前被击破。随着分离处理的进行，分离力集中作用在平均强度最易碎的多孔层12上，而分离力很难作用在其余的部分上。因此，多孔层12被选择性地分离而与缺陷引入部分是否存在无关。
如在本实施例中那样，最好制作具有突出部分的键合衬底叠层30、在突出部分处形成分离开始部分、并从分离开始部分40开始后续的分离处理。
利用图1E所示的分离步骤，分离之后的第一衬底10′具有的结构中，多孔硅层12b被形成在单晶硅衬底11上。另一方面，分离之后的第二衬底20′具有由多孔层12c/单晶硅层13b/绝缘层14b/单晶硅衬底20组成的多层结构。
亦即，利用上述工艺，能够将第一衬底的多孔层12上的单晶硅层13和绝缘层14转移到第二衬底。多孔层12是分离层的例子，而单晶硅层13和绝缘层14是待要从第一衬底转移到第二衬底的转移层的例子。
在图1F所示的步骤中，分离之后的第二衬底20′的表面上的多孔层12c被选择性地清除。利用此工艺，能够获得具有由单晶硅层13b/绝缘层14b/单晶硅衬底20组成的多层结构的SOI衬底亦即SOI结构50。
在图1G所示的步骤中，分离之后的第一衬底10′的单晶硅衬底11上的多孔层12b被例如腐蚀作用选择性地清除。用此法得到的单晶硅衬底11可以被重新用作衬底，再次用来制作第一衬底10或第二衬底20。
如上所述，根据本实施例，制作具有突出部分的键合衬底叠层，并在开始分离处理时，在突出部分处形成分离开始部分。在后续的分离处理中，由于分离开始部分最容易被击破，故能够防止缺陷。
下面描述适合于执行图1D和1E所示的分离开始部分制作步骤(预分离步骤)和分离步骤(主分离步骤)的处理装置。
[第一处理装置]
图3、4、6和7示意地示出了根据本发明最佳实施例的键合衬底叠层处理装置的安排。图3和4示出了图2所示的键合衬底叠层30的处理例子。图6和7示出了图5所示的键合衬底叠层30的处理例子。
图3、4、6和7所示的处理装置100具有一对衬底固定部分103和104。键合衬底叠层30被衬底固定部分103和104从二侧加压并固定。衬底固定部分103和104分别被连接到轴向旋转支持的转轴101和102。
转轴101和102中的至少一个被连接到传动装置(例如汽缸)，以便将压力加到键合衬底叠层30和增大/减小衬底固定部分103与衬底固定部分104之间的间距。转轴101和102中的至少一个被连接到旋转源(例如马达)的转轴。借助于旋转源产生的驱动力，能够旋转键合衬底叠层30。
这一处理装置100具有喷嘴105，用来喷射水之类的液体或者空气或氮气之类的气体，亦即流体。喷嘴105的直径最好是例如大约0.1mm。使用水作为流体的装置特称为水射流装置。
当要在图1D所示的分离开始部分制作步骤(预分离步骤)中使用这一处理装置100时，如图3或6所示，在保持键合衬底叠层30的突出部分正对着喷嘴105的情况下，固定键合衬底叠层30。此时，将流体从喷嘴105喷射到键合衬底叠层30的突出部分。
当要在图1E所示的分离步骤(主分离步骤)中使用这一处理装置100时，如图4或7所示，具有分离开始部分40的键合衬底叠层30被安置成分离开始部分40正对着喷嘴105。此时，将流体从喷嘴105喷射到分离开始部分40。然后，在旋转键合衬底叠层30的情况下继续分离。
当要在分离开始部分制作步骤(预分离步骤)和分离步骤(主分离步骤)中连续使用处理装置100时，如图3或6所示，首先固定键合衬底叠层，并在此时将流体从喷嘴105喷射到键合衬底叠层30的突出部分。当形成分离开始部分40时，如图4或7所示，旋转键合衬底叠层30，以便将工序转到分离步骤(主分离步骤)。然后，在旋转键合衬底叠层30的情况下，键合衬底叠层30在多孔层处被完全分离。
[第二处理装置]
图8示意地示出了根据本发明另一个最佳实施例的键合衬底叠层处理装置的安排。图8所示的处理装置200具有支持平台201，它具有用来支持键合衬底叠层30的支持部分203、用来将键合衬底叠层30压向支持部分203的弹性体202、以及楔形物210。
当要在图1D所示的分离开始部分制作步骤(预分离步骤)中使用这一处理装置200时，键合衬底叠层30的突出部分的相反的侧由支持部分203支持。此时，在突出部分处靠近键合衬底叠层的键合界面附近，将楔形物210适度地插入预定的深度。突出部分处的多孔层和多孔层上的转移层被击破，从而在键合衬底叠层30上形成分离开始部分。
当要在图1E所示的分离步骤(主分离步骤)中使用这一处理装置200时，具有分离开始部分的键合衬底叠层30被支持部分203支持在分离开始部分反侧上的部分处。此时，将楔形物210适度地插入分离开始部分。然后，推入楔形物210以继续分离。
图8示出了图2所示的键合衬底叠层30上的分离开始部分的形成。但对于图5所示的键合衬底叠层30或具有突出部分的其它键合衬底叠层，也可以用这一处理装置200来制作分离开始部分。
当要在分离开始部分制作步骤(预分离步骤)和分离步骤(主分离步骤)中连续使用这一处理装置200时，在形成分离开始部分之后，楔形物210被进一步压到键合衬底叠层30中。
[第三处理装置]
图9示意地示出了根据本发明又一最佳实施例的处理装置的安排。图9所示的处理装置300具有加工槽301和用来将超声波之类的振动能量馈送到加工槽301的振动源302。
在这一处理装置300中，用振动能量传输媒质(例如水或腐蚀剂)303充满加工槽301。存储在载体310中的一个或多个键合衬底叠层30，被置于加工槽301中，并在这种情况下，对键合衬底叠层30进行处理。
当要在图1D所示的分离开始部分制作步骤(预分离步骤)中使用这一处理装置300时，如图9所示，一个或多个键合衬底叠层被存储在载体310中，其突出部分朝下。然后，将载体310置于加工槽301中。用振动传输媒质(例如水或腐蚀剂)充满加工槽301，使各个键合衬底叠层30的突出部分浸入在传输媒质中，并启动振动源302。振动能量有效地作用在突出部分处转移层下方的多孔层上，从而击破多孔层。因此，多孔层上的转移层被剥离，并在各个键合衬底叠层上形成分离开始部分。
上面已经描述了SOI衬底的制造方法。作为待要从第一衬底转移到第二衬底的半导体层13，可以不制作单晶硅层而是制作诸如多晶硅层或非晶硅层之类的另一种硅层。作为变通，可以制作Ge层、SiGe层、SiC层、C层、或化合物半导体(例如GaAs、InP或GaN)层。亦即，上述SOI衬底制造方法和第一衬底回收方法，也可以应用于制造SOI衬底之外的半导体衬底的方法和第一衬底回收方法。
作为第二衬底，除了单晶硅衬底之外，最好使用具有形成在表面上的氧化膜的硅衬底、绝缘衬底(例如石英衬底)、或透明衬底(例如石英衬底)。
可以用粘合剂来键合第一衬底10和第二衬底20。
上述方法能够用来制造复合元件，这种复合元件借助于使具有内部分离层的第一元件与第二元件紧密接触而形成，或能够用来分离复合元件。在这种情况下，第一元件相当于第一衬底10，第二元件相当于第二衬底20，分离层相当于多孔层，而复合元件相当于键合衬底叠层30。
[例子]
下面描述上述实施例的具体例子。
[例1]
首先，为了制作第一衬底10，制备了电阻率为例如0.01Ωcm的p型或n型单晶硅衬底11。在二个步骤中的HF溶液中，对单晶硅衬底11进行阳极氧化，以便在单晶硅衬底表面上形成具有不同多孔性的二个多孔层的多孔硅层12(图1A)。阳极氧化条件如下。
<第一阳极氧化条件>
      电流密度            7(mA/cm2)
      阳极氧化溶液       HF∶H2O∶C2H5OH＝1∶1∶1
      工艺时间            5(min)
      多孔硅层厚度        4.5(μm)
<第二阳极氧化条件>
      电流密度            30(mA/cm2)
      阳极氧化溶液       HF∶H2O∶C2H5OH＝1∶1∶1
      工艺时间            10(min)
      多孔硅层厚度        0.2(μm)
在例1中，多孔层12具有双层结构。在第一步骤中用小电流制作的表面侧多孔层，被用来形成高质量的外延硅层13。在第二步骤中用大电流制作的下方多孔层，被用作分离层。在第一阳极氧化步骤中制作的多孔层的厚度不局限于上述例子，最好是例如数百埃至0.1μm。在第二阳极氧化步骤中制作的多孔层的厚度也不局限于上述例子，可以根据后续分离处理的条件适当地改变。
多孔层12可以具有一层或三层或更多层。
然后，在氧气氛中，于400℃下，对此衬底进行1小时氧化。利用这一氧化，多孔层12中的孔的内壁被热氧化膜覆盖。
用CVD(化学汽相淀积)方法在多孔硅层12上外延生长厚度为0.3μm的单晶硅层13(图1B)。生长条件如下。在外延生长的早期阶段，多孔硅层12的表面被暴露于氢气。因此，表面上的孔被填充以形成平坦的表面。
<外延生长条件>
      源气体             SiH2Cl2/H2
      气体流速            0.5/180(升/min)
      气体压力            80(Torr)
      温度                950(℃)
      生长速率            0.30(μm/min)
用热氧化方法，在外延生长的单晶硅层13的表面上制作厚度为200nm的SiO2层14(图1B)。用此工艺，得到了第一衬底10。
制备了尺寸与第一衬底10相同的硅衬底(第二衬底)20。使第一衬底10的SiO2层的表面与第二衬底20，在其中心位置偏离的情况下紧密接触。在1180℃下，对得到的衬底进行5分钟退火，以便形成图2所示的具有突出部分的键合衬底叠层30(图1C)。在例1中，在第一衬底10的中心偏离第二衬底20的中心0.1mm的情况下，二个衬底被键合。
如图3所示，键合衬底叠层30被置于处理装置100中，使键合衬底叠层30的突出部分正对着喷嘴105。将流体(此时是水)在500kgf/cm2的压力下，从直径为0.1mm的喷嘴105，向突出部分喷射数秒钟，以便在键合衬底叠层30上形成分离开始部分40(图1D)。
如图4所示，在流体被注入到分离开始部分40的过程中，从喷嘴105喷射的流体的压力被降低到400kgf/cm2。如图4所示，在旋转键合衬底叠层30的情况下，键合衬底叠层30在多孔层12处被完全分离(图1E)。
分离之后留在第二衬底20′表面上的多孔层12b，用作为腐蚀剂的由49％的氢氟酸、30％的过氧化氢和水组成的混合液选择性地腐蚀(图1F)。用此工艺，获得了图1F所示的SOI衬底。
留在单晶硅衬底11表面上的多孔层12b，用作为腐蚀剂的由49％的氢氟酸、30％的过氧化氢和水组成的混合液选择性地腐蚀(图1G)。
代替单晶硅层13，可以例如制作诸如多晶硅层或非晶硅层之类的另一种硅层，或可以制作Ge层、SiGe层、SiC层、C层、或化合物半导体(例如GaAs、InP或GaN)层。
作为第二衬底20，可以使用具有形成在表面上的氧化膜的硅衬底、绝缘衬底(例如石英衬底)、或透明衬底(例如石英衬底)来代替单晶硅衬底。
[例2]
首先，为了制作第一衬底10，制备了电阻率为例如0.01Ωcm的p型或n型单晶硅衬底11。在二个步骤中的HF溶液中，对单晶硅衬底11进行阳极氧化，以便在单晶硅衬底表面上形成具有不同多孔性的二个多孔层的多孔硅层12(图1A)。阳极氧化条件如下。
<第一阳极氧化条件>
      电流密度            7(mA/cm2)
      阳极氧化溶液       HF∶H2O∶C2H5OH＝1∶1∶1
      工艺时间            5(min)
      多孔硅层厚度        4.5(μm)
<第二阳极氧化条件>
      电流密度            30(mA/cm2)
      阳极氧化溶液       HF∶H2O∶C2H5OH＝1∶1∶1
      工艺时间            10(min)
      多孔硅层厚度        0.2(μm)
在例2中，多孔层12具有双层结构。在第一步骤中用小电流制作的表面侧多孔层，被用来形成高质量的外延硅层13。在第二步骤中用大电流制作的下方多孔层，被用作分离层。在第一阳极氧化步骤中制作的多孔层的厚度不局限于上述例子，最好是例如数百埃至0.1μm。在第二阳极氧化步骤中制作的多孔层的厚度也不局限于上述例子，可以根据后续分离处理的条件适当地改变。
多孔层12可以具有一层或三层或更多层。
然后，在氧气氛中，于400℃下，对此衬底进行1小时氧化。利用这一氧化，多孔层12中的孔的内壁被热氧化膜覆盖。
用CVD(化学汽相淀积)方法，在多孔硅层12上外延生长厚度为0.3μm的单晶硅层13(图1B)。生长条件如下。在外延生长的早期阶段，多孔硅层12的表面被暴露于氢气。因此，表面上的孔被填充以形成平坦的表面。
<外延生长条件>
      源气体             SiH2Cl2/H2
      气体流速            0.5/180(升/min)
      气体压力            80(Torr)
      温度                950(℃)
      生长速率            0.30(μm/min)
用热氧化方法，在外延生长的单晶硅层13的表面上制作厚度为200nm的SiO2层14(图1B)。用此工艺，得到了第一衬底10。
制备了尺寸与第一衬底10相同的硅衬底(第二衬底)20。使第一衬底10的SiO2层的表面与第二衬底20，在其中心位置偏离的情况下紧密接触。在1180℃下，对得到的衬底进行5分钟退火，以便形成图2所示的具有突出部分的键合衬底叠层30(图1C)。在例2中，在第一衬底10的中心偏离第二衬底20的中心0.1mm的情况下，二个衬底被键合。
如图8所示，键合衬底叠层30的突出部分的反侧部分被处理装置200的支持部分203支持。此时，楔形物210平行于键合衬底叠层30的键合界面被插入到键合衬底叠层30的突出部分处的间隙中1.5mm(图1D)。顶部斜角为20度的PTFE楔形物被用作楔形物210。用此工艺，获得了具有分离开始部分的键合衬底叠层30。
如图4所示，在使键合衬底叠层30的分离开始部分40正对着喷嘴105的情况下，将键合衬底叠层30置于处理装置100中。在400kgf/cm2的压力下，流体从直径为0.1mm的喷嘴105被注入到分离开始部分40，以便开始分离。然后，在旋转键合衬底叠层30的情况下，继续分离，键合衬底叠层30在多孔层12a处被分离成二个衬底(图1E)。
分离之后留在第二衬底20′表面上的多孔层12b，用作为腐蚀剂的由49％的氢氟酸、30％的过氧化氢和水组成的混合液选择性地腐蚀(图1F)。用此工艺，获得了图1F所示的SOI衬底。
留在单晶硅衬底11表面上的多孔层12b，用作为腐蚀剂的由49％的氢氟酸、30％的过氧化氢和水组成的混合液选择性地腐蚀(图1G)。
代替单晶硅层13，可以例如制作诸如多晶硅层或非晶硅层之类的另一种硅层，或可以制作Ge层、SiGe层、SiC层、C层、或化合物半导体(例如GaAs、InP或GaN)层。
作为第二衬底20，可以使用具有形成在表面上的氧化膜的硅衬底、绝缘衬底(例如石英衬底)、或透明衬底(例如石英衬底)来代替单晶硅衬底。
[例3]
首先，为了制作第一衬底10，制备了电阻率为例如0.01Ωcm的p型或n型单晶硅衬底11。在二个步骤中的HF溶液中，对单晶硅衬底11进行阳极氧化，以便在单晶硅衬底表面上形成具有不同多孔性的二个多孔层的多孔硅层12(图1A)。阳极氧化条件如下。
<第一阳极氧化条件>
      电流密度            7(mA/cm2)
      阳极氧化溶液       HF∶H2O∶C2H5OH＝1∶1∶1
      工艺时间            5(min)
      多孔硅层厚度        4.5(μm)
<第二阳极氧化条件>
      电流密度            30(mA/cm2)
      阳极氧化溶液       HF∶H2O∶C2H5OH＝1∶1∶1
      工艺时间            10(min)
      多孔硅层厚度        0.2(μm)
在例3中，多孔层12具有双层结构。在第一步骤中用小电流制作的表面侧多孔层，被用来形成高质量的外延硅层13。在第二步骤中用大电流制作的下方多孔层，被用作分离层。在第一阳极氧化步骤中制作的多孔层的厚度不局限于上述例子，最好是例如数百埃至0.1μm。在第二阳极氧化步骤中制作的多孔层的厚度也不局限于上述例子，可以根据后续分离处理的条件适当地改变。
多孔层12可以具有一层或三层或更多层。
然后，在氧气氛中，于400℃下，对此衬底进行1小时氧化。利用这一氧化，多孔层12中的孔的内壁被热氧化膜覆盖。
用CVD(化学汽相淀积)方法，在多孔硅层12上外延生长厚度为0.3μm的单晶硅层13(图1B)。生长条件如下。在外延生长的早期阶段，多孔硅层12的表面被暴露于氢气。因此，表面上的孔被填充以形成平坦的表面。
<外延生长条件>
      源气体             SiH2Cl2/H2
      气体流速            0.5/180(升/min)
      气体压力            80(Torr)
      温度                950(℃)
      生长速率            0.30(μm/min)
用热氧化方法，在外延生长的单晶硅层13的表面上制作厚度为200nm的SiO2层14(图1B)。用此工艺，得到了第一衬底10。
制备了尺寸与第一衬底10相同的硅衬底(第二衬底)20。使第一衬底10的SiO2层的表面与第二衬底20，在其中心位置偏离的情况下紧密接触。在1180℃下，对得到的衬底进行5分钟退火，以便形成图2所示的具有突出部分的键合衬底叠层30(图1C)。在例3中，在第一衬底10的中心偏离第二衬底20的中心0.1mm的情况下，二个衬底被键合。
如图9所示，多个键合衬底叠层30，在其突出部分朝下的情况下，被储存在载体310中。然后，将载体置于加工槽301中。加工槽310被充以纯水(振动传输媒质)，使键合衬底叠层30的突出部分浸入。振动源302工作大约1小时，以便在各个键合衬底叠层30上形成分离开始部分(图1E)。
最好也可以使用腐蚀剂来代替纯水。此时，仍然启动振动源302，以便将振动能量馈送到突出部分。即使没有振动能量被馈送到突出部分，借助于腐蚀剂的腐蚀作用，也能够形成分离开始部分。下面将描述腐蚀剂的使用例子。键合衬底叠层的突出部分最好浸入氢氟酸中以清除突出部分处的绝缘层(SiO2层)，然后将突出部分浸入氟硝酸中以清除突出部分处的单晶硅层13，最后，清除突出部分处的多孔层12。
如图4所示，在使键合衬底叠层30的分离开始部分40正对着喷嘴105的情况下，将键合衬底叠层30置于处理装置100中。在400kgf/cm2的压力下，流体从直径为0.1mm的喷嘴105被喷射到分离开始部分40，以便开始分离。然后，在旋转键合衬底叠层30的情况下，继续分离，键合衬底叠层30在多孔层12a处被分离成二个衬底(图1E)。
分离之后留在第二衬底20′表面上的多孔层12b，用作为腐蚀剂的由49％的氢氟酸、30％的过氧化氢和水组成的混合液选择性地腐蚀(图1F)。用此工艺，获得了图1F所示的SOI衬底。
留在单晶硅衬底11表面上的多孔层12b，用作为腐蚀剂的由49％的氢氟酸、30％的过氧化氢和水组成的混合液选择性地腐蚀(图1G)。
代替单晶硅层13，可以例如制作诸如多晶硅层或非晶硅层之类的另一个硅层，或可以制作Ge层、SiGe层、SiC层、C层、或化合物半导体(例如GaAs、InP或GaN)层。
作为第二衬底20，可以使用具有形成在表面上的氧化膜的硅衬底、绝缘衬底(例如石英衬底)、或透明衬底(例如石英衬底)来代替单晶硅衬底。
[例4]
首先，为了制作第一衬底10，制备了电阻率为例如0.01Ωcm的p型或n型单晶硅衬底11。在二个步骤中的HF溶液中，对单晶硅衬底11进行阳极氧化，以便在单晶硅衬底表面上形成具有不同多孔性的二个多孔层的多孔硅层12(图1A)。阳极氧化条件如下。
<第一阳极氧化条件>
      电流密度            7(mA/cm2)
      阳极氧化溶液       HF∶H2O∶C2H5OH＝1∶1∶1
      工艺时间            5(min)
      多孔硅层厚度        4.5(μm)
<第二阳极氧化条件>
      电流密度            30(mA/cm2)
      阳极氧化溶液       HF∶H2O∶C2H5OH＝1∶1∶1
      工艺时间            10(min)
      多孔硅层厚度        0.2(μm)
在例4中，多孔层12具有双层结构。在第一步骤中用小电流制作的表面侧多孔层，被用来形成高质量的外延硅层13。在第二步骤中用大电流制作的下方多孔层，被用作分离层。在第一阳极氧化步骤中制作的多孔层的厚度不局限于上述例子，最好是例如数百埃至0.1μm。在第二阳极氧化步骤中制作的多孔层的厚度也不局限于上述例子，可以根据后续分离处理的条件适当地改变。
多孔层12可以具有一层或三层或更多层。
然后，在氧气氛中，于400℃下，对此衬底进行1小时氧化。利用这一氧化，多孔层12中的孔的内壁被热氧化膜覆盖。
用CVD(化学汽相淀积)方法，在多孔硅层12上外延生长厚度为0.3μm的单晶硅层13(图1B)。生长条件如下。在外延生长的早期阶段，多孔硅层12的表面被暴露于氢气。因此，表面上的孔被填充以形成平坦的表面。
<外延生长条件>
      源气体             SiH2Cl2/H2
      气体流速            0.5/180(升/min)
      气体压力            80(Torr)
      温度                950(℃)
      生长速率            0.30(μm/min)
用热氧化方法，在外延生长的单晶硅层13的表面上制作厚度为200nm的SiO2层14(图1B)。用此工艺，得到了第一衬底10。
制备了尺寸与第一衬底10相同的硅衬底(第二衬底)20。使第一衬底10的SiO2层的表面与第二衬底20，在第一衬底10的中心位置与第二衬底的中心位置一致的情况下紧密接触。在1180℃下，对得到的衬底进行5分钟退火，以便形成图2所示的具有突出部分的键合衬底叠层30(图1C)。借助于使第一衬底10与尺寸相同的第二衬底20彼此紧密接触，对其进行退火以形成键合衬底叠层，然后用边沿研磨机之类研磨键合衬底叠层的第二衬底20的边沿部分，可以形成突出部分。
如图6所示，在使键合衬底叠层30的突出部分正对着喷嘴105的情况下，键合衬底叠层30被置于处理装置100中。在400kgf/cm2的压力下，流体(此时是水)从直径为0.1mm的喷嘴105被喷射到突出部分，以便在键合衬底叠层30上形成分离开始部分40(图1D)。
如图7所示，在保持从喷嘴105喷射的流体的情况下，开始旋转键合衬底叠层30。然后，在旋转键合衬底叠层30的情况下，在多孔层12处被完全分离(图1E)。
分离之后留在第二衬底20′表面上的多孔层12b，用作为腐蚀剂的由49％的氢氟酸、30％的过氧化氢和水组成的混合液选择性地腐蚀(图1F)。用此工艺，获得了图1F所示的SOI衬底。
留在单晶硅衬底11表面上的多孔层12b，用作为腐蚀剂的由49％的氢氟酸、30％的过氧化氢和水组成的混合液选择性地腐蚀(图1G)。
代替单晶硅层13，可以例如制作诸如多晶硅层或非晶硅层之类的另一个硅层，或可以制作Ge层、SiGe层、SiC层、C层、或化合物半导体(例如GaAs、InP或GaN)层。
作为第二衬底20，可以使用具有形成在表面上的氧化膜的硅衬底、绝缘衬底(例如石英衬底)、或透明衬底(例如石英衬底)来代替单晶硅衬底。
[例5]
在例5中，用离子注入方法制作多孔层(微空洞层)。
首先，用热氧化方法，在单晶硅衬底的表面上制作厚度为200nm的SiO2层。离子穿过SiO2层被注入在单晶硅衬底中，使突出范围对应于单晶硅衬底中的预定深度。用这一离子注入方法，制作了基本上与图1B所示的第一衬底10相同的衬底，亦即在单晶硅衬底11上相继具有多孔层(离子注入层或微空洞层)12、单晶硅层13和绝缘层的衬底。
使第一衬底10的SiO2层的表面与独立制备的8英寸硅衬底(第二衬底)20紧密接触。在600℃下，进行10小时退火，以便提高键合强度。得到了图1C所示的键合衬底叠层。在例5中，在第一衬底10的中心偏离第二衬底20的中心0.1mm的情况下，二个衬底被键合。
如图3所示，在使键合衬底叠层30的突出部分正对着喷嘴105的情况下，键合衬底叠层30被置于处理装置100中。在500kgf/cm2的压力下，流体(此时是水)从直径为0.1mm的喷嘴105被喷射到突出部分，喷射时间是数秒钟，以便在键合衬底叠层30上形成分离开始部分40(图1D)。
如图4所示，在流体被注入到分离开始部分40的过程中，从喷嘴105喷射的流体的压力降低到400kgf/cm2。如图4所示，在旋转键合衬底叠层30的情况下，键合衬底叠层30在多孔层12处被完全分离(图1E)。
分离之后留在第二衬底20′表面上的多孔层12b，用作为腐蚀剂的由49％的氢氟酸、30％的过氧化氢和水组成的混合液选择性地腐蚀(图1F)。用此工艺，获得了图1F所示的SOI衬底。
留在单晶硅衬底11表面上的多孔层12b，用作为腐蚀剂的由49％的氢氟酸、30％的过氧化氢和水组成的混合液选择性地腐蚀(图1G)。
代替单晶硅层13，可以例如制作诸如多晶硅层或非晶硅层之类的另一个硅层，或可以制作Ge层、SiGe层、SiC层、C层、或化合物半导体(例如GaAs、InP或GaN)层。
作为第二衬底20，可以使用具有形成在表面上的氧化膜的硅衬底、绝缘衬底(例如石英衬底)、或透明衬底(例如石英衬底)来代替单晶硅衬底。
根据本发明，能够在诸如多孔层之类的分离层处恰当地分离诸如键合衬底叠层之类的复合元件。
本发明不局限于上述各个实施例，而是能够在本发明的构思与范围之内做出各种各样的改变和修正。因此，为了宣告本发明的范围，特提出下列权利要求。

Claims (59)

1.一种分离复合元件(30)的方法，在此复合元件的结构中，内部具有分离层(12)的第一元件(10)与第二元件(20)紧密接触，此方法的特征是
所述复合元件(30)具有突出部分，所述第一元件(10)的外边沿在此处突出到所述第二元件(20)的外边沿外面，且
所述方法包含从所述突出部分开始分离所述复合元件(30)，然后在所述分离层(12)处将所述复合元件(30)分离成二个元件(10′，20′)的分离步骤(图1D，图1E)。
2.根据权利要求1的方法，其特征是，所述第一元件(10)的主表面具有与所述第二元件(20)的主表面相同的形状，且所述复合元件(30)的结构中，所述第一元件(10)的主表面与所述第二元件(20)的主表面，在彼此偏离中心位置的情况下紧密接触。
3.根据权利要求1的方法，其特征是，所述第二元件(20)的主表面小于所述第一元件(10)的主表面，且所述复合元件(30)的结构中，所述第一元件(10)的主表面与所述第二元件(20)的主表面紧密接触。
4.根据权利要求1-3中的任何一个的方法，其特征是分离步骤(图1D，图1E)包含：
对所述突出部分进行处理以形成分离开始部分(40)的预分离步骤(图1D)；以及
从所述分离开始部分(40)开始分离所述复合元件(30)，然后基本上仅仅击破所述分离层(12)，以便在所述分离层(12)处将所述复合元件(30)分离成二个元件(10′，20′)的主分离步骤(图1E)。
5.一种使内部具有分离层(12)的第一元件(10)与第二元件(20)紧密接触，以便制造具有突出部分的复合元件(30)的方法，所述第一元件(10)的外边沿在此突出部分处突出到所述第二元件(20)的外边沿外面。
6.一种将第一元件(10)表面上的转移层(13，14)转移到第二元件(20)的方法，其特征是包含：
将具有内部分离层(12)和所述分离层上的所述转移层(13，14)的第一元件(10)与第二元件(20)紧密接触以制备其中所述第一元件(10)的外边沿突出到所述第二元件(20)的外边沿外面的复合元件(30)的准备步骤(图1A-1C)；以及
从所述突出部分开始分离所述复合元件(30)，并在所述分离层(12)处将所述复合元件(30)分离成二个元件(10′，20′)，从而将所述第一元件(10)的所述转移层(13，14)转移到所述第二元件(20)的分离步骤(图1D，图1E)。
7.一种将键合衬底叠层(30)分离成二个衬底(10′，20′)的分离方法，此键合衬底叠层的结构借助于使具有内部分离层(12)和所述分离层上的所述转移层的第一衬底(10)的转移层与第二衬底(20)紧密接触而形成，此方法的特征是
所述键合衬底叠层(30)具有突出部分，所述第一衬底(10)的外边沿在此处突出到所述第二衬底(20)的外边沿外面，且
所述分离方法包含从所述突出部分开始分离所述键合衬底叠层(30)，然后在所述分离层(12)处将所述键合衬底叠层(30)分离成二个衬底的分离步骤(图1D，图1E)。
8.根据权利要求7的方法，其特征是，所述第一衬底(10)具有与所述第二衬底(20)相同的尺寸，且所述键合衬底叠层(30)的结构中，所述第一衬底(10)与所述第二衬底(20)，在彼此偏离中心位置的情况下紧密接触。
9.根据权利要求7的方法，其特征是，所述键合衬底叠层(30)的结构中，所述第一衬底(10)与小于所述第一衬底(10)的所述第二衬底(20)紧密接触。
10.根据权利要求7的方法，其特征是，所述第二衬底(20)具有一个定向平面或缺口，且所述键合衬底叠层(30)具有作为所述突出部分的在有所述第二衬底(20)的定向平面或缺口时暴露所述第一衬底(10)的部分。
11.根据权利要求7的方法，其特征是，各个所述第一衬底(10)和所述第二衬底(20)具有一个定向平面或缺口，且借助于使所述第一衬底(10)与所述第二衬底(20)彼此紧密接触而不必使所述第一衬底(10)的定向平面或缺口与所述第二衬底(20)的定向平面或缺口一致来制作所述键合衬底叠层(30)，并具有作为所述突出部分的在有所述第二衬底(20)的定向平面或缺口时暴露所述第一衬底(10)的部分。
12.一种将具有内部分离层(12)和所述分离层上的所述转移层(13，14)的第一衬底(10)的转移层(13，14)键合到第二衬底(20)，以便制造键合衬底叠层(30)的方法，此键合衬底叠层具有突出部分，所述第一衬底(10)的外边沿在此处突出到所述第二衬底(20)的外边沿外面。
13.一种将第一衬底(10)表面上的转移层(13，14)转移到第二衬底(20)的转移方法，其特征是包含：
将具有内部分离层(12)和所述分离层上的所述转移层(13，14)的所述第一衬底(10)的所述转移层(13，14)键合到所述第二衬底(20)，以便制备键合衬底叠层(30)的准备步骤(图1A-1C)，此键合衬底叠层具有突出部分，所述第一衬底(10)的外边沿在此处突出到所述第二衬底(20)的外边沿外面，以及
从所述突出部分开始分离所述键合衬底叠层(30)，然后在所述分离层(12)处分离所述键合衬底叠层(30)，从而将所述第一衬底(10)的所述转移层(13，14)转移到所述第二衬底(20)的分离步骤(图1D，图1E)。
14.根据权利要求13的方法，其特征是，准备步骤(图1A-1C)包含将所述第一衬底(10)与尺寸相同的所述第二衬底(20)，在偏离中心位置的情况下彼此紧密接触，以便制备所述键合衬底叠层(30)。
15.根据权利要求13的方法，其特征是，准备步骤(图1A-1C)包含将所述第一衬底(10)与小于所述第一衬底(10)的所述第二衬底(20)紧密接触，以便制备所述键合衬底叠层(30)。
16.根据权利要求13的方法，其特征是，准备步骤(图1A-1C)包含将所述第一衬底(10)与具有一个定向平面或缺口的所述第二衬底(20)紧密接触，以便制备具有作为所述突出部分的在有所述第二衬底(20)的定向平面或缺口时暴露所述第一衬底(10)的部分的所述键合衬底叠层(30)。
17.根据权利要求13的方法，其特征是，准备步骤(图1A-1C)包含制备各具有一个定向平面或缺口的所述第一衬底(10)和所述第二衬底(20)，并使所述第一衬底(10)与所述第二衬底(20)彼此紧密接触而所述第一衬底(10)的定向平面或缺口不必与所述第二衬底(20)的定向平面或缺口一致，以便制备所述键合衬底叠层(30)。
18.根据权利要求13的方法，其特征是，分离步骤包含：
处理所述突出部分以形成分离开始部分(40)的预分离步骤(图1D)；以及
从所述分离开始部分(40)开始，分离所述键合衬底叠层(30)，然后基本上仅仅击破所述分离层(12)，以便在所述分离层(12)处将所述键合衬底叠层(30)分离成二个衬底(10′，20′)。
19.根据权利要求18的方法，其特征是，预分离步骤(图1D)包含将流体喷射到所述突出部分，以便用流体形成所述分离开始部分(40)。
20.根据权利要求18的方法，其特征是，预分离步骤(图1D)包含将楔形元件(210)插入到所述突出部分处的所述第一衬底(10)与所述第二衬底(20)之间的间隙中，以便形成所述分离开始部分(40)。
21.根据权利要求18的方法，其特征是，预分离步骤(图1D)包含将振动能量馈送到所述突出部分，以便形成所述分离开始部分(40)。
22.根据权利要求18的方法，其特征是，预分离步骤(图1D)包含将所述突出部分浸入流体中，并通过流体将振动能量馈送到所述突出部分，以便形成所述分离开始部分(40)。
23.根据权利要求22的方法，其特征是，用水作为流体。
24.根据权利要求22的方法，其特征是，用腐蚀剂作为流体。
25.根据权利要求18的方法，其特征是，预分离步骤(图1D)包含腐蚀所述突出部分处的所述转移层(13，14)和所述分离层(12)，以便形成所述分离开始部分(40)。
26.根据权利要求13-17中任何一个的方法，其特征是，分离步骤(图1D，图1E)包含将流体喷射到所述突出部分，以便在所述键合衬底叠层(30)上形成所述分离开始部分(40)，并在改变流体注入位置的同时继续分离所述键合衬底叠层(30)。
27.根据权利要求13-17中任何一个的方法，其特征是，分离步骤(图1D，图1E)包含将楔形元件(210)插入到所述突出部分处的所述第一衬底(10)与所述第二衬底(20)之间的间隙中，以便分离所述键合衬底叠层(30)。
28.根据权利要求18-25中任何一个的方法，其特征是，所述分离开始部分(40)是所述分离层(12)具有最易碎的结构的部分。
29.根据权利要求18-25中任何一个的方法，其特征是，所述分离开始部分(40)是所述转移层(13，14)被清除且所述转移层(13，14)下方的所述分离层(12)被暴露的部分。
30.根据权利要求18-25中任何一个的方法，其特征是，所述分离开始部分(40)是所述分离层(12)被暴露，且所述分离层(12)的外边沿位于所述键合衬底叠层(30)内部的部分。
31.根据权利要求13-30中任何一个的方法，其特征是，所述分离层(12)是多孔层。
32.根据权利要求13-30中任何一个的方法，其特征是，所述第一衬底(10)是借助于对衬底(11)进行阳极氧化以形成作为分离层(12)的多孔层并形成所述分离层(12)上的所述转移层(13，14)而形成的衬底。
33.根据权利要求13-30中任何一个的方法，其特征是，所述第一衬底(10)具有用离子注入方法形成的作为所述分离层(12)的多孔层。
34.根据权利要求13-33中任何一个的方法，其特征是，所述转移层(13)包括单晶硅层。
35.根据权利要求13-33中任何一个的方法，其特征是，所述转移层(14)相继具有单晶硅层和绝缘层作为所述转移层(13，14)。
36.一种制造SOI衬底的方法，其特征是包含：
使具有内部多孔层(12)和包括所述多孔层上的单晶硅层的转移层(13，14)的第一衬底(10)的表面与第二衬底(20)紧密接触，以制备键合衬底叠层(30)的准备步骤(图1A-1C)，此键合衬底叠层具有突出部分，所述第一衬底(10)的外边沿在此处突出到所述第二衬底(20)的外边沿外面；
从所述突出部分开始分离所述键合衬底叠层(30)，并在所述多孔层(12)处分离所述键合衬底叠层(30)，从而将所述第一衬底(10)的所述转移层(13，14)转移到所述第二衬底(20)的分离步骤(图1D，图1E)；以及
在分离之后，清除残留在所述第二衬底(20′)表面上的所述多孔层(12)的清除步骤(图1F)。
37.根据权利要求36的方法，其特征是，所述第一衬底(10)不仅具有所述单晶硅层(13)而且还具有所述单晶硅层(13)上的绝缘层(14)作为所述转移层。
38.根据权利要求36的方法，其特征是，所述第二衬底(20)具有表面上的绝缘层(14)。
39.根据权利要求36-38中任何一个的方法，其特征是，准备步骤(图1A-1C)包含使所述第一衬底(10)与尺寸相同的所述第二衬底(20)，在偏离中心位置的情况下彼此紧密接触，以制备所述键合衬底叠层(30)。
40.根据权利要求36-38中任何一个的方法，其特征是，准备步骤(图1A-1C)包含使所述第一衬底(10)与小于所述第一衬底(10)的所述第二衬底(20)紧密接触，以制备所述键合衬底叠层(30)。
41.根据权利要求40的方法，其特征是，准备步骤(图1A-1C)包含使所述第一衬底(10)与所述第二衬底(20)，在中心位置彼此一致的同时紧密接触。
42.根据权利要求36-38中任何一个的方法，其特征是，准备步骤(图1A-1C)包含使所述第一衬底(10)与具有一个定向平面或缺口的所述第二衬底(20)紧密接触，以制备具有作为所述突出部分的，在有所述第二衬底(20)的定向平面或缺口时暴露所述第一衬底(10)的部分的所述键合衬底叠层(30)。
43.根据权利要求36-38中任何一个的方法，其特征是，准备步骤(图1A-1C)包含制备各具有一个定向平面或缺口的所述第一衬底(10)和所述第二衬底(20)，并使所述第一衬底(10)与所述第二衬底(20)彼此紧密接触，而不必使所述第一衬底(10)的定向平面或缺口与所述第二衬底(20)的定向平面或缺口一致，以制备所述键合衬底叠层(30)。
44.根据权利要求36-43中任何一个的方法，其特征是，分离步骤包含：
对所述突出部分进行处理以形成分离开始部分(40)的预分离步骤(图1D)；以及
从所述分离开始部分(40)开始对所述键合衬底叠层(30)进行分离，然后基本上仅仅击破所述多孔层(12)，以便在所述多孔层(12)处将所述键合衬底叠层(30)分离成二个衬底(10′，20′)。
45.根据权利要求44的方法，其特征是，预分离步骤(图1D)包含将流体喷射到所述突出部分，以便用流体形成所述分离开始部分(40)。
46.根据权利要求44的方法，其特征是，预分离步骤(图1D)包含将楔形元件(210)插入到所述突出部分处的所述第一衬底(10)与所述第二衬底(20)之间的间隙中，以便形成所述分离开始部分(40)。
47.根据权利要求44的方法，其特征是，预分离步骤(图1D)包含将振动能量馈送到所述突出部分，以便形成所述分离开始部分(40)。
48.根据权利要求44的方法，其特征是，预分离步骤(图1D)包含将所述突出部分浸入流体中，并通过流体将振动能量馈送到所述突出部分，以便形成所述分离开始部分(40)。
49.根据权利要求48的方法，其特征是用水作为流体。
50.根据权利要求48的方法，其特征是用腐蚀剂作为流体。
51.根据权利要求44的方法，其特征是，预分离步骤(图1D)包含腐蚀所述突出部分处的所述转移层(13，14)和所述多孔层(12)，以便形成所述分离开始部分(40)。
52.根据权利要求36-43中任何一个的方法，其特征是，分离步骤(图1D，图1E)包含将流体喷射到所述突出部分，以便在所述键合衬底叠层(30)上形成所述分离开始部分(40)，并在改变流体注入的位置时，继续分离所述键合衬底叠层(30)。
53.根据权利要求36-43中任何一个的方法，其特征是，分离步骤(图1D，图1E)包含将楔形元件(210)插入到所述突出部分处的所述第一衬底(10)与所述第二衬底(20)之间的间隙中，以便分离所述键合衬底叠层(30)。
54.根据权利要求36-43中任何一个的方法，其特征是，所述分离开始部分(40)是所述多孔层(12)具有最易碎的结构的部分。
55.根据权利要求36-43中任何一个的方法，其特征是，所述分离开始部分(40)是所述转移层(13，14)被清除且所述转移层(13，14)下方的所述多孔层(12)被暴露的部分。
56.根据权利要求36-43中任何一个的方法，其特征是，所述分离开始部分(40)是所述多孔层(12)被暴露，且所述多孔层(12)的外边沿位于所述键合衬底叠层(30)内部的部分。
57.一种复合元件(30)，在其结构中，内部具有分离层(12)的第一元件(10)与第二元件(20)紧密接触，其特征是包含：
突出部分，所述第一元件(10)的外边沿在此处突出到所述第二元件(20)的外边沿外面。
58.一种键合衬底叠层(30)，在其结构中，具有内部分离层(12)和所述分离层上的转移层(13，14)的第一衬底(10)与第二衬底(20)紧密接触，其特征是包含：
突出部分，所述第一衬底(10)的外边沿在此处突出到所述第二衬底(20)的外边沿外面。
59.一种借助于将具有内部多孔层(12)和包括所述多孔层上的单晶硅层(13)的转移层(13，14)的第一衬底(10)的表面键合到第二衬底(20)而形成的键合衬底叠层(30)，其特征是包含：
突出部分，所述第一衬底(10)的外边沿在此处突出到所述第二衬底(20)的外边沿外面。
CN00101844A 1999-02-02 2000-02-02 复合元件、衬底叠层及分离方法、层转移及衬底制造方法 Pending CN1264156A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11025484A JP2000223683A (ja) 1999-02-02 1999-02-02 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
JP025484/1999 1999-02-02

Publications (1)

Publication Number Publication Date
CN1264156A true CN1264156A (zh) 2000-08-23

Family

ID=12167341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00101844A Pending CN1264156A (zh) 1999-02-02 2000-02-02 复合元件、衬底叠层及分离方法、层转移及衬底制造方法

Country Status (6)

Country Link
US (2) US6376332B1 (zh)
EP (1) EP1026729A3 (zh)
JP (1) JP2000223683A (zh)
KR (1) KR100420311B1 (zh)
CN (1) CN1264156A (zh)
TW (1) TW498444B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9751293B2 (en) 2014-12-04 2017-09-05 Industrial Technology Research Institute Laminated substrate separating device and method for separating laminated substrate
CN107352503A (zh) * 2016-05-09 2017-11-17 江苏英特神斯科技有限公司 一种硅基绝缘层上多晶硅介质与玻璃的阳极键合方法及其应用
TWI609445B (zh) * 2014-12-04 2017-12-21 財團法人工業技術研究院 複層基板分離裝置及複層基板分離方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6730559B2 (en) * 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
EP0989593A3 (en) * 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
TW484184B (en) 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
JP2000150836A (ja) 1998-11-06 2000-05-30 Canon Inc 試料の処理システム
US6672358B2 (en) 1998-11-06 2004-01-06 Canon Kabushiki Kaisha Sample processing system
JP4365920B2 (ja) * 1999-02-02 2009-11-18 キヤノン株式会社 分離方法及び半導体基板の製造方法
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US7005695B1 (en) * 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
DE10108369A1 (de) * 2001-02-21 2002-08-29 B L E Lab Equipment Gmbh Verfahren und Vorrichtung zum Ablösen eines Halbleiterwafers von einem Träger
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
JP2002353423A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び処理方法
JP2002353081A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び分離方法
JP2003017668A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
JP2003095798A (ja) * 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
US7155406B2 (en) * 2002-03-04 2006-12-26 Total Soft Bank, Ltd. Scheduling method for loading and unloading containers at the terminal and a computer readable recording medium recorded a computer programming of the same
FR2842647B1 (fr) * 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
FR2844095B1 (fr) * 2002-09-03 2005-01-28 Commissariat Energie Atomique Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
JP4066889B2 (ja) 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP4450850B2 (ja) * 2007-09-26 2010-04-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
FR2926671B1 (fr) * 2008-01-17 2010-04-02 Soitec Silicon On Insulator Procede de traitement de defauts lors de collage de plaques
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) * 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) * 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8183126B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Patterning embedded control lines for vertically stacked semiconductor elements
US8208285B2 (en) * 2009-07-13 2012-06-26 Seagate Technology Llc Vertical non-volatile switch with punchthrough access and method of fabrication therefor
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
US8617952B2 (en) 2010-09-28 2013-12-31 Seagate Technology Llc Vertical transistor with hardening implatation
US8963337B2 (en) * 2010-09-29 2015-02-24 Varian Semiconductor Equipment Associates Thin wafer support assembly
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US8709914B2 (en) * 2011-06-14 2014-04-29 International Business Machines Corporation Method for controlled layer transfer
US9698070B2 (en) * 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
CN103280423A (zh) * 2013-05-29 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种机械式拆键合工艺及系统
WO2014200827A1 (en) * 2013-06-13 2014-12-18 Yan Ye Methods and apparatuses for delaminating process pieces
TW201612957A (en) * 2014-07-11 2016-04-01 Gtat Corp Support substrate for ion beam exfoliation of a crystalline lamina
KR20160125585A (ko) * 2015-04-21 2016-11-01 삼성전자주식회사 기판 처리 장치 및 기판 처리 방법
JP6991673B2 (ja) 2018-02-27 2022-01-12 株式会社ディスコ 剥離方法
CN110582165B (zh) * 2018-06-11 2024-05-28 深圳长城开发科技股份有限公司 一种用于从印刷电路板分离集成电路的装置
JP7262903B2 (ja) * 2019-08-26 2023-04-24 株式会社ディスコ キャリア板の除去方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5869386A (en) * 1995-09-28 1999-02-09 Nec Corporation Method of fabricating a composite silicon-on-insulator substrate
WO1997027621A1 (en) * 1996-01-26 1997-07-31 Sibond, L.L.C. Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
EP0851513B1 (en) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
CA2232796C (en) * 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
JP3754818B2 (ja) 1997-03-27 2006-03-15 キヤノン株式会社 半導体基板の作製方法
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3492142B2 (ja) * 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9751293B2 (en) 2014-12-04 2017-09-05 Industrial Technology Research Institute Laminated substrate separating device and method for separating laminated substrate
TWI609445B (zh) * 2014-12-04 2017-12-21 財團法人工業技術研究院 複層基板分離裝置及複層基板分離方法
CN107352503A (zh) * 2016-05-09 2017-11-17 江苏英特神斯科技有限公司 一种硅基绝缘层上多晶硅介质与玻璃的阳极键合方法及其应用

Also Published As

Publication number Publication date
TW498444B (en) 2002-08-11
US6376332B1 (en) 2002-04-23
KR20000057896A (ko) 2000-09-25
EP1026729A2 (en) 2000-08-09
KR100420311B1 (ko) 2004-03-02
EP1026729A3 (en) 2004-04-21
JP2000223683A (ja) 2000-08-11
US20020081822A1 (en) 2002-06-27

Similar Documents

Publication Publication Date Title
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1139969C (zh) 半导体基片及其制备方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1272684A (zh) 衬底及其制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1082720C (zh) 半导体基片及其制造方法
CN1150594C (zh) 半导体产品的制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1299150A (zh) 组合元件分离方法、薄膜制造方法和组合元件分离设备
CN1188898C (zh) 生产半导体部件的方法和生产太阳能电池的方法
CN1208246A (zh) 用流体分离组合元件的方法和装置
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1056940C (zh) 半导体部件及其制造方法
CN1225500A (zh) 半导体产品及其制造方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1127120C (zh) 半导体衬底及其制造方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1149645C (zh) 多孔区的去除方法和半导体衬底的制造方法
CN1250945A (zh) 半导体基片及其制造方法
CN1314701A (zh) 半导体衬底及其生产工艺

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication