Nothing Special   »   [go: up one dir, main page]

CN113811093A - 金属箔、覆铜层叠板、线路板及线路板的制备方法 - Google Patents

金属箔、覆铜层叠板、线路板及线路板的制备方法 Download PDF

Info

Publication number
CN113811093A
CN113811093A CN202110910672.6A CN202110910672A CN113811093A CN 113811093 A CN113811093 A CN 113811093A CN 202110910672 A CN202110910672 A CN 202110910672A CN 113811093 A CN113811093 A CN 113811093A
Authority
CN
China
Prior art keywords
layer
metal foil
conductive
conductive layer
conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110910672.6A
Other languages
English (en)
Inventor
苏陟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Fangbang Electronics Co Ltd
Original Assignee
Guangzhou Fangbang Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Fangbang Electronics Co Ltd filed Critical Guangzhou Fangbang Electronics Co Ltd
Priority to CN202110910672.6A priority Critical patent/CN113811093A/zh
Publication of CN113811093A publication Critical patent/CN113811093A/zh
Priority to PCT/CN2022/095904 priority patent/WO2023016060A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明涉及金属箔技术领域，公开了一种金属箔、覆铜层叠板、线路板和线路板的制备方法，其中，金属箔包括导电层和承载层，导电层与承载层层叠设置，导电层的厚度小于或等于9微米；其中，在使用金属箔制备线路板时，导电层用于制作导电线路，通过第一蚀刻液将承载层与导电层分离，导电层对第一蚀刻液具有耐蚀性。在使用金属箔制备线路板时，可以通过第一蚀刻液将承载层与导电层分离，因此导电层与承载层之间的剥离力无需满足可剥离的条件，所以导电层的厚度在满足产品可靠性的情况下可以设置得比较小，同时在形成导电线路过程中，不会出现蚀刻不净的现象，也不会在基板上残留导电微粒，进而有利于制备细线路的线路板。

Description

金属箔、覆铜层叠板、线路板及线路板的制备方法
技术领域
本发明涉及金属箔技术领域，特别是涉及一种金属箔、覆铜层叠板、线路板及线路板的制备方法。
背景技术
随着科技的发展，电子产品日益高度集成化和小型化，对线路板的多层化及高密度布线要求越来越高，更细的线宽线距成为市场的发展趋势，例如线宽/线距需要达到30μm/30μm、20μm/20μm、15μm/15μm、10μm/10μm，甚至更细。目前制作细线路广泛采用的是改性半加成法和半加成法。
改性半加成法的主要的工艺流程如下：
(1)先配备可剥离金属箔。其中，该金属箔包括层叠设置的载体层和导电层。
(2)将金属箔的导电层远离载体层的一面与基板压合，并通过剥离的方式去除载体层(即使用外力撕除载体层)，形成基板一。
(3)对基板一的至少一侧的导电层进行贴膜、曝光和显影操作，得到掩蔽图形；或者，从基板一的至少一侧进行钻孔、去钻污、孔金属化处理、对导电层进行贴膜、曝光和显影操作，得到掩蔽图形；其中，导电层的被掩蔽图案掩蔽的区域为非导电线路区域，导电层的未被掩蔽图形掩蔽的区域为导电线路区域。
(4)通过电镀对导电线路区域进行加厚。
(5)去除掩蔽图形，并采用蚀刻液对导电层进行短时间的蚀刻(即快速蚀刻，也称闪蚀)，使得未被电镀加厚的非导电线路区域被除去，从而得到导电线路。
上述改性半加成法所采用的金属箔，是以剥离的方式去除载体层的，为了保证载体层与导电层之间能够可靠剥离以及满足产品可靠性，导电层须具有一定厚度。然而，现有导电层厚度在上述步骤(5)采用蚀刻液对导电层进行闪蚀时常会出现闪蚀不干净的问题，甚至造成微短路现象，因此，对于制作细线路来说，这种采用可剥离金属箔制备细线路的改性半加成法难以实现更细线路。
而半加成法的主要工艺流程如下：
(1)将味之素堆积膜与基板压合；
(2)经钻孔、去钻污等一系列处理后进行化学沉铜，使得味之素堆积膜表面形成一层导电层；
(3)对导电层进行贴膜、曝光和显影操作，得到掩蔽图形；其中，导电层的被掩蔽图案掩蔽的区域为非导电线路区域，导电层的未被掩蔽图形掩蔽的区域为导电线路区域。
(4)对导电线路区域进行加厚。
(5)去除掩蔽图形，并采用蚀刻液对导电层进行闪蚀，使得未被电镀加厚的非导电线路区域被除去，从而得到导电线路。
该工艺为了提高导电层与味之素堆积膜之间的结合力，会在步骤(2)中使味之素堆积膜表面形成一定粗糙度，这导致在步骤(5)中非导电线路区域中的导电层难以蚀刻干净，残留导电微粒，造成微短路现象。因此，该半加成工艺制作细线路时也遇到了瓶颈。
发明内容
本发明实施例的目的是提供一种金属箔、覆铜层叠板、线路板及线路板的制备方法，其能够用于制备细线路的线路板。
为了解决上述技术问题，本发明实施例提供一种金属箔，其包括导电层和承载层，所述导电层与所述承载层层叠设置，所述导电层的厚度小于或等于9微米；其中，在使用所述金属箔制备线路板时，所述导电层用于制作导电线路，通过第一蚀刻液将所述承载层与所述导电层分离，所述导电层对所述第一蚀刻液具有耐蚀性。
作为优选方案，所述导电层的厚度小于或等于6微米。
作为优选方案，所述导电层的厚度为0.1-3微米。
作为优选方案，所述导电层远离所述承载层的一面的粗糙度Rz小于或等于6微米。
作为优选方案，所述承载层包括过渡层，所述过渡层与所述导电层层叠设置，在使用所述金属箔制备线路板时，通过所述第一蚀刻液蚀刻所述过渡层，以使所述承载层与所述导电层分离。
作为优选方案，所述过渡层对第二蚀刻液具有耐蚀性，其中，所述第二蚀刻液为能蚀刻所述导电层的蚀刻液。
作为优选方案，所述导电层为铜层，所述过渡层含有镍、铬、锰、铁、钴元素中的至少之一。
作为优选方案，所述承载层的厚度为8-105微米。
作为优选方案，所述承载层还包括载体层，所述过渡层设于所述载体层和所述导电层之间。
作为优选方案，所述载体层的材质选自金属、非金属中的至少之一。
作为优选方案，在使用所述金属箔制备线路板时，所述载体层以剥离的方式被去除。
作为优选方案，在使用所述金属箔制备线路板时，所述载体层以非剥离的方式被去除。
作为优选方案，所述过渡层的材质对第三蚀刻液具有耐蚀性，其中，在使用所述金属箔制备线路板时，通过所述第三蚀刻液蚀刻所述载体层。
作为优选方案，所述承载层还包括剥离层，所述剥离层设于所述载体层和所述过渡层之间。
作为优选方案，所述导电层与所述过渡层的厚度之和大于或等于0.2微米。
作为优选方案，所述金属箔还包括调节层，所述调节层设于所述导电层远离所述承载层的一面。
作为优选方案，所述调节层含有有机物、金属、合金、掺杂有碳和/或硅的物质中的至少之一。
作为优选方案，所述调节层为有机物，所述调节层的材质选自环氧类、改性环氧类、聚酯类、丙烯酸类、聚酰亚胺、聚酰胺类、橡胶类、丙烯酸酯类热塑性树脂、液晶聚合物、聚苯乙烯系、乙酸乙烯酯类、酚醛类、聚乙烯类、氨基甲酸酯类、BT树脂、醇酸类热固性树脂、ABF树脂、聚四氟乙烯类树脂中的至少一种。
作为优选方案，所述调节层中混有填料。
作为优选方案，所述填料选自有机填料、无机填料中的至少之一，所述有机填料选自聚四氟乙烯粉末、聚苯硫醚、聚醚酰亚胺、聚苯醚或聚醚砜粉末中的至少之一，所述无机填料选自结晶性二氧化硅、无定形二氧化硅、球形二氧化硅、氢氧化铝、氢氧化镁、沸石、硅灰石、氧化镁、粘土、氧化铝、硼酸铝、高岭土、滑石粉、云母粉、氧化钛、硫酸钡、钛酸钡、钛酸钾、钛酸锶、硅酸钙、碳酸钙、玻璃粉、铝氮化合物、硼酸锌、锡酸锌、氧化锌、氮化硅、碳化硅、氮化硼、氧化锆、莫来石、钛酸钾、中空玻璃微球、空心二氧化硅、勃姆石、纳米碳管中的至少之一。
相应地，本发明实施例还提供一种覆铜层叠板，所述覆铜层叠板包括所述金属箔。
相应地，本发明实施例还提供一种线路板，所述线路板采用基板以及所述的金属箔制成，或采用所述覆铜层叠板制成。
相应地，本发明实施例还提供一种线路板的制备方法，使用所述的金属箔制备线路板，所述线路板的制备方法包括：
对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使用第二蚀刻液对所述导电层进行快速蚀刻，以去除所述导电层未被加厚的区域，得到导电线路；
使所述金属箔形成导电线路的一面与基板相结合；
去除所述承载层，得到线路板。
作为优选方案，在所述对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对所述导电层进行减薄。
相应地，本发明实施例还提供一种线路板的制备方法，使用所述的金属箔制备线路板，所述线路板的制备方法包括：
对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使所述金属箔形成导电线路的一面与基板相结合；
去除所述承载层；
使用第二蚀刻液对所述导电层进行快速蚀刻，得到线路板。
作为优选方案，在所述对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对所述导电层进行减薄。
相应地，本发明实施例还提供一种线路板的制备方法，使用所述的金属箔制备线路板，所述线路板的制备方法包括：
使所述金属箔与基板相结合，形成基板一；
去除所述承载层，得到基板二；
对所述基板二进行钻孔、去钻污、孔金属化处理，并在所述导电层上贴膜、曝光和显影操作，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使用第二蚀刻液进行快速蚀刻，以去除所述导电层未被加厚的区域，形成导电线路，得到线路板。
作为优选方案，在所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对所述导电层进行减薄。
相应地，本发明实施例还提供一种线路板的制备方法，使用所述的金属箔制备线路板，所述线路板的制备方法包括：
使所述金属箔与基板相结合，形成基板一；
去除所述载体层，得到基板二；
对所述基板二进行钻孔、去钻污处理，并用所述第一蚀刻液去除所述过渡层，得到基板三；
对所述基板三进行孔金属化处理，并在所述导电层上进行贴膜、曝光和显影处理，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使用第二蚀刻液进行快速蚀刻，以去除所述导电层未被加厚的区域，得到线路板。
作为优选方案，在所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对所述导电层进行减薄。
相应地，本发明实施例还提供一种线路板的制备方法，使用所述的覆铜层叠板制成，包括：
去除所述覆铜层叠板中的所述承载层，得到基板一；
在至少一所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述至少一导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使用第二蚀刻液对所述至少一导电层进行快速蚀刻，以去除所述至少一导电层未被加厚的区域，形成导电线路，进而得到线路板。
作为优选方案，在至少一所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对至少一所述导电层进行减薄。
作为优选方案，在至少一所述导电层上进行贴膜、曝光和显影操作之前，还包括：从所述基板一的至少一侧进行钻孔、去钻污、孔金属化处理。
相应地，本发明实施例还提供一种线路板的制备方法，使用含有所述的覆铜层叠板制备线路板，所述线路板的制备方法包括：
去除所述载体层，得到基板一；
从所述基板一的至少一侧进行钻孔、去钻污处理，并用所述第一蚀刻液去除所述过渡层，得到基板二；
对所述基板二进行孔金属化处理，并在所述至少一侧的所述导电层上进行贴膜、曝光和显影处理，得到掩蔽图案；其中，所述至少一侧的所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使用第二蚀刻液进行快速蚀刻，以去除所述至少一侧的所述导电层未被加厚的区域，形成导电线路，得到线路板。
作为优选方案，在所述至少一导电层进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对至少一侧的所述导电层进行减薄。
相应地，本发明实施例还提供一种多层线路板，包括所述的线路板或采用所述的线路板的制备方法制备得到的所述线路板。
相应地，本发明实施例还提供一种多层线路板的制备方法，包括所述的线路板的制备方法。
相比于现有技术，本发明实施例的有益效果在于：本发明实施例提供了一种金属箔，其包括导电层和承载层，所述导电层与所述承载层层叠设置，所述导电层的厚度小于或等于6微米；其中，在使用所述金属箔制备线路板时，所述导电层用于制作导电线路，通过第一蚀刻液将所述承载层与所述导电层分离，所述导电层对所述第一蚀刻液具有耐蚀性。
在使用本发明实施例提供的金属箔制备线路板时，可以通过第一蚀刻液将所述承载层与所述导电层分离，所述导电层对所述第一蚀刻液具有耐蚀性，因此所述导电层与所述承载层之间的剥离力无需满足可剥离的条件，所以导电层的厚度在满足产品可靠性的情况下可以设置得比较小，同时在形成导电线路过程中，不会出现蚀刻不净的现象；并且在采用本申请的金属箔制备线路板的过程中，被去除的导电层部分在基板上不会出现残留现象，即不会在基板上残留导电微粒，进而可避免出现微短路现象，进而有利于制备细线路的线路板。因此，相比于现有采用改性半加成法或半加成法制备细线路板的工艺，采用本发明金属箔制备细线路线路板具有显著优异的效果。同时，本发明实施例还相应地提供了一种覆铜层叠板、线路板和线路板的制备方法。
附图说明
图1是本发明实施例一的金属箔的结构示意图；
图2是本发明实施例二的包含载体层、过渡层和导电层的金属箔的结构示意图；
图3是本发明实施例二的包含载体层、剥离层、过渡层和导电层的金属箔的结构示意图；
图4是本发明实施例三的包含过渡层、导电层和调节层的金属箔的结构示意图；
图5是本发明实施例三的包含载体层、过渡层、导电层和调节层的金属箔的结构示意图；
图6是本发明实施例三的包含载体层、剥离层、过渡层、导电层和调节层的金属箔的结构示意图；
图7是本发明实施例一提供的线路板的制备方法的第一个实施方式的流程图；
图8是本发明实施例一提供的线路板的制备方法的第二个实施方式的流程图；
图9是本发明实施例一提供的线路板的制备方法的第三个实施方式的流程图；
图10是本发明实施例一提供的线路板的制备方法的第一个实施方式的流程图；
图11是采用现有的可剥离金属箔制备嵌入式线路板时导致导电线路表面低于基板表面的结构示意图；
图12是采用现有的可剥离金属箔制备的嵌入式线路板的结构示意图；
图13是本发明实施例一的线路板的导电线路表面与基板表面基本齐平的结构示意图；
图14是本发明实施例一的导电线路经过表面处理的线路板的结构示意图；
图15是本发明实施例二提供的线路板的制备方法的第一个实施方式的流程图；
图16是本发明实施例二提供的线路板的制备方法的第二个实施方式的流程图；
图17是本发明实施例三提供的线路板的制备方法的流程图；
其中，10、导电线路；20、基板；1、导电层；2、过渡层；3、载体层；4、剥离层；5、调节层；6、基板；11、导电线路。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
请参阅图1所示，本发明实施例提供的金属箔包括导电层1和承载层，所述导电层1与所述承载层层叠设置，所述导电层1的厚度小于或等于9微米；其中，在使用所述金属箔制备线路板时，所述导电层1用于制作导电线路，通过第一蚀刻液将所述承载层与所述导电层1分离，所述导电层1对所述第一蚀刻液具有耐蚀性。
在本发明实施例中，金属箔包括导电层1和承载层，所述导电层1与所述承载层层叠设置，所述导电层1的厚度小于或等于9微米；其中，在使用所述金属箔制备线路板时，所述导电层1用于制作导电线路，通过第一蚀刻液将所述承载层与所述导电层1分离，所述导电层1对所述第一蚀刻液具有耐蚀性。因此所述导电层与所述承载层之间的剥离力无需满足可剥离的条件，所以导电层的厚度在满足产品可靠性的情况下可以设置得比较小，同时在形成导电线路过程中，不会出现蚀刻不净的现象；并且在采用本申请的金属箔制备线路板的过程中，被去除的导电层部分在基板上不会出现残留现象，即不会在基板上残留导电微粒，进而可避免出现微短路现象，进而有利于制备细线路的线路板。因此，相比于现有采用改性半加成法或半加成法制备细线路板的工艺，采用本发明金属箔制备细线路线路板具有显著优异的效果。
在本发明实施例中，所述导电层1与所述承载层之间的剥离力无需满足可剥离的条件，而满足可剥离的条件是指能够通过外力的方式(例如采用人工手撕或工具撕等方式)分离导电层1和承载层。
需要说明的是，所述导电层1对第一蚀刻液具有耐蚀性是指所述导电层1不会或较难被所述第一蚀刻液腐蚀，或蚀刻速度较慢。需要说明的是，第一蚀刻液的具体类型并不受特别限制，本领域技术人员可以根据实际需要进行选择，只要能实现上述功能即可。
在本发明实施例中，所述导电层1的厚度小于或等于9微米，例如可以是0.1微米、0.2微米、0.3微米、0.5微米、0.8微米、1微米、1.2微米、1.5微米、1.8微米、2微米、2.5微米、3微米、3.5微米、4微米、4.5微米、5微米、5.5微米、6微米、6.5微米、7微米、7.5微米、8微米、8.5微米、9微米等。优选地，所述导电层1的厚度为小于或等于6微米，进一步优选地，所述导电层1的厚度为0.1-3微米。当然，所述导电层1的厚度不限于上述列举的具体数值，其可以根据实际使用要求进行设置，在此不做更多的赘述。
在本发明实施例中，为了提升导电层与其他物质的结合力，比如与后续所述调节层或所述基板的结合力，所述导电层远离所述承载层的一面可以是经粗化处理后的，具体的，如所述导电层远离所述承载层的一面的粗糙度Rz可以小于或等于6微米，如可以为0.5微米、1.0微米、1.5微米、2.0微米、2.5微米、3.0微米、3.5微米、4.0微米、4.5微米、5.0微米、5.5微米、6.0微米。当然，所述远离所述承载层的一面的粗糙度不限于上述列举的具体数值，其可以根据实际使用要求进行设置，在此不做更多的赘述。
在具体实施当中，为了实现其他功能，还可以在所述承载层和所述导电层1之间设置其他结构，例如在所述承载层和所述导电层1之间设置所述防氧化层等结构，需要说明的是，所述承载层与所述导电层1之间设置其他结构的方案也在本发明的保护范围之内。
请参阅图1所示，所述承载层包括过渡层2，所述过渡层2与所述导电层1层叠设置，在使用所述金属箔制备线路板时，通过所述第一蚀刻液蚀刻所述过渡层2，以使所述承载层与所述导电层1分离。在本发明实施例中，通过第一蚀刻液蚀刻所述过渡层2，以去除所述过渡层2，从而将所述承载层与所述导电层1分离，并且所述导电层1对所述第一蚀刻液具有耐蚀性。
需要说明的是，当所述承载层只包括过渡层2时，所述过渡层2需要为所述导电层1提供一定的支撑力，所以所述过渡层2的厚度需要设置得比较大。若承载层还包括其他能起承载作用的结构时，所述过渡层2的厚度可以设置得比较小，例如，若在过渡层2远离导电层1的一面设置载体层3时，可以通过载体层3为导电层1提供支撑力，因此可以将过渡层2的厚度设置得比较小，当然，此时也可以将过渡层2的厚度设置比较大，以进一步为导电层1提供支撑力。所以，过渡层2的具体厚度可以根据实际使用要求进行设置，在此不做更多的赘述。
在一种可选的实施方式中，所述过渡层2对第二蚀刻液具有耐蚀性，其中，所述第二蚀刻液为能蚀刻所述导电层1的蚀刻液。需要说明的是，所述过渡层2对第二蚀刻液具有耐蚀性是指所述过渡层2不会或较难被所述第二蚀刻液腐蚀，或蚀刻速度较慢。由于所述过渡层2对第二蚀刻液具有耐蚀性，因此，当使用所述金属箔制备线路板时，在蚀刻所述导电层1的过程中，所述过渡层2不会或较难被蚀刻所述导电层1的所述第二蚀刻液腐蚀，或蚀刻速度较慢。需要说明的是，第二蚀刻液的具体类型并不受特别限制，本领域技术人员可以根据实际需要进行选择，只要能实现上述功能即可。
在一种可选的实施方式中，所述导电层1为铜层，所述过渡层2含有镍、铬、锰、铁、钴元素中的至少之一。在本发明实施例中，所述导电层1为铜层，其主要由铜构成，所述过渡层2是含有镍、铬、锰、铁或钴元素中的至少之一构成的金属或合金，以镍铬合金、镍磷合金和镍金属举例，例如是主要由镍铬合金、镍磷合金或镍金属构成，也可以是主要由镍铬合金、镍磷合金和镍金属中的任意两种或两种以上的材料组成，也可以是主要由镍铬合金、镍磷合金和镍金属中的至少一种材料与其他材料混合而成。所述过渡层2为单层或多层结构，当所述过渡层2为多层结构时，例如可以是由一层镍金属和一层镍铬合金层叠设置构成，或由一层镍金属和一层镍磷合金层叠设置构成，或由一层镍磷合金和一层镍铬合金层叠设置构成等。需要说明的是，在实际生产中，所述导电层1和所述过渡层2有可能会意外地混入其他杂质，当所述导电层1和所述过渡层2意外地混入杂质时，也在本发明的保护范围之内。此外，本发明中的所述导电层1不限于铜层，所述过渡层2的材料也不限于镍铬合金、镍磷合金、镍金属，采用其他材料的导电层1和过渡层2也在本发明的保护范围之内，导电层1和过渡层2的具体材料和层结构可以根据实际使用要求进行设置，只需保证过渡层2对蚀刻导电层1的第二蚀刻液具有耐蚀性，且导电层1对蚀刻过渡层2的第一蚀刻液具有耐蚀性即可，在此不做更多的赘述。示例性的，当导电层为铜层，过渡层为镍铬合金、镍磷合金、镍金属中的至少之一时，第一蚀刻液可以包含硫酸、双氧水和硫脲，或者包含硝酸、氯化镍和咪唑(或氮唑类)，或者包含氰化物等，第二蚀刻液可以包含氯化铵、五水硫酸铜和氨水等。
在一种可选的实施方式中，为了给导电层1提供足够的支撑力，本实施例中的所述承载层的厚度为8-105微米，例如可以是8微米、10微米、15微米、20微米、25微米、30微米、35微米、40微米、45微米、50微米、55微米、60微米、65微米、70微米、75微米、80微米、85微米、90微米、95微米、100微米、105微米等。当然，所述承载层的具体厚度可以根据实际使用要求进行设置，在此不做更多的赘述。
相应地，本发明实施例还提供一种覆铜层叠板，所述覆铜层叠板包括所述金属箔。需要说明的是，上述金属箔所具有的特征和优势同样适用于该覆铜层叠板，对此不再赘述。
相应地，本发明实施例还提供一种线路板，所述线路板采用基板以及上述任一实施方式的金属箔制成，或采用上述覆铜层叠板制成。需要说明的是，上述金属箔或覆铜层叠板所具有的特征和优势同样适用于该线路板，对此不再赘述。
请参阅图7，本发明实施例还提供一种线路板的制备方法，使用所述的金属箔制备线路板，所述线路板的制备方法包括：
步骤S111，对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
步骤S112，对所述导电线路区域进行加厚；例如通过电镀对所述导电线路区域进行加厚；
步骤S113，去除所述掩蔽图案；
步骤S114，使用第二蚀刻液对所述导电层进行快速蚀刻，以去除所述导电层未被加厚的区域，得到导电线路；
步骤S115，使所述金属箔形成导电线路的一面与基板相结合；
步骤S116，去除所述承载层，得到线路板。
在本发明实施例中，由于所述导电层与所述承载层之间并非通过剥离的方式分离，因此两者之间无需满足可剥离的条件，所以导电层的厚度在满足产品可靠性的情况下可以设置得比较薄，因此，在所述步骤S114中，能够方便地去除所述导电层未被加厚的区域，以避免闪蚀不干净导致微短路现象，从而制备细线路的线路板。
通过上述线路板的制备方法，可以制备嵌入式线路板，即导电线路镶嵌在基板内的线路板。此外，还可以根据实际需要，在所述步骤S111“对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案”之前，还包括：
对所述导电层进行减薄。
此外，在现有技术中，在对嵌入式线路板的线路灵敏度有要求的应用场合中，需要保证导电线路表面与基板表面基本齐平或高于基板表面，才能确保导电线路能够与其他元器件可靠接触，从而能够稳定地传导信号。对于尺寸精度要求高的产品，导电线路表面与基板表面之间的高度差需要控制在一定的范围，同时对导电线路表面的粗糙度也有一定要求。而现有技术采用可剥离铜箔制备嵌入式线路板时，会先在可剥离金属箔的导电层上电镀加厚形成导电线路，再将到金属箔形成导电线路的一面与基板压合，然后剥离载体层，最后采用蚀刻液对可剥离金属箔的导电层进行蚀刻以去除该导电层，得到线路板。由于加厚形成导电线路的材质和可剥离金属箔中的导电层的材质一样，这使得蚀刻液既可蚀刻导电层，也能蚀刻加厚形成的导电线路，且为了满足基板下部的导电层蚀刻干净，避免因基板下部的导电层蚀刻不净出现微短路的现象，在蚀刻导电层的过程中常采用过蚀刻，这就会使得蚀刻结束后，导电线路11凹陷于基板20内，如图11所示。在实际生产过程中，导电线路在高度方向上凹陷于基板内不小于0.5微米。这使得后续导电线路的表面处理工艺难以实现，如通过镀金或镀镍等使得导电线路与基板齐平，或凸出于基板，如图12所示。至少目前的工艺很难基于那么高的高度差去做表面处理以使得表面处理后的导电线路与基板齐平或凸出于基板的。同时，凹陷于基板内的导电线路也会显著增加表面处理的原材料以及加工成本。进一步的，因蚀刻过程中无法实现对蚀刻部位的精准控制，这会使得导电线路各处以及基板各处被过蚀刻的程度不一致，即采用可剥离金属箔制备的嵌入式线路板的导电线路10的表面与基板20的表面高度差h1难以控制在精确的范围，且导电线路各处以及基板各处的粗糙度具有较大差距。这使得所得的线路板已无法满足尺寸精度要求高的产品需求。
而在使用本发明实施例提供的金属箔形成导电线路，并将金属箔形成导电线路的一面制备线路板时，可以通过第一蚀刻液将所述承载层与所述导电层分离，因此所述导电层与所述承载层之间的剥离力无需满足可剥离的条件，这使得导电层靠近承载层的一面的可以具有较小的粗糙度，同时因导电层对第一蚀刻液具有耐蚀性，这使得使用第一蚀刻液将承载层与导电层分离后，最终形成的导电线路的表面可基本保持原导电层的较小的面粗糙度，得到表面平整的导电线路，同时确保了在去除承载层后，导电线路11表面与基板6表面基本齐平，如图13所示，从而便于控制导电线路11表面与基板6表面的高度差h，进而满足对尺寸精度要求高的产品需求。同时相比于现有技术，无需电镀较厚的金属，因此大大降低了生产成本，如图14所示。
请参阅图8，本发明实施例还提供一种线路板的制备方法，使用所述的金属箔制备线路板，所述线路板的制备方法包括：
步骤S121，对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
步骤S122，对所述导电线路区域进行加厚；例如通过电镀对所述导电线路区域进行加厚，导电线路区域上方形成线路；
步骤S123，去除所述掩蔽图案；
步骤S124，使所述金属箔形成导电线路的一面与基板相结合；
步骤S125，去除所述承载层；
步骤S126，使用第二蚀刻液对所述导电层进行快速蚀刻，得到线路板。
通过上述线路板的制备方法，可以制备嵌入式线路板，即导电线路镶嵌在基板内的线路板。在本发明实施例中，由于所述导电层与所述承载层之间并非通过剥离的方式分离，因此两者之间无需满足可剥离的条件，所以导电层的厚度在满足产品可靠性的情况下可以设置得比较薄，因此，在所述步骤S126中，能够方便地去除原本的导电层，以避免闪蚀不干净导致微短路现象，从而制备细线路的线路板，而在步骤S123中通过加厚形成的线路则用于作为线路板的导电线路。
在本发明实施例中，还可以根据实际需要，在所述步骤S121“对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案”之前，还包括：
对所述导电层进行减薄。
请参阅图9，本发明实施例还提供一种线路板的制备方法，使用所述的金属箔制备线路板，所述线路板的制备方法包括：
步骤S131，使所述金属箔与基板相结合，形成基板一；
步骤S132，去除所述承载层，得到基板二；
步骤S133，对所述基板二进行钻孔、去钻污、孔金属化处理，并在所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
步骤S134，对所述导电线路区域进行加厚；例如通过电镀对所述导电线路区域进行加厚；
步骤S135，去除所述掩蔽图案；
步骤S136，使用第二蚀刻液进行快速蚀刻，以去除所述导电层未被加厚的区域，形成导电线路，得到线路板。
通过上述线路板的制备方法，可以制备导电线路设置在基板表面的线路板。此外，还可以根据实际需要，在所述步骤S133“在所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案”之前，还包括：
对所述导电层进行减薄。
在本发明实施例中，由于所述导电层与所述承载层之间并非通过剥离的方式分离，因此两者之间无需满足可剥离的条件，所以导电层的厚度在满足产品可靠性的情况下可以设置得比较薄，因此，在所述步骤S136中，能够方便地去除所述导电层未被加厚的区域，以避免闪蚀不干净导致微短路现象，从而制备细线路的线路板。
需要说明的是，上述金属箔所具有的特征和优势同样适用于上述方法，对此不再赘述。
进一步的，本领域技术人员可以根据实际需要采用所述线路板制备多层线路板。至于多层线路板的层数以及采用嵌入式线路板和/或导电线路凸起于基板表面的线路板制备多层线路板，以及本申请中的线路板在制备多层线路板时为内层和/或外层板，本申请不做过多限定，本领域技术人员可以根据实际需要进行选择。
请参阅图10，本发明实施例还提供了一种采用所述覆铜层叠板制备线路板的方法，包括：
步骤S141，去除所述覆铜层叠板中的所述承载层，得到基板一；
步骤S142，在至少一所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述至少一导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
步骤S143，对所述导电线路区域进行加厚；
步骤S144，去除所述掩蔽图案；
步骤S145，使用第二蚀刻液对所述至少一导电层进行快速蚀刻，以去除所述至少一导电层未被加厚的区域，形成导电线路，进而得到线路板。
采用上述方法可直接得到线路板，此时覆铜层叠板中两导电层之间的结构可视为基板，相当于得到导电线路形成于基板表面的线路板，当覆铜层叠板中2层导电层均形成导电线路时，采用该覆铜层叠板即可直接制备得到线路板。进一步的，当采用覆铜层叠板制备单面线路板时，直接采用上述制备方法即可，而当采用覆铜层叠板制备双面线路板时，在至少一所述导电层上进行贴膜、曝光和显影操作之前，还可以包括：从所述基板一的至少一侧进行钻孔、去钻污、孔金属化处理，以实现导通。
进一步的，本领域技术人员可以根据实际需要，如为减少“快速蚀刻”的蚀刻时间，在至少一所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案之前，还可以包括：对至少一所述导电层进行减薄。
需要说明的是，上述覆铜层叠板所具有的特征和优势同样适用于该方法，对此不再赘述。
进一步的，本领域技术人员可以根据实际需要采用所述线路板制备多层线路板。至于多层线路板的层数以及采用嵌入式线路板和/或导电线路凸起于基板表面的线路板制备多层线路板，以及本申请中的线路板在制备多层线路板时为内层和/或外层板，本申请不做过多限定，本领域技术人员可以根据实际需要进行选择。
实施例二
请参阅图2所示，本实施例的金属箔与实施例一的区别在于，本实施例中的所述承载层还包括载体层3，所述过渡层2设于所述载体层3和所述导电层1之间。
在本发明实施例中，通过设置所述载体层3，可以提供更大的支撑力，以便于所述过渡层2可以设置得很薄，在具体实施当中，可以通过电镀工艺、溅射工艺、化学镀、蒸发镀或它们之间的复合工艺等方式在所述载体层3上形成过渡层2。此外，需要说明的是，当所述过渡层2具有较大的厚度，从而能提供足够的支撑力时，可以根据需要选择是否设置载体层3。所述载体层3的材质可以选自金属、非金属中的至少之一，如可以为金属、合金、有机物、无机物中的至少之一，也可以是含有掺杂物的上述物质，当然，所述载体层3的厚度和材料可以根据实际使用要求进行设置，在此不做更多的赘述。
在一种可选的实施方式中，在使用所述金属箔制备线路板时，所述载体层3以剥离的方式被去除。示例性地，在剥离所述载体层3后，可以通过第一蚀刻液去除所述过渡层2。需要说明的是，所述载体层3以剥离的方式被去除，是指通过外力撕除载体层3(例如采用人工手撕或工具撕除等方式)。
在另一种可选的实施方式中，在使用所述金属箔制备线路板时，所述载体层3以非剥离的方式被去除。需要说明的是，所述载体层3以非剥离的方式被去除，是指通过外力撕除以外的方式去除载体层3，例如通过物理研磨、蚀刻液蚀刻、等离子蚀刻、激光蚀刻中的至少之一等方式去除载体层3。示例性地，通过蚀刻液蚀刻的方式去除载体层3，具体地，所述过渡层2的材质对第三蚀刻液具有耐蚀性，其中，在使用所述金属箔制备线路板时，通过所述第三蚀刻液蚀刻所述载体层3。需要说明的是，所述过渡层2对第三蚀刻液具有耐蚀性是指所述过渡层2不会或较难被所述第三蚀刻液腐蚀，或蚀刻速度较慢。由于所述过渡层2对第三蚀刻液具有耐蚀性，因此，当使用所述金属箔制备线路板时，在蚀刻所述载体层3的过程中，所述过渡层2不会或较难被所述第三蚀刻液腐蚀，或蚀刻速度较慢，以避免第三蚀刻液蚀刻导电层1。进一步的，所述第三蚀刻液可以是能蚀刻所述导电层的蚀刻液，也可以是不能蚀刻所述导电层的蚀刻液，本领域技术人员可以根据实际需要进行选择，同样的，所述第三蚀刻液与所述第二蚀刻液可以相同或不同。需要说明的是，第三蚀刻液的具体类型并不受特别限制，本领域技术人员可以根据实际需要进行选择，示例性的，当导电层为铜层，过渡层为镍铬合金、镍磷合金、镍金属中的至少之一，载体层为铜时，第一蚀刻液可以包含硫酸、双氧水和硫脲，或者包含硝酸、氯化镍和咪唑(或氮唑类)，或者包含氰化物，第二蚀刻液和第三蚀刻液可以分别包含氯化铵、五水硫酸铜和氨水，当两者所采用的材料相同时，其配比可以相同，也可以不同。
进一步地，请参阅图3所示，为了便于所述载体层3剥离，所述承载层还包括剥离层4，所述剥离层4设于所述载体层3和所述过渡层2之间。通过设置所述剥离层4，可以便于通过剥离的方式轻松地去除所述载体层3。需要说明的是，在剥离所述载体层3时，所述剥离层4有可能随着所述载体层3一起被剥离，也有可能一部分残留在所述过渡层2上需单独剥离，一部分随着载体层3一起被剥离，在具体实施当中，在制备线路板过程中，各层之间不会意外脱落。
进一步地，对于载体层可剥离和/或含有剥离层的金属箔，为了便于其在制备线路板的过程中实现载体层和/或剥离层的剥离，且不影响后续线路板的制备，所述导电层1与所述过渡层2的厚度之和可以大于或等于0.2微米。
在一种可选的实施方式中，所述导电层1为铜层，所述过渡层2含有镍、铬、锰、铁、钴元素中的至少之一。在本发明实施例中，所述导电层1为铜层，其主要由铜构成，所述过渡层2含有镍、铬、锰、铁、钴元素中的至少之一，以镍铬合金、镍磷合金或镍金属举例说明，例如是主要由镍铬合金、镍磷合金或镍金属构成，也可以是主要由镍铬合金、镍磷合金和镍金属中的任意两种或两种以上的材料组成，也可以是主要由镍铬合金、镍磷合金和镍金属中的至少一种材料与其他材料混合而成。所述过渡层2为单层或多层结构，当所述过渡层2为多层结构时，例如可以是由一层镍金属和一层镍铬合金层叠设置构成，或由一层镍金属和一层镍磷合金层叠设置构成，或由一层镍磷合金和一层镍铬合金层叠设置构成等。此外，还可以根据实际需要在过渡层2中掺杂其他材料，例如可以在所述过渡层2中掺杂硅，通过在所述过渡层2中掺杂硅，当采用蚀刻液蚀刻所述载体层3时，可以增加所述过渡层2的阻挡作用，以进一步避免蚀刻液从过渡层2渗透至导电层1。需要说明的是，在实际生产中，所述导电层1和所述过渡层2有可能会意外地混入其他杂质，当所述导电层1和所述过渡层2意外地混入杂质时，也在本发明的保护范围之内。此外，本发明中的所述导电层1不限于铜层，所述过渡层2的材料也不限于镍铬合金、镍磷合金、镍金属，采用其他含有镍、铬、锰、铁、钴元素中的至少之一的材料的导电层1和过渡层2也在本发明的保护范围之内，导电层1和过渡层2的具体材料和层结构可以根据实际使用要求进行设置，只需保证过渡层2对蚀刻导电层1的第二蚀刻液具有耐蚀性，导电层1对蚀刻过渡层2的第一蚀刻液具有耐蚀性即可，在此不做更多的赘述。
相应地，本发明实施例还提供一种覆铜层叠板，所述覆铜层叠板包括所述金属箔。需要说明的是，所述金属箔所具有的特征和优势同样适用于该覆铜层叠板，对此不再赘述。
相应地，本发明实施例还提供一种线路板，所述线路板采用基板以及上述任一实施方式的金属箔制成，或采用上述覆铜层叠板制成。需要说明的是，所述金属箔所具有的特征和优势同样适用于该线路板，对此不再赘述。
需要说明的是，实施例二的金属箔可以采用实施例一提供的任意一种制备线路板的方法制备线路板。其中，当载体层对第二蚀刻液不具有耐蚀性时，可以在形成导电线路过程中，在所述承载层远离所述导电层的一面形成防蚀刻层，以避免快速蚀刻过程中蚀刻液对载体层造成影响而使得后续载体层去除困难。需要说明的是，具体在形成导电线路的哪一工艺步骤过程中在所述承载层远离所述导电层的一面形成防蚀刻层并不受特别限制，本领域技术人员可以根据实际需要进行选择，如可以在“对所述导电层进行贴膜、曝光和显影操作”时进行。
请参阅图15，本发明实施例还提供一种线路板的制备方法，使用所述的金属箔制备线路板，所述线路板的制备方法包括：
步骤S211，使所述金属箔与基板相结合，形成基板一；
步骤S212，去除所述载体层，得到基板二；
步骤S213，对所述基板二进行钻孔、去钻污处理，并用所述第一蚀刻液去除所述过渡层，得到基板三；
步骤S214，对所述基板三进行孔金属化处理，并在所述导电层上进行贴膜、曝光和显影处理，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
步骤S215，对所述导电线路区域进行加厚；
步骤S216，去除所述掩蔽图案；
步骤S217，使用第二蚀刻液进行快速蚀刻，以去除所述导电层未被加厚的区域，得到线路板。
进一步的，本领域技术人员可以根据实际需要，如为减少“快速蚀刻”的蚀刻时间，在所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案之前，还可以包括：对所述导电层进行减薄。
需要说明的是，所述金属箔所具有的特征和优势同样适用于该线路板的制备方法，对此不再赘述。
请参阅图16，本发明实施例还提供一种线路板的制备方法，使用所述的覆铜层叠板制备线路板，所述线路板的制备方法包括：
步骤S221，去除所述载体层，得到基板一；
步骤S222，从所述基板一的至少一侧进行钻孔、去钻污处理，并用所述第一蚀刻液去除所述过渡层，得到基板二；
步骤S223，对所述基板二进行孔金属化处理，并在所述至少一侧的所述导电层上进行贴膜、曝光和显影处理，得到掩蔽图案；其中，所述至少一侧的所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
步骤S224，对所述导电线路区域进行加厚；
步骤S225，去除所述掩蔽图案；
步骤S226，使用第二蚀刻液进行快速蚀刻，以去除所述至少一侧的所述导电层未被加厚的区域，形成导电线路，得到线路板。
进一步的，本领域技术人员可以根据实际需要，如为减少“快速蚀刻”的蚀刻时间，在所述至少一导电层进行贴膜、曝光和显影操作，得到掩蔽图案之前，还可以包括：对至少一侧的所述导电层进行减薄。
需要说明的是，所述覆铜层叠板所具有的特征和优势同样适用于该线路板的制备方法，对此不再赘述。
进一步的，本领域技术人员可以根据实际需要采用所述线路板制备多层线路板。至于多层线路板的层数、采用嵌入式线路板和/或导电线路凸起于基板表面的线路板制备多层线路板、本申请所述线路板为多层线路板的内层和/或外层线路板，本申请不做过多限定，本领域技术人员可以根据实际需要进行选择。
实施例三
请参阅图4至图6所示，本实施例的金属箔与实施例一、实施例二的金属箔区别在于，本实施例中的所述金属箔还包括调节层5，所述调节层5设于所述导电层1远离所述承载层的一面；其中，在使用所述金属箔制备线路板时，所述调节层5用于与所述基板相结合。
在本发明实施例中，通过在所述导电层1远离所述承载层的一面设置调节层5，以提高金属箔与基板的结合力，从而确保导电路线能够更加牢靠地设置在基板上。示例性地，所述调节层5含有有机物、金属、合金、掺杂有碳和/或硅的物质中的至少之一。需要说明的是，当所述调节层5为有机物时，其采用的可以是处于完全固化状态或半固化状态的有机物。示例性地，当调节层5采用的是处于完全固化状态的有机物时，为了将金属箔与基板相结合，可以通过设置粘性层，再将金属箔与基板进行高温压合，由于处于完全固化状态的有机物比金属箔更有利于与粘性层结合，因此提高了金属箔与基板之间的结合力。当调节层5采用的是处于半固化状态的有机物时，可以直接将金属箔与基板进行高温压合，在高温压合的过程中，处于半固化状态的有机物发生进一步的固化反应，从而提高金属箔与基板之间的结合力。
在一种可选的实施方式中，所述调节层5为有机物，所述调节层5的材质选自环氧类、改性环氧类、聚酯类、丙烯酸类、聚酰亚胺、聚酰胺类、橡胶类、丙烯酸酯类热塑性树脂、液晶聚合物、聚苯乙烯系、乙酸乙烯酯类、酚醛类、聚乙烯类、氨基甲酸酯类、BT树脂、醇酸类热固性树脂、ABF树脂、聚四氟乙烯类树脂中的至少一种。BT树脂是一种热固性树脂，其以双马来酰亚胺(BMI)和三嗪为主树脂成份,并加入环氧树脂、聚苯醚树脂(PPE)或烯丙基化合物等作为改性组分；ABF树脂以环氧树脂为主体，其由日本味之素公司开发。需要说明的是，调节层的具体类型可以根据实际金属箔所需功能进行选择，也不限于上述具体类型，只要能满足增强金属箔与基板直接的结合力就行，对此，不再过多赘述。
此外，还可以根据实际需要，在所述调节层5中混有填料。其中，所述填料选自有机填料、无机填料中的至少之一，所述有机填料选自聚四氟乙烯粉末、聚苯硫醚、聚醚酰亚胺、聚苯醚或聚醚砜粉末中的至少之一，所述无机填料选自结晶性二氧化硅、无定形二氧化硅、球形二氧化硅、氢氧化铝、氢氧化镁、沸石、硅灰石、氧化镁、粘土、氧化铝、硼酸铝、高岭土、滑石粉、云母粉、氧化钛、硫酸钡、钛酸钡、钛酸钾、钛酸锶、硅酸钙、碳酸钙、玻璃粉、铝氮化合物、硼酸锌、锡酸锌、氧化锌、氮化硅、碳化硅、氮化硼、氧化锆、莫来石、钛酸钾、中空玻璃微球、空心二氧化硅、勃姆石、纳米碳管中的至少之一。需要说明的是，填料的具体类型也可以根据实际金属箔所需功能进行选择，对此不再赘述。
相应地，本发明实施例还提供一种覆铜层叠板，所述覆铜层叠板包括所述金属箔。需要说明的是，所述金属箔所具有的特征和优势同样适用于所述覆铜层叠板。
相应地，本发明实施例还提供一种线路板，所述线路板采用基板以及上述任一实施方式的金属箔制成，或采用上述覆铜层叠板制成。需要说明的是，所述金属箔或所述覆铜层叠板所具有的特征和优势同样适用于所述线路板。
请参阅图17，本发明实施例还提供一种线路板的制备方法，使用所述的金属箔制备线路板，所述线路板的制备方法包括：
步骤S311，使所述金属箔与基板相结合；其中，将所述金属箔的设有调节层的一面与基板相结合，形成基板一；
步骤S312，去除所述承载层，得到基板二；
步骤S313，对所述基板二进行钻孔、去钻污、孔金属化处理，并在所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
步骤S314，对所述导电线路区域进行加厚；例如通过电镀对所述导电线路区域进行加厚；
步骤S315，去除所述掩蔽图案；
步骤S316，使用第二蚀刻液进行快速蚀刻，以去除所述导电层未被加厚的区域，得到线路板。
通过上述线路板的制备方法，可以制备导电线路设置在基板表面的线路板。此外，还可以根据实际需要，在所述步骤S313“对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案”之前，还可以包括：
对所述导电层进行减薄。
在本发明实施例中，由于所述导电层与所述承载层之间并非通过剥离的方式分离，因此两者之间无需满足可剥离的条件，所以导电层的厚度在满足产品可靠性的情况下可以设置得比较薄，因此，在所述步骤S316中，能够方便地去除所述导电层未被加厚的区域，以避免闪蚀不干净导致微短路现象，从而制备细线路的线路板。需要说明的是，所述金属箔所具有的特征和优势同样适用于所述线路板的制备方法，对此不再赘述。
进一步的，本领域技术人员可以根据实际需要采用所述线路板制备多层线路板。至于多层线路板的层数以及采用嵌入式线路板和/或导电线路凸起于基板表面的线路板制备多层线路板、本申请线路板为多层线路板的内层和/或外层线路板，本申请不做过多限定，本领域技术人员可以根据实际需要进行选择。
相比于现有技术，本发明实施例的有益效果在于：本发明实施例提供了一种金属箔，其包括导电层1和承载层，所述导电层1与所述承载层层叠设置，所述导电层的厚度小于或等于6微米；其中，在使用本发明实施例提供的金属箔制备线路板时，可以通过第一蚀刻液将所述承载层与所述导电层分离，所述导电层对所述第一蚀刻液具有耐蚀性，因此所述导电层与所述承载层之间的剥离力无需满足可剥离的条件，所以导电层的厚度在满足产品可靠性的情况下可以设置得比较小，同时在形成导电线路过程中，不会出现蚀刻不净的现象；并且在采用本申请的金属箔制备线路板的过程中，被去除的导电层部分在基板上不会出现残留现象，即不会在基板上残留导电微粒，进而可避免出现微短路现象，进而有利于制备细线路的线路板。因此，相比于现有采用改性半加成法或半加成法制备细线路板的工艺，采用本发明金属箔制备细线路线路板具有显著优异的效果。同时，本发明实施例还相应地提供了一种覆铜层叠板、线路板和线路板的制备方法。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以作出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (37)

1.一种金属箔，其特征在于，包括导电层和承载层，所述导电层与所述承载层层叠设置，所述导电层的厚度小于或等于9微米；其中，在使用所述金属箔制备线路板时，所述导电层用于制作导电线路，通过第一蚀刻液将所述承载层与所述导电层分离，所述导电层对所述第一蚀刻液具有耐蚀性。
2.如权利要求1所述的金属箔，其特征在于，所述导电层的厚度小于或等于6微米。
3.如权利要求1所述的金属箔，其特征在于，所述导电层的厚度为0.1-3微米。
4.如权利要求1所述的金属箔，其特征在于，所述导电层远离所述承载层的一面的粗糙度Rz小于或等于6微米。
5.如权利要求1所述的金属箔，其特征在于，所述承载层包括过渡层，所述过渡层与所述导电层层叠设置，在使用所述金属箔制备线路板时，通过所述第一蚀刻液蚀刻所述过渡层，以使所述承载层与所述导电层分离。
6.如权利要求5所述的金属箔，其特征在于，所述过渡层对第二蚀刻液具有耐蚀性，其中，所述第二蚀刻液为能蚀刻所述导电层的蚀刻液。
7.如权利要求6所述的金属箔，其特征在于，所述导电层为铜层，所述过渡层含有镍、铬、锰、铁、钴元素中的至少之一。
8.如权利要求1所述的金属箔，其特征在于，所述承载层的厚度为8-105微米。
9.如权利要求5所述的金属箔，其特征在于，所述承载层还包括载体层，所述过渡层设于所述载体层和所述导电层之间。
10.如权利要求9所述的金属箔，其特征在于，所述载体层的材质选自金属、非金属中的至少之一。
11.如权利要求9所述的金属箔，其特征在于在使用所述金属箔制备线路板时，所述载体层以剥离的方式被去除。
12.如权利要求9所述的金属箔，其特征在于，在使用所述金属箔制备线路板时，所述载体层以非剥离的方式被去除。
13.如权利要求9所述的金属箔，其特征在于，所述过渡层的材质对第三蚀刻液具有耐蚀性，其中，在使用所述金属箔制备线路板时，通过所述第三蚀刻液蚀刻所述载体层。
14.如权利要求9所述的金属箔，其特征在于，所述承载层还包括剥离层，所述剥离层设于所述载体层和所述过渡层之间。
15.如权利要求11或14所述的金属箔，其特征在于，所述导电层与所述过渡层的厚度之和大于或等于0.2微米。
16.如权利要求1-15任一项所述的金属箔，其特征在于，所述金属箔还包括调节层，所述调节层设于所述导电层远离所述承载层的一面。
17.如权利要求16所述的金属箔，其特征在于，所述调节层含有有机物、金属、合金、掺杂有碳和/或硅的物质中的至少之一。
18.如权利要求17所述的金属箔，其特征在于，所述调节层为有机物，所述调节层的材质选自环氧类、改性环氧类、聚酯类、丙烯酸类、聚酰亚胺、聚酰胺类、橡胶类、丙烯酸酯类热塑性树脂、液晶聚合物、聚苯乙烯系、乙酸乙烯酯类、酚醛类、聚乙烯类、氨基甲酸酯类、BT树脂、醇酸类热固性树脂、ABF树脂、聚四氟乙烯类树脂中的至少一种。
19.如权利要求18所述的金属箔，其特征在于，所述调节层中混有填料。
20.如权利要求19所述的金属箔，其特征在于，所述填料选自有机填料、无机填料中的至少之一，所述有机填料选自聚四氟乙烯粉末、聚苯硫醚、聚醚酰亚胺、聚苯醚或聚醚砜粉末中的至少之一，所述无机填料选自结晶性二氧化硅、无定形二氧化硅、球形二氧化硅、氢氧化铝、氢氧化镁、沸石、硅灰石、氧化镁、粘土、氧化铝、硼酸铝、高岭土、滑石粉、云母粉、氧化钛、硫酸钡、钛酸钡、钛酸钾、钛酸锶、硅酸钙、碳酸钙、玻璃粉、铝氮化合物、硼酸锌、锡酸锌、氧化锌、氮化硅、碳化硅、氮化硼、氧化锆、莫来石、钛酸钾、中空玻璃微球、空心二氧化硅、勃姆石、纳米碳管中的至少之一。
21.一种覆铜层叠板，其特征在于，所述覆铜层叠板包括如权利要求1-20 中的任一项所述的金属箔。
22.一种线路板，其特征在于，所述线路板采用基板以及如权利要求1-20任一项所述的金属箔制成，或采用权利要求21所述的覆铜层叠板制成。
23.一种线路板的制备方法，其特征在于，使用如权利要求1-15任一项所述的金属箔制备线路板，所述线路板的制备方法包括：
对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使用第二蚀刻液对所述导电层进行快速蚀刻，以去除所述导电层未被加厚的区域，得到导电线路；
使所述金属箔形成导电线路的一面与基板相结合；
去除所述承载层，得到线路板。
24.如权利要求23所述的线路板的制备方法，其特征在于，在所述对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对所述导电层进行减薄。
25.一种线路板的制备方法，其特征在于，使用如权利要求1-15任一项所述的金属箔制备线路板，所述线路板的制备方法包括：
对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使所述金属箔形成导电线路的一面与基板相结合；
去除所述承载层；
使用第二蚀刻液对所述导电层进行快速蚀刻，得到线路板。
26.如权利要求25所述的线路板的制备方法，其特征在于，在所述对所述导电层进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对所述导电层进行减薄。
27.一种线路板的制备方法，其特征在于，使用如权利要求1-20任一项所述的金属箔制备线路板，所述线路板的制备方法包括：
使所述金属箔与基板相结合，形成基板一；
去除所述承载层，得到基板二；
对所述基板二进行钻孔、去钻污、孔金属化处理，并在所述导电层上贴膜、曝光和显影操作，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使用第二蚀刻液进行快速蚀刻，以去除所述导电层未被加厚的区域，形成导电线路，得到线路板。
28.如权利要求27所述的线路板的制备方法，其特征在于，在所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对所述导电层进行减薄。
29.一种线路板的制备方法，其特征在于，使用如权利要求9-20任一项所述的金属箔制备线路板，所述线路板的制备方法包括：
使所述金属箔与基板相结合，形成基板一；
去除所述载体层，得到基板二；
对所述基板二进行钻孔、去钻污处理，并用所述第一蚀刻液去除所述过渡层，得到基板三；
对所述基板三进行孔金属化处理，并在所述导电层上进行贴膜、曝光和显影处理，得到掩蔽图案；其中，所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使用第二蚀刻液进行快速蚀刻，以去除所述导电层未被加厚的区域，得到线路板。
30.如权利要求29所述的线路板的制备方法，其特征在于，在所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对所述导电层进行减薄。
31.一种线路板的制备方法，其特征在于，使用如权利要求21所述的覆铜层叠板制成，包括：
去除所述覆铜层叠板中的所述承载层，得到基板一；
在至少一所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案；其中，所述至少一导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使用第二蚀刻液对所述至少一导电层进行快速蚀刻，以去除所述至少一导电层未被加厚的区域，形成导电线路，进而得到线路板。
32.如权利要求31所述的线路板的制备方法，其特征在于，在至少一所述导电层上进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对至少一所述导电层进行减薄。
33.如权利要求31所述的线路板的制备方法，其特征在于，在至少一所述导电层上进行贴膜、曝光和显影操作之前，还包括：
从所述基板一的至少一侧进行钻孔、去钻污、孔金属化处理。
34.一种线路板的制备方法，其特征在于，使用含有权利要求9-20任一项所述的金属箔的覆铜层叠板制备线路板，所述线路板的制备方法包括：
去除所述载体层，得到基板一；
从所述基板一的至少一侧进行钻孔、去钻污处理，并用所述第一蚀刻液去除所述过渡层，得到基板二；
对所述基板二进行孔金属化处理，并在所述至少一侧的所述导电层上进行贴膜、曝光和显影处理，得到掩蔽图案；其中，所述至少一侧的所述导电层的未被所述掩蔽图形掩蔽的区域为导电线路区域；
对所述导电线路区域进行加厚；
去除所述掩蔽图案；
使用第二蚀刻液进行快速蚀刻，以去除所述至少一侧的所述导电层未被加厚的区域，形成导电线路，得到线路板。
35.如权利要求34所述的线路板的制备方法，其特征在于，在所述至少一导电层进行贴膜、曝光和显影操作，得到掩蔽图案之前，还包括：
对至少一侧的所述导电层进行减薄。
36.一种多层线路板，其特征在于，包括权利要求22所述的线路板或包括采用权利要求23-35中任一项所述的线路板的制备方法制备得到的所述线路板。
37.一种多层线路板的制备方法，其特征在于，包括权利要求23-35中任一项所述的线路板的制备方法。
CN202110910672.6A 2021-08-09 2021-08-09 金属箔、覆铜层叠板、线路板及线路板的制备方法 Pending CN113811093A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110910672.6A CN113811093A (zh) 2021-08-09 2021-08-09 金属箔、覆铜层叠板、线路板及线路板的制备方法
PCT/CN2022/095904 WO2023016060A1 (zh) 2021-08-09 2022-05-30 金属箔、覆铜层叠板、线路板及线路板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110910672.6A CN113811093A (zh) 2021-08-09 2021-08-09 金属箔、覆铜层叠板、线路板及线路板的制备方法

Publications (1)

Publication Number Publication Date
CN113811093A true CN113811093A (zh) 2021-12-17

Family

ID=78942909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110910672.6A Pending CN113811093A (zh) 2021-08-09 2021-08-09 金属箔、覆铜层叠板、线路板及线路板的制备方法

Country Status (2)

Country Link
CN (1) CN113811093A (zh)
WO (1) WO2023016060A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023016061A1 (zh) * 2021-08-09 2023-02-16 广州方邦电子股份有限公司 金属箔、线路板及线路板的制备方法
WO2023016060A1 (zh) * 2021-08-09 2023-02-16 广州方邦电子股份有限公司 金属箔、覆铜层叠板、线路板及线路板的制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111189A (ja) * 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法
CN1323695A (zh) * 2000-03-10 2001-11-28 奥林公司 有低表面轮廓粘合增强体的铜箔
CN1328606A (zh) * 1998-10-23 2001-12-26 艾弗里·丹尼森公司 制造金属片的方法
CN1370388A (zh) * 1999-06-14 2002-09-18 联合讯号公司 高密度基板及其制备方法
WO2012132578A1 (ja) * 2011-03-29 2012-10-04 Jx日鉱日石金属株式会社 銅キャリア付銅箔、その製造方法、電子回路用銅箔、その製造方法及び電子回路の形成方法
CN103119710A (zh) * 2010-09-29 2013-05-22 日立化成株式会社 半导体元件搭载用封装基板的制造方法
JP2014027288A (ja) * 2013-08-28 2014-02-06 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
TW201439378A (zh) * 2012-11-20 2014-10-16 Jx Nippon Mining & Metals Corp 附載體銅箔、附載體銅箔之製造方法、印刷配線板、印刷電路板、覆銅積層板、及印刷配線板之製造方法
CN104113994A (zh) * 2013-04-22 2014-10-22 上海美维科技有限公司 一种采用新型改良的半加成法制作印制电路板的方法
CN108357169A (zh) * 2012-06-04 2018-08-03 Jx日矿日石金属株式会社 金属箔
WO2018194367A1 (ko) * 2017-04-18 2018-10-25 (주)잉크테크 인쇄회로기판 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3743702B2 (ja) * 2000-04-28 2006-02-08 三井金属鉱業株式会社 プリント配線板のセミアディティブ製造法
JP3594133B2 (ja) * 2001-07-04 2004-11-24 日立金属株式会社 積層箔及びその製造方法
CN104125711B (zh) * 2013-04-26 2017-10-24 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法
JP5710737B1 (ja) * 2013-11-29 2015-04-30 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
WO2017149811A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149810A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP6471140B2 (ja) * 2016-11-30 2019-02-13 福田金属箔粉工業株式会社 複合金属箔及び該複合金属箔を用いた銅張積層板並びに該銅張積層板の製造方法
CN114650654B (zh) * 2021-08-09 2024-05-31 广州方邦电子股份有限公司 金属箔、线路板及线路板的制备方法
CN113811093A (zh) * 2021-08-09 2021-12-17 广州方邦电子股份有限公司 金属箔、覆铜层叠板、线路板及线路板的制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328606A (zh) * 1998-10-23 2001-12-26 艾弗里·丹尼森公司 制造金属片的方法
CN1370388A (zh) * 1999-06-14 2002-09-18 联合讯号公司 高密度基板及其制备方法
JP2001111189A (ja) * 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法
CN1323695A (zh) * 2000-03-10 2001-11-28 奥林公司 有低表面轮廓粘合增强体的铜箔
CN103119710A (zh) * 2010-09-29 2013-05-22 日立化成株式会社 半导体元件搭载用封装基板的制造方法
WO2012132578A1 (ja) * 2011-03-29 2012-10-04 Jx日鉱日石金属株式会社 銅キャリア付銅箔、その製造方法、電子回路用銅箔、その製造方法及び電子回路の形成方法
CN108357169A (zh) * 2012-06-04 2018-08-03 Jx日矿日石金属株式会社 金属箔
TW201439378A (zh) * 2012-11-20 2014-10-16 Jx Nippon Mining & Metals Corp 附載體銅箔、附載體銅箔之製造方法、印刷配線板、印刷電路板、覆銅積層板、及印刷配線板之製造方法
CN104113994A (zh) * 2013-04-22 2014-10-22 上海美维科技有限公司 一种采用新型改良的半加成法制作印制电路板的方法
JP2014027288A (ja) * 2013-08-28 2014-02-06 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
WO2018194367A1 (ko) * 2017-04-18 2018-10-25 (주)잉크테크 인쇄회로기판 제조방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
李巧芬: "浅谈附载体铜箔剥离层专利技术的发展", 《信息记录材料》 *
王阿红: "应用于HDI/BUM技术领域的超薄铜箔", 《印制电路信息》 *
龚永林: "新产品新技术", 《印制电路信息》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023016061A1 (zh) * 2021-08-09 2023-02-16 广州方邦电子股份有限公司 金属箔、线路板及线路板的制备方法
WO2023016060A1 (zh) * 2021-08-09 2023-02-16 广州方邦电子股份有限公司 金属箔、覆铜层叠板、线路板及线路板的制备方法

Also Published As

Publication number Publication date
WO2023016060A1 (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
CN103491732B (zh) 一种电路板增层结构的制造方法
US7017265B2 (en) Method for manufacturing multilayer wiring board, and multilayer wiring board manufactured thereby
US20120125667A1 (en) Printed circuit board and method of manufacturing the same
CN113811093A (zh) 金属箔、覆铜层叠板、线路板及线路板的制备方法
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
CN101351086B (zh) 内埋式线路结构工艺
EP1166353A1 (en) Laminate for multi-layer printed circuit
WO2011052207A1 (ja) 回路基板、及び前記回路基板の製造方法
US8591750B2 (en) Multilayer wiring board and manufacturing method thereof
CN109417055A (zh) 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法
US8963019B2 (en) Manufacturing method of circuit board
CN108621513A (zh) 用于超细线路fpc及cof材料的纳米金属基板及制造方法
WO2023016061A1 (zh) 金属箔、线路板及线路板的制备方法
JP4480548B2 (ja) 両面回路基板およびその製造方法
CN110634792B (zh) 一种电气互连基板制造方法
US9955588B1 (en) Multilayer carrier foil
US6841228B2 (en) Structure having embedded flush circuitry features and method of fabricating
JP2001168485A (ja) 配線基板および転写媒体とそれらの製造方法
CN108430156A (zh) 用于超细线路fpc及cof材料的纳米金属基板及制造方法
JPH0243358B2 (zh)
JP2003051657A (ja) 極細線パターンを有するプリント配線板の製造方法
JP3815765B2 (ja) 多層プリント配線板の製造方法
CN108428673A (zh) 用于超细线路fpc及cof材料的纳米金属基材及制造方法
CN117460179A (zh) 一种过孔制作方法及pcb
CN116437570A (zh) 塞孔结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211217

RJ01 Rejection of invention patent application after publication