CN113777847A - 阵列基板及显示装置 - Google Patents
阵列基板及显示装置 Download PDFInfo
- Publication number
- CN113777847A CN113777847A CN202111065945.8A CN202111065945A CN113777847A CN 113777847 A CN113777847 A CN 113777847A CN 202111065945 A CN202111065945 A CN 202111065945A CN 113777847 A CN113777847 A CN 113777847A
- Authority
- CN
- China
- Prior art keywords
- electrode
- sub
- grid
- gate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 150
- 239000010410 layer Substances 0.000 description 131
- 239000002245 particle Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 206010047571 Visual impairment Diseases 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003094 microcapsule Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- -1 PolyEthylene Terephthalate Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field
- G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
- G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field
- G02F1/1675—Constructional details
- G02F1/16755—Substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field
- G02F1/1685—Operation of cells; Circuit arrangements affecting the entire cell
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Molecular Biology (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种阵列基板及显示装置。所述阵列基板包括：衬底基板；多条栅线，设置于所述衬底基板上且沿第一方向排布；多条信号线，设置于所述衬底基板上且沿第二方向排布，所述第二方向与所述第一方向垂直；所述栅线与所述信号线绝缘交叠围设形成多个子像素单元；晶体管，设置于所述子像素单元中，且所述晶体管在所述衬底基板上的正投影与所述栅线、所述信号线中的至少一个在所述衬底基板上的正投影部分交叠；以及，像素电极层，设置于所述子像素单元中且与所述晶体管连接。本申请所述阵列基板及显示装置能够提高像素开口率，改善残像显示不良，且无需额外增加Mask工艺。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
背景技术
电子纸(EPD)产品使用电子纸模实现显示，因其低功耗、可重复使用的特性，很受市场欢迎。
然而，本申请的发明人发现，现有的电子纸产品在显示时，显示内容会出现残像(Ghosting)，导致显示不良。
发明内容
有鉴于此，本申请的目的在于提出一种阵列基板及显示装置。
基于上述目的，本申请提供了一种阵列基板，包括：
衬底基板；
多条栅线，设置于所述衬底基板上且沿第一方向排布；
多条信号线，设置于所述衬底基板上且沿第二方向排布，所述第二方向与所述第一方向垂直；所述栅线与所述信号线绝缘交叠围设形成多个子像素单元；
晶体管，设置于所述子像素单元中，且所述晶体管在所述衬底基板上的正投影与所述栅线、所述信号线中的至少一个在所述衬底基板上的正投影部分交叠；以及，
像素电极层，设置于所述子像素单元中且与所述晶体管连接。
可选的，所述晶体管包括双栅极晶体管；所述双栅极晶体管包括第一栅极、第二栅极、第一电极、桥接电极以及第二电极，所述第一栅极与所述第一电极、所述桥接电极之间设置第一有源层单元，所述第二栅极与所述桥接电极、所述第二电极之间设置第二有源层单元；
所述桥接电极包括第一桥接子电极及与所述第一桥接子电极连接的第二桥接子电极，所述第一有源层单元在所述第一电极与所述第一桥接子电极之间形成第一沟道，所述第二有源层单元在所述第二桥接子电极与所述第二电极之间形成第二沟道；
所述第一栅极、所述第二栅极分别与所述栅线同层设置，且部分所述栅线复用为部分所述第一栅极，部分所述栅线复用为部分所述第二栅极。
可选的，所述第一电极、所述桥接电极以及所述第二电极与所述信号线同层设置，且部分所述信号线复用为至少部分所述第一电极，所述第一栅极在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影部分交叠。
可选的，所述像素电极层与所述第二电极连接，所述像素电极层在所述衬底基板上的正投影与所述第二电极在所述衬底基板上的正投影至少部分交叠，且所述第一沟道、所述第二沟道在所述衬底基板上的正投影与所述像素电极层在所述衬底基板上的正投影不交叠。
可选的，所述栅线在所述子像素单元内断开以形成栅线第一端和栅线第二端；
所述栅线第一端靠近所述数据线的一段所述栅线复用为所述第一栅极的第一子栅极，所述第一栅极还包括设置于所述栅线靠近所述子像素单元的一侧且与所述第一子栅极连接的第二子栅极；
所述栅线第二端远离所述数据线的一段所述栅线复用为所述第二栅极的第三子栅极，所述第二栅极还包括设置于所述栅线靠近所述子像素单元的一侧且与所述第三子栅极连接的第四子栅极；
所述第二子栅极与所述第四子栅极连接。
可选的，所述第一电极包括复用一段所述数据线的第一子电极和从所述第一子电极的一端沿第一方向延伸形成的第二子电极；
所述第二电极包括沿第一方向延伸形成的第三子电极和与所述第三子电极远离所述第二子电极的一端垂直连接的第四子电极，所述第三子电极与所述第二子电极相对设置，且所述第一子电极、所述第二子电极、所述第三子电极和所述第四子电极围设形成一矩形区域；
所述桥接电极包括沿所述第一方向延伸的条形结构，且设置于所述矩形区域内，所述桥接电极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影至少部分交叠。7.根据权利要求6所述的阵列基板，其特征在于，
所述第一桥接子电极包括平行且靠近所述数据线的第一边及与所述第一边邻接且远离所述栅线的第二边，所述第一边与所述第一子电极相对设置，所述第二边与所述第二子电极相对设置；
所述第二桥接子电极包括平行且远离所述数据线的第三边及与所述第三边邻接且远离所述栅线的第四边，所述第三边与所述第四子电极相对设置，所述第四边与所述第三子电极相对设置。
可选的，所述子像素单元包括相邻设置的第一子像素单元以及第二子像素单元，所述像素电极层包括设置于所述第一子像素单元中的第一像素电极以及设置于所述第二子像素单元中的第二像素电极；所述第一子像素单元中的所述桥接电极在所述衬底基板上的正投影与所述第二像素电极在所述衬底基板上的正投影至少部分交叠。
可选的，所述第一栅极、所述第二栅极包括沿第二方向延伸的条形结构，且相互平行设置于所述栅线面向所述子像素单元的一侧。
可选的，所述第一栅极包括复用一段所述栅线的第一子栅极和从所述第一子栅极的一端沿第二方向延伸形成的第二子栅极，所述第一子栅极和所述第二子栅极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分交叠；
所述第二栅极包括复用一段所述栅线的第三子栅极和从所述第三子栅极的一端沿第二方向延伸形成的第四子栅极，所述第四子栅极与所述第二子栅极相互平行设置。
可选的，一段所述信号线复用为所述第一电极，所述桥接电极、所述第二电极包括沿所述第二方向延伸的条形结构且与所述第一电极平行设置；
所述第一电极、所述桥接电极和所述第二电极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影至少部分交叠。
可选的，所述第一栅极包括沿第二方向延伸的条形结构；
所述第二栅极包括沿第一方向延伸的条形结构，且所述第二栅极与所述第一栅极靠近所述栅线的一端垂直连接。
可选的，所述第一栅极包括复用一段所述栅线的第一子栅极和从所述第一子栅极的一端沿第二方向延伸形成的第二子栅极，所述第一子栅极和所述第二子栅极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分交叠；
所述第二栅极包括复用一段所述栅线的第三子栅极和从所述第三子栅极的一端沿第二方向延伸形成的第四子栅极；
所述第二子栅极远离所述栅线的一端与所述栅线之间的距离大于所述第四子栅极远离所述栅线的一端与所述栅线之间的距离。
可选的，所述桥接电极还包括与所述桥接电极靠近所述栅线的一端连接且沿所述第一方向延伸的桥接电极延伸部，所述桥接电极延伸部形成部分所述第二桥接子电极；
所述桥接电极延伸部在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影至少部分交叠。
本申请还提供了一种显示装置，包括如上述任一项所述的阵列基板。
从上面所述可以看出，本申请提供的阵列基板及显示装置，通过重新设计双栅极晶体管，使得双栅极晶体管在衬底基板上的正投影与栅线和/或信号线在衬底基板上的正投影部分交叠，从而可以减小双栅极晶体管在子像素单元中的面积占比，进而可以提高像素电极层在子像素单元中的面积占比，提高像素开口率，改善残像显示不良，提升显示效果；同时，无需额外增加Mask工艺，不变动工艺路径，不额外增加膜层，不会增加成本，更不会影响产能。
附图说明
为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中电子纸显示装置的结构示意图；
图2为相关技术中电子纸显示装置的显示原理示意图；
图3为相关技术中阵列基板的俯视图；
图4为相关技术中阵列基板的另一俯视图；
图5为相关技术中阵列基板的结构示意图；
图6为本申请实施例所述阵列基板的结构示意图；
图7为本申请实施例所述阵列基板的俯视图；
图8为图7中所述阵列基板的各膜层结构示意图；
图9为图8中膜层结构的局部结构示意图；
图10为本申请实施例所述阵列基板的另一俯视图；
图11为图10中所述阵列基板的各膜层结构示意图；
图12为图11中膜层结构的局部结构示意图；
图13为本申请实施例所述阵列基板的又一俯视图；
图14为图13中所述阵列基板的各膜层结构示意图；
图15为图14中膜层结构的局部结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。
需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
电子纸显示装置一般包括上基板、下基板以及设置于上基板与下基板之间的电子墨水层。
在一些实施例中，如图1所示，上基板包括PET膜(聚对苯二甲酸乙二醇酯，PolyEthylene Terephthalate)。上基板与电子墨水层之间设置有电极层，该电极层一般为ITO(铟锡金属氧化物，Indium Tin Oxides)透明电极层。上基板上设置有保护膜。电子墨水层包括粘合剂以及设置于粘合剂中的微胶囊结构，微胶囊结构中设置有白色粒子、黑色粒子以及透明电泳液，白色粒子的材料一般为TiO2且带有正电荷，黑色粒子的材料一般为碳黑且带有负电荷。下基板通过贴合胶层与电子墨水层连接，下基板可包括阵列基板(TFTGlass)，阵列基板设置有与电极层对应的像素电极层(Pixel ITO)。
如图2所示，初始状态下，白色粒子、黑色粒子等反光粒子悬浮在透明电泳液中，均匀排列并做随机运动。当在像素电极层及透明电极层之间施加电场时，白色粒子、黑色粒子在电场的作用下运动；例如，透明电极层上施加负电且像素电极层施加正电时，白色粒子在透明电极层一侧聚集，而黑色粒子在像素电极层的一侧聚集，此时在自然光的反射下，电子纸显示装置显示白画面；而透明电极层上施加正电且像素电极层施加负电时，白色粒子在像素电极层一侧聚集，黑色粒子在透明电极层的一侧聚集，此时在自然光的反射下，电子纸显示装置显示黑画面；电子纸显示装置便利用这个原理实现文字和图像的颜色转换。
在一些实施例中，微胶囊结构中的白色粒子、黑色粒子也可以替换为具有颜色的反光粒子，例如一半区域为红色(也可为绿色、蓝色等)、另一半区域为黑色的反光粒子，其中红色区域为带电区域。这样当在像素电极层及透明电极层之间施加电场时，可以根据电场的方向使反光粒子的红色(或绿色、蓝色)面朝向显示的一面，进而实现对照射到反光粒子的外界光进行反射，从而形成电子纸显示装置的彩色显示。
本申请的发明人发现，上述电子纸显示装置会出现残像(Ghosting)显示不良。本申请的发明人经过进一步研究发现，这是因为像素开口率小导致的。而导致像素开口率小的具体原因如下：
电子纸显示装置因特殊的显示原理，其信号驱动方式对Ion有较高的要求同时对Ioff也比较敏感，其中Ion表示像素电路中TFT晶体管的开启电流，Ioff表示像素电路中TFT晶体管的关断电流。为确保较低的Ioff，电子纸显示装置的像素电路一般采用双栅极晶体管4结构，如图3所示。为了避免充电及电压保持过程中像素电极层5、双栅极晶体管4及信号线3之间发生串扰耦合，双栅极晶体管5及信号线3上方无像素电极层4覆盖，这就导致像素开口率较小，一个子像素单元中像素电极层4未覆盖面积占比达到该子像素单元的24.99％，像素开口率仅为75.01％。
在这种情况下，一个子像素单元中很大一部分区域没有受到有效电场的直接驱动。在这部分区域内，电场驱动力不足，电压达不到额定要求，对反光粒子的驱动力较弱，反光粒子不会随着电场的变化而随时改变，显示画面的显示颜色不纯，显示效果不佳。特别是当该子像素单元连续多次施加同一方向的电压从而显示同一种颜色时，例如红色，该部分区域的反光粒子也大部分会移动至红色区域朝上，此时电压方向发生改变，覆盖了像素电极层的区域的反光粒子会在电场控制下使得反光粒子的黑色区域朝上，而未覆盖像素电极层的区域的反光粒子的红色区域继续朝上，使得显示画面中本应该显示黑色的内容掺杂了红色，从而导致了残像(Ghosting)显示不良。
因此，如果能够提高像素开口率，则可以有效改善残像(Ghosting)显示不良的问题。
在一些实施方式中，由于双栅桥接的金属位置即桥接电极44面积较小且该桥接电极44两侧有A-Si沟道存在，因而不能连续覆盖ITO，因此考虑在桥接电极44位置增加ITO细条501，如图4所示。实验后发现，该方式对残像(Ghosting)显示不良无改善。
在另一些实施方式中，如图5所示，在双栅极晶体管4结构的上方覆盖像素电极层5，同时在像素电极层5与双栅极晶体管4之间增加一层较厚的树脂绝缘层(Resin)103，根据电容计算公式
该树脂绝缘层103可有效降低像素电极层5对双栅极晶体管4信号的耦合作用，避免双栅极晶体管4漏电异常增大。如下表所示，当不设置树脂绝缘层103时，Ioff增大，且最大可增加到428879％，这种变化是不可以被接受的；而设置树脂绝缘层103时，Ioff最大仅增加到113.7％，这种变化是可以接受的。因此，当在双栅极晶体管4结构上方覆盖像素电极层5时，必须覆盖树脂绝缘层103。
但是，这种方式相比于原有的4Mask工艺流程，需要增加一次用于形成树脂绝缘层103的Mask工艺，使得该方案需要5Mask工艺流程，这会增加一次Mask成本；同时树脂绝缘层103的制作需烘烤固化，耗时较多，增加了整体制程生产时间，产能影响较大。
基于上述原因，本申请实施例提出一种阵列基板，无需额外增加树脂绝缘层103即可增加像素开口率，从而提升电子纸显示装置的显示效果。如图6、图7所示，所述阵列基板包括衬底基板1以及设置于衬底基板1上的多条栅线2和多条信号线3。其中，多条栅线2沿第一方向排布，多条信号线3沿与第一方向垂直的第二方向排布，且多条所述栅线2与多条所述信号线3在衬底基板上绝缘交叠围设形成多个子像素单元。
所述阵列基板还包括晶体管以及像素电极层5。例如，如图6、7、9、11所示，晶体管可包括双栅极晶体管4。其中，双栅极晶体管4设置于所述子像素单元中，且与栅线2、信号线3分别连接；像素电极层5设置于所述子像素单元中且与所述双栅极晶体管4连接。通过栅线2、信号线3输入的信号可控制双栅极晶体管4的工作，同时双栅极晶体管4也可将电信号传输给像素电极层5，之后通过像素电极层5与透明电极层配合实现对电子墨水层中反光粒子的控制。
可选的，本申请实施例中所述晶体管不限于双栅极晶体管4，还可以是其他具有单栅极或者多栅极的多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管，本申请实施例对此不做限制。
同时，所述双栅极晶体管4在所述衬底基板1上的正投影与所述栅线2、所述信号线3中的至少一个在所述衬底基板1上的正投影部分交叠，从而可以减小双栅极晶体管4在子像素单元中的面积占比，这样即可增大位于该子像素单元中的像素电极层5的面积，从而增大像素电极层5的面积占比，提高像素开口率，改善残像显示不良，提升显示效果。
本申请实施例所述阵列基板，通过重新设计双栅极晶体管，使得双栅极晶体管在衬底基板上的正投影与栅线和/或信号线在衬底基板上的正投影部分交叠，从而可以减小双栅极晶体管在子像素单元中的面积占比，进而可以提高像素电极层在子像素单元中的面积占比，提高像素开口率，改善残像显示不良，提升显示效果；同时，无需额外增加Mask工艺，不变动工艺路径，不额外增加膜层，不会增加成本，更不会影响产能。
可选的，本实施例中，信号线3可以为数据线(Date)，用于输入Date信号。
可选的，第一方向为横轴方向，第二方向为纵轴方向。需要说明的是，由于沟道宽长比是晶体管的重要参数指标。其中，沟道宽长比即为沟道宽度W与沟道长度L的比例，沟道长度L为源级与漏极的间距，沟道宽度W即垂直于L方向的源漏极之间的宽度。基于晶体管的I-V特性曲线，沟道宽长比越大，晶体管的饱和电流(Idsat)就越大，性能就越好。因此，通过直接减小晶体管的栅极和/或源漏极的面积大小的方式来减少双栅极晶体管在子像素单元中的面积占比的方式是不可行的。
本申请实施例中，通过使得双栅极晶体管在衬底基板上的正投影与栅线和/或信号线在衬底基板上的正投影部分交叠，从而可以减小双栅极晶体管在子像素单元中的面积占比，进而可以提高像素电极层在子像素单元中的面积占比，提高了像素开口率。
同时，本申请任一实施例中，均是保证双栅极晶体管的沟道宽长比与现有技术相同的情况下，减小双栅极晶体管在子像素单元中的面积占比，进而可以提高像素电极层在子像素单元中的面积占比，提高了像素开口率。
在一些实施例中，如图6、图7所示，所述双栅极晶体管4包括第一栅极41、第二栅极42、第一电极43、桥接电极44以及第二电极45，且第一栅极41与第一电极43、桥接电极44之间设置第一有源层单元(Active)461，,第二栅极42与桥接电极44、第二电极45之间还设置有第二有源层单元462。其中，第一有源层单元461和第二有源层单元462可以采用多晶硅和金属氧化物(例如IGZO)等材料。
其中，所述桥接电极44包括第一桥接子电极441及与所述第一桥接子电极连接的第二桥接子电极442，例如第一桥接子电极441与第二桥接子电极442可通过桥接部连接。第一有源层单元461在所述第一电极43与所述第一桥接子电极441之间形成第一沟道，第二有源层单元462在所述第二桥接子电极442与所述第二电极45之间形成第二沟道。通过第一栅极41、第一电极43、第一桥接子电极441及第一有源层单元461形成双栅极晶体管4的一个晶体管结构，通过第二栅极42、第二桥接子电极442、第二电极45与第二有源层单元462形成双栅极晶体管4的另一个晶体管结构，通过两个晶体管结构配合从而实现双栅极晶体管4的结构与功能。
第一栅极41、第二栅极42与栅线2同层设置且分别与栅线2连接，第一栅极41、第二栅极42及栅线2等结构可以采用铜、铝、钛、钴等金属材料或其合金材料，例如可以形成为单层结构或者多层结构，例如钼/铝双层结构。
第一电极43、桥接电极44、第二电极45与信号线3同层设置，且第一电极43与信号线3连接。第一电极43、桥接电极44、第二电极45与信号线3等结构可以采用铜、铝、钛、钴等金属材料或其合金材料，例如可以形成为单层结构或者多层结构，例如形成MoTi/Cu/MoTi三层结构等。
第一栅极41、第二栅极42与第一有源层单元461、第二有源层单元462之间还设置有栅极绝缘层(GI)101。栅极绝缘层101可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料。
同时，所述第一电极43在所述衬底基板1上的正投影与所述第一栅极41在所述衬底基板1上的正投影至少部分交叠，所述第二电极45在所述衬底基板1上的正投影与所述第二栅极42在所述衬底基板1上的正投影至少部分交叠，所述第一桥接子电极441在所述衬底基板1上的正投影与所述第一栅极41在所述衬底基板1上的正投影部分交叠，所述第二桥接子电极442在所述衬底基板1上的正投影与所述第二栅极42在所述衬底基板1上的正投影部分交叠，从而形成双栅极晶体管4的结构。
在本实施例中，如图8、图11、图14所示，所述第一栅极41、所述第二栅极42分别与所述栅线2同层设置，部分所述栅线2复用为部分所述第一栅极41，且部分所述栅线复用为部分所述第二栅极42，因此可以利用部分栅线2形成第一栅极41与第二栅极42的至少一部分，从而减小第一栅极41与第二栅极42在子像素单元中的面积占比，即减小双栅极晶体管4在子像素单元中的面积占比，为像素电极层5的设置预留更大空间，进而提高像素开口率。同时，由于第一栅极41、第二栅极42本身就要与栅线2连接，因此通过部分栅线2形成第一栅极41与第二栅极42的至少一部分时，并不会影响第一栅极41、第二栅极42的性能，即不会因为第一栅极41、第二栅极42的结构设置影响双栅极晶体管4的性能。
本实施例中，利用部分栅线形成第一栅极、第二栅极的至少部分，从而减少第一栅极、第二栅极在子像素单元中的面积占比，从而可以为像素电极层预留更多的设置空间，提高像素电极层在子像素单元中的面积占比，进而提高像素开口率，从而可以有效改善残像显示不良，提升显示效果。
在一些实施例中，如图7-图15所示，所述第一电极43、所述桥接电极44以及所述第二电极45与所述信号线3同层设置，且部分所述信号线3复用为至少部分所述第一电极43，即利用部分信号线3形成至少部分第一电极43，从而减小第一电极43在子像素单元中的面积占比，进而减小双栅极晶体管4在子像素单元中的面积占比，从而可以为像素电极层预留更多的设置空间，提高像素电极层在子像素单元中的面积占比。同时，由于第一电极43原本就与信号线3连接，第一电极43的电信号也由信号线3直接提供，因此通过部分信号线3形成至少部分第一电极43不会影响双栅极晶体管4的性能。
同时，所述第一栅极41在所述衬底基板1上的正投影与所述信号线3在所述衬底基板1上的正投影部分交叠，即第一栅极41的至少部分设置于信号线3下方，从而可以使得第一栅极41、第一电极43可以在二者之间的有源层46上形成第一沟道，同时也可以进一步减少第一栅极41在子像素单元中的面积占比，从而减小双栅极晶体管4在子像素单元中的面积占比，以便于为像素电极层5预留更多的空间，从而增大像素开口率。由于栅极绝缘层101的存在，使得第一栅极41与信号线3之间仍然绝缘，即第一栅极41与信号线3之间的电信号不会受到影响，也就不会影响双栅极晶体管4的性能。可选的，本实施例中，可利用部分信号线3形成部分第一电极43，也可利用部分信号线3形成全部的第一电极43，本实施例对此不作限制。
在一些实施例中，如图7所示，所述像素电极层5与所述第二电极45通过过孔49连接，所述像素电极层5在所述衬底基板1上的正投影与所述第二电极45在所述衬底基板1上的正投影至少部分交叠，即像素电极层2可以设置于第二电极45的上方且覆盖部分或者全部的第二电极45，从而可以增加像素电极层5的面积占比。同时，所述第一沟道、所述第二沟道在所述衬底基板1上的正投影与所述像素电极层5在所述衬底基板1上的正投影不交叠，从而避免像素电极层5与双栅极晶体管4之间发生串扰耦合。
本实施例中，像素电极层5可以覆盖部分或者全部的第二电极45。同时不覆盖第一沟道及第二沟道，这样在增加了像素电极层5的占比的同时，不会影响双栅极晶体管4的性能。
在一些实施例中，如图8所示，所述第一栅极41和所述第二栅极42均包括相对设置且相互连接的L型结构，且设置于所述子像素单元内。
如图9所示，所述栅线3在所述子像素单元内断开以形成栅线第一端201和栅线第二端202，且栅线第一端201相比于栅线第二端202靠近数据线3。
所述栅线第一端201靠近所述数据线3的一段所述栅线2复用为所述第一栅极41的第一子栅极411，即栅线第一端201向靠近数据线3延伸的部分栅线复用为第一子栅极411；所述第一栅极41还包括设置于所述栅线2靠近所述子像素单元的一侧且与所述第一子栅极411连接的第二子栅极412。
所述栅线第二端202远离所述数据线3的一段所述栅线3复用为所述第二栅极42的第三子栅极421，即栅线第二端202向远离数据线3延伸的部分栅线42复用为第三子栅极421；所述第二栅极42还包括设置于所述栅线2靠近所述子像素单元的一侧且与所述第三子栅极421连接的第四子栅极422。
同时，所述第二子栅极412与所述第四子栅极422连接；例如，第二子栅极412与第四子栅极422可通过栅极桥接部连接。
本实施例中，采用部分栅线2形成第一子栅极411及第三子栅极421，这样只需在子像素单元不覆盖栅线2、数据线3的区域内设置第二子栅极412和第四子栅极422，从而减小了第一栅极41和第二栅极42的面积占比。
在一些可选的实施例中，如图9所示，所述第一电极43包括复用一段所述数据线3的第一子电极431和从所述第一子电极431的一端沿第一方向延伸形成的第二子电极432；其中，第一子电极431与第二子电极432连接。
所述第二电极45包括沿第一方向延伸形成的第三子电极451和与所述第三子电极451远离所述第二子电极432的一端垂直连接的第四子电极452，第四子电极452与第一子电极431平行设置，且第四子电极452设置于第三子电极451靠近栅线2的一侧。所述第三子电极451与所述第二子电极432相对设置，且所述第一子电极431、所述第二子电极432、所述第三子电极451和所述第四子电极452围设形成一矩形区域。
本实施例中，采用部分信号线3形成第一子电极431，可以减小双栅极晶体管在子像素单元中的占用面积。
所述桥接电极44即设置于所述第一电极层43、所述第二电极层45围设形成的该矩形区域内。所述桥接电极44为条状结构，且沿所述第一方向延伸，且所述桥接电极44在所述衬底基板1上的正投影与所述栅线2在所述衬底基板1上的正投影至少部分交叠，从而减小了桥接电极1在子像素单元中的面积占比，从而减少双栅极晶体管4在子像素单元中的面积占比。同时，由于栅极绝缘层101的存在，使得桥接电极44与栅线2之间仍然绝缘，即桥接电极44与栅线2之间的电信号不会受到影响，也就不会影响双栅极晶体管4的性能。
可选的，如图9所示，所述第一桥接子电极441包括平行且靠近所述数据线3的第一边(即第一桥接子电极441的左侧的较短边)及与所述第一边邻接且远离所述栅线2的第二边(即第一桥接子电极441的上侧边)，所述第一边与所述第一子电极431相对设置，所述第二边与所述第二子电极432相对设置。所述第二桥接子电极442包括平行且远离所述数据线3的第三边(即第二桥接子电极442的右侧的较短边)及与所述第三边邻接且远离所述栅线2的第四边(即第二桥接子电极442的上侧边)，所述第三边与所述第四子电极452相对设置，所述第四边与所述第三子电极451相对设置。
在本实施例中，第一沟道通过两部分形成，即：包括第一边在内的部分第一桥接子电极441与第一子电极431之间的部分，以及包括第二边在内的部分第一桥接子电极441与第二子电极432之间的部分。即本实施例中，通过桥接电极44的左侧的较短边来补充第一沟道的沟道宽度，在保证沟道宽长比的条件下减少双栅极晶体管4在子像素单元中的面积占比。同样的，通过桥接电极44的右侧的较短边来补充第二沟道的沟道宽度在保证沟道宽长比的条件下减少双栅极晶体管4在子像素单元中的面积占比。从而在不影响双栅极晶体管4的性能的条件下减小双栅极晶体管4在子像素单元中的面积占比，以便于为像素电极层5的设置预留更大的空间，从而提高像素电极层5在子像素单元中的面积占比，提高像素开口率。
可选的，如图7所示，所述子像素单元包括相邻设置的第一子像素单元61以及第二子像素单元62，所述像素电极层5包括设置于所述第一子像素单元61中的第一像素电极51以及设置于所述第二子像素单元62中的第二像素电极52。其中，所述第一子像素单元61中的所述桥接电极44在所述衬底基板1上的正投影与所述第二像素电极52在所述衬底基板1上的正投影至少部分交叠。
如图8所示，即位于第二子像素单元62中的第二像素电极52还包括一突出部521，该突出部521在所述衬底基板1上的正投影落入所述第一子像素单元61中，并且与所述第一子像素单元61中的桥接电极44在所述衬底基板1上的正投影至少部分交叠。即：对于第一子像素单元61中的像素电极层5，不仅包括第一像素电极51，还包括部分第二像素电极52(即覆盖部分或者全部桥接电极44的部分第二像素电极52)，从而可以增加第一子像素单元61中的像素电极层5的面积占比，提高像素开口率。同时，覆盖于桥接电极44上的部分第二像素电极52不会影响双栅极晶体管4的性能。
在另一些实施例中，如图10、图11所示，所述第一栅极41、所述第二栅极42均包括沿所述第二方向延伸的条形结构；同时，所述第一栅极41、所述第二栅极42相互平行设置于所述栅线2面向所述子像素单元的一侧。本实施例中，第一栅极41、第二栅极42与第一电极43、桥接电极44、第二电极45形成的双栅极晶体管4，分别与栅线2、信号线3部分重叠，从而减少了双栅极晶体管4在子像素单元中的面积占比，以便于为像素电极层5的设置预留更大的空间，从而提高像素电极层5在子像素单元中的面积占比，提高像素开口率。
如图12所示，所述第一栅极41包括复用一段所述栅线2的第一子栅极411和从所述第一子栅极411的一端沿第二方向延伸形成的第二子栅极412，所述第一子栅极411和所述第二子栅极412在所述衬底基板1上的正投影与所述数据线3在所述衬底基板1上的正投影至少部分交叠。所述第二栅极42包括复用一段所述栅线2的第三子栅极421和从所述第三子栅极421的一端沿第二方向延伸形成的第四子栅极422，所述第四子栅极422与所述第二子栅极412相互平行设置，且二者之间具有预设的距离。
可选的，如图11、图14所示，部分所述信号线3复用为全部所述第一电极41。如图11所示，一段所述信号线复用为所述第一电极43，所述桥接电极44、所述第二电极45包括沿所述第二方向延伸的条形结构且与所述第一电极44平行设置。同时，所述第一电极43、所述桥接电极44和所述第二电极45在所述衬底基板1上的正投影与所述栅线2在所述衬底基板1上的正投影至少部分交叠。
如图12所示，桥接电极44靠近第一电极43的部分形成第一桥接子电极441，桥接电极44靠近第二电极45部分形成第二桥接子电极442，第一桥接子电极441与第二桥接子电极442均沿第二方向延伸，即通过第一栅极41、第一电极43、第一桥接子电极441及第一有源层单元461形成双栅极晶体管4的一个晶体管结构，通过第二栅极42、第二桥接子电极442、第二电极45与第二有源层单元462形成双栅极晶体管4的另一个晶体管结构。
本实施例中，利用部分信号线3形成全部的第一电极41，从而减少双栅极晶体管4在子像素单元中的面积占比。
在另一些实施例中，如图13、图14所示，所述第一栅极41包括沿第二方向延伸的条形结构，所述第二栅极42包括沿第一方向延伸的矩形条形结构，且所述第二栅极42与所述第一栅极41靠近所述栅线2的一端垂直连接。所述第一栅极41、所述第二栅极42相互垂直连接呈L型结构，且设置于所述栅线2靠近所述子像素单元的一侧。即所述第一栅极41、所述第二栅极42相互垂直设置于所述栅线2与所述信号线3的交叠处。
可选的，如图15所示，所述第一栅极41包括复用一段所述栅线2的第一子栅极411和从所述第一子栅极411的一端沿第二方向延伸形成的第二子栅极412，所述第一子栅极411和所述第二子栅极412在所述衬底基板1上的正投影与所述数据线3在所述衬底基板1上的正投影至少部分交叠。所述第二栅极42包括复用一段所述栅线2的第三子栅极421和从所述第三子栅极421的一端沿第二方向延伸形成的第四子栅极422；且所述第二子栅极412远离所述栅线2的一端与所述栅线2之间的距离大于所述第四子栅极422远离所述栅线2的一端与所述栅线2之间的距离。
可选的，如图14所示，所述桥接电极44，包括与所述桥接电极44靠近所述栅线1的一端连接且沿所述第一方向延伸的桥接电极延伸部443，其中桥接电极44与桥接电极延伸部443垂直连接形成L型结构。所述桥接电极延伸部443在所述衬底基板1上的正投影与所述栅线2在所述衬底基板1上的正投影至少部分交叠，从而减小双栅极晶体管4在子像素单元中的面积占比。
可选的，如图15所示，该桥接电极延伸部443形成部分所述第二桥接子电极，即部分所述第二电极45与所述桥接电极延伸部443平行。如图14、15所示，所述第二电极45的相邻两边分别与所述桥接电极44、所述桥接电极延伸部443平行，即第二电极45的左侧边与桥接电极44平行，第二电极45的下侧边与桥接电极延伸部443平行从而使得第二电极45的左侧边与桥接电极44之间形成第二沟道的一部分，第二电极45的下侧边与桥接电极延伸部443之间形成第二沟道的另一部分。
可选的，在上述任一实施例中，所述阵列基板还包括与栅线2同层设置的存储电容第一极21，以及与信号线3同层设置的存储电容第二极31，其中存储电容第二极31与第二电极45连接，且存储电容第一极21在衬底基板1上的正投影与存储电容第二极31在衬底基板1上的正投影至少部分交叠，从而形成对应子像素单元的存储电容。
需要说明的是，上述各实施例中的双栅极晶体管独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。在本实施例中涉及到的“第一电极”具体可以是指晶体管的源极或漏极，相应的“第二电极”具体可以是指晶体管的漏极或源极。当然，本领域的技术人员应该知晓的是，该“第一电极”与“第二电极”可进行互换。
可选的，在上述实施例中，当具有与图3所示相关技术具有相同的沟道宽长比时，相比于图3所示相关技术的75.91％的像素开口率，本申请实施例所述阵列基板的像素开口率可以提升至82％-85％的像素开口率。
在一个具体的实施例中，如图7所示，在本实施例中，利用部分栅线2形成第一栅极41与第二栅极42的至少一部分，利用部分信号线3形成部分第一电极43，通过呈L型的第一电极43、第二电极45以及条状矩形的桥接电极44与成几字形的第一栅极41、第二栅极42配合，同时在桥接电极44及第二电极45上均覆盖像素电极层5，从而使得像素开口率可达到84.5％。
在一个具体的实施例中，如图10所示，在本实施例中，利用部分栅线2形成第一栅极41与第二栅极42的至少一部分，利用部分信号线3形成全部的第一电极43，从而使得像素开口率可达到82.18％。
在一个具体的实施例中，如图13所示，在本实施例中，利用部分栅线2形成第一栅极41与第二栅极42的至少一部分，且第一栅极41、第二栅极42形成L型结构，利用部分信号线3形成全部的第一电极43，并通过L型的桥接电极44与第二电极45相邻两边配合，从而使得像素开口率可达到82.98％。
基于同一发明构思，与上述任意实施例所述阵列基板相应的，本申请还提供一种显示装置，该显示装置包括如上述任一项实施例所述的阵列基板。该显示装置包括上述任一项实施例所述的阵列基板，具有与阵列基板相应的实施例的有益效果，在此不再赘述。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。
本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (15)
1.一种阵列基板，其特征在于，包括：
衬底基板；
多条栅线，设置于所述衬底基板上且沿第一方向排布；
多条信号线，设置于所述衬底基板上且沿第二方向排布，所述第二方向与所述第一方向垂直；所述栅线与所述信号线绝缘交叠围设形成多个子像素单元；
晶体管，设置于所述子像素单元中，且所述晶体管在所述衬底基板上的正投影与所述栅线、所述信号线中的至少一个在所述衬底基板上的正投影部分交叠；以及，
像素电极层，设置于所述子像素单元中且与所述晶体管连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述晶体管包括双栅极晶体管；所述双栅极晶体管包括第一栅极、第二栅极、第一电极、桥接电极以及第二电极，所述第一栅极与所述第一电极、所述桥接电极之间设置第一有源层单元，所述第二栅极与所述桥接电极、所述第二电极之间设置第二有源层单元；
所述桥接电极包括第一桥接子电极及与所述第一桥接子电极连接的第二桥接子电极，所述第一有源层单元在所述第一电极与所述第一桥接子电极之间形成第一沟道，所述第二有源层单元在所述第二桥接子电极与所述第二电极之间形成第二沟道；
所述第一栅极、所述第二栅极分别与所述栅线同层设置，且部分所述栅线复用为部分所述第一栅极，部分所述栅线复用为部分所述第二栅极。
3.根据权利要求3所述的阵列基板，其特征在于，所述第一电极、所述桥接电极以及所述第二电极与所述信号线同层设置，且部分所述信号线复用为至少部分所述第一电极，所述第一栅极在所述衬底基板上的正投影与所述信号线在所述衬底基板上的正投影部分交叠。
4.根据权利要求2或3所述的阵列基板，其特征在于，所述像素电极层与所述第二电极连接，所述像素电极层在所述衬底基板上的正投影与所述第二电极在所述衬底基板上的正投影至少部分交叠，且所述第一沟道、所述第二沟道在所述衬底基板上的正投影与所述像素电极层在所述衬底基板上的正投影不交叠。
5.根据权利要求4所述的阵列基板，其特征在于，
所述栅线在所述子像素单元内断开以形成栅线第一端和栅线第二端；
所述栅线第一端靠近所述数据线的一段所述栅线复用为所述第一栅极的第一子栅极，所述第一栅极还包括设置于所述栅线靠近所述子像素单元的一侧且与所述第一子栅极连接的第二子栅极；
所述栅线第二端远离所述数据线的一段所述栅线复用为所述第二栅极的第三子栅极，所述第二栅极还包括设置于所述栅线靠近所述子像素单元的一侧且与所述第三子栅极连接的第四子栅极；
所述第二子栅极与所述第四子栅极连接。
6.根据权利要求5所述的阵列基板，其特征在于，
所述第一电极包括复用一段所述数据线的第一子电极和从所述第一子电极的一端沿第一方向延伸形成的第二子电极；
所述第二电极包括沿第一方向延伸形成的第三子电极和与所述第三子电极远离所述第二子电极的一端垂直连接的第四子电极，所述第三子电极与所述第二子电极相对设置，且所述第一子电极、所述第二子电极、所述第三子电极和所述第四子电极围设形成一矩形区域；
所述桥接电极包括沿所述第一方向延伸的条形结构，且设置于所述矩形区域内，所述桥接电极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影至少部分交叠。
7.根据权利要求6所述的阵列基板，其特征在于，
所述第一桥接子电极包括平行且靠近所述数据线的第一边及与所述第一边邻接且远离所述栅线的第二边，所述第一边与所述第一子电极相对设置，所述第二边与所述第二子电极相对设置；
所述第二桥接子电极包括平行且远离所述数据线的第三边及与所述第三边邻接且远离所述栅线的第四边，所述第三边与所述第四子电极相对设置，所述第四边与所述第三子电极相对设置。
8.根据权利要求6所述的阵列基板，其特征在于，所述子像素单元包括相邻设置的第一子像素单元以及第二子像素单元，所述像素电极层包括设置于所述第一子像素单元中的第一像素电极以及设置于所述第二子像素单元中的第二像素电极；所述第一子像素单元中的所述桥接电极在所述衬底基板上的正投影与所述第二像素电极在所述衬底基板上的正投影至少部分交叠。
9.根据权利要求4所述的阵列基板，其特征在于，所述第一栅极、所述第二栅极包括沿第二方向延伸的条形结构，且相互平行设置于所述栅线面向所述子像素单元的一侧。
10.根据权利要求9所述的阵列基板，其特征在于，
所述第一栅极包括复用一段所述栅线的第一子栅极和从所述第一子栅极的一端沿第二方向延伸形成的第二子栅极，所述第一子栅极和所述第二子栅极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分交叠；
所述第二栅极包括复用一段所述栅线的第三子栅极和从所述第三子栅极的一端沿第二方向延伸形成的第四子栅极，所述第四子栅极与所述第二子栅极相互平行设置。
11.根据权利要求10所述的阵列基板，其特征在于，
一段所述信号线复用为所述第一电极，所述桥接电极、所述第二电极包括沿所述第二方向延伸的条形结构且与所述第一电极平行设置；
所述第一电极、所述桥接电极和所述第二电极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影至少部分交叠。
12.根据权利要求9所述的阵列基板，其特征在于，
所述第一栅极包括沿第二方向延伸的条形结构；
所述第二栅极包括沿第一方向延伸的条形结构，且所述第二栅极与所述第一栅极靠近所述栅线的一端垂直连接。
13.根据权利要求9所述的阵列基板，其特征在于，
所述第一栅极包括复用一段所述栅线的第一子栅极和从所述第一子栅极的一端沿第二方向延伸形成的第二子栅极，所述第一子栅极和所述第二子栅极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分交叠；
所述第二栅极包括复用一段所述栅线的第三子栅极和从所述第三子栅极的一端沿第二方向延伸形成的第四子栅极；
所述第二子栅极远离所述栅线的一端与所述栅线之间的距离大于所述第四子栅极远离所述栅线的一端与所述栅线之间的距离。
14.根据权利要求13所述的阵列基板，其特征在于，
所述桥接电极还包括与所述桥接电极靠近所述栅线的一端连接且沿所述第一方向延伸的桥接电极延伸部，所述桥接电极延伸部形成部分所述第二桥接子电极；
所述桥接电极延伸部在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影至少部分交叠。
15.一种显示装置，其特征在于，包括如权利要求1-14任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111065945.8A CN113777847A (zh) | 2021-09-10 | 2021-09-10 | 阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111065945.8A CN113777847A (zh) | 2021-09-10 | 2021-09-10 | 阵列基板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113777847A true CN113777847A (zh) | 2021-12-10 |
Family
ID=78842938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111065945.8A Pending CN113777847A (zh) | 2021-09-10 | 2021-09-10 | 阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113777847A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115202126A (zh) * | 2022-07-26 | 2022-10-18 | 福州京东方光电科技有限公司 | 阵列基板及电子纸显示装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1366284A (zh) * | 2001-01-17 | 2002-08-28 | 卡西欧计算机株式会社 | 电路 |
| CN1975547A (zh) * | 2005-11-28 | 2007-06-06 | 元太科技工业股份有限公司 | 电子墨水显示装置 |
| CN101000923A (zh) * | 2006-01-10 | 2007-07-18 | 株式会社半导体能源研究所 | 显示器件及其制造方法 |
| CN101165906A (zh) * | 2006-10-19 | 2008-04-23 | 元太科技工业股份有限公司 | 薄膜晶体管阵列基板及电子墨水显示装置 |
| CN106483728A (zh) * | 2017-01-04 | 2017-03-08 | 京东方科技集团股份有限公司 | 像素结构、阵列基板和显示装置 |
| US9941303B1 (en) * | 2017-03-23 | 2018-04-10 | Xiamen Tianma Micro-Electronics Co., Ltd. | Array substrate, display panel and display device |
| CN108122931A (zh) * | 2017-01-10 | 2018-06-05 | 友达光电股份有限公司 | 像素结构及像素结构制造方法 |
| CN108242217A (zh) * | 2016-12-26 | 2018-07-03 | 三星显示有限公司 | 显示装置 |
| WO2020238288A1 (zh) * | 2019-05-27 | 2020-12-03 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
-
2021
- 2021-09-10 CN CN202111065945.8A patent/CN113777847A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1366284A (zh) * | 2001-01-17 | 2002-08-28 | 卡西欧计算机株式会社 | 电路 |
| CN1975547A (zh) * | 2005-11-28 | 2007-06-06 | 元太科技工业股份有限公司 | 电子墨水显示装置 |
| CN101000923A (zh) * | 2006-01-10 | 2007-07-18 | 株式会社半导体能源研究所 | 显示器件及其制造方法 |
| CN101165906A (zh) * | 2006-10-19 | 2008-04-23 | 元太科技工业股份有限公司 | 薄膜晶体管阵列基板及电子墨水显示装置 |
| CN108242217A (zh) * | 2016-12-26 | 2018-07-03 | 三星显示有限公司 | 显示装置 |
| CN106483728A (zh) * | 2017-01-04 | 2017-03-08 | 京东方科技集团股份有限公司 | 像素结构、阵列基板和显示装置 |
| CN108122931A (zh) * | 2017-01-10 | 2018-06-05 | 友达光电股份有限公司 | 像素结构及像素结构制造方法 |
| US9941303B1 (en) * | 2017-03-23 | 2018-04-10 | Xiamen Tianma Micro-Electronics Co., Ltd. | Array substrate, display panel and display device |
| WO2020238288A1 (zh) * | 2019-05-27 | 2020-12-03 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115202126A (zh) * | 2022-07-26 | 2022-10-18 | 福州京东方光电科技有限公司 | 阵列基板及电子纸显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9647009B1 (en) | TFT array substrate structure | |
| JP4277874B2 (ja) | 電気光学装置の製造方法 | |
| US10615181B2 (en) | Array substrate, display panel, manufacturing method, and display device | |
| KR100884118B1 (ko) | 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 | |
| US9529236B2 (en) | Pixel structure and display panel | |
| EP2743766B1 (en) | Manufacturing method for array substrate | |
| US9111810B2 (en) | Circuit board and display device including first and second channel layers made of different semiconductor materials | |
| JP5685805B2 (ja) | 半導体装置、半導体装置の製造方法、および電子機器 | |
| US7142260B2 (en) | Pixel structure having electrical field shielding layer and transparent capacitor electrodes | |
| US20180292693A1 (en) | A display panel and an array substrate thereof | |
| US20130075766A1 (en) | Thin film transistor device and pixel structure and driving circuit of a display panel | |
| CN101276103B (zh) | 液晶装置、其制造方法及电子设备 | |
| US20200089069A1 (en) | Active matrix substrate and method for manufacturing the same | |
| KR20120101715A (ko) | 액정 표시 장치의 구동 방법 | |
| US10943543B2 (en) | Array substrate, display panel and display device | |
| US20170133402A1 (en) | An array substrate and a display device | |
| US9853164B2 (en) | Semiconductor device and display device | |
| WO2020182000A1 (zh) | 移位寄存器单元、栅极驱动电路和显示装置 | |
| CN103163699A (zh) | 用于非晶硅栅极驱动电路的电容器及液晶显示器 | |
| CN214068732U (zh) | 阵列基板及显示装置 | |
| CN113777847A (zh) | 阵列基板及显示装置 | |
| US9703152B2 (en) | Liquid crystal display device | |
| WO2017143660A1 (zh) | 阵列基板、显示面板以及液晶显示装置 | |
| US8907934B2 (en) | Pixel array substrate and display panel using the same | |
| US20130313557A1 (en) | Display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |